JPH08288423A - 半導体装置用基板の製造方法 - Google Patents

半導体装置用基板の製造方法

Info

Publication number
JPH08288423A
JPH08288423A JP7094922A JP9492295A JPH08288423A JP H08288423 A JPH08288423 A JP H08288423A JP 7094922 A JP7094922 A JP 7094922A JP 9492295 A JP9492295 A JP 9492295A JP H08288423 A JPH08288423 A JP H08288423A
Authority
JP
Japan
Prior art keywords
wiring board
printed wiring
lead frame
island
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7094922A
Other languages
English (en)
Inventor
Kazuhiko Sugidachi
一彦 杉立
Takashi Igarashi
孝 五十嵐
Yoshihiro Fujii
芳博 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP7094922A priority Critical patent/JPH08288423A/ja
Publication of JPH08288423A publication Critical patent/JPH08288423A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】プリント配線板と、リードフレームのアイラン
ドとの間に剥離が生じず、半導体装置に用いた場合に、
より信頼性の高い半導体装置を得ることができる、かつ
簡易な方法である、半導体装置用基板の製造方法を提供
する。 【構成】銅を主成分とする金属からなるリードフレーム
のアイランド2上に、接着材料1を介して、プリント配
線板4を接着する第一工程と、前記リードフレームと前
記プリント配線板を電気的に接続する第二工程とを含む
半導体装置用基板の製造方法において、第一工程の前
に、少なくともアイランド2の表面を、ペルオクソ二硫
酸ナトリウムを用いて粗化処理する工程を行うことを特
徴とする。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、リードフレームのアイ
ランド上にプリント配線板が接着され、プリント配線板
上に半導体チップが搭載され、樹脂封止されて用いられ
る半導体装置用基板の製造方法に関する。
【0002】
【従来の技術】エッチング加工やプレス加工によって製
造したリードフレームのアイランド上に、接着剤等の接
着材料を介してプリント配線板を接着し、リードフレー
ムのリードとプリント配線板を電気的に接続する半導体
装置用基板は、従来から知られている。このような半導
体装置用基板を用いた半導体装置の例は、図2に示すよ
うなものである。まず、リードフレームのアイランド7
2上に接着シート73を介してプリント配線板74を接
着する。そして、リードフレームのリード71とプリン
ト配線板74の間をボンディングワイヤ75によって接
続した後、半導体チップ76を搭載し、ボンディングワ
イヤ77によって接続する。
【0003】ボンディングワイヤによってプリント配線
板とリードを接続した際に、ボンディングワイヤの長さ
を短くするために、アイランド72を押し下げる加工を
行う。押し下げる幅は、プリント配線板を接着した際
に、リードのワイヤボンディングする位置と、プリント
配線板のワイヤボンディングする位置が同一平面内とな
ることが好ましい。さらに、封止樹脂78を用いて、プ
リント配線板74と半導体チップ76及びプリント配線
板と半導体チップの接続部のボンディングワイヤ、プリ
ント配線板とリードの接続部のボンディングワイヤを封
止する。そして、リード71の封止樹脂78の外の部分
の曲げ加工を行う。このようにして、半導体装置として
完成する。
【0004】リードフレームをエッチング加工し、アイ
ランド上に接着剤を介してプリント配線板を接着した状
態が、図3である。樹脂封止時にリードの間から樹脂が
もれることを防ぐダムバー12を境に、リードの封止樹
脂の外側となる部分がアウターリード11であり、封止
樹脂の内側となる部分がインナーリード15である。そ
して吊りリード14で支持されたアイランド上にプリン
ト配線板13が接着されている。(プリント配線板上の
配線スルーホール等は図示略) リードフレームは、通常数個が連なった状態で製造さ
れ、アウターリード11の周囲の部分は、樹脂封止後に
切り離され、1個ずつの状態に加工される。ダムバー1
2も同じく樹脂封止後に金型を用いた打ち抜き等の方法
で除去される。なお、リードフレームにプリント配線板
を接着する際の説明図が図4である。リード43を有す
るリードフレームのアイランド42に、接着シート41
を接着し、プリント配線板44を接着している。
【0005】リードフレームの材料としては、一般的に
銅を主成分とする銅合金や、42合金等の材料が用いら
れている。近年、主に半導体チップから発生する熱を外
部に放熱するために、銅合金が好んで用いられている。
また、プリント配線板としては、ガラスクロスに、エポ
キシ樹脂、ポリイミド樹脂、ビスマレイミド−トリアジ
ン樹脂等を含浸させたものや、セラミック材料、ポリ四
フッ化エチレン樹脂等の材料からなる絶縁性基板上に、
銅やアルミニウム、金等の材料で配線を形成したものが
用いられている。通常は、エポキシ樹脂等の材料からな
る保護層が、その表面に形成されている。
【0006】
【発明が解決しようとする課題】ところで、上述のよう
な、リードフレームのアイランド上にプリント配線板が
接着され、プリント配線板上に半導体チップが搭載さ
れ、樹脂封止されて用いられる半導体装置において、経
時的に、次のような問題が発生することが明らかになっ
た。即ち、リードフレームのアイランドとプリント配線
板が剥離し、それらの間に、水分が蓄積され、リードフ
レームやプリント配線板が酸化され、絶縁不良となった
り、水分が熱により膨張して、リードフレームのアイラ
ンドとプリント配線板の剥離が、より進行し、さらには
封止樹脂にクラックが生じ、さらにそのクラックに水分
が蓄積され絶縁不良となる等の現象が生じ、信頼性の低
下を招くということであった。
【0007】このように、半導体装置としては、致命的
な欠陥となる現象が生じることが明らかになり、これら
の現象につき発明者らが研究した結果、プリント配線板
と、リードフレームのアイランドとの間の接着力が経時
的に弱くなるという問題があることが判明した。半導体
装置は、その使用時に、主に半導体チップから熱が発生
する。半導体チップはその種類や使用環境等にもよる
が、100℃を越えることもある。プリント配線板やリ
ードフレームのアイランドに熱がかかるため、プリント
配線板とリードフレームのアイランドの熱膨張係数の差
から、応力が発生し、その結果、プリント配線板とリー
ドフレームのアイランドとの間の接着力が経時的に弱く
なるものと思われる。そして、リードと封止樹脂の間か
ら侵入した水分が、剥離した空間に蓄積されていくもの
と考えられる。
【0008】上記のような問題を解決するために、プリ
ント配線板とリードフレームのアイランドとの間の接着
力を強める技術が必要である。目的は異なるが、リード
フレームと封止樹脂との間の密着力を高める技術とし
て、銅合金のリードフレームを亜塩素酸ナトリウム水溶
液等に浸漬し、表面に酸化膜を形成するという、いわゆ
る黒化処理を行い、酸化膜の針状の結晶を利用して、密
着力を高めるという技術が知られている。この方法をプ
リント配線板とリードフレームのアイランドとの間の接
着力を強める技術に適用するにあたっては、次のような
問題があった。
【0009】第一に、黒化処理による皮膜では、十分な
密着力が得られないという問題であり、第二に、皮膜が
脆く、製造工程中の接触等によって、表面状態が損なわ
れたり、針状結晶が脱落して他の部分に付着するという
問題であり、第三に、酸化膜が形成された部分は、導電
性が著しく低下するため、電気的接続部の酸化膜は除去
しなければならない、あるいはあらかじめ電気的接続部
にマスキングを行い、酸化膜が形成されないようにす
る、等の工程が必要であり、工程が複雑化するという問
題である。そのため、プリント配線板と、リードフレー
ムのアイランドとの間の接着力がより強固なものであ
り、剥離等が容易には生じず、しかも製造工程も簡易な
半導体装置用基板が望まれていた。
【0010】本発明は、プリント配線板と、リードフレ
ームのアイランドとの間に剥離が生じず、半導体装置に
用いた場合に、より信頼性の高い半導体装置を得ること
ができる、かつ簡易な方法である、半導体装置用基板の
製造方法を提供することを目的とする。
【0011】
【課題を解決するための手段】前記課題を解決するた
め、請求項1記載の発明では、少なくとも表面が銅を主
成分とする金属からなり、アイランドを有するリードフ
レームのアイランド上に、接着材料を介して、プリント
配線板を接着する第一工程と、前記リードフレームと前
記プリント配線板を電気的に接続する第二工程とを含む
半導体装置用基板の製造方法において、前記第一工程の
前に、前記リードフレームの少なくともアイランドの表
面をペルオクソ二硫酸ナトリウムを用いて粗化処理する
工程を行うことを特徴としている。
【0012】このような手段において、上記粗化処理と
は、上記リードフレームの銅を主成分とする金属の表面
に、1μm以下、好ましくは0.5μm以下の微細な凹
凸を形成する表面粗化処理を意味する。ペルオクソ二硫
酸ナトリウムとしては、50g/lから300g/l程
度の濃度の水溶液が好ましく、特に、処理むらを生じさ
せることなく、安定した処理を行い、しかも処理速度が
遅くならないためには、100g/lから200g/l
の濃度がより好ましい。温度は60℃から80℃で行う
ことが好ましく、処理時間は60秒から90秒、行うこ
とが好ましい。
【0013】接着材料としては、形態としては、テープ
の両面に接着剤を塗布した接着テーポの形態でも、接着
剤をそのまま用いてもよい。材質としては、ポリイミド
樹脂系、エポキシ樹脂系等が適用可能である。プリント
配線板としては、上述したような従来から用いられてい
るプリント配線板をそのまま適用することができる。層
数は両面板でも多層板でもよい。リードフレームの材料
としては、少なくとも表面が銅を主成分とする金属から
なっているものであればよく、従来の銅合金はもちろん
のこと、42合金等の他のリードフレーム材料にも、適
当な厚さの銅メッキを施すことによって適用可能であ
る。例えば銅メッキの厚さは、0.5μmから5μm程
度の厚さである。放熱性等を考慮すれば、銅合金を用い
ることが好ましく、具体的には、古河電気工業のEFT
ECシリーズ、神戸製鋼所のKLFシリーズ、三菱電機
のMF202等があげられる。
【0014】
【作用】請求項1記載の発明によれば、第一工程の前
に、前記リードフレームの少なくともアイランドの表面
をペルオクソ二硫酸ナトリウムを用いて粗化処理する工
程を行うため、微細な凹凸が形成され、接着材料を介し
てプリント配線板を接着した場合、リードフレームのア
イランドとプリント配線板の間で、非常に強固な接着力
を得ることができる。また、リードフレーム全体を浸漬
するという簡単な方法で粗化処理を行うことができる。
即ち、電気的接続部が粗化処理されても、電気的信頼性
には問題がないため、電気的接続部をマスキングして、
電気的接続部の粗化処理を避けるという処理を行う、あ
るいは、粗化処理後に電気的接続部の酸化膜を除去した
り、という工程が不要である。
【0015】
【実施例】以下、実施例により、本発明を詳述する。 〔実施例〕まず、図3と同様に、銅合金(EFTEC6
4T:商品名;古河電気工業(株)製)材料を用い、エ
ッチング法にてリードフレームを製造した。なお、アイ
ランドの大きさは、30mm角の大きさに形成した。そ
して、水酸化ナトリウム水溶液等のアルカリ処理液で脱
脂を行い、水洗し、10体積%程度の硫酸で洗浄した
後、水洗を行った。そして、150g/lの濃度のペル
オクソ二硫酸ナトリウム水溶液を、液温70℃に保ち、
70秒間、リードフレームを浸漬することにより、表面
を粗化した。中和、水洗等の工程を経た後、図1に示す
ように、アイランド2およびリード3を有し、その表面
が粗化されたリードフレームに、ポリイミド系である接
着シート1(YEF−040:商品名;三菱化学製)を
30mm角に切断し、アイランド2に接着した。
【0016】そして、ガラス−エポキシの基板に、内部
に二層、及び両面に二層の合計四層の電気的配線層を有
し、両面がエポキシ系の材料で保護された、厚さ1.2
mmで、30mm角の大きさのプリント配線板4を接着
した。両面の配線層の銅層の厚さは35μmであった。
なお、アイランドの大きさと、プリント配線板の大きさ
は、必ずしも同じ大きさでなくてもよい。プリント配線
板とリードフレームのリードとの間を電気的に接続する
ために金線を用いてワイヤボンディングを行った。な
お、電気的接続の方法は、ワイヤボンディングに限定さ
れることはない。例えば、プリント配線板の大きさに比
してアイランドを小さく、リードもアイランドに接近す
るように形成しておく。このようにリードフレームを製
造すると、アイランド上にプリント配線板を接着した際
に、リードがプリント配線板上に重なることになる。そ
こで、リードを直接プリント配線板上に熱圧着したり、
ハンダ接合したり、という方法が採用可能である。
【0017】このような製造方法により、半導体装置用
基板が完成する。そして、半導体装置用基板のプリント
配線板の上に、半導体チップ等の電子部品を搭載し、ワ
イヤボンディング等を行って、プリント配線板と半導体
チップ等を電気的に接続し、樹脂封止を行うことによっ
て、半導体装置が完成する。
【0018】『接着強度の確認』リードフレームのアイ
ランドとプリント配線板との間の接着強度を確認するた
め、上記の工程と全く同じ工程でリードフレームの処理
を行い、接着シートをアイランドに接着した後、プリン
ト配線板を接着する代わりに、厚さ35μmの銅箔を接
着した。そして、カッターを用い銅箔を1cmの幅に切
断線を入れ、引き上げることにより、リードフレームの
アイランドとプリント配線板との間の接着強度を測定し
たところ、1040g/cm2 であった。
【0019】〔比較例〕ペルオクソ二硫酸ナトリウム水
溶液による処理の前の工程まで、実施例と同じ工程、同
じ形状、大きさで製造したリードフレームに、黒化処理
を行った。黒化処理の条件は、NaOH 21g/l,
NaClO2 43g/l,Na3 PO 4・12H2
17g/lからなる処理液に、95℃で4.5分間浸
漬する。このようにして、処理されたリードフレームの
表面は、CuOの針状結晶が生成されることによって粗
化されていた。このようにして粗化処理されたリードフ
レームに、水洗工程を経て、実施例と全く同様に、接着
シートを介して、プリント配線板を接着した。
【0020】なお、半導体装置用基板として完成するに
は、少なくともリードフレームのインナーリードのプリ
ント配線板の接続部、及び半導体装置の状態になった
時、外部と接続するアウターリードの先端部の酸化膜を
除去する必要があり、その後、プリント配線板とリード
フレームのリードとの間の電気的な接続を行う。そし
て、実施例の『接着強度の確認』と同様に、リードフレ
ームのアイランドに接着シートを介して、銅箔を接着し
た状態で、リードフレームのアイランドとプリント配線
板との間の接着強度を測定したところ、780gであっ
た。
【0021】
【発明の効果】本発明によれば、リードフレームのアイ
ランド表面に微細な凹凸が形成され、接着材料を介して
プリント配線板を接着した場合、プリント配線板とリー
ドフレームのアイランドとの間で、非常に強固な接着力
を得ることができるため、プリント配線板と、リードフ
レームのアイランドとの間に剥離が生じず、半導体装置
に用いた場合に、より信頼性の高い半導体装置を得るこ
とができる。また、電気的接続部等のマスキングした
り、粗化処理後に電気的接続部の酸化膜を除去したり、
という工程が不要であるため、製造方法自体も、非常に
簡易な方法であり、工業的価値は大きい。
【0022】
【図面の簡単な説明】
【図1】本発明に係るリードフレームとプリント配線板
との接着工程の説明図。
【図2】従来技術の半導体装置の説明図。
【図3】リードフレームにプリント配線板を接着した状
態の説明図。
【図4】リードフレームにプリント配線板を接着を行う
工程の説明図。
【符号の説明】
1 接着シート 2 アイランド 3 リードフレーム 4 プリント配線板 11 アウターリード 12 ダムバー 13 プリント配線板 14 吊りリード 15 インナーリード 41 接着シート 42 アイランド 43 リード 44 プリント配線板 71 リード 72 アイランド 73 接着シート 74 プリント配線板 75 ボンディングワイヤ 76 半導体チップ 77 ボンディングワイヤ

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】少なくとも表面が銅を主成分とする金属か
    らなり、アイランドを有するリードフレームのアイラン
    ド上に、接着材料を介して、プリント配線板を接着する
    第一工程と、前記リードフレームと前記プリント配線板
    を電気的に接続する第二工程とを含む半導体装置用基板
    の製造方法において、 前記第一工程の前に、前記リードフレームの少なくとも
    アイランドの表面を、ペルオクソ二硫酸ナトリウムを用
    いて粗化処理する工程を行うことを特徴とする半導体装
    置用基板の製造方法。
JP7094922A 1995-04-20 1995-04-20 半導体装置用基板の製造方法 Pending JPH08288423A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7094922A JPH08288423A (ja) 1995-04-20 1995-04-20 半導体装置用基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7094922A JPH08288423A (ja) 1995-04-20 1995-04-20 半導体装置用基板の製造方法

Publications (1)

Publication Number Publication Date
JPH08288423A true JPH08288423A (ja) 1996-11-01

Family

ID=14123480

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7094922A Pending JPH08288423A (ja) 1995-04-20 1995-04-20 半導体装置用基板の製造方法

Country Status (1)

Country Link
JP (1) JPH08288423A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990016567A (ko) * 1997-08-18 1999-03-15 윤종용 반도체 칩 패키지의 리드 프레임 표면 처리 방법 및 그 리드프레임

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990016567A (ko) * 1997-08-18 1999-03-15 윤종용 반도체 칩 패키지의 리드 프레임 표면 처리 방법 및 그 리드프레임

Similar Documents

Publication Publication Date Title
JPS6231819B2 (ja)
WO2006115267A1 (ja) 回路部材、回路部材の製造方法、半導体装置、及び回路部材表面の積層構造
JP2002083917A (ja) 表面に突起を有するリードフレーム、リードフレームの製造方法、半導体装置、および、半導体装置の製造方法
TWI462253B (zh) 導線架基板及其製造方法
WO2007018237A1 (ja) 半導体装置及びその製造方法
JP5549066B2 (ja) リードフレーム型基板とその製造方法、及び半導体装置
JP4670931B2 (ja) リードフレーム
JPS5963737A (ja) 布線の接続方法
JPH10163401A (ja) リードフレーム、半導体パッケージ及び半導体パッケージの製造方法
JP4620584B2 (ja) 回路部材の製造方法
JP2009099871A (ja) リードフレーム及びその製造方法並びに樹脂封止型半導体装置及びその製造方法
JPH08288423A (ja) 半導体装置用基板の製造方法
JP5299411B2 (ja) リードフレームの製造方法
JP2011023517A (ja) 半導体装置用tabテープおよびその製造方法
JP2008103455A (ja) 半導体装置および半導体装置の製造方法
JP2006093576A (ja) 半導体装置及びその製造方法
JPH11322455A (ja) セラミックス/金属接合体およびその製造方法
JP2000164782A (ja) 鉛を含まない錫ベース半田皮膜を有する半導体装置およびその製造方法
JP3925258B2 (ja) 半導体パッケージ用基板の製造方法
JPH10284668A (ja) 半導体装置用リードフレーム及びその表面処理方法並びにこのリードフレームを用いた半導体装置
JP2675077B2 (ja) 半導体装置用リードフレーム
JP5168998B2 (ja) 半導体装置用基板及びその製造方法
JP3369823B2 (ja) 混成集積回路装置の製造方法
JPH03270026A (ja) Icパッケージの製造方法
JP2001094018A (ja) 半導体パッケージ及びその製法