JPH08264671A - パッケージの防湿装置 - Google Patents

パッケージの防湿装置

Info

Publication number
JPH08264671A
JPH08264671A JP7094488A JP9448895A JPH08264671A JP H08264671 A JPH08264671 A JP H08264671A JP 7094488 A JP7094488 A JP 7094488A JP 9448895 A JP9448895 A JP 9448895A JP H08264671 A JPH08264671 A JP H08264671A
Authority
JP
Japan
Prior art keywords
package
metal layer
chip
exposed
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7094488A
Other languages
English (en)
Inventor
Hiroshi Asami
浅見  博
Fumiaki Nanami
文明 名波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SUMISE DEVICE KK
Original Assignee
SUMISE DEVICE KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SUMISE DEVICE KK filed Critical SUMISE DEVICE KK
Priority to JP7094488A priority Critical patent/JPH08264671A/ja
Publication of JPH08264671A publication Critical patent/JPH08264671A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Mounting Of Printed Circuit Boards And The Like (AREA)

Abstract

(57)【要約】 【目的】 水分の侵入を防止して耐久性を高くするとと
もに、性能を安定させる。 【構成】 所定の小片に裁断された樹脂基板の上面側に
ICチップを載置し、前記樹脂基板に多数の信号ライン
およびグランドラインを設けるとともに、該信号ライン
およびグランドラインの一端を前記ICチップの信号電
極およびグランド電極に接続し、その他端を前記樹脂基
板の下面に所定の間隔をおいて露出させ、該露出した各
他端に接続端子を固着し、前記ICチップおよび該IC
チップと前記電極ラインおよびグランドラインとの接続
部を封止樹脂により埋設してなるパッケージを設け、該
パッケージの側面全面を金属鍍金して金属層を形成し、
該金属層によりパッケージの側面を被覆する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、ICチップを搭載した
パッケージの防湿装置に関するものである。
【0002】
【従来の技術】従来のパッケージは、図5に示すように
なっていた。図5において、2は樹脂基板であり、ガラ
ス繊維にエポキシ樹脂あるいはビスマレイミド・トリア
ジン樹脂等を含浸させて積層・硬化処理し、ICチップ
6よりも所定量広面積の正方形状に裁断してなる。上記
樹脂基板2の表面に、多数の信号ライン3およびグラン
ドライン4を形成し、これらを積層して多層構造のサブ
ストレート1を形成する。このサブストレート1の上面
に形成する各信号ライン3およびグランドライン4の上
端3a,4aは、サブストレート1の上面中心部に搭載
したICチップ6を囲んで形成し、各上端3a,4aを
ボンディングワイヤ7を介して上記ICチップ6の各電
極(符号省略)に接続する。5はICチップ6を支持す
るダイパットである。
【0003】上記サブストレート1の下面に形成する各
信号ライン3およびグランドライン4の下端3b,4b
は、サブストレート1の下面全面に点在させ、該下端3
b,4bにBGA(ボールグリットアレー)、PGA
(ピングリットアレー)等による接続端子8を固着す
る。上記サブストレート1の上下面に形成された信号ラ
イン3およびグランドライン4は、上端3a,4a、下
端3b,4bを除き、サブストレート1の上下面に形成
した絶縁樹脂(ソルダーレジスト)10により被覆され
る。また、サブストレート1の上面中心部に封止樹脂1
1を盛ってICチップ9、ボンディングワイヤ7および
信号ライン3、グランドライン4の上端3a,4aを封
止し、これによりパッケージAを形成する。
【0004】
【発明が解決しようとする課題】上記従来のものは、パ
ッケージAの側面、即ちサブストレート1の側面1aが
切断されたままの粗面となっているため、該側面1aか
ら水分が侵入し、絶縁性能が低下したり、信号ライン
3、グランドライン4が損傷する欠点があった。特にガ
ラス繊維2bを積層して形成された樹脂基板2を使用し
たものは、このガラス繊維2bに沿って水分が侵入し易
くなり、上記欠点が顕著となる。本発明は上記欠点を解
消した新規なパッケージの防湿装置を得ることを目的と
する。
【0005】
【課題を解決するための手段】本発明は、上記目的を達
成するために以下の如く構成したものである。即ち、所
定の小片に裁断された樹脂基板の上面側にICチップを
載置し、前記樹脂基板に多数の信号ラインおよびグラン
ドラインを設けるとともに、該信号ラインおよびグラン
ドラインの一端を前記ICチップの信号電極およびグラ
ンド電極に接続し、その他端を前記樹脂基板の下面に所
定の間隔をおいて露出させ、該露出した各他端に接続端
子を固着し、前記ICチップおよび該ICチップと前記
電極ラインおよびグランドラインとの接続部を封止樹脂
により埋設してなるパッケージを設け、該パッケージの
側面を金属鍍金して金属層を形成し、該金属層によりパ
ッケージの側面を被覆する構成にしたものである。この
場合、前記グランドラインの一部を樹脂基板の側面に露
出させ、該露出端部を前記金属層に固着するとよい。ま
た、前記パッケージの側面および上面を金属鍍金して金
属層を形成し、該金属層により前記パッケージの側面お
よび上面を被覆する構成にしてもよい。また、前記IC
チップのグランド電極に接続される前記グランドライン
の一端に金属ブロックを固着するとともに、該金属ブロ
ックの上端を前記封止樹脂の上面から露出させ、該露出
した金属ブロックの上面を前記パッケージの上面を被覆
する金属層に固着する構成にしてもよい。
【0006】
【実施例】以下本発明の実施例を図面に基いて説明す
る。図面において、図1〜図4は本発明の第1〜第4実
施例を示す断面図である。なお、図1〜図4において、
図5と同符号の部分は、図5のものと略同構造となって
いる。図1において、A1は第1実施例のパッケージ、
1はそのサブストレートである。このサブストレート1
は、上下面に所定の信号ライン3およびグランドライン
4が形成された複数枚の樹脂基板2を重ねた多層構造と
なっている。上記サブストレート1の上下面および内層
部の信号ライン3は第1ビアホール9aにより接続さ
れ、また上記サブストレート1の上下面および内層部の
グランドライン4,4−1は第2ビアホール9bにより
接続されるとともに、内層部のグランドライン4−1
は、樹脂基板2の左側面から外部に露出させる。
【0007】上記サブストレート1の上面の中心部にI
Cチップ6を搭載してボンディングワイヤ7により各信
号ライン3およびグランドライン4の上端3a,4aに
接続し、これらを封止樹脂11により封止する。また、
サブストレート1の下面に露出した各信号ライン3およ
びグランドライン4の下端3b,4bに接続端子8を固
着してパッケージA1を形成する。
【0008】上記パッケージA1の側面、つまりサブス
トレート1の側面1a全面を金属層15により被覆す
る。この金属層15は、サブストレート1の側面1a全
面に触媒を塗布した後、該触媒を無電解鍍金処理層に浸
し、上記側面1a全面にニッケルを厚さ約3μ析出さ
せ、次いで金を約0. 03μ析出させて形成する。その
他は、前述した従来のものと同様になっている。
【0009】上記第1実施例によれば、パッケージA1
の側面、即ちサブストレート1の側面1a全面が金属層
15により被覆されるので、該側面1aから水分が侵入
しなくなり、耐久性が高くなる。また、内層部のグラン
ドライン4−1が導電性の高い上記金属層15に接続さ
れるので、この金属層15によって輻射ノイズ、クロス
トークノイズ等が効率よく低減されることになる。ま
た、金属層15は極めて薄いため小型化が可能となる。
【0010】図2において、A2は第2実施例のパッケ
ージ、1はそのサブストレートである。このサブストレ
ート1は、前述した第1実施例のものと略同様の構造と
なっている。また、上記第1実施例と同様に、サブスト
レート1の上面の中心部にICチップ6を搭載してボン
ディングワイヤ7により各信号ライン3およびグランド
ライン4の上端3a,4aに接続し、これらを封止樹脂
11により封止する。また、サブストレート1の下面に
露出した各信号ライン3およびグランドライン4の下端
3b,4bに接続端子8を固着してパッケージA2を形
成する。
【0011】上記パッケージA2の側面および上面を金
属層15により被覆する。この金属層15は、パッケー
ジA2の側面および上面に触媒を塗布した後、該触媒を
無電解鍍金処理層に浸し、上記側面および上面の全面に
ニッケルを厚さ約3μ析出させ、次いで金を約0. 03
μ析出させて形成する。この場合、内層部のグランドラ
イン4−1をサブストレート1の左側面に露出させ、ま
たパッケージA2の上面のグランドライン4の一部4c
を外部に露出させておき、上記内層部のグランドライン
4−1をパッケージA2の側面を被覆する金属層15a
に接続し、また、上記上面のグランドライン4の一部4
cをパッケージA2の上面を被覆する金属層15bに接
続する。その他は、前述した従来のものと同様になって
いる。
【0012】図3において、A3は第3実施例のパッケ
ージ、1はそのサブストレートである。このサブストレ
ート1は、前述した第1実施例のものと略同様の構造と
なっている。このサブストレート1の上面の中心部に、
ダイパット5を介してICチップ6を固着し、また該I
Cチップ6を固着する機械を活用してグランドライン4
の上端4aに金属ブロック13を固着する。この金属ブ
ロック13は、ニッケルまたは銅により柱状に形成し、
その高さはICチップ6およびボンディングワイヤ7よ
りも所定量高くする。
【0013】上記サブストレート1の上面の中心部に封
止樹脂11を盛って上記金属ブロック13の上面を除く
金属ブロック13、ICチップ6およびボンディングワ
イヤ7を埋設(封止)する。また、上記サブストレート
1の下面に露出した各信号ライン3およびグランドライ
ン4の下端3b,4bに接続端子8を固着してパッケー
ジA3を形成する。上記パッケージA3の側面および上
面を前述と同様の無電解鍍金処理によって形成した金属
層15により被覆し、その上面側の金属層15bを金属
ブロック13の上面に固着する。その他は前述した従来
のものと同様になっている。
【0014】図4において、A4は第4実施例のパッケ
ージである。このパッケージA4のサブストレート1
は、上面の中心部を段状に凹欠きし、最深部にダイパッ
ト5を介してICチップ6を載置し、中段部に信号ライ
ン3およびグランドライン4の上端3a,4aを露出さ
せ、該上端3a,4aとICチップ6とをボンディング
ワイヤ7により接続する。上記サブストレート1の上面
中心部の凹欠き部に封止樹脂11を充填して上記ICチ
ップ6、ボンディングワイヤ7、信号ライン3およびグ
ランドライン4の上端3a,4a等を埋設(封止)す
る。
【0015】また、上記サブストレート1の下面に露出
した各信号ライン3およびグランドライン4の下端3
b,4bに接続端子8を固着してパッケージA4を形成
する。上記パッケージA4の側面および上面を前述と同
様の無電解鍍金処理によって形成した金属層15により
被覆し、側面側の金属層15aを、樹脂基板2の左側面
から外部に露出させ内層部のグランドライン4−1に接
続する。その他は前述した従来のものと同様になってい
る。
【0016】上記第2〜第4実施例によれば、パッケー
ジA2の側面および上面が金属層15(15a,15
b)により被覆されるので、該側面および上面から水分
が侵入しなくなり、耐久性が高くなる。また、金属層1
5の面積が広くなるとともに、グランドライン4が導電
性の高い金属層15に接続されるので、この金属層15
によって輻射ノイズ、クロストークノイズ等が効率よく
低減されるとともに、ICチップ6部で発熱した熱の拡
散、放熱が良好となる。特に第2実施例の如く、グラン
ドライン4を側部と上部の二箇所で金属層15に接続す
れば、上記効果が安定して得られることになる。
【0017】
【発明の効果】以上の説明から明らかな如く、本発明
は、水分が侵入し易いパッケージの側面部を金属層で被
覆するようにしたので、耐久性が高くなるとともに、性
能が安定することになる。また、上記金属層にグランド
ラインを接続するようにしたので、電磁遮蔽機能が高く
なり、輻射ノイズ、クロストークノイズ等による誤動作
を防止することができる等の効果を奏する。
【図面の簡単な説明】
【図1】本発明の第1実施例を示す断面図である。
【図2】本発明の第2実施例を示す断面図である。
【図3】本発明の第3実施例を示す断面図である。
【図4】本発明の第4実施例を示す断面図である。
【図5】従来例を示す断面図である。
【符号の説明】
1 サブストレート 2 樹脂基板 3 信号ライン 3a 上端 3b 下端 4 グランドライン 4−1 内装部のグランドライン 4a 上端 4b 下端 5 ダイパット 6 ICチップ 7 ワイヤボンディング 8 接続端子 9(9a,9b) ビアホール 10 絶縁樹脂(ソルダーレジスト) 11 封止用絶縁樹脂 13 金属ブロック 15 金属層

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 所定の小片に裁断された樹脂基板の上面
    側にICチップを載置し、前記樹脂基板に多数の信号ラ
    インおよびグランドラインを設けるとともに、該信号ラ
    インおよびグランドラインの一端を前記ICチップの信
    号電極およびグランド電極に接続し、その他端を前記樹
    脂基板の下面に所定の間隔をおいて露出させ、該露出し
    た各他端に接続端子を固着し、前記ICチップおよび該
    ICチップと前記電極ラインおよびグランドラインとの
    接続部を封止樹脂により埋設してなるパッケージを設
    け、該パッケージの側面全面を金属鍍金して金属層を形
    成し、該金属層によりパッケージの側面を被覆したこと
    を特徴とするパッケージの防湿装置。
  2. 【請求項2】 前記グランドラインの一部を樹脂基板の
    側面に露出させ、該露出端部を前記金属層に固着したこ
    とを特徴とする請求項1記載のパッケージの防湿装置。
  3. 【請求項3】 前記パッケージの側面および上面を金属
    鍍金して金属層を形成し、該金属層により前記パッケー
    ジの側面および上面を被覆したことを特徴とする請求項
    1又は2記載のパッケージの防湿装置。
  4. 【請求項4】 ICチップのグランド電極に接続される
    前記グランドラインの一端に金属ブロックを固着すると
    ともに、該金属ブロックの上端を前記封止樹脂の上面か
    ら露出させ、該露出した金属ブロックの上面を前記パッ
    ケージの上面を被覆する金属層に固着したことを特徴と
    する請求項3記載のパッケージの防湿装置。
JP7094488A 1995-03-27 1995-03-27 パッケージの防湿装置 Pending JPH08264671A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7094488A JPH08264671A (ja) 1995-03-27 1995-03-27 パッケージの防湿装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7094488A JPH08264671A (ja) 1995-03-27 1995-03-27 パッケージの防湿装置

Publications (1)

Publication Number Publication Date
JPH08264671A true JPH08264671A (ja) 1996-10-11

Family

ID=14111687

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7094488A Pending JPH08264671A (ja) 1995-03-27 1995-03-27 パッケージの防湿装置

Country Status (1)

Country Link
JP (1) JPH08264671A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004021435A1 (ja) * 2002-08-29 2004-03-11 Matsushita Electric Industrial Co., Ltd. モジュール部品
KR100525691B1 (ko) * 2001-06-11 2005-11-03 아이신세이끼가부시끼가이샤 인체 국부 세정 장치
JP2010067989A (ja) * 2002-07-19 2010-03-25 Panasonic Corp モジュール部品
JP2010225752A (ja) * 2009-03-23 2010-10-07 Tdk Corp 樹脂封止型電子部品及びその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100525691B1 (ko) * 2001-06-11 2005-11-03 아이신세이끼가부시끼가이샤 인체 국부 세정 장치
JP2010067989A (ja) * 2002-07-19 2010-03-25 Panasonic Corp モジュール部品
JP2010080968A (ja) * 2002-07-19 2010-04-08 Panasonic Corp モジュール部品の製造方法
WO2004021435A1 (ja) * 2002-08-29 2004-03-11 Matsushita Electric Industrial Co., Ltd. モジュール部品
CN1302542C (zh) * 2002-08-29 2007-02-28 松下电器产业株式会社 模块部件
JP2010225752A (ja) * 2009-03-23 2010-10-07 Tdk Corp 樹脂封止型電子部品及びその製造方法

Similar Documents

Publication Publication Date Title
JP3038553B2 (ja) 半導体パッケ―ジ用基板及び半導体パッケ―ジ並びにそれらの製造方法
US6930257B1 (en) Integrated circuit substrate having laminated laser-embedded circuit layers
JP2565300B2 (ja) 半導体装置
US5077633A (en) Grounding an ultra high density pad array chip carrier
US9362209B1 (en) Shielding technique for semiconductor package including metal lid
EP0957520A2 (en) Semiconductor package and mount board, and mounting method
JP3483720B2 (ja) 半導体装置
US20160148861A1 (en) First-packaged and later-etched three-dimensional flip-chip system-in-package structure and processing method therefor
JPS6139741B2 (ja)
US6900549B2 (en) Semiconductor assembly without adhesive fillets
JPH0888316A (ja) ハイブリッドic及びその製造方法
US20020096750A1 (en) Package for semiconductor chip having thin recess portion and thick plane portion
JPH03120746A (ja) 半導体素子パッケージおよび半導体素子パッケージ搭載配線回路基板
US6111311A (en) Semiconductor device and method of forming the same
JPH08264671A (ja) パッケージの防湿装置
KR101070799B1 (ko) 반도체패키지 및 그 제조방법
JPH08222885A (ja) パッケージの電磁遮蔽膜及びその成形方法
JP3105437B2 (ja) 半導体素子パッケージ及びその製造方法
JP2006019340A (ja) 半導体ic内蔵基板
KR100691588B1 (ko) 반도체 장치 및 그 제조 방법
JP2006019341A (ja) 半導体ic内蔵基板
JP2890635B2 (ja) 半導体装置
CN106653734B (zh) 具有电磁干扰屏蔽的半导体装置及其制造方法
KR102038022B1 (ko) 다이 패키지들을 위한 코팅된 본드 와이어들 및 상기 코팅된 본드 와이어들을 제조하는 방법
JPH085559Y2 (ja) プリント基板