JPH08255095A - エミュレーション装置 - Google Patents

エミュレーション装置

Info

Publication number
JPH08255095A
JPH08255095A JP7057847A JP5784795A JPH08255095A JP H08255095 A JPH08255095 A JP H08255095A JP 7057847 A JP7057847 A JP 7057847A JP 5784795 A JP5784795 A JP 5784795A JP H08255095 A JPH08255095 A JP H08255095A
Authority
JP
Japan
Prior art keywords
emulation device
break
state
emulation
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7057847A
Other languages
English (en)
Other versions
JP2701774B2 (ja
Inventor
Toshiaki Torihata
敏明 鳥畑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP7057847A priority Critical patent/JP2701774B2/ja
Publication of JPH08255095A publication Critical patent/JPH08255095A/ja
Application granted granted Critical
Publication of JP2701774B2 publication Critical patent/JP2701774B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】 【目的】エミュレーションデバイスやターゲットシステ
ムの破壊および劣化を防止し、ブレイク時と同一の状態
から再実行できるエミュレーション装置を提供するこ
と。 【構成】入出力装置1からのブレイク指示によりエミュ
レーションデバイス8へのブレイク信号を送出するコン
トロール回路5と、初期設定情報を記憶するとともにブ
レイク時にエミュレーションデバイス8の状態を待避さ
せるRAM7と、全体の制御を行う制御マイコン9とを
設ける。このため、ブレイク時のエミュレーションデバ
イス8の端子や内部レジスタの値を予めRAM7に登録
でき、ブレイク時にはその登録内容に沿ってエミュレー
ションデバイス8を設定することになる。再実行時には
エミュレーションデバイス8を登録したブレイクの状態
に戻す。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はエミュレーション装置に
関し、特にターゲットシステムなどのプログラムおよび
ハードウェアを開発するエミュレーション装置に関す
る。
【0002】
【従来の技術】従来、エミュレーション装置、例えばイ
ンサーキット・エミェレータ等は、ターゲットシステム
などのプログラムおよびハードウェアを開発したり、デ
バッグする際に用いられ、その構成は一般的にエミュレ
ーション装置全体を制御する制御マイコンと、ターゲッ
トシステムとのインターフェースをとるエミュレーショ
ンデバイスと、エミュレーション状態を制御するコント
ロール回路と、ROMおよびRAM等とから構成されて
いる。特に、デバッグ中にプログラムの動作を止め、す
なわちブレイクして制御マイコンが期待した状態である
か否かを確認する作業が重要になる。
【0003】かかるエミュレーション装置はパソコン等
の入出力装置に接続され、エミュレーション動作中に前
述したブレイクの条件を満足したとき、コントロール回
路から制御マイコンやエミュレーションデバイスに対し
てブレイク信号を出力する。このため、エミュレーショ
ンデバイスはエミュレーション動作を停止し、端子状態
および内部レジスタの値を維持する。また、制御マイコ
ンはこのブレイク信号により停止した状態のエミュレー
ションデバイスから端子状態やレジスタ値を受け取り、
入出力装置のCRT上に表示している。しかる後、入出
力装置から再実行指示があった場合には、エミュレーシ
ョン装置は、停止していた状態から再実行するように制
御している。
【0004】上述した端子の具体的入出力モードや出力
レベルの設定方法については、例えば特開平1−100
656号公報あるいは特開昭63−126038号公報
等で知られている。
【0005】
【発明が解決しようとする課題】上述した従来のエミュ
レーション装置において、ブレイク時のエミュレーショ
ンデバイスはその状態をCRTに転送するとともに、該
デバイス内に維持しているため、ブレイクの状態によっ
ては、エミュレーションデバイス自体のポートの劣化や
破壊につながり、ひいてはこのエミュレーションデバイ
スに接続されるターゲットシステムをも破壊してしまう
という欠点がある。
【0006】例えば、入出力装置の発光ダイオードや蛍
光表示管を点灯するためには、ポート出力としてH/L
のレベルを出力する必要がある。しかしながら、これら
の点灯時にブレイクした場合には、電流が流れたままの
状態になるため、ポート破壊などにつながる可能性があ
る。
【0007】また一般に、エミュレーション装置は、不
完全なプログラムをその装置の持つ機能を駆使して完全
なプログラムにするために必要な装置である。しかも、
このプログラムのデバッグ中にプログラムの動作をブレ
イクし、制御マイコンが期待した状態であるか否かを確
認する必要がある。しかし、エミュレーションデバイス
内の端子や内部レジスタの値を考慮した止めかた(ブレ
イクの仕方)には不可能な場合があり、前述のような電
流を流し続ける端子状態が発生する可能性がある。
【0008】さらに、上述した2つの文献によれば、プ
ログラムによってポート状態を任意に指定できるため、
定常的に電流が流れることを防止している。しかるに、
エミュレーション装置の場合、エミュレーションデバイ
スが停止した状態と同じ状態で再実行する必要がある。
しかし、上記2つの公知例では、停止状態とは異った状
態で再実行するため、期待した動作とは異ってしまい、
エミュレーション装置の役割を果たせないことになる。
【0009】本発明の目的は、かかるエミュレーション
デバイスやターゲットシステムの破壊および劣化を防止
するとともに、ブレイク時と同一の状態から再実行でき
るエミュレーション装置を提供することにある。
【0010】
【課題を解決するための手段】本発明のエミュレーショ
ン装置は、入出力装置に接続される外部インターフェー
ス回路と、ターゲットシステムに接続されるエミュレー
ションデバイスと、前記エミュレーションデバイスを監
視し前記入出力装置からのブレイクコマンドに基いて前
記エミュレーションデバイスへのブレイク信号を送出す
るコントロール回路と、前記外部インターフェース回路
を介して入力したデバッグ用のプログラムを記憶し予め
前記エミュレーションデバイスのブレイク時の端子状態
および内部レジスタの値を登録するとともに、前記エミ
ュレーションデバイスの状態を待避させるRAMと、前
記外部インターフェース回路を介して入力される前記ブ
レイクコマンドを監視し前記コントロール回路に対する
ブレイク条件の設定を行う一方、全体を監視する制御マ
イコンとを有して構成される。
【0011】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。図1は本発明のエミュレーション装置の使
用環境を説明するためのシステム図である。図1に示す
ように、エミュレーション装置2は、これを操作するパ
ーソナルコンピュータなどの入出力装置1とデバッグの
ためのターゲットシステム3とにケーブルを介して接続
される。このエミュレーション装置2を制御するための
コントロールソフトはコントロールソフトFD4に記録
されており、入出力装置1に搭載されて実行される。す
なわち、入出力装置1によりコントロールソフトを起動
後、各種コマンドを順次実行することにより、未完成の
プログラムおよびターゲットシステム3を完成させてい
く。
【0012】図2は本発明の一実施例を説明するための
エミュレーション装置のブロック図である。図2に示す
ように、このエミュレーション装置2は、外部接続用の
回路として、入出力装置1とケーブルを介して接続され
る外部インターフェース回路10と、ターゲットシステ
ム3とケーブルを介して接続されるエミュレーションデ
バイス8とを有する。また、内部にはプログラムを記憶
したROM6および実行中のプログラムやブレイク時の
状態データおよび待避データなどを記憶するRAM7
と、エミュレーションデバイス8が実行中の内容を監視
しプログラムのブレイク時にブレイク信号14を出力す
るコントロール回路5と、エミュレーション装置2の全
体を制御する制御マイコン9と、これらの各回路を接続
し、アドレスや各種データおよび制御信号の転送を行な
うアドレスバス11,データバス12,制御信号バス1
3とを備えている。
【0013】このエミュレーション装置2において、制
御マイコン9はROM6の内蔵プログラムと外部インタ
ーフェース回路10を介して入力されるコントロールソ
フトFD4からのコントロールソフトとにより、入出力
装置1から転送されたコマンドを解釈し、エミュレーシ
ョンデバイス8やコントロール回路5をはじめ、エミュ
レーション装置2全体の制御を行っている。また、この
制御マイコン9は入出力装置1からの各種情報を外部イ
ンターフェース回路10を介してRAM7へ転送し、処
理する。例えば、予めブレイク時のエミュレーションデ
バイス8におけるポートの入出力レジスタや出力バッフ
ァ等の端子状態および内部レジスタの値をRAM7に登
録することができ、ブレイク時にはこれら端子状態や内
部レジスタの値を待避させた後に登録している端子状態
や内部レジスタ値にセットでき、しかも再実行時には待
避していたブレイク時の端子状態や内部レジスタ値に戻
すような処理を行う。なお、エミュレーションデバイス
8は、入出力装置1からRAM7にロードされたプログ
ラムに基いて、ターゲットシステム3を駆動し、プログ
ラムやハードウェアのデバッグを行う。
【0014】一方、コントロール回路5はエミュレーシ
ョンデバイス8が実行中の内容を監視しており、入出力
装置1からブレイクコマンドがあった場合、制御マイコ
ン9がコントロール回路5にブレイク条件を設定する。
このコントロール回路5においては、条件が満足した時
点でブレイク信号14を制御マイコン9とエミュレーシ
ョンデバイス8に発行する。このブレイク信号14を受
けたエミュレーションデバイス8は、通常直ちに動作を
停止し、その状態を維持したまま待機(ブレイク)状態
になるが、ブレイク時の状態が初期設定されているとき
は、エミュレーションデバイス8の状態をRAM7に待
避させる。このブレイク状態設定からエミュレーション
デバイス8を再実行の状態にさせるときは、RAM7か
らブレイク状態を読み出してくる。
【0015】以下、コントロールソフトによる初期設定
と、エミュレーション装置2のブレイク時の動作とを、
それぞれ図3および図4を参照して詳細に説明する。
【0016】図3は図1におけるコントロールソフトの
ブレイク時の状態設定フロー図である。図3に示すよう
に、コントロールソフトにおけるブレイク時の状態設定
は、ステップS1でエミュレーション装置2のエミュレ
ーションデバイス8やターゲットシステム3に関する動
作環境の初期設定値を入力する。ついで、ステップS2
でブレイク時の状態を設定するか否かの判定を行なう。
ここで、ブレイク時の状態設定の必要がなければ、ステ
ップS6のように終了処理する。この場合は、従来の動
作と同様になる。
【0017】一方、ステップS2での判定の結果、ブレ
イク時の状態設定の必要があれば、すなわちブレイク時
の端子劣化やその他の回路の破壊を防ぐ必要があれば、
ステップS3に示すように、端子の入出力設定、例えば
端子を入力端子とするか、出力端子とするかの設定を行
う。このとき、端子が出力端子の場合には、出力レベル
をHレベルとするか、Lレベルとするかという出力端子
の出力レベル設定を行う。勿論、かかる情報はRAM7
へ待避させる情報を特定するためである。また、ステッ
プS3では、これらの他にタイマ等によるパルス出力を
継続して必要とする場合、そのタイマ動作の停止を禁止
するなどの内部レジスタ値を設定する。その他、待避情
報は随時選択される。
【0018】さらに、ステップS4では、ステップS3
で設定した内容を入出力装置1からエミュレーション装
置2へ転送し、RAM7への格納を指示する。要する
に、ステップS3で設定された内容は、入出力装置1か
らエミュレーション装置2へ転送され、制御マイコン9
がRAM7上に格納する。これらのステップを経ること
により、ステップS5に示すように、エミュレーション
装置2の動作環境の初期設定値の入力が完了する。
【0019】図4は図2に示すエミュレーション装置の
ブレイク時の動作フロー図である。図4に示すように、
ステップS11でエミュレーション装置2におけるデバ
ッグ作業が開始される。ついで、ステップS12に示す
ように、エミュレーション装置2のデバッグ作業の中で
ブレイク条件が成立すると、コントロール回路5はブレ
ーク信号14を発行する。これによって、エミュレーシ
ョンデバイス8は動作を停止し、内部状態を維持する。
【0020】また、制御マイコン9は、ステップS13
において、エミュレーションデバイス8の内部状態、す
なわち端子および内部レジスタ等の状態をRAM7へ待
避させると同時に、入出力装置1へその内部状態を転送
してCRT等へ表示させる。ここで、ブレイク処理が完
了し、エミュレーションデバイス8およびターゲットシ
ステム3はブレイク状態になる。
【0021】次に、デバッグの再実行を行うにあたって
は、まずステップS14でエミュレーションデバイス8
の内部状態を変更する。すなわち、制御マイコン9は先
に図3のステップS4でRAM7に格納した初期設定内
容に沿ってエミュレーションデバイス8の端子および内
部レジスタ値を設定する。ついで、ステップS15でエ
ミュレーションデバイス8のデバッグ再実行を行う。こ
のときは、制御マイコン9がステップS13でRAM7
へ待避していたブレイク時の内部状態に沿ってエミュレ
ーションデバイス8を再設定することにより、実行され
る。かくの如くして、ステップS16のデバッグ作業が
終了する。このように、ブレイク時にエミュレーション
デバイス8の端子および内部レジスタ値を待避させるこ
とにより、端子および内部レジスタの劣化や破壊を防止
することができ、ターゲットシステム3への影響もなく
なるとともに、再実行時にもブレイク時と同一の状態か
ら実行することができる。
【0022】要するに、初期設定でブレイク時の状態が
設定されているとき、コントロール回路5はエミュレー
ションデバイス8の実行内容を監視するとともに、制御
マイコン9が入出力装置1からのブレイクコマンドを監
視している。このとき、制御マイコン9はコントロール
回路5に対してブレイク条件を設定している。従って、
コントロール回路5はエミュレーションデバイス8の監
視の結果、ブレイク条件を満足すると、ブレイク信号1
4をエミュレーションデバイス8へ送出する。これによ
り、エミュレーションデバイス8はその状態をRAM7
へ待避させるとともに入出力装置1のCRTへ転送した
後、動作を停止させ、ブレイク状態になる。また、コン
トロール回路5からブレイク信号14が制御マイコン9
へも送出されるので、制御マイコン9は再実行コマンド
が来るまでブレイクコマンドの監視を停止する。しかる
後、制御マイコン9において、この再実行コマンドを受
信すると、RAM7に待避させた状態に合わせて、再度
エミュレーションデバイス8の状態を再設定する。
【0023】
【発明の効果】以上説明したように、本発明のエミュレ
ーション装置は、入出力装置からのブレイク指示により
エミュレーションデバイスへのブレイク信号を送出する
コントロール回路と、初期設定情報を記憶し且つブレイ
ク時にエミュレーションデバイスの状態を待避させるR
AMと、全体の制御を行う制御マイコンとを設けること
により、ブレイク時のエミュレーションデバイスのデバ
ッグ動作環境、すなわち端子や内部レジスタ値を予め登
録し、ブレイク時にはその登録内容に沿ってRAMに設
定し、再実行時にはブレイクの状態に戻すことができる
ので、エミュレーションデバイスやターゲットシステム
の破壊や劣化を防止することができ、しかも端子状態を
変更するにも関わらずブレイク時と同じ状態からの再実
行を実現できるという効果がある。
【図面の簡単な説明】
【図1】本発明のエミュレーション装置の使用環境を説
明するシステム図である。
【図2】本発明の一実施例を説明するためのエミュレー
ション装置のブロック構成図である。
【図3】図1におけるコントロールソフトのブレイク時
の状態設定フロー図である。
【図4】図2に示すエミュレーション装置のブレイク時
の動作フロー図である。
【符号の説明】
1 入出力装置 2 エミュレーション装置 3 ターゲットシステム 4 コントロールソフトFD 5 コントロール回路 6 ROM 7 RAM 8 エミュレーションデバイス 9 制御マイコン 10 外部インターフェース回路 11〜13 バス

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 入出力装置に接続される外部インターフ
    ェース回路と、ターゲットシステムに接続されるエミュ
    レーションデバイスと、前記エミュレーションデバイス
    を監視し前記入出力装置からのブレイクコマンドに基い
    て前記エミュレーションデバイスへのブレイク信号を送
    出するコントロール回路と、前記外部インターフェース
    回路を介して入力したデバッグ用のプログラムを記憶し
    予め前記エミュレーションデバイスのブレイク時の端子
    状態および内部レジスタの値を登録するとともに、前記
    エミュレーションデバイスの状態を待避させるRAM
    と、前記外部インターフェース回路を介して入力される
    前記ブレイクコマンドを監視し前記コントロール回路に
    対するブレイク条件の設定を行う一方、全体を監視する
    制御マイコンとを有することを特徴とするエミュレーシ
    ョン装置。
JP7057847A 1995-03-17 1995-03-17 エミュレーション装置 Expired - Fee Related JP2701774B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7057847A JP2701774B2 (ja) 1995-03-17 1995-03-17 エミュレーション装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7057847A JP2701774B2 (ja) 1995-03-17 1995-03-17 エミュレーション装置

Publications (2)

Publication Number Publication Date
JPH08255095A true JPH08255095A (ja) 1996-10-01
JP2701774B2 JP2701774B2 (ja) 1998-01-21

Family

ID=13067378

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7057847A Expired - Fee Related JP2701774B2 (ja) 1995-03-17 1995-03-17 エミュレーション装置

Country Status (1)

Country Link
JP (1) JP2701774B2 (ja)

Also Published As

Publication number Publication date
JP2701774B2 (ja) 1998-01-21

Similar Documents

Publication Publication Date Title
US5574892A (en) Use of between-instruction breaks to implement complex in-circuit emulation features
JPH08255095A (ja) エミュレーション装置
JPH0644093A (ja) 二重化装置切替方式
JP3449812B2 (ja) 制御用電子装置
JPH1011370A (ja) 多重化システム
JPH07152598A (ja) インサーキット・エミュレータ
JPH01199213A (ja) シーケンサーの出力系故障診断方法
JPS581251A (ja) 遠隔制御される装置
JP3231505B2 (ja) Mpuエミュレータ装置
JPH02210515A (ja) システムのリセット方式
JPS6371739A (ja) マイクロコンピユ−タシステムの監視装置
JPH06175879A (ja) 疑似障害設定方式
JPS6318445A (ja) マイクロコンピユ−タ開発支援装置
JPH05250222A (ja) Cpu監視装置
JPH07182203A (ja) マイクロコンピュータ開発支援装置
JPS63282852A (ja) 2重化処理システムにおける予備系診断方式
JPH0588878A (ja) Lisp命令実行方式
JPS6091458A (ja) マイクロプロセツサのプログラムデバツグ装置
JPH03198103A (ja) プログラマブルコントロール用端末装置
JPH10105442A (ja) 情報処理装置
JPH02244232A (ja) 情報処理装置
JPH01286598A (ja) 交換プログラムデバッグ方式
JPH06131207A (ja) 入出力装置の故障制御方法
JPH08305603A (ja) インサーキットエミュレータ装置によるコンピュータ装置の自動初期化装置
JPH02148335A (ja) データ処理システムの装置試験方式

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19970902

LAPS Cancellation because of no payment of annual fees