JPH08228158A - シリアル／パラレル変換回路 - Google Patents
シリアル／パラレル変換回路Info
- Publication number
- JPH08228158A JPH08228158A JP7056696A JP5669695A JPH08228158A JP H08228158 A JPH08228158 A JP H08228158A JP 7056696 A JP7056696 A JP 7056696A JP 5669695 A JP5669695 A JP 5669695A JP H08228158 A JPH08228158 A JP H08228158A
- Authority
- JP
- Japan
- Prior art keywords
- serial data
- data signal
- signal
- serial
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Shift Register Type Memory (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】
【目的】 クロック半周期分だけ異なる２種類のシリア
ルデータを入力するシリアル／パラレル変換回路の回路
規模を小さくすること。 【構成】 クロック半周期分だけ異なる２種類のシリア
ルデータを含むシリアルデータ信号ＳＩをクロック半周
期分だけ遅延させるフリップフロップ８を設け、シリア
ルデータ信号ＳＩと遅延されたシリアルデータ信号Ｓ
Ｉ’とを切替回路９によって切替えてシフトレジスタ１
に送出する。クロック半周期分だけ早いシリアルデータ
のときには、シリアルデータ信号ＳＩ’をシフトレジス
タ１に送出し、他方、クロック半周期分だけ遅いシリア
ルデータのときには、シリアルデータ信号ＳＩもシフト
レジスタ１に送出する。シフトレジスタ１のクロック信
号ＣＬＫ１は１種類とし、格納レジスタ２の制御信号Ｃ
１は１種類とする。
ルデータを入力するシリアル／パラレル変換回路の回路
規模を小さくすること。 【構成】 クロック半周期分だけ異なる２種類のシリア
ルデータを含むシリアルデータ信号ＳＩをクロック半周
期分だけ遅延させるフリップフロップ８を設け、シリア
ルデータ信号ＳＩと遅延されたシリアルデータ信号Ｓ
Ｉ’とを切替回路９によって切替えてシフトレジスタ１
に送出する。クロック半周期分だけ早いシリアルデータ
のときには、シリアルデータ信号ＳＩ’をシフトレジス
タ１に送出し、他方、クロック半周期分だけ遅いシリア
ルデータのときには、シリアルデータ信号ＳＩもシフト
レジスタ１に送出する。シフトレジスタ１のクロック信
号ＣＬＫ１は１種類とし、格納レジスタ２の制御信号Ｃ
１は１種類とする。
Description
【０００１】
【産業上の利用分野】本発明はシリアル／パラレル変換
回路、特に、クロック信号の半周期分だけずれた２つの
シリアルデータ群が入力されるシリアル／パラレル変換
回路に関する。
回路、特に、クロック信号の半周期分だけずれた２つの
シリアルデータ群が入力されるシリアル／パラレル変換
回路に関する。
【０００２】
【従来の技術】ユーザによって選択され得る２つのシリ
アルデータ群が入力される従来のシリアル／パラレル変
換回路は図４に示される。図４において、１はクロック
信号ＣＬＫの立下りに応じてシリアルデータ信号ＳＩを
取込むシフトレジスタ、２は制御信号Ｃに応じてシフト
レジスタ１のパラレル出力を格納する格納レジスタであ
る。なお、この格納レジスタ２の出力がシリアル／パラ
レル変換回路の出力となる。
アルデータ群が入力される従来のシリアル／パラレル変
換回路は図４に示される。図４において、１はクロック
信号ＣＬＫの立下りに応じてシリアルデータ信号ＳＩを
取込むシフトレジスタ、２は制御信号Ｃに応じてシフト
レジスタ１のパラレル出力を格納する格納レジスタであ
る。なお、この格納レジスタ２の出力がシリアル／パラ
レル変換回路の出力となる。
【０００３】シフトレジスタ１のクロック信号ＣＬＫは
モード信号Ｍに応じてクロック信号ＣＬＫ１あるいはイ
ンバータ３によって半周期だけ遅れたクロック信号ＣＬ
Ｋ２となる。すなわち、クロック信号ＣＬＫ１、ＣＬＫ
２は切替回路４によって選択される。この場合、ユーザ
によってモード信号Ｍが“１”とされるときにクロック
信号ＣＬＫ１が選択され、他方、ユーザによってモード
信号Ｍが“０”とされるときにクロック信号ＣＬＫ２が
選択される。
モード信号Ｍに応じてクロック信号ＣＬＫ１あるいはイ
ンバータ３によって半周期だけ遅れたクロック信号ＣＬ
Ｋ２となる。すなわち、クロック信号ＣＬＫ１、ＣＬＫ
２は切替回路４によって選択される。この場合、ユーザ
によってモード信号Ｍが“１”とされるときにクロック
信号ＣＬＫ１が選択され、他方、ユーザによってモード
信号Ｍが“０”とされるときにクロック信号ＣＬＫ２が
選択される。
【０００４】また、格納レジスタ２の制御信号Ｃはモー
ド信号Ｍに応じて制御信号Ｃ１、Ｃ２となる。ここで、
制御信号Ｃ１はクロック信号ＣＬＫ１を計数するカウン
タ（たとえば、８進カウンタ）５のキャリア信号であ
り、制御信号Ｃ２はクロック信号ＣＬＫ２を計数するカ
ウンタ（たとえば、８進カウンタ）６のキャリ信号であ
り、これらは切替回路７によって選択される。この場
合、モード信号Ｍが“１”のときに制御信号Ｃ１が選択
され、他方、モード信号Ｍが“０”のときに制御信号Ｃ
２が選択される。なお、切換回路４、７は、図５に示す
ごとく、２つのトランスファゲート４１、４２及びイン
バータ４３によって構成できる。
ド信号Ｍに応じて制御信号Ｃ１、Ｃ２となる。ここで、
制御信号Ｃ１はクロック信号ＣＬＫ１を計数するカウン
タ（たとえば、８進カウンタ）５のキャリア信号であ
り、制御信号Ｃ２はクロック信号ＣＬＫ２を計数するカ
ウンタ（たとえば、８進カウンタ）６のキャリ信号であ
り、これらは切替回路７によって選択される。この場
合、モード信号Ｍが“１”のときに制御信号Ｃ１が選択
され、他方、モード信号Ｍが“０”のときに制御信号Ｃ
２が選択される。なお、切換回路４、７は、図５に示す
ごとく、２つのトランスファゲート４１、４２及びイン
バータ４３によって構成できる。
【０００５】次に、図４の動作を図６を参照して説明す
る。
る。
【０００６】モード信号Ｍ＝“１”の場合、図６の
（Ａ）を参照すると、シリアルデータ信号ＳＩ（＝ＳＩ
１）はクロック信号ＣＬＫ１の立上りに同期して入力さ
れる。このとき、切替回路４はクロック信号ＣＬＫ１を
選択しており、この結果、シフトレジスタ１はクロック
信号ＣＬＫ１の立下り毎にシリアルデータＤ１〜Ｄ８を
順次取込んでいく。また同時に、切替回路７は制御信号
Ｃ１を選択している。従って、すべてのシリアルデータ
Ｄ１〜Ｄ８がシフトレジスタ１に取込まれた時点ｔ１
で、カウンタ５のキャリ信号である制御信号Ｃ１が立上
る。この結果、シフトレジスタ１の出力は格納レジスタ
２に格納され、パラレルデータＰＯが格納レジスタ２よ
り出力されることになる。このパラレルデータＰＯは次
の制御信号Ｃ１の発生まで出力し続けられる。
（Ａ）を参照すると、シリアルデータ信号ＳＩ（＝ＳＩ
１）はクロック信号ＣＬＫ１の立上りに同期して入力さ
れる。このとき、切替回路４はクロック信号ＣＬＫ１を
選択しており、この結果、シフトレジスタ１はクロック
信号ＣＬＫ１の立下り毎にシリアルデータＤ１〜Ｄ８を
順次取込んでいく。また同時に、切替回路７は制御信号
Ｃ１を選択している。従って、すべてのシリアルデータ
Ｄ１〜Ｄ８がシフトレジスタ１に取込まれた時点ｔ１
で、カウンタ５のキャリ信号である制御信号Ｃ１が立上
る。この結果、シフトレジスタ１の出力は格納レジスタ
２に格納され、パラレルデータＰＯが格納レジスタ２よ
り出力されることになる。このパラレルデータＰＯは次
の制御信号Ｃ１の発生まで出力し続けられる。
【０００７】他方、モード信号Ｍ＝“０”の場合、図６
の（Ｂ）を参照すると、シリアルデータ信号ＳＩ（＝Ｓ
Ｉ２）はクロック信号ＣＬＫ２の立上りつまりクロック
信号ＣＬＫ１の立下りに同期して入力される。このと
き、切替回路４はクロック信号ＣＬＫ２を選択してお
り、この結果、シフトレジスタ１はクロック信号ＣＬＫ
２の立下りつまりクロック信号ＣＬＫ１の立上り毎にシ
リアルデータＤ１’〜Ｄ８’を順次取込んでいく。また
同時に、切替回路７は制御信号Ｃ２を選択している。従
って、すべてのシリアルデータＤ１’〜Ｄ８’がシフト
レジスタ１に取込まれた時点ｔ２で、カウンタ５のキャ
リ信号である制御信号Ｃ２が立上る。この結果、シフト
レジスタ１の出力は格納レジスタ２に格納され、パラレ
ルデータＰＯが格納レジスタ２より出力されることにな
る。このパラレルデータＰＯは次の制御信号Ｃ２の発生
まで出力し続けられる。
の（Ｂ）を参照すると、シリアルデータ信号ＳＩ（＝Ｓ
Ｉ２）はクロック信号ＣＬＫ２の立上りつまりクロック
信号ＣＬＫ１の立下りに同期して入力される。このと
き、切替回路４はクロック信号ＣＬＫ２を選択してお
り、この結果、シフトレジスタ１はクロック信号ＣＬＫ
２の立下りつまりクロック信号ＣＬＫ１の立上り毎にシ
リアルデータＤ１’〜Ｄ８’を順次取込んでいく。また
同時に、切替回路７は制御信号Ｃ２を選択している。従
って、すべてのシリアルデータＤ１’〜Ｄ８’がシフト
レジスタ１に取込まれた時点ｔ２で、カウンタ５のキャ
リ信号である制御信号Ｃ２が立上る。この結果、シフト
レジスタ１の出力は格納レジスタ２に格納され、パラレ
ルデータＰＯが格納レジスタ２より出力されることにな
る。このパラレルデータＰＯは次の制御信号Ｃ２の発生
まで出力し続けられる。
【０００８】しかしながら、図４に示す従来のシリアル
／パラレル変換回路においては、クロック信号の半周期
分ずれた２種類のシリアルデータの一方をクロック信号
ＣＬＫ１の立下りでレフトレジスタ１に取込み、他方を
クロック信号ＣＬＫ１の立上りでシフトレジスタ１に取
込むので、クロック信号を切替えるためのインバータ３
及び切替回路４を必要とし、また、シフトレジスタ１か
ら格納レジスタ２へのデータ格納のための制御信号を切
替えるためのカウンタ５、６及び切替回路７を必要とす
るので、回路規模が大きくなるという課題がある。ま
た、格納レジスタ２から出力されるパラレルデータは２
種類のシリアルデータ間で同相でなく、この結果、後段
でデータ処理をする回路が複雑化するという課題もあ
る。
／パラレル変換回路においては、クロック信号の半周期
分ずれた２種類のシリアルデータの一方をクロック信号
ＣＬＫ１の立下りでレフトレジスタ１に取込み、他方を
クロック信号ＣＬＫ１の立上りでシフトレジスタ１に取
込むので、クロック信号を切替えるためのインバータ３
及び切替回路４を必要とし、また、シフトレジスタ１か
ら格納レジスタ２へのデータ格納のための制御信号を切
替えるためのカウンタ５、６及び切替回路７を必要とす
るので、回路規模が大きくなるという課題がある。ま
た、格納レジスタ２から出力されるパラレルデータは２
種類のシリアルデータ間で同相でなく、この結果、後段
でデータ処理をする回路が複雑化するという課題もあ
る。
【０００９】従って、本発明の目的は、回路規模が小さ
く、また、２種類のシリアルデータ間での出力パラレル
データを同相にしたシリアル／パラレル変換回路を提供
することにある。
く、また、２種類のシリアルデータ間での出力パラレル
データを同相にしたシリアル／パラレル変換回路を提供
することにある。
【００１０】
【課題が解決するための手段】上述の課題を解決するた
めに本発明は、クロック信号の立上りで変化する第１の
シリアルデータ信号及びクロック信号の立下りで変化す
る第２のシリアルデータ信号を含むシリアルデータ信号
をクロック信号の半周期分遅延させる遅延回路を設け、
第１のシリアルデータ信号と第２のシリアルデータ信号
とを同相にした上でシフトレジスタに入力するようにす
る。
めに本発明は、クロック信号の立上りで変化する第１の
シリアルデータ信号及びクロック信号の立下りで変化す
る第２のシリアルデータ信号を含むシリアルデータ信号
をクロック信号の半周期分遅延させる遅延回路を設け、
第１のシリアルデータ信号と第２のシリアルデータ信号
とを同相にした上でシフトレジスタに入力するようにす
る。
【００１１】
【作用】上述の手段によれば、シフトレジスタに第１の
シリアルデータ信号と第２のシリアルデータ信号とが同
相でシフトレジスタに入力されるので、シフトレジスタ
のクロック信号及び格納レジスタの制御信号は第１のシ
リアルデータ信号、第２のシリアルデータ信号に対して
同一なものとなる。
シリアルデータ信号と第２のシリアルデータ信号とが同
相でシフトレジスタに入力されるので、シフトレジスタ
のクロック信号及び格納レジスタの制御信号は第１のシ
リアルデータ信号、第２のシリアルデータ信号に対して
同一なものとなる。
【００１２】
【実施例】図１は本発明に係るシリアル／パラレル変換
回路の第１の実施例を示すブロック回路図である。図１
においては、図４のインバータ３、切替回路４、カウン
タ６、切替回路７の代りに、シリアルデータ信号ＳＩを
クロック信号ＣＬＫ１の半周期分だけ遅延させる遅延回
路として作用するフリップフロップ８、切替回路９を設
けてある。切替回路９はシリアルデータ信号ＳＩもしく
は遅延されたシリアルデータ信号ＳＩ’を選択する。こ
の場合、モード信号Ｍが“１”のときに遅延されたシリ
アルデータ信号ＳＩ’が選択され、他方、モード信号Ｍ
が“０”のときにシリアルデータ信号ＳＩ’が選択され
る。
回路の第１の実施例を示すブロック回路図である。図１
においては、図４のインバータ３、切替回路４、カウン
タ６、切替回路７の代りに、シリアルデータ信号ＳＩを
クロック信号ＣＬＫ１の半周期分だけ遅延させる遅延回
路として作用するフリップフロップ８、切替回路９を設
けてある。切替回路９はシリアルデータ信号ＳＩもしく
は遅延されたシリアルデータ信号ＳＩ’を選択する。こ
の場合、モード信号Ｍが“１”のときに遅延されたシリ
アルデータ信号ＳＩ’が選択され、他方、モード信号Ｍ
が“０”のときにシリアルデータ信号ＳＩ’が選択され
る。
【００１３】次に、図１の動作を図２を参照して説明す
る。
る。
【００１４】モード信号Ｍ＝“１”の場合、図２の
（Ａ）を参照すると、シリアルデータ信号ＳＩ（＝ＳＩ
１）はクロック信号ＣＬＫ１の立上りに同期して入力さ
れる。このとき、切替回路９はフリップフロップ８を選
択しており、従って、シリアルデータ信号ＳＩはクロッ
ク半周期分だけ遅れたシリアルデータ信号ＳＩ’に変換
される。この結果、遅延されたシリアルデータ信号Ｓ
Ｉ’がクロック信号ＣＬＫ１の立下りに同期してシフト
レジスタ１に入力されることになる。つまり、シフトレ
ジスタ１はクロック信号ＣＬＫ１の立上り毎にシリアル
データＤ１〜Ｄ８を順次取込んでいくことになる。すべ
てのシリアルデータＤ１〜Ｄ８がシフトレジスタ１に取
込まれた時点ｔ３で、カウンタ５のキャリ信号である制
御信号Ｃ１が立上る。この結果、シフトレジスタ１の出
力は格納レジスタ２に格納され、パラレルデータＰＯが
格納レジスタ２より出力されることになる。このパラレ
ルデータＰＯは次の制御信号Ｃ１の発生まで出力し続け
られる。
（Ａ）を参照すると、シリアルデータ信号ＳＩ（＝ＳＩ
１）はクロック信号ＣＬＫ１の立上りに同期して入力さ
れる。このとき、切替回路９はフリップフロップ８を選
択しており、従って、シリアルデータ信号ＳＩはクロッ
ク半周期分だけ遅れたシリアルデータ信号ＳＩ’に変換
される。この結果、遅延されたシリアルデータ信号Ｓ
Ｉ’がクロック信号ＣＬＫ１の立下りに同期してシフト
レジスタ１に入力されることになる。つまり、シフトレ
ジスタ１はクロック信号ＣＬＫ１の立上り毎にシリアル
データＤ１〜Ｄ８を順次取込んでいくことになる。すべ
てのシリアルデータＤ１〜Ｄ８がシフトレジスタ１に取
込まれた時点ｔ３で、カウンタ５のキャリ信号である制
御信号Ｃ１が立上る。この結果、シフトレジスタ１の出
力は格納レジスタ２に格納され、パラレルデータＰＯが
格納レジスタ２より出力されることになる。このパラレ
ルデータＰＯは次の制御信号Ｃ１の発生まで出力し続け
られる。
【００１５】モード信号Ｍ＝“０”の場合、図２の
（Ｂ）を参照すると、シリアルデータ信号ＳＩ（＝ＳＩ
２）はクロック信号ＣＬＫ１の立下りに同期して入力さ
れる。このとき、切替回路９はシリアルデータ信号ＳＩ
を選択しており、従って、この場合も、シフトレジスタ
１はクロック信号ＣＬＫ１の立上り毎にシリアルデータ
Ｄ１’〜Ｄ８’を順次取込んでいくことになる。すべて
のシリアルデータＤ１’〜Ｄ８’がシフトレジスタ１に
取込まれた時点でｔ４で、カウンタ５のキャリ信号であ
る制御信号Ｃ１が立上る。この結果、シフトレジスタ１
の出力は格納レジスタ２に格納され、パラレルデータＰ
Ｏが格納レジスタ２より出力されることになる。このパ
ラレルデータＰＯは次の制御信号Ｃ１の発生まで出力し
続けられる。
（Ｂ）を参照すると、シリアルデータ信号ＳＩ（＝ＳＩ
２）はクロック信号ＣＬＫ１の立下りに同期して入力さ
れる。このとき、切替回路９はシリアルデータ信号ＳＩ
を選択しており、従って、この場合も、シフトレジスタ
１はクロック信号ＣＬＫ１の立上り毎にシリアルデータ
Ｄ１’〜Ｄ８’を順次取込んでいくことになる。すべて
のシリアルデータＤ１’〜Ｄ８’がシフトレジスタ１に
取込まれた時点でｔ４で、カウンタ５のキャリ信号であ
る制御信号Ｃ１が立上る。この結果、シフトレジスタ１
の出力は格納レジスタ２に格納され、パラレルデータＰ
Ｏが格納レジスタ２より出力されることになる。このパ
ラレルデータＰＯは次の制御信号Ｃ１の発生まで出力し
続けられる。
【００１６】このように、本発明の第１の実施例によれ
ば、シリアルデータ信号ＳＩ１もシリアルデータ信号Ｓ
Ｉ２もシフトレジスタ１に対して同相に入力される。従
って、シフトレジスタ１のクロック信号は１種類であ
り、また、格納レジスタ２の制御信号も１種類となる。
ば、シリアルデータ信号ＳＩ１もシリアルデータ信号Ｓ
Ｉ２もシフトレジスタ１に対して同相に入力される。従
って、シフトレジスタ１のクロック信号は１種類であ
り、また、格納レジスタ２の制御信号も１種類となる。
【００１７】図３は本発明に係るシリアル／パラレル変
換回路の第２の実施例を示すブロック回路図である。図
３においては、図１の切替回路９の代りに、切替回路１
０、オア回路１１を設けてある。切替回路１０は図１の
切替回路９と同様な動作する。つまり、シリアルデータ
信号ＳＩをフリップフロップ８に送出するかもしくはオ
ア回路１１に直接送出する。この場合、モード信号Ｍが
“１”のときに、シリアルデータ信号ＳＩはフリップフ
ロップ８に送出され、他方、モード信号Ｍが”０”のと
きに、シリアルデータ信号ＳＩはオア回路１１に直接送
出される。従って、図３のシフトレジスタ１、格納レジ
スタ２、カウンタ５は図１の場合と同一の動作を行うこ
とになる。
換回路の第２の実施例を示すブロック回路図である。図
３においては、図１の切替回路９の代りに、切替回路１
０、オア回路１１を設けてある。切替回路１０は図１の
切替回路９と同様な動作する。つまり、シリアルデータ
信号ＳＩをフリップフロップ８に送出するかもしくはオ
ア回路１１に直接送出する。この場合、モード信号Ｍが
“１”のときに、シリアルデータ信号ＳＩはフリップフ
ロップ８に送出され、他方、モード信号Ｍが”０”のと
きに、シリアルデータ信号ＳＩはオア回路１１に直接送
出される。従って、図３のシフトレジスタ１、格納レジ
スタ２、カウンタ５は図１の場合と同一の動作を行うこ
とになる。
【００１８】なお、上述の実施例においては、第１のシ
リアルデータ信号ＳＩ１をフリップフロップ８によって
遅延させているが、第２のシリアルデータ信号ＳＩ２を
フリップフロップ８によって遅延させてもよい。この場
合には、格納レジスタ２からのパラレルデータは２つの
シリアルデータ信号ＳＩ１、ＳＩ２間で１クロック分だ
けずれる。また、図１、図２の切換回路９、１０も図５
に示す回路と同様に構成できる。
リアルデータ信号ＳＩ１をフリップフロップ８によって
遅延させているが、第２のシリアルデータ信号ＳＩ２を
フリップフロップ８によって遅延させてもよい。この場
合には、格納レジスタ２からのパラレルデータは２つの
シリアルデータ信号ＳＩ１、ＳＩ２間で１クロック分だ
けずれる。また、図１、図２の切換回路９、１０も図５
に示す回路と同様に構成できる。
【００１９】
【発明の効果】以上説明したように本発明によれば、ク
ロック半周期分異なる２種類のシリアルデータ信号がシ
フトレジスタに対して同相に入力されるので、シフトレ
ジスタのクロック信号及び、格納レジスタの制御信号を
発生する回路構成を簡略化にでき、シリアル／パラレル
変換回路の回路規模を小さくできる。また、格納レジス
タから出力されるパラレルデータも２種類のシリアルデ
ータ信号間で同相にでき、この結果、後段におけるデー
タ処理をする回路を簡略化できる。
ロック半周期分異なる２種類のシリアルデータ信号がシ
フトレジスタに対して同相に入力されるので、シフトレ
ジスタのクロック信号及び、格納レジスタの制御信号を
発生する回路構成を簡略化にでき、シリアル／パラレル
変換回路の回路規模を小さくできる。また、格納レジス
タから出力されるパラレルデータも２種類のシリアルデ
ータ信号間で同相にでき、この結果、後段におけるデー
タ処理をする回路を簡略化できる。
【図１】本発明に係るシリアル／パラレル変換回路の第
１の実施例を示すブロック回路図である。
１の実施例を示すブロック回路図である。
【図２】図１の回路動作を示すタイミング図である。
【図３】本発明に係るシリアル／パラレル変換回路の第
２の実施例を示すブロック回路図である。
２の実施例を示すブロック回路図である。
【図４】従来のシリアル／パラレル変換回路を示すブロ
ック回路図である。
ック回路図である。
【図５】図４の切換回路の例を示す回路図である。
【図６】図４の回路動作を示すタイミング図である。
１…シフトレジスタ ２…格納レジスタ ３…インバータ ４…切替回路 ５、６…カウンタ ７…切替回路 ８…フリップフロップ ９、１０…切替回路 １１…オア回路
Claims (6)
- 【請求項１】 クロック信号（ＣＬＫ１）の立上りで変
化する第１のシリアルデータ信号（ＳＩ１）及び前記ク
ロック信号の立下りで変化する第２のシリアルデータ信
号（ＳＩ２）を含むシリアルデータ信号（ＳＩ）を前記
クロック信号の半周期分遅延させる遅延回路（８）と、 前記シリアルデータ信号及び前記遅延されたシリアルデ
ータ信号の一方を選択する切替回路（９）と、 該切替回路の出力を前記クロック信号の立上りもしくは
立下りに応じて取込むシフトレジスタ（１）と、 前記クロック信号の立上りもしくは立下りを計数して該
計数された値が所定値に到達したときに制御信号（Ｃ
１）を発生するカウンタ（５）と、 該制御信号に基づき前記シフトレジスタのパラレル出力
を格納するレジスタ（２）とを具備するシリアル／パラ
レル変換回路。 - 【請求項２】 前記切替回路は、前記シリアルデータ信
号が前記第１のシリアルデータ信号のときに該シリアル
データ信号を選択し、前記シリアルデータ信号が前記第
２のシリアルデータ信号のときに前記遅延されたシリア
ルデータ信号を選択する請求項１に記載のシリアル／パ
ラレル変換回路。 - 【請求項３】 前記選択回路は、前記シリアルデータ信
号が前記第１のシリアルデータ信号のときに前記遅延さ
れたシリアルデータ信号を選択し、前記シリアルデータ
信号が前記第２のシリアルデータ信号のときに該シリア
ルデータ信号を選択する請求項１に記載のシリアル／パ
ラレル変換回路。 - 【請求項４】 クロック信号（ＣＬＫ１）の立上りで変
化する第１のシリアルデータ信号（ＳＩ１）及び前記ク
ロック信号の立下りで変化する第２のシリアルデータ信
号（ＳＩ２）を含むシリアルデータ信号（ＳＩ）を第１
の出力及び第２の出力に切換える切換回路（１０）と、 該切換回路の第１の出力を前記クロック信号の半周期分
遅延させる遅延回路（８）と、 前記切換回路の第２の出力及び前記遅延回路の出力を通
過させるオア回路（１１）と、 該オア回路の出力を前記クロック信号の立上りもしくは
立下りに応じて取込むシフトレジスタ（１）と、 前記クロック信号の立上りもしくは立下りを計数して該
計数された値が所定値に到達したときに制御信号を発生
するカウンタ（５）と、 該制御信号に基づき前記シフトレジスタのパラレル出力
を格納するレジスタ（２）とを具備するシリアル／パラ
レル変換回路。 - 【請求項５】 前記切換回路は、前記シリアルデータ信
号が前記第１のシリアルデータ信号のときに前記第１の
出力を選択し、前記シリアルデータ信号が前記第２のシ
リアルデータ信号のときに第２の出力を選択する請求項
４に記載のシリアル／パラレル変換回路。 - 【請求項６】 前記切換回路は、前記シリアルデータ信
号が前記第１のシリアルデータ信号のときに前記第２の
出力を選択し、前記シリアルデータ信号が前記第２のシ
リアルデータ信号のときに前記第１の出力を選択する請
求項４に記載のシリアル／パラレル変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7056696A JP2655509B2 (ja) | 1995-02-21 | 1995-02-21 | シリアル／パラレル変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7056696A JP2655509B2 (ja) | 1995-02-21 | 1995-02-21 | シリアル／パラレル変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08228158A true JPH08228158A (ja) | 1996-09-03 |
| JP2655509B2 JP2655509B2 (ja) | 1997-09-24 |
Family
ID=13034631
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7056696A Expired - Lifetime JP2655509B2 (ja) | 1995-02-21 | 1995-02-21 | シリアル／パラレル変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2655509B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6760855B1 (en) * | 2000-06-14 | 2004-07-06 | Advanced Micro Devices, Inc. | System and method for reducing a ground bounce during write by selectively delaying address and data lines with different multiple predetermined amount of delay |
-
1995
- 1995-02-21 JP JP7056696A patent/JP2655509B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6760855B1 (en) * | 2000-06-14 | 2004-07-06 | Advanced Micro Devices, Inc. | System and method for reducing a ground bounce during write by selectively delaying address and data lines with different multiple predetermined amount of delay |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2655509B2 (ja) | 1997-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2576366B2 (ja) | 可変遅延バッファ回路 | |
| US6049236A (en) | Divide-by-one or divide-by-two qualified clock driver with glitch-free transitions between operating frequencies | |
| JP2655509B2 (ja) | シリアル／パラレル変換回路 | |
| JP2001159970A (ja) | 装置間結合装置 | |
| US5940599A (en) | Data processor | |
| JP3935274B2 (ja) | クロック切替回路 | |
| JPH0865173A (ja) | パラレルシリアル変換回路 | |
| US6040723A (en) | Interface circuit with high speed data transmission | |
| JPH11163697A (ja) | Ｐｗｍ回路 | |
| JPH01208791A (ja) | 半導体記憶回路 | |
| JP2757714B2 (ja) | フレームパルス生成回路 | |
| JPH08265168A (ja) | シリアル−パラレル変換回路 | |
| JPH08204524A (ja) | クロック位相制御回路とこれを用いたデジタル信号処理回路 | |
| JPH06177722A (ja) | 広範囲遅延生成回路 | |
| JP2679471B2 (ja) | クロック切替回路 | |
| JPH04267430A (ja) | シリアル・パラレル変換器 | |
| JPH0758732A (ja) | ビットバッファ回路 | |
| JP2000111623A (ja) | タイミング発生回路 | |
| JPH03222539A (ja) | スタートビット検出回路 | |
| JPH11110346A (ja) | データ転送回路 | |
| JPH04365219A (ja) | クロック・パルス整形回路 | |
| JPH02113650A (ja) | データ変換回路 | |
| JPH04159691A (ja) | 同期式半導体記憶装置 | |
| JPS63276915A (ja) | タイミング信号発生回路 | |
| JPH05129936A (ja) | プログラマブルカウンタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031224 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040106 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080123 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090123 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100123 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110123 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120123 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130123 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130123 Year of fee payment: 9 |