JPH08222759A - 半導体発光素子の製造方法 - Google Patents
半導体発光素子の製造方法Info
- Publication number
- JPH08222759A JPH08222759A JP2658495A JP2658495A JPH08222759A JP H08222759 A JPH08222759 A JP H08222759A JP 2658495 A JP2658495 A JP 2658495A JP 2658495 A JP2658495 A JP 2658495A JP H08222759 A JPH08222759 A JP H08222759A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- mask
- etching rate
- blocking layer
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Led Devices (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 半導体発光素子の光取り出し効率を向上す
る。 【構成】 半導体基板のクラッド層５の上面に、エッチ
ング速度の大きな第１の方向とエッチング速度の小さな
第２の方向をもつエッチングの異方性を有する第１の導
電形の半導体層を形成する工程と、平面形状の中心点を
有しかつ中心点から第１の方向に突出幅が大きく、中心
点から第２の方向に突出幅が小さいマスクを第１の導電
形の半導体層の上面に形成する工程と、第１の導電形の
半導体層にマスクを用いてエッチングを施してマスクの
下方に電流ブロック層９を形成する工程と、マスクを除
去した後、クラッド層５と電流ブロック層９の上に第２
の導電形の電流拡散層６を形成し、電流拡散層６の上面
に電極７を形成する工程とを含む。
る。 【構成】 半導体基板のクラッド層５の上面に、エッチ
ング速度の大きな第１の方向とエッチング速度の小さな
第２の方向をもつエッチングの異方性を有する第１の導
電形の半導体層を形成する工程と、平面形状の中心点を
有しかつ中心点から第１の方向に突出幅が大きく、中心
点から第２の方向に突出幅が小さいマスクを第１の導電
形の半導体層の上面に形成する工程と、第１の導電形の
半導体層にマスクを用いてエッチングを施してマスクの
下方に電流ブロック層９を形成する工程と、マスクを除
去した後、クラッド層５と電流ブロック層９の上に第２
の導電形の電流拡散層６を形成し、電流拡散層６の上面
に電極７を形成する工程とを含む。
Description
【０００１】
【産業上の利用分野】本発明は半導体発光素子の製造方
法、特に電流ブロック層によって良好な光取り出し効率
が得られる半導体発光素子の製造方法に関する。
法、特に電流ブロック層によって良好な光取り出し効率
が得られる半導体発光素子の製造方法に関する。
【０００２】
【従来の技術】例えば、ＡｌＧａＩｎＰから成る活性層
をクラッド層によって挟んだダブルヘテロ構造発光素子
において、上面電極の直下に電流ブロック層を形成した
半導体発光素子は公知である。この種の半導体発光素子
（発光ダイオード）では、図６に示すように、ｎ形Ｇａ
Ａｓ基板（１）の上面に順次、ｎ形ＧａＡｓバッファ層
（２）、ｎ形ＡｌＧａＩｎＰクラッド層（３）、ＡｌＧ
ａＩｎＰ活性層（４）、Ｐ形ＡｌＧａＩｎＰクラッド層
（５）及びＰ形ＡｌＧａＡｓ電流拡散層（６）が積層さ
れ、電流拡散層（６）の上面とＧａＡｓ基板（１）の下
面にそれぞれアノード電極（７）及びカソード電極
（８）が形成される。また、ｎ形ＡｌＧａＩｎＰから成
る電流ブロック層（９）がアノード電極（７）の直下に
形成される。電流ブロック層（９）は、アノード電極
（７）から活性層（４）へと流れる電流を素子の周辺側
に広げて光の取出し効率を向上する作用がある。電流ブ
ロック層（９）を形成しないと、アノード電極（７）か
ら流れる電流は、コンタクト層（６）及びクラッド層
（５）内の横方向にあまり広がらず、電極（７）の直下
の活性層（４）の領域内に流れ込み、主たる発光領域は
アノード電極（７）の直下に形成される。電極（７）の
直下に形成された発光領域で発光した光は電極（７）に
よって遮られるため、良好に光を取り出すことができな
い。一方、図６に示すように、電極（７）の直下に電流
ブロック層（９）を形成すると、電流Ｉは図示の如く素
子の周辺側に電流ブロック層（９）を迂回して流れるた
め、主たる発光領域を平面的に見て電極（７）の周辺領
域に移すことができる。この結果、光取り出し効率が向
上する。
をクラッド層によって挟んだダブルヘテロ構造発光素子
において、上面電極の直下に電流ブロック層を形成した
半導体発光素子は公知である。この種の半導体発光素子
（発光ダイオード）では、図６に示すように、ｎ形Ｇａ
Ａｓ基板（１）の上面に順次、ｎ形ＧａＡｓバッファ層
（２）、ｎ形ＡｌＧａＩｎＰクラッド層（３）、ＡｌＧ
ａＩｎＰ活性層（４）、Ｐ形ＡｌＧａＩｎＰクラッド層
（５）及びＰ形ＡｌＧａＡｓ電流拡散層（６）が積層さ
れ、電流拡散層（６）の上面とＧａＡｓ基板（１）の下
面にそれぞれアノード電極（７）及びカソード電極
（８）が形成される。また、ｎ形ＡｌＧａＩｎＰから成
る電流ブロック層（９）がアノード電極（７）の直下に
形成される。電流ブロック層（９）は、アノード電極
（７）から活性層（４）へと流れる電流を素子の周辺側
に広げて光の取出し効率を向上する作用がある。電流ブ
ロック層（９）を形成しないと、アノード電極（７）か
ら流れる電流は、コンタクト層（６）及びクラッド層
（５）内の横方向にあまり広がらず、電極（７）の直下
の活性層（４）の領域内に流れ込み、主たる発光領域は
アノード電極（７）の直下に形成される。電極（７）の
直下に形成された発光領域で発光した光は電極（７）に
よって遮られるため、良好に光を取り出すことができな
い。一方、図６に示すように、電極（７）の直下に電流
ブロック層（９）を形成すると、電流Ｉは図示の如く素
子の周辺側に電流ブロック層（９）を迂回して流れるた
め、主たる発光領域を平面的に見て電極（７）の周辺領
域に移すことができる。この結果、光取り出し効率が向
上する。
【０００３】
【発明が解決しようとする課題】このように、電流ブロ
ック層（９）を設けると、電流は素子周辺側に広がって
流れるが、光学的特性上、素子の全周にわたってほぼ均
一に電流が広がることが望ましい。このためには、電流
ブロック層（９）の電極（７）の直下から横方向に延び
る突出幅Ｌ1は、電極（７）の全周にわたり一定である
ことが望ましいが、電流ブロック層（９）を構成するｎ
形ＡｌＧａＩｎＰ層の結晶方向に沿うエッチング速度が
異なるため、従来では、突出幅Ｌ1を一定に形成するこ
とが困難であった。
ック層（９）を設けると、電流は素子周辺側に広がって
流れるが、光学的特性上、素子の全周にわたってほぼ均
一に電流が広がることが望ましい。このためには、電流
ブロック層（９）の電極（７）の直下から横方向に延び
る突出幅Ｌ1は、電極（７）の全周にわたり一定である
ことが望ましいが、電流ブロック層（９）を構成するｎ
形ＡｌＧａＩｎＰ層の結晶方向に沿うエッチング速度が
異なるため、従来では、突出幅Ｌ1を一定に形成するこ
とが困難であった。
【０００４】製造の際には、Ｐ形ＡｌＧａＩｎＰクラッ
ド層（５）の上面全体に形成したｎ形ＡｌＧａＩｎＰ層
のうち、電流ブロック層（９）を形成すべき領域の上面
にレジスト膜を形成し、レジスト膜をマスクとして選択
的にエッチングを施し、部分的にｎ形ＡｌＧａＩｎＰを
残存させて電流ブロック層（９）を形成する。このと
き、ｎ形ＡｌＧａＩｎＰ層の全周のどの方向にも横方向
エッチング速度が均一であれば、電流ブロック層（９）
の平面形状はマスクの平面形状と同じ（相似形）とな
る。したがって、マスクを電極（７）と同じ平面形状で
これより若干大きめに形成すれば、所望の電流ブロック
層（９）が形成される。しかしながら、ｎ形ＡｌＧａＩ
ｎＰ層は、実際には方向によってエッチング速度が異な
るエッチングの異方性を有するため、電流ブロック層
（９）は例えば図７に示すように、マスク形状即ち電極
（７）の平面形状と大きく異なって形成される。図７で
は、半導体基板の対角線方向のエッチング速度が辺方向
に比べて大きいために、突出幅が角部で小さく辺部で大
きくなる。
ド層（５）の上面全体に形成したｎ形ＡｌＧａＩｎＰ層
のうち、電流ブロック層（９）を形成すべき領域の上面
にレジスト膜を形成し、レジスト膜をマスクとして選択
的にエッチングを施し、部分的にｎ形ＡｌＧａＩｎＰを
残存させて電流ブロック層（９）を形成する。このと
き、ｎ形ＡｌＧａＩｎＰ層の全周のどの方向にも横方向
エッチング速度が均一であれば、電流ブロック層（９）
の平面形状はマスクの平面形状と同じ（相似形）とな
る。したがって、マスクを電極（７）と同じ平面形状で
これより若干大きめに形成すれば、所望の電流ブロック
層（９）が形成される。しかしながら、ｎ形ＡｌＧａＩ
ｎＰ層は、実際には方向によってエッチング速度が異な
るエッチングの異方性を有するため、電流ブロック層
（９）は例えば図７に示すように、マスク形状即ち電極
（７）の平面形状と大きく異なって形成される。図７で
は、半導体基板の対角線方向のエッチング速度が辺方向
に比べて大きいために、突出幅が角部で小さく辺部で大
きくなる。
【０００５】そこで、本発明は、このような問題を解決
し、突出幅Ｌがその全周にわたってほぼ均一となるよう
な電流ブロック層を形成できる半導体発光素子の製造方
法を提供することを目的とする。
し、突出幅Ｌがその全周にわたってほぼ均一となるよう
な電流ブロック層を形成できる半導体発光素子の製造方
法を提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明による半導体発光
素子の製造方法は、少なくとも第１の導電形のクラッド
層（３）と、活性層（４）と、第１の導電形の反対の第
２の導電形のクラッド層（５）とを順次積層した半導体
基板のクラッド層（５）の上面に、エッチング速度の大
きな第１の方向とエッチング速度の小さな第２の方向を
もつエッチングの異方性を有する第１の導電形の半導体
層（１０）を形成する工程と、平面形状の中心点を有し
かつ中心点から第１の方向に突出幅が大きく、中心点か
ら第２の方向に突出幅が小さいマスク（１２）を第１の
導電形の半導体層（１０）の上面に形成する工程と、第
１の導電形の半導体層（１０）にマスク（１２）を用い
てエッチングを施してマスク（１２）の下方に電流ブロ
ック層（９）を形成する工程と、マスク（１２）を除去
した後、クラッド層（５）と電流ブロック層（９）の上
に第２の導電形の電流拡散層（６）を形成し、電流拡散
層（６）の上面に電極（７）を形成する工程とを含む。
本発明の実施例では、第１の導電形の半導体層（１０）
はＡｌＧａＩｎＰ層であり、第１の方向は結晶面｛００
１｝に垂直な方向であり、第２の方向は結晶面｛０１
１｝に垂直な方向である。
素子の製造方法は、少なくとも第１の導電形のクラッド
層（３）と、活性層（４）と、第１の導電形の反対の第
２の導電形のクラッド層（５）とを順次積層した半導体
基板のクラッド層（５）の上面に、エッチング速度の大
きな第１の方向とエッチング速度の小さな第２の方向を
もつエッチングの異方性を有する第１の導電形の半導体
層（１０）を形成する工程と、平面形状の中心点を有し
かつ中心点から第１の方向に突出幅が大きく、中心点か
ら第２の方向に突出幅が小さいマスク（１２）を第１の
導電形の半導体層（１０）の上面に形成する工程と、第
１の導電形の半導体層（１０）にマスク（１２）を用い
てエッチングを施してマスク（１２）の下方に電流ブロ
ック層（９）を形成する工程と、マスク（１２）を除去
した後、クラッド層（５）と電流ブロック層（９）の上
に第２の導電形の電流拡散層（６）を形成し、電流拡散
層（６）の上面に電極（７）を形成する工程とを含む。
本発明の実施例では、第１の導電形の半導体層（１０）
はＡｌＧａＩｎＰ層であり、第１の方向は結晶面｛００
１｝に垂直な方向であり、第２の方向は結晶面｛０１
１｝に垂直な方向である。
【０００７】
【作用】エッチング速度が大きい第１の方向には予めマ
スク（１２）の突出幅を大きくとると共に、エッチング
速度が小さい第２の方向にはマスク（１２）の突出幅を
小さくすることによって、異なる方向からのエッチング
速度の差異を補償して、所望の形状の電流ブロック層
（９）を形成することができる。
スク（１２）の突出幅を大きくとると共に、エッチング
速度が小さい第２の方向にはマスク（１２）の突出幅を
小さくすることによって、異なる方向からのエッチング
速度の差異を補償して、所望の形状の電流ブロック層
（９）を形成することができる。
【０００８】
【実施例】次に、本発明の一実施例に係る半導体発光素
子の製造方法を図１〜図５について説明する。
子の製造方法を図１〜図５について説明する。
【０００９】本実施例の発光素子を製作するためには、
まず図１に示すようにｎ形ＧａＡｓ基板（１）の上面に
ｎ形ＧａＡｓバッファ層（２）、ｎ形ＡｌＧａＩｎＰク
ラッド層（３）、ＡｌＧａＩｎＰ活性層（４）、Ｐ形Ａ
ｌＧａＩｎＰクラッド層（５）及びｎ形ＡｌＧａＩｎＰ
層（１０）を順次形成した半導体基板（１１）を用意す
る。ｎ形ＡｌＧａＩｎＰ層（１０）は、後に選択的にエ
ッチングが施されて図５に示す電流ブロック層（９）と
なる。
まず図１に示すようにｎ形ＧａＡｓ基板（１）の上面に
ｎ形ＧａＡｓバッファ層（２）、ｎ形ＡｌＧａＩｎＰク
ラッド層（３）、ＡｌＧａＩｎＰ活性層（４）、Ｐ形Ａ
ｌＧａＩｎＰクラッド層（５）及びｎ形ＡｌＧａＩｎＰ
層（１０）を順次形成した半導体基板（１１）を用意す
る。ｎ形ＡｌＧａＩｎＰ層（１０）は、後に選択的にエ
ッチングが施されて図５に示す電流ブロック層（９）と
なる。
【００１０】次に、ｎ形ＡｌＧａＩｎＰ層（１０）の上
面に図２及び図３に示すようにレジスト膜等から成る多
角形（花形）のマスク（１２）を形成する。図２及び図
３では、電流ブロック層（９）を形成すべき領域をブロ
ック層形成予定領域（１３）として示す。図３から明ら
かなように、本実施例ではマスク（１２）の平面形状
は、形成すべき電流ブロック層（９）のブロック層形成
予定領域（１３）と同一でもなく相似形でもない。即ち
平面的に見て基板（１１）の対角線方向には、マスク
（１２）は、ブロック層形成予定領域（１３）の中心点
Ｏからその対角線の方向に沿ってブロック層形成予定領
域（１３）から突出幅Ｌ3だけ突出し、中心点Ｏから基
板の辺方向に沿ってブロック層形成予定領域（１３）か
ら突出幅Ｌ4だけ突出するが、突出幅Ｌ3とＬ4との関係
はＬ3＞Ｌ4となる。これは、ｎ形ＡｌＧａＩｎＰ層（１
０）では、対角線方向に垂直な結晶面｛００１｝でのエ
ッチング速度が辺方向に垂直な結晶面｛０１１｝でのエ
ッチング速度に比べて大きいため、エッチング速度が大
きい方向には予めマスク（１２）の突出幅を大きくとる
と共に、エッチング速度が小さい方向にはマスク（１
２）の突出幅を小さくすることによって、異なる方向か
らのエッチング速度の差異を補償するためである。これ
により、所望の形状の電流ブロック層（９）を形成する
ことができる。なお、レジスト膜はエッチング速度に方
向性を持たないので、マスクは、所望の平面形状に形成
できる。
面に図２及び図３に示すようにレジスト膜等から成る多
角形（花形）のマスク（１２）を形成する。図２及び図
３では、電流ブロック層（９）を形成すべき領域をブロ
ック層形成予定領域（１３）として示す。図３から明ら
かなように、本実施例ではマスク（１２）の平面形状
は、形成すべき電流ブロック層（９）のブロック層形成
予定領域（１３）と同一でもなく相似形でもない。即ち
平面的に見て基板（１１）の対角線方向には、マスク
（１２）は、ブロック層形成予定領域（１３）の中心点
Ｏからその対角線の方向に沿ってブロック層形成予定領
域（１３）から突出幅Ｌ3だけ突出し、中心点Ｏから基
板の辺方向に沿ってブロック層形成予定領域（１３）か
ら突出幅Ｌ4だけ突出するが、突出幅Ｌ3とＬ4との関係
はＬ3＞Ｌ4となる。これは、ｎ形ＡｌＧａＩｎＰ層（１
０）では、対角線方向に垂直な結晶面｛００１｝でのエ
ッチング速度が辺方向に垂直な結晶面｛０１１｝でのエ
ッチング速度に比べて大きいため、エッチング速度が大
きい方向には予めマスク（１２）の突出幅を大きくとる
と共に、エッチング速度が小さい方向にはマスク（１
２）の突出幅を小さくすることによって、異なる方向か
らのエッチング速度の差異を補償するためである。これ
により、所望の形状の電流ブロック層（９）を形成する
ことができる。なお、レジスト膜はエッチング速度に方
向性を持たないので、マスクは、所望の平面形状に形成
できる。
【００１１】次に、例えば塩酸（ＨＣｌ）系のエッチン
グ液を用いて従来と同様に図２の半導体基板にエッチン
グを施すと、図４に示すように電極（７）と相似形の電
流ブロック層（９）をｎ形ＡｌＧａＩｎＰ層（１０）か
ら形成することができる。即ち、ｎ形ＡｌＧａＩｎＰ層
（１０）の結晶方向でのエッチング速度差による平面形
状への影響を相殺できる平面形状のマスクを使用するた
め、電極（７）の平面形状とほぼ同一又はほぼ相似形の
電流ブロック層（９）を形成することができる。
グ液を用いて従来と同様に図２の半導体基板にエッチン
グを施すと、図４に示すように電極（７）と相似形の電
流ブロック層（９）をｎ形ＡｌＧａＩｎＰ層（１０）か
ら形成することができる。即ち、ｎ形ＡｌＧａＩｎＰ層
（１０）の結晶方向でのエッチング速度差による平面形
状への影響を相殺できる平面形状のマスクを使用するた
め、電極（７）の平面形状とほぼ同一又はほぼ相似形の
電流ブロック層（９）を形成することができる。
【００１２】続いて、有機金属気相エピタキシャル成長
法（ＭＯＶＰＥ）又は有機金属ＣＶＤ法（ＭＯＣＶＤ）
によって電流拡散層（６）を形成し、電流拡散層（６）
の上面とＧａＡｓ基板（１）の下面にそれぞれ真空蒸着
法によって電極（７）（８）を形成して、図４〜図５に
示す発光素子を完成する。
法（ＭＯＶＰＥ）又は有機金属ＣＶＤ法（ＭＯＣＶＤ）
によって電流拡散層（６）を形成し、電流拡散層（６）
の上面とＧａＡｓ基板（１）の下面にそれぞれ真空蒸着
法によって電極（７）（８）を形成して、図４〜図５に
示す発光素子を完成する。
【００１３】本実施例によって製作される発光素子によ
れば、図４に示すように、電流ブロック層（９）の電極
（７）直下から横方向に延びる長さ（突出幅Ｌ2）が、
平面的に見て電流ブロック層（９）の全周にわたって一
定である。このため、電流を素子周辺に均一に流すこと
ができ、良好な光学的特性が得られる。
れば、図４に示すように、電流ブロック層（９）の電極
（７）直下から横方向に延びる長さ（突出幅Ｌ2）が、
平面的に見て電流ブロック層（９）の全周にわたって一
定である。このため、電流を素子周辺に均一に流すこと
ができ、良好な光学的特性が得られる。
【００１４】本発明の実施態様は前記の実施例に限定さ
れず、変更が可能である。例えば、電流ブロック層
（９）が四角形以外の平面形状であるときにも、本発明
は適用可能である。
れず、変更が可能である。例えば、電流ブロック層
（９）が四角形以外の平面形状であるときにも、本発明
は適用可能である。
【００１５】
【発明の効果】所望の形状の電流ブロック層（９）が得
られ、光取り出し効率を向上することができる。
られ、光取り出し効率を向上することができる。
【図１】 本発明による発光ダイオードの製造に使用す
る半導体基板の断面図
る半導体基板の断面図
【図２】 図１の半導体基板上にマスクを形成した断面
図
図
【図３】 図２の平面図
【図４】 本発明による発光ダイオードの平面図
【図５】 図２の半導体基板に電流拡散層及び電極を形
成した状態の断面図
成した状態の断面図
【図６】 従来の発光ダイオードの断面図
【図７】 従来の発光ダイオードの平面図
（１）．．．ｎ形ＧａＡｓ基板、 （２）．．．ｎ形Ｇ
ａＡｓバッファ層、（３）．．．ｎ形ＡｌＧａＩｎＰク
ラッド層、 （４）．．．ＡｌＧａＩｎＰ活性層、
（５）．．．Ｐ形ＡｌＧａＩｎＰクラッド層、
（６）．．．Ｐ形ＡｌＧａＡｓ電流拡散層、
（７）．．．アノード電極、 （８）．．．カソード電
極、 （９）．．．電流ブロック層、 （１１） 半導
体基板、 （１２）．．．マスク、 （１３）．．．ブ
ロック層形成予定領域、
ａＡｓバッファ層、（３）．．．ｎ形ＡｌＧａＩｎＰク
ラッド層、 （４）．．．ＡｌＧａＩｎＰ活性層、
（５）．．．Ｐ形ＡｌＧａＩｎＰクラッド層、
（６）．．．Ｐ形ＡｌＧａＡｓ電流拡散層、
（７）．．．アノード電極、 （８）．．．カソード電
極、 （９）．．．電流ブロック層、 （１１） 半導
体基板、 （１２）．．．マスク、 （１３）．．．ブ
ロック層形成予定領域、
Claims (2)
- 【請求項１】 少なくとも第１の導電形のクラッド層
（３）と、活性層（４）と、第１の導電形の反対の第２
の導電形のクラッド層（５）とを順次積層した半導体基
板の前記クラッド層（５）の上面に、エッチング速度の
大きな第１の方向とエッチング速度の小さな第２の方向
をもつエッチングの異方性を有する第１の導電形の半導
体層（１０）を形成する工程と、 平面形状の中心点（Ｏ）を有しかつ該中心点（Ｏ）から
前記第１の方向に突出幅が大きく、前記中心点から前記
第２の方向に突出幅が小さいマスク（１２）を前記第１
の導電形の半導体層（１０）の上面に形成する工程と、 前記第１の導電形の半導体層（１０）に前記マスク（１
２）を用いてエッチングを施して前記マスク（１２）の
下方に電流ブロック層（９）を形成する工程と、 前記マスク（１２）を除去した後、前記クラッド層
（５）と電流ブロック層（９）の上に第２の導電形の電
流拡散層（６）を形成し、前記電流拡散層（６）の上面
に電極（７）を形成する工程とを含むことを特徴とする
半導体発光素子の製造方法。 - 【請求項２】 前記第１の導電形の半導体層（１０）は
ＡｌＧａＩｎＰ層であり、前記第１の方向は結晶面｛０
０１｝に垂直な方向であり、前記第２の方向は結晶面
｛０１１｝に垂直な方向である請求項１に記載の半導体
発光素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2658495A JPH08222759A (ja) | 1995-02-15 | 1995-02-15 | 半導体発光素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2658495A JPH08222759A (ja) | 1995-02-15 | 1995-02-15 | 半導体発光素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08222759A true JPH08222759A (ja) | 1996-08-30 |
Family
ID=12197603
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2658495A Pending JPH08222759A (ja) | 1995-02-15 | 1995-02-15 | 半導体発光素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08222759A (ja) |
-
1995
- 1995-02-15 JP JP2658495A patent/JPH08222759A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4083866B2 (ja) | 半導体レーザ素子 | |
| JP2827326B2 (ja) | 半導体レーザの製造方法 | |
| JP3206555B2 (ja) | 窒化ガリウム系半導体発光素子及びその製造方法 | |
| US5665612A (en) | Method for fabricating a planar buried heterostructure laser diode | |
| JP3467981B2 (ja) | 半導体発光素子の光放出端面の形成方法、半導体発光素子の製造方法、半導体発光素子、窒化物系ｉｉｉ−ｖ族化合物半導体層の端面の形成方法、半導体装置の製造方法および半導体装置 | |
| JP2009194225A (ja) | ショットキバリアダイオード、及びショットキバリアダイオードを作製する方法 | |
| JPH11177184A (ja) | 半導体レーザ装置およびその製造方法 | |
| JP2005183621A (ja) | 半導体発光装置の製造方法 | |
| JPH0632331B2 (ja) | 半導体レ−ザ装置およびその製造方法 | |
| JP2000260714A (ja) | 有機金属気相成長による成膜方法及びこれを用いた半導体レーザの製造方法 | |
| JPH08222759A (ja) | 半導体発光素子の製造方法 | |
| JPH03250684A (ja) | メサ埋め込み型光半導体装置の製造方法 | |
| JP4724946B2 (ja) | 半導体レーザ素子及びその作製方法 | |
| JP2000269604A (ja) | 半導体レーザダイオードとその製造方法 | |
| JP2528877B2 (ja) | 半導体レ−ザ | |
| JP4033519B2 (ja) | 窒化ガリウム系化合物半導体発光素子 | |
| JP2003163367A (ja) | 半導体発光素子及びその製造方法 | |
| JP2007110034A (ja) | 半導体光素子の製造方法、及び半導体光素子 | |
| JP2001189530A (ja) | 半導体レーザ素子およびその製造方法 | |
| US5543355A (en) | Method for manufacturing semiconductor laser device having current blocking layers | |
| JP2008130869A (ja) | 半導体レーザ素子の製造方法 | |
| JP2000174388A (ja) | 半導体レーザその製造方法 | |
| JPH11251678A (ja) | 半導体レーザ及びその製造方法 | |
| JPH09181388A (ja) | 埋め込み型半導体レーザの埋め込み層形成用マスクおよびこれを用いた埋め込み型半導体レーザの製造方法 | |
| JPH09148670A (ja) | 半導体レーザ及びその製造方法 |