JPH08211854A - 表示装置のドライバ回路および表示装置 - Google Patents

Abstract

(57)【要約】 【課題】位相ずれの少ない相補クロック信号を生成する
ことのできる表示装置のドライバ回路を提供する。 【解決手段】液晶表示モジュール２のＸドライバ13は、
アナログスイッチ14とシフトレジスタ15とから構成され
ている。シフトレジスタ15は、直列に接続された複数の
シフトレジスタSR1 〜SRm が設けられている。各シフト
レジスタSR1 〜SRm には、インバータ回路19が設けら
れ、そのインバータ回路19により正相のクロック信号CK
1 から逆相のクロック信号バーCK1 を生成する。そし
て、各シフトレジスタSR1 〜SRm は、入力した正相のク
ロック信号CK1 と、生成した逆相のクロック信号バーCK
1 とに基づいてアナログスイッチ14をオンオフ制御す
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は表示装置のドライバ
回路および表示装置に関するものである。

【０００２】

【従来の技術】近年、薄膜トランジスタ（ＴＦＴ；Thin
Film Transistor）を用いたアクティブマトリックス方
式の液晶ディスプレイ（ＬＣＤ；Liquid Crystal Displ
ay）が高画質な表示装置として注目されている。

【０００３】マトリックスに配置された点（ドット）で
表示を行うドットマトリックスＬＣＤには、単純マトリ
ックス方式とアクティブマトリックス方式とがある。単
純マトリックス方式は、マトリックスに配置された各画
素セルの液晶を走査信号に同期して外部から直接駆動す
る方式であり、電極と液晶だけでＬＣＤの表示部である
画素部（液晶パネル）が構成されている。そのため、走
査線数が増大すると１つの画素セルに割り当てられる駆
動時間（デューティ）が少なくなり、コントラストが低
下するという欠点がある。

【０００４】一方、アクティブマトリックス方式は、マ
トリックスに配置された各画素セルに画素駆動素子（ア
クティブエレメント、スイッチ素子、画素制御素子）と
信号蓄積素子（画素容量）とを集積し、各画素セルに一
種の記憶動作を行わせて液晶を準スタティックに駆動す
る方式である。すなわち、画素駆動素子は、走査信号に
よってオンオフ状態が切り換わるスイッチとして機能す
る。そして、外部から送られてくるビデオ信号（データ
信号、表示信号）は、駆動回路（データドライバ）を介
してＬＣＤ内部の配線（データ線）へ転送される。その
転送されたビデオ信号（正確にはビデオ信号から分離さ
れた画像信号）は、オン状態にある画素駆動素子を介し
て画素セルに伝達され、液晶の駆動が行われる。その
後、画素駆動素子がオフ状態になると、画素セルに印加
されたビデオ信号は電荷の状態で信号蓄積素子に蓄えら
れ、次に画素駆動素子がオン状態になるまで引き続き液
晶の駆動が行われる。そのため、走査線数が増大して１
つの画素セルに割り当てられる駆動時間が少なくなって
も、液晶の駆動が影響を受けることはなく、コントラス
トが低下することもない。従って、アクティブマトリッ
クス方式によれば、単純マトリックス方式に比べてはる
かに高画質な表示が可能になる。

【０００５】アクティブマトリックス方式は画素駆動素
子の違いにより、トランジスタ型（３端子型）とダイオ
ード型（２端子型）とに大別される。トランジスタ型
は、ダイオード型に比べて製造が困難である反面、コン
トラストや解像度を高くするのが容易でＣＲＴに匹敵す
る高品位なＬＣＤを実現することができるという特徴が
ある。トランジスタ型の画素駆動素子としては、一般に
ＴＦＴが用いられる。

【０００６】図７は、データドライバの一部回路図であ
って、シフトレジスタ５０の回路図である。シフトレジ
スタ５０は、それぞれ２つのクロックドインバータ回路
５１，５２とインバータ回路５３とから構成されてい
る。図８に示すように、クロックドインバータ回路５１
は、高電位側電源Ｖ_DDと低電位側電源Ｖss間に直列に接
続されたＰチャネルＭＯＳトランジスタ（ＰＭＯＳトラ
ンジスタ）TP1 ，TP2 とＮチャネルＭＯＳトランジスタ
（ＮＭＯＳトランジスタ）TN1 ，TN2 とから構成されて
いる。クロックドインバータ回路５１の入力端子ＡはＰ
ＭＯＳトランジスタTP1のゲートであって、入力端子Ｂ
はＮＭＯＳトランジスタTN1 のゲートである。そして、
クロックドインバータ回路５１は、ＰＭＯＳトランジス
タTP1 のゲートにＬレベルの信号、ＮＭＯＳトランジス
タTN1 のゲートにＨレベルの信号を入力すると、ＰＭＯ
ＳトランジスタTP2 とＮＭＯＳトランジスタTN2 とから
なるインバータ回路として動作し、入力信号ＩＮを反転
した信号を出力信号ＯＵＴとして出力するようになって
いる。

【０００７】シフトレジスタ５０の出力端子は、サンプ
リングトランジスタであるＮＭＯＳトランジスタ５４の
ゲートに接続されている。すなわち、図示しないタイミ
ングコントローラからクロック信号CK, バーCKを入力す
ると、シフトレジスタ５０は、入力したスタートパルス
信号ＳＰに基づいてＮＭＯＳトランジスタ５４をオンに
する。そのＮＭＯＳトランジスタ５４を介してビデオラ
インVLに伝達されるビデオ信号が画素セルに供給され
る。

【０００８】次のクロック信号CK, バーCKが入力される
と、シフトレジスタ５０は、ＮＭＯＳトランジスタ５４
をオフにするとともに、スタートパルス信号SPを次のシ
フトレジスタ５０へ伝達する。

【０００９】従って、クロック信号CK, バーCKに基づい
てＮＭＯＳトランジスタ５４が順次オンに制御される。
そして、そのオンに制御されたＮＭＯＳトランジスタ５
４を介してビデオ信号が画素セルに供給される。

【００１０】また、近年では、ＬＣＤパネルにおいて
は、その画素セルアレイのセル数が多くなっている（例
えば、従来では６４０×４００であったものが１２８０
×１０２４）。従って、画素セルのセル数の増加に応じ
て１水平期間にビデオ信号をサンプリングするためのＮ
ＭＯＳトランジスタ５４およびシフトレジスタ５０の数
が多くなり、それにともなってクロック信号CK, バーCK
の周波数が高くなる。その結果、高い周波数のクロック
信号CK, バーCKを生成するためのタイミングコントロー
ラは複雑で規模が大きくなる。そこで、データドライバ
を複数の系列に構成して、クロック信号の周波数を抑え
る方法が用いられている。そのドライバの一部回路図を
図９に示す。

【００１１】データドライバの１系列のシフトレジスタ
６１にはクロック信号CK1,バーCK1が、２系列のシフト
レジスタ６２にはクロック信号CK2,バーCK2 が、３系列
のシフトレジスタ６３にはクロック信号CK3,バーCK3
が、４系列のシフトレジスタ６４にはクロック信号CK4,
バーCK4 が供給されている。各クロック信号CK1,バーCK
1 〜CK4,バーCK4 は、それぞれ１／８周期異なる位相の
クロック信号であって、そのクロック信号に基づいて各
シフトレジスタ６１〜６４は、ＮＭＯＳトランジスタ６
５〜６８を順にオンオフ制御する。従って、ビデオ信号
をサンプリングする周波数に比べて１／８の周波数のク
ロック信号CK1,バーCK1 〜CK4,バーCK4 によりＮＭＯＳ
トランジスタ６５〜６８を駆動することができるので、
外部のクロック生成回路の構成を簡単にすることができ
る。

【００１２】

【発明が解決しようとする課題】ところで、各クロック
信号CK1,バーCK1 〜CK4,バーCK4 は、所定の電圧（例え
ば５Ｖ）で駆動されるタイミングコントローラにより生
成される。そして、生成された各クロック信号CK1,バー
CK1 〜CK4,バーCK4 は、各画素セルを駆動するのに必要
な電圧（例えば１８Ｖ）にレベル変換され供給されてい
る。しかしながら、レベル変換回路を通すことにより、
図１０に示すように、クロック信号CK1 に対して反転ク
ロック信号バーCK1 の位相がずれる場合がある。また、
タイミングコントローラから伝送される間に、伝送経路
の負荷によって正相クロック信号CK1 〜CK4 と逆相クロ
ック信号バーCK1 〜バーCK4 の位相がずれる場合があ
る。尚、クロック信号CK2,バーCK2 〜CK4,バーCK4 にお
ける位相のずれは、クロック信号CK1,バーCK1 と同様で
あるので、図を省略してある。

【００１３】そのため、シフトレジスタ６１〜６４で
は、位相のずれたクロック信号CK1,バーCK1 〜CK4,バー
CK4 においても動作するように補償設計する必要があ
り、回路設計が面倒であるという問題がある。

【００１４】また、タイミングコントローラでは、各ク
ロック信号CK1,バーCK1 〜CK4,バーCK4 を生成する段階
で、一方のクロック信号、例えばクロック信号バーCK1
〜バーCK4 の位相を予め進めたり遅らしたりしてシフト
レジスタに入力される段階での位相のずれが少なくなる
ように調整する必要があり、その回路の構成が複雑にな
るという問題がある。

【００１５】本発明は上記問題点を解決するためになさ
れたものであって、以下の目的を有するものである。 １〕位相ずれの少ない相補クロック信号を生成すること
の可能な表示装置のドライバ回路を提供する。

【００１６】２〕位相ずれの少ない相補クロック信号を
生成することが可能な表示装置のドライバ回路を備え、
そのようなドライバ回路を用いて回路設計を容易にする
ことが可能な表示装置を提供する。

【００１７】３〕高性能な表示装置のドライバ回路を提
供する。 ４〕高画質な表示装置を提供する。

【００１８】

【課題を解決するための手段】請求項１に記載の発明
は、相補クロック信号に基づいて動作するシフトレジス
タ群を備えた表示装置のドライバ回路において、相補ク
ロック信号のうち正相のクロック信号のみを入力し、そ
の正相のクロック信号に基づいて逆相のクロック信号を
生成するようにしたことをその要旨とする。

【００１９】請求項２に記載の発明は、正相のクロック
信号を入力し、その正相のクロック信号に基づいて逆相
のクロック信号を生成するインバータ回路をドライバ回
路内に少なくとも１つ以上設け、前記シフトレジスタ群
は、入力した正相のクロック信号と、インバータ回路に
より生成された逆相のクロック信号とに基づいて動作す
るようにしたことをその要旨とする。

【００２０】請求項３に記載の発明は、前記インバータ
回路は、前記シフトレジスタ群を構成する複数のシフト
レジスタよりなるブロック毎に設けたことをその要旨と
する。

【００２１】請求項４に記載の発明は、前記インバータ
回路は、前記シフトレジスタ群を構成するシフトレジス
タにそれぞれ設けたことをその要旨とする。請求項５に
記載の発明は、並列に接続されたインバータ回路と、Ｎ
チャネルＭＯＳトランジスタとから構成され、正相のク
ロック信号を入力し、そのクロック信号とは逆相のクロ
ック信号を生成し出力する反転回路と、直列に接続され
たインバータ回路と、ＮチャネルＭＯＳトランジスタと
から構成され、正相のクロック信号を入力し、そのクロ
ック信号と同相のクロック信号を生成し出力する非反転
回路とから構成された反転信号生成回路を備え、前記シ
フトレジスタ群を構成する各シフトレジスタは、前記反
転信号生成回路により生成された正相および逆相のクロ
ック信号を入力し、それらのクロック信号に基づいて入
力したスタートパルスを順次伝達して前記サンプリング
トランジスタ群をそれぞれオンオフ制御するようにした
ことをその要旨とする。

【００２２】請求項６に記載の発明は、前記反転回路と
非反転回路には、ダイオードと抵抗とから構成された入
力保護回路をそれぞれ設け、その入力保護回路を介して
クロック信号を入力するようにしたことをその要旨とす
る。

【００２３】請求項７に記載の発明は、請求項１〜６の
うちのいずれか１項に記載の表示装置のドライバ回路を
備えた表示モジュールと、その表示モジュールに接続さ
れ、ビデオ信号を入力し、そのビデオ信号に基づいた画
像データと正相のクロック信号とを生成し、出力する駆
動回路部とから構成されることをその要旨とする。

【００２４】請求項８に記載の発明は、請求項７に記載
の表示装置において、前記駆動回路部は、ビデオ信号を
入力し、そのビデオ信号から同期信号を分離する同期分
離回路と、前記同期分離回路により分離された同期信号
を入力し、その同期信号に基づいて正相のクロック信号
等のタイミング信号を生成するタイミングコントローラ
と、前記同期信号が分離されたビデオ信号を入力し、前
記タイミングコントローラにより生成されたタイミング
信号を入力し、そのタイミング信号に基づいて入力した
ビデオ信号から画像データを生成し出力するビデオ信号
処理回路とから構成されることをその要旨とする。

【００２５】請求項９に記載の発明は、請求項１〜６の
うちのいずれか１項に記載の表示装置のドライバ回路に
おいて、前記表示装置のドライバ回路は、多結晶シリコ
ン膜を能動層とする薄膜トランジスタによって構成され
ることをその要旨とする。

【００２６】請求項１０に記載の発明は、請求項７また
は請求項８に記載の表示装置において、前記表示装置の
ドライバ回路は、多結晶シリコン膜を能動層とする薄膜
トランジスタによって構成されることをその要旨とす
る。

【００２７】従って、請求項１に記載の発明によれば、
相補クロック信号のうち正相のクロック信号のみが入力
され、その正相のクロック信号に基づいて逆相のクロッ
ク信号が生成される。

【００２８】請求項２に記載の発明によれば、インバー
タ回路は、正相のクロック信号を入力し、その正相のク
ロック信号に基づいて逆相のクロック信号を生成する。
そして、各シフトレジスタは、入力した正相のクロック
信号と、インバータ回路により生成された逆相のクロッ
ク信号とに基づいて動作する。

【００２９】請求項３に記載の発明によれば、インバー
タ回路は、複数のシフトレジスタよりなるブロック毎に
インバータ回路が設けられ、そのインバータ回路により
正相のクロック信号から逆相のクロック信号が生成され
る。

【００３０】請求項４に記載の発明によれば、インバー
タ回路は、複数のシフトレジスタ毎にそれぞれ設けら
れ、そのインバータ回路により正相のクロック信号から
逆相のクロック信号が生成される。

【００３１】請求項５に記載の発明によれば、反転信号
生成回路は、反転回路と非反転回路とから構成される。
反転回路は、並列に接続されたインバータ回路と、Ｎチ
ャネルＭＯＳトランジスタとから構成され、正相のクロ
ック信号を入力し、そのクロック信号とは逆相のクロッ
ク信号を生成し出力する。非反転回路は、直列に接続さ
れたインバータ回路と、ＮチャネルＭＯＳトランジスタ
とから構成され、正相のクロック信号を入力し、そのク
ロック信号と同相のクロック信号を生成し出力する。シ
フトレジスタは、反転信号生成回路により生成された正
相および逆相のクロック信号を入力し、それらのクロッ
ク信号に基づいて入力したスタートパルスを順次伝達し
てサンプリングトランジスタをオンオフ制御する。

【００３２】請求項６に記載の発明によれば、反転信号
生成回路の反転回路と非反転回路には、ダイオードと抵
抗とから構成された入力保護回路がそれぞれ設られ、そ
の入力保護回路を介してクロック信号が入力される。

【００３３】請求項７に記載の発明によれば、表示装置
は、表示モジュールと駆動回路部とから構成されてい
る。駆動回路部は、ビデオ信号を入力し、そのビデオ信
号に基づいた画像データと正相のクロック信号を生成
し、出力する。表示モジュールは、駆動回路部から入力
した正相のクロック信号に基づいて逆相のクロック信号
を生成する。そして、表示モジュールは、正相および逆
相のクロック信号に基づいて画像データを表示する。

【００３４】請求項８に記載の発明によれば、請求項７
に記載の表示装置において、駆動回路部には、同期分離
回路、タイミングコントローラ、ビデオ信号処理回路が
設けられている。同期分離回路は、ビデオ信号を入力
し、そのビデオ信号から同期信号を分離する。タイミン
グコントローラは、同期分離回路により分離された同期
信号を入力し、その同期信号に基づいて正相のクロック
信号等のタイミング信号を生成する。ビデオ信号処理回
路は、同期信号が分離されたビデオ信号を入力し、タイ
ミングコントローラにより生成されたタイミング信号を
入力し、そのタイミング信号に基づいて入力したビデオ
信号から画像データを生成し出力する。

【００３５】請求項９に記載の発明において、多結晶シ
リコン膜を能動層とする薄膜トランジスタは、移動度が
大きく駆動能力が高い。従って、表示装置のドライバ回
路を高性能にすることができる。

【００３６】請求項１０に記載の発明において、多結晶
シリコン膜を能動層とする薄膜トランジスタは、移動度
が大きく駆動能力が高い。従って、表示装置のドライバ
回路を高性能にすることが可能になり、表示装置を高画
質にすることができる。

【００３７】

【発明の実施の形態】以下、本発明を具体化した一実施
形態を図面に従って説明する。図２は、本実施形態のア
クティブマトリックス方式ＬＣＤのブロック回路図であ
る。アクティブマトリックス方式ＬＣＤは、駆動回路部
１と液晶表示モジュール２とから構成されている。

【００３８】駆動回路部１には、同期分離回路３、タイ
ミングコントローラ４、ビデオ信号処理回路５、電源回
路６およびドライブ回路７，８が設けられている。同期
分離回路３は、外部から入力したビデオ信号を画像信号
と同期信号とに分離する。そして、同期分離回路３は、
分離した画像信号をビデオ信号処理回路５へ、同期信号
をタイミングコントローラ４へ出力する。

【００３９】タイミングコントローラ４は、同期信号を
入力し、その同期信号に基づいてＬＣＤ駆動のために必
要な正相のクロック信号CK1 〜CK4 、スタートパルス信
号SP1 〜SP4 等のタイミング信号を生成し、ドライブ回
路７を介して液晶表示モジュール２へ出力するようにな
っている。

【００４０】ビデオ信号処理回路５は、同期分離回路３
から画像信号を入力し、その画像信号を増幅する。ま
た、ビデオ信号処理回路５は、タイミングコントローラ
４から出力されたタイミング信号を入力する。そして、
ビデオ信号処理回路５は、その増幅した画像信号を、入
力したタイミング信号に基づいて液晶表示モジュール２
の駆動に必要な波形に変換し、ドライブ回路８を介して
その液晶表示モジュール２へ出力する。

【００４１】電源回路６は、外部電源を入力し、駆動回
路部１内の各回路３〜５，７，８や、液晶表示モジュー
ル２に必要な電圧を生成し、各回路３〜５，７，８およ
び液晶表示モジュール２へ出力するようになっている。

【００４２】尚、液晶表示モジュール２は容量負荷入力
であって、ドライブ回路７，８は、それぞれ入力した信
号を液晶表示モジュール２の駆動に必要な信号（電圧）
に変換し出力するようになっている。

【００４３】図３は、液晶表示モジュール２のブロック
回路図である。液晶表示モジュール２には、画素セルア
レイ１１、垂直駆動回路（Ｙドライバ）１２および水平
駆動回路（Ｘドライバ）１３が設けられている。

【００４４】画素セルアレイ（画素部）１１には各走査
線（ゲート配線）G1〜Gnと各データ線（ドレイン配線）
D1〜Dm（D1…Di,Di+1 …Dm）とが配置されている。尚、
n,i,m は整数である。各走査線Gnと各データ線Dmとはそ
れぞれ直交し、その直交部分に画素GCが設けられてい
る。そして、各走査線GnはＹドライバ（ゲートドライ
バ）１２に接続され、走査信号（ゲート信号）が印加さ
れるようになっている。また、各データ線DmはＸドライ
バ（データドライバ，ドレインドライバ）１３に接続さ
れ、画像信号が印加されるようになっている。これらの
ドライバ１２，１３によって周辺駆動回路部１０１が構
成されている。そして、各ドライバ１２，１３のうち少
なくともいずれか一方を画素セルアレイ１１と同一基板
上に形成した液晶表示モジュール２は、一般にドライバ
一体型（ドライバ内蔵型）ＬＣＤと呼ばれる。ドライバ
一体型ＬＣＤでは、各線G1〜Gn，D1〜Dmの配線長が短く
なるため、配線抵抗や配線容量を小さくすることが可能
になり、画質を向上させることができる。

【００４５】画素セルGCは、画素駆動素子としてのＴＦ
Ｔ１０２、液晶セルＬＣ、補助容量ＣS から構成され
る。走査線GnにはＴＦＴ１０２のゲートが接続され、デ
ータ線DmDmにはＴＦＴ１０２のドレインが接続されてい
る。そして、ＴＦＴ１０２のソースには、液晶セルＬＣ
の表示電極（画素電極）と補助容量（蓄積容量または付
加容量）ＣS とが接続されている。この液晶セルＬＣと
補助容量ＣS とにより、前記信号蓄積素子が構成され
る。液晶セルＬＣの共通電極（表示電極の反対側の電
極）には電圧Ｖcom が印加されている。一方、補助容量
ＣS において、ＴＦＴ１０２のソースと接続される側の
電極の反対側の電極には定電圧ＶR が印加されている。
この液晶セルＬＣの共通電極は、文字どおり全ての画素
セルGCに対して共通した電極となっている。そして、液
晶セルＬＣの表示電極と共通電極との間には静電容量が
形成されている。尚、補助容量ＣS において、ＴＦＴ１
０２のソースと接続される側の電極の反対側の電極は、
隣の走査線と接続されている場合もある。

【００４６】このように構成された画素セルGCにおい
て、走査線Gnを正電圧にしてＴＦＴ１０２のゲートに正
電圧を印加すると、ＴＦＴ１０２がオンとなる。する
と、データ線Dmに印加された画像信号で、液晶セルＬＣ
の静電容量と補助容量ＣS とが充電される。反対に、走
査線Gnを負電圧にしてＴＦＴ１０２のゲートに負電圧を
印加すると、ＴＦＴ１０２がオフとなり、その時点でデ
ータ線Dmに印加されていた電圧が、液晶セルＬＣの静電
容量と補助容量ＣS とによって保持される。このよう
に、画素セルGCへ書き込みたい画像信号をデータ線Dmに
与えて走査線Gnの電圧を制御することにより、画素セル
GCに任意の画像信号を保持させておくことができる。そ
の画素セルGCの保持している画像信号に応じて液晶セル
ＬＣの透過率が変化し、画像が表示される。

【００４７】ここで、画素セルGCの特性として重要なも
のに、書き込み特性と保持特性とがある。書き込み特性
に対して要求されるのは、画素セルアレイ１１の仕様か
ら定められた単位時間内に、信号蓄積素子（液晶セルＬ
Ｃおよび補助容量ＣS ）に対して所望の画像信号電圧を
十分に書き込むことができるかどうかという点である。
また、保持特性に対して要求されるのは、信号蓄積素子
に一旦書き込んだ画像信号電圧を必要な時間だけ保持す
ることができるかどうかという点である。

【００４８】補助容量ＣS が設けられているのは、信号
蓄積素子の静電容量を増大させて書き込み特性および保
持特性を向上させるためである。すなわち、液晶セルＬ
Ｃはその構造上、静電容量の増大には限界がある。そこ
で、補助容量ＣS によって液晶セルＬＣの静電容量の不
足分を補うわけである。

【００４９】Ｙドライバ１２は、駆動回路部１のドライ
ブ回路７および電源回路６からそれぞれタイミング信号
および駆動電圧を入力し、そのタイミング信号に基づい
て走査信号（ゲート信号）を各走査線G1〜Gnに印加す
る。

【００５０】Ｘドライバ１３は、Ｎチャネル・サンプリ
ングトランジスタ群よりなるアナログスイッチ１４と、
そのアナログスイッチ１４をオンオフ制御するシフトレ
ジスタ１５とから構成されている。シフトレジスタ１５
は、４系統のシフトレジスタ群であって、各系統のシフ
トレジスタ群にはクロック信号CK1 〜CK4 とスタートパ
ルス信号SP1 〜SP4 がそれぞれ入力される。そして、シ
フトレジスタ１５は、入力したクロック信号CK1 〜CK4
とスタートパルス信号SP1 〜SP4 とに基づいて動作し、
アナログスイッチ１４をオンオフ制御するようになって
いる。

【００５１】駆動回路部１のドライブ回路８からビデオ
ラインVLを介して送られてくる画像信号は、シフトレジ
スタ１５によってオンに制御されたアナログスイッチ１
４を介して各データ線D1〜Dmに印加される。

【００５２】１つの系統のシフトレジスタ群は、シリー
ズに接続された複数のシフトレジスタSR1 …SRi,SRi+1
…SRm ）により構成されている。尚、他の３つの系統の
シフトレジスタ群については、同様の構成であるので、
図を省略してある。

【００５３】図１は、Ｘドライバ１３の一部回路図であ
って、シフトレジスタSRi,SRi+1 およびアナログスイッ
チ１４を構成するＮチャネルＭＯＳトランジスタTi,Ti+
1 の回路図である。各シフトレジスタSRi,SRi+1 は、そ
れぞれ２つのクロックドインバータ回路１６，１７と、
２つのインバータ回路１８，１９とから構成されてい
る。各クロックドインバータ回路１６，１７は、従来と
同様に、図８に示すようにＰＭＯＳトランジスタTP1 ，
TP2 、ＮＭＯＳトランジスタTN1 ，TN2 により構成され
ている。

【００５４】シフトレジスタSRi を構成するクロックド
インバータ回路１６の入力端子は、前段のシフトレジス
タSRi-1 に接続され、スタートパルス信号SP1 を入力し
ている。クロックドインバータ回路１６の出力端子は、
インバータ回路１８を介して次段のシフトレジスタSRi+
1 に接続されている。また、インバータ回路１８の出力
端子には、クロックドインバータ回路１７の入力端子が
接続され、そのクロックドインバータ回路１７の出力端
子はインバータ回路１８の入力端子に接続されている。

【００５５】各シフトレジスタSRi,SRi+1 のインバータ
回路１９には、正相のクロック信号CK1 が入力されてい
る。そして、インバータ回路１９は、正相のクロック信
号CK1 を反転した逆相のクロック信号バーCK1 を生成
し、クロックドインバータ回路１６，１７へ出力するよ
うになっている。

【００５６】そして、シフトレジスタSRi のクロックド
インバータ回路１６の入力端子Ａとクロックドインバー
タ回路１７の入力端子Ｂには正相のクロック信号CK1 が
入力される。また、クロックドインバータ回路１６の入
力端子Ｂとクロックドインバータ回路１７の入力端子Ａ
には逆相のクロック信号バーCK1 のクロック信号が入力
される。

【００５７】一方、シフトレジスタSRi+1 のクロックド
インバータ回路１６の入力端子Ｂとクロックドインバー
タ回路１７の入力端子Ａには正相のクロック信号CK1 が
入力される。また、クロックドインバータ回路１６の入
力端子Ａとクロックドインバータ回路１７の入力端子Ｂ
には逆相のクロック信号バーCK1 のクロック信号が入力
される。

【００５８】すなわち、各シフトレジスタSRi,SRi+1
は、それぞれ正相のクロック信号CK1を入力し、その正
相のクロック信号CK1 から逆相のクロック信号バーCK1
を生成する。各シフトレジスタSRi,SRi+1 は、入力した
正相のクロック信号CK1 と、生成した逆相のクロック信
号バーCK1 とに基づいて動作し、スタートパルス信号SP
1 を順に次のシフトレジスタへ伝達する。

【００５９】そして、シフトレジスタSRi は、入力した
スタートパルス信号SP1 をクロックドインバータ回路１
７およびインバータ回路１８でラッチするとともに、Ｎ
ＭＯＳトランジスタTiをオンに制御する。すると、ビデ
オラインVLに伝達された画像信号は、オンに制御された
ＮＭＯＳトランジスタTiを介してデータ線Diへ伝達され
る。

【００６０】従って、各シフトレジスタSRi,SRi+1 によ
り生成される逆相のクロック信号バーCK1 は、正相のク
ロック信号CK1 に対して、インバータ回路１９の分だけ
遅れることになる。このインバータ回路１９による遅れ
は、従来の逆相のクロック信号バーCK1 〜バーCK4 の遅
れに比べて小さくなっている。

【００６１】また、逆相のクロック信号バーCK1 はイン
バータ回路１９により遅れ、正相のクロック信号CK1 よ
り進むことはない。従って、各シフトレジスタSRi,SRi+
1 の設計は、正相のクロック信号CK1 に対して少し遅れ
る逆相のクロック信号バーCK1 に対する補償設計を行う
だけでよいので、設計が容易となる。

【００６２】尚、同じ系列の他のシフトレジスタSR1 〜
SRm についても、同様にインバータ回路１９を設け、正
相のクロック信号CK1 から逆相のクロック信号バーCK1
を生成し、両クロック信号CK1,バーCK1 に基づいてＮＭ
ＯＳトランジスタT1〜Tmのオンオフ制御を行う。すなわ
ち、各シフトレジスタSR1 〜SRm において、生成される
逆相のクロック信号バーCK1 は、正相のクロック信号CK
1 に対してインバータ回路１９の分だけ遅れることにな
る。従って、各シフトレジスタSR1 〜SRm において同様
に補償設計を行うことができるので、設計が容易にな
る。

【００６３】また、他の系統のシフトレジスタSR1 〜SR
m においても、インバータ回路１９により逆相のクロッ
ク信号バーCK2 〜バーCK4 を生成することにより、同様
に補償設計を行うことができるので、設計が容易にな
る。

【００６４】更に、駆動回路部１において逆相のクロッ
ク信号バーCK1 〜バーCK4 を生成するための回路が不要
になるとともに、ドライブ回路７において逆相のクロッ
ク信号バーCK1 〜バーCK4 に対してレベル変換を行うた
めの回路が不要となるので、回路構成を簡単にすること
ができる。更にまた、正相のクロック信号CK1 〜CK4の
みを液晶表示モジュール２へ伝達するので、駆動回路部
１と液晶表示モジュール２とを接続する配線の数を少な
くすることができる。

【００６５】このように、本実施形態によれば、以下の
作用および効果を得ることができる。 Ｘドライバ１３のシフトレジスタ１５を構成する各シ
フトレジスタSR1 〜SRm にそれぞれインバータ回路１９
を設ける。各シフトレジスタSR1 〜SRm には、正相のク
ロック信号CK1 のみを供給する。そして、そのインバー
タ回路１９により正相のクロック信号CK1 から逆相のク
ロック信号バーCK1 を生成する。シフトレジスタSR1 〜
SRm は、正相のクロック信号CK1 と、生成した逆相のク
ロック信号バーCK1 とに基づいて入力したスタートパル
ス信号SP1 によりＮＭＯＳトランジスタTiをオンオフ制
御するようにした。

【００６６】その結果、正相のクロック信号CK1 に対す
る逆相のクロック信号バーCK1 の位相の遅れをインバー
タ回路１９の分だけにすることができるので、各シフト
レジスタSR1 〜SRm の補償設計を簡単にすることができ
る。

【００６７】逆相のクロック信号バーCK1 を生成する
インバータ回路１９を各シフトレジスタSR1 〜SRm に設
けるようにした。その結果、駆動回路部１内で逆相のク
ロック信号バーCK1 を生成するための回路と、液晶表示
モジュール２を駆動するために必要な電圧に変換するた
めの回路とを省略することができ、アクティブマトリッ
クス方式ＬＣＤを小型化することができる。

【００６８】ところで、ＴＦＴ１０２として、透明絶縁
基板上に形成された多結晶シリコン膜を能動層に用いた
ＴＦＴ（以下、多結晶シリコンＴＦＴという）の開発が
進められている。

【００６９】多結晶シリコンＴＦＴは、非晶質シリコン
膜を能動層に用いた薄膜トランジスタ（以下、非晶質シ
リコンＴＦＴという）に比べ、移動度が大きく駆動能力
が高いという利点がある。そのため、多結晶シリコンＴ
ＦＴは、画素駆動素子としてだけでなく論理回路を構成
する素子としても使用することができる。従って、多結
晶シリコンＴＦＴを用いれば、画素セルアレイ１１だけ
でなく、その周辺に配置されている周辺駆動回路部１０
１（Ｙドライバ１２、Ｘドライバ１３）までを同一基板
上に一体化することで、ドライバ一体型ＬＣＤを得るこ
とができる。すなわち、各ドライバ１２，１３の内部素
子を構成する各ＭＯＳトランジスタを多結晶シリコンＴ
ＦＴで形成する。そして、画素セルアレイ１１に配置さ
れた画素駆動素子としての多結晶シリコンＴＦＴ１０２
と、各ドライバ１２，１３を構成する多結晶シリコンＴ
ＦＴ１０３とを同一工程で形成するわけである。

【００７０】また、多結晶シリコンＴＦＴは移動度が大
きく駆動能力が高いため、多結晶シリコンＴＦＴ１０３
によって各ドライバ１２，１３を構成すれば、各ドライ
バ１２，１３を高性能にすることができる。そして、各
ドライバ１２，１３が高性能になれば、ＬＣＤ（液晶表
示モジュール２）の画質を向上させることができる。

【００７１】図６に、プレーナ型の多結晶シリコンＴＦ
Ｔを用いたドライバ一体型で透過型構成をとる本実施形
態の液晶表示モジュール２の概略断面を示す。図６
（ａ）に画素セルアレイ１１の一部概略断面を示し、図
６（ｂ）に画素セルアレイ１１と各ドライバ１２，１３
との間の配線部分の概略断面を示し、図６（ｃ）に各ド
ライバ１２，１３の概略断面を示す。

【００７２】図６（ａ）に示すように、相対向する各透
明絶縁基板２０１，２０２の間には液晶が充填された液
晶層２０３が形成されている。透明絶縁基板２０１には
液晶セルＬＣの表示電極２０４が設けられ、透明絶縁基
板２０２には液晶セルＬＣの共通電極２０５が設けられ
ており、各電極２０４，２０５は液晶層２０３を挟んで
対向している。

【００７３】透明絶縁基板２０１における液晶層２０３
側の表面には、多結晶シリコンＴＦＴ１０２の能動層と
なる多結晶シリコン膜２０６が形成されている。多結晶
シリコン膜２０６上にはゲート絶縁膜２０７が形成され
ている。ゲート絶縁膜２０７上には、走査線Gnを構成す
るゲート電極２０８が形成されている。多結晶シリコン
膜２０６にはドレイン領域２０９およびソース領域２１
０が形成されて多結晶シリコンＴＦＴ１０２が構成され
る。

【００７４】透明絶縁基板２０１において多結晶シリコ
ンＴＦＴ１０２と隣接する部分には、多結晶シリコンＴ
ＦＴ１０２の作成と同時に同一工程にて補助容量ＣS が
形成されている。補助容量ＣS の蓄積電極２１１は多結
晶シリコン膜２０６に形成され、多結晶シリコンＴＦＴ
１０２のソース領域２１０と接続されている。蓄積電極
２１１上には誘電体膜２１２が形成され、誘電体膜２１
２上には補助容量ＣSの対向電極２１３が形成されてい
る。尚、誘電体膜２１２はゲート絶縁膜２０７の延長上
にあり、ゲート絶縁膜２０７と同一構成で同一工程にて
形成される。また、対向電極２１３はゲート電極２０８
と同一構成で同一工程にて形成される。対向電極２１３
およびゲート電極２０８の側壁には絶縁膜２１９が形成
され、対向電極２１３およびゲート電極２０８の上には
絶縁膜２１４が形成されている。多結晶シリコンＴＦＴ
１０２および補助容量ＣS の全面に層間絶縁膜２１５が
形成されている。ソース領域２１０とドレイン領域２０
９とはそれぞれ、層間絶縁膜２１５に形成された各コン
タクトホールを介して、ソース電極２１６とデータ線Dm
を構成するドレイン電極２１７とに接続されている。ド
レイン電極２１７およびソース電極２１６を含むデバイ
スの全面に絶縁膜２１８が形成されている。ソース電極
２１６は絶縁膜２１８に形成されたコンタクトホールを
介して表示電極２０４と接続されている。尚、ドレイン
電極２１７およびソース電極２１６の材質としては一般
にアルミ合金が用いられ、表示電極２０４の材質として
は一般にＩＴＯ（Indium Tin Oxide）が用いられる。ま
た、各電極２０４，２１７，２１８の形成には一般にス
パッタ法が用いられる。

【００７５】このように、ソース領域２１０と表示電極
２０４とがソース電極２１６を介して接続されているの
は、ソース領域２１０と表示電極２０４とのオーミック
コンタクトをとるためである。すなわち、ソース電極２
１６を省くと、多結晶シリコン膜２０６から成るソース
領域２１０とＩＴＯから成る表示電極２０４とが直接接
続される。その結果、ソース領域２１０と表示電極２０
４とのヘテロ接合によってバンドギャップ差によるエネ
ルギーギャップが生じ、良好なオーミックコンタクトを
得られなくなる。ソース領域２１０と表示電極２０４と
のオーミックコンタクトがとれていないと、データ線Dm
に印加された画像信号が画素セルGCへ正確に書き込まれ
なくなり、ＬＣＤの画質が低下することになる。

【００７６】図６（ｂ）に示すように、透明絶縁基板２
０１上には絶縁膜２１５を介して走査線Gnまたはデータ
線Dmが形成され、その配線Gn，Ｄn を含むデバイスの全
面に絶縁膜２１８が形成されている。絶縁膜２１８上に
は画素セルアレイ１１と同様に、液晶層２０３、共通電
極２０５、透明絶縁基板２０２が形成されている。

【００７７】図６（ｃ）に示すように、透明絶縁基板２
０１における液晶層２０３側の表面には、各ドライバ１
２，１３を構成するプレーナ型の多結晶シリコンＴＦＴ
１０３が形成されている。多結晶シリコンＴＦＴ１０３
は、多結晶シリコンＴＦＴ１０２の作成と同時に同一工
程にて形成されている。尚、多結晶シリコンＴＦＴ１０
３を構成する各部材については多結晶シリコンＴＦＴ１
０２と同一符号を付してある。多結晶シリコンＴＦＴ１
０３を含むデバイスの全面に絶縁膜２１８が形成されて
いる。絶縁膜２１８上には画素セルアレイ１１と同様
に、液晶層２０３、共通電極２０５、透明絶縁基板２０
２が形成されている。

【００７８】ところで、各多結晶シリコンＴＦＴ１０
２，１０３の能動層となる多結晶シリコン膜２０６の形
成方法には以下のものがある。 多結晶シリコン膜２０６を直接形成する方法；ＣＶＤ
法またはＰＶＤ法を用いる。ＣＶＤ法には常圧ＣＶＤ
法，減圧ＣＶＤ法，プラズマＣＶＤ法，光励起ＣＶＤ法
などがある。また、ＰＶＤ法には蒸着法，ＥＢ（Electr
on Beam ）蒸着法，ＭＢＥ（Molecular Beam Epitaxy）
法，スパッタ法などがある。

【００７９】この中では、モノシラン（ＳｉＨ₄ ）また
はジシラン（Ｓｉ₂ Ｈ₆ ）の熱分解を利用する減圧ＣＶ
Ｄ法が一般的であり、最も高品質な多結晶シリコン膜２
０６を形成することができる。減圧ＣＶＤ法では、処理
温度が550 ℃以下では非晶質、620 ℃以上では多結晶と
なる。

【００８０】また、プラズマ中でのモノシランまたはジ
シランの熱分解を利用するプラズマＣＶＤ法も用いられ
る。プラズマＣＶＤ法の処理温度は300 ℃程度で、水素
を添加すると反応が促進されて非晶質シリコン膜が形成
される。そして、不活性ガス（ヘリウム，ネオン，アル
ゴン，クリプトン，キセノン，ラドン）を添加するとプ
ラズマが励起され、同一の処理温度でも多結晶シリコン
膜が形成される。

【００８１】非晶質シリコン膜を形成した後に多結晶
化させて多結晶シリコン膜２０６を形成する方法；固相
成長法または溶融再結晶化法を用いる。固相成長法は、
非晶質シリコン膜に600 ℃前後で20時間前後の長時間の
熱処理を行うことにより、固体のままで多結晶化させて
多結晶シリコン膜を得る方法である。

【００８２】溶融再結晶化法は、非晶質シリコン膜の表
面だけを溶融させて再結晶化を図りながら基板温度を60
0 ℃以下に保つ方法であり、レーザアニール法やＲＴＡ
（Rapid Thermal Annealing ）法がある。レーザアニー
ル法は、非晶質シリコン膜の表面にレーザを照射して加
熱溶融させる方法である。ＲＴＡ法は、非晶質シリコン
膜の表面にランプ光を照射して加熱溶融させる方法であ
る。

【００８３】従来の多結晶シリコンＴＦＴは、1000℃程
度の高温の工程（高温プロセスと呼ばれる）を使って形
成されていた。高温プロセスは長年に渡る十分な技術的
蓄積のあるＬＳＩ技術を踏襲したものである。そのた
め、高温プロセスで形成された多結晶シリコンＴＦＴ
（高温多結晶シリコンＴＦＴと呼ばれる）は、素子特
性，信頼性，再現性に優れている。しかし、高温プロセ
スはプロセス温度が高いため、透明絶縁基板には石英ガ
ラスを使わざるを得ない。石英ガラスは大型化に伴って
著しく高価になる上に現在のところ大型化には限りがあ
るため、透明絶縁基板の寸法が制限を受ける。そのた
め、コスト的に見合う液晶表示モジュール２のパネルサ
イズは３型以下となり、ビデオカメラのビューファイン
ダ用や液晶プロジェクタ用としては十分に使用できるも
のの、直視用としてはパネルサイズが小さすぎて使用で
きない。

【００８４】一方、非晶質シリコンＴＦＴは、400 ℃以
下の低温の工程を使って形成可能なため、透明絶縁基板
に通常のガラスを使うことができる。通常のガラスは石
英ガラスの約1/10の価格で寸法にも制限がないが、ＬＣ
Ｄ用に市販されている高耐熱ガラス（例えば、米国Corn
ing Inc.製の「7059」）でも600 ℃程度の耐熱温度しか
ない。

【００８５】そこで、透明絶縁基板に通常のガラス（高
耐熱ガラス）を使えるように、多結晶シリコンＴＦＴを
600 ℃程度以下の低温の工程（低温プロセスと呼ばれ
る）を使って形成することが求められている。低温プロ
セスで形成された多結晶シリコンＴＦＴは低温多結晶シ
リコンＴＦＴと呼ばれる。

【００８６】従って、透明絶縁基板２０１に高耐熱ガラ
スを用いてパネルサイズの大きなＬＣＤ（液晶表示モジ
ュール２）を安価に提供するには、多結晶シリコン膜
２０６の形成時に低温プロセス（前記したように、固相
成長法または溶融再結晶化法を用いる）を採用すると共
に、ゲート絶縁膜２０７の形成時やソース領域２１０
およびドレイン領域２０９の形成時をも含む多結晶シリ
コンＴＦＴ１０２，１０３の製造の全工程に渡って低温
プロセスを採用すればよい。

【００８７】尚、本発明は上記実施形態に限定されるも
のではなく、以下のように実施してもよい。 （１）上記実施形態では、４系列のシフトレジスタ１５
を設けた液晶表示モジュール２に具体化したが、１系列
または複数系列（２，８系列等）のシフトレジスタを設
けた液晶表示モジュールに具体化する。

【００８８】（２）上記実施形態では、各シフトレジス
タSR1 〜SRm 毎にインバータ回路１９を設けて正相のク
ロック信号CK1 から逆相のクロック信号バーCK1 を生成
したが、複数のシフトレジスタに対して１つのインバー
タ回路を設けて逆相のクロック信号バーCK1 を生成し、
各シフトレジスタに供給するようにしてもよい。すなわ
ち、図４（ａ）に示すように、複数のシフトレジスタよ
りなるレジスタブロック２０毎にインバータ回路２１を
設ける。そして、そのインバータ回路２１により逆相の
クロック信号バーCK1 を生成し、ブロック２０の各シフ
トレジスタへ供給する。

【００８９】また、図４（ｂ）に示すように、１系列の
シフトレジスタ１５を構成する複数のレジスタブロック
２０に対して１つのインバータ回路２２を設けて実施す
る。このとき、生成した逆相のクロック信号バーCK1 に
より動作させるシフトレジスタが多いので、インバータ
回路２２は、上記実施形態のインバータ回路１９に比べ
て駆動能力を大きく設定するとよい。

【００９０】（３）上記実施形態では、インバータ回路
19を設け、正相のクロック信号CK1から逆相のクロック
信号バーCK1 を生成するようにしたが、図５に示すよう
に、正相のクロック信号CK1 と逆相のクロック信号バー
CK1 とを生成する相補信号生成回路３０をＸドライバ１
３に設けてもよい。そして、各シフトレジスタSR1 〜SR
m は、相補信号生成回路３０により生成された正相のク
ロック信号CK1 と逆相のクロック信号バーCK1 とに基づ
いて動作するようにする。

【００９１】相補信号生成回路３０は、入力保護部３１
ａ，３１ｂと反転回路部３２と非反転回路部３３とから
構成されている。入力保護部３１ａ，３１ｂは、ダイオ
ードおよび抵抗により構成され、正相のクロック信号CL
K に対してＥＳＤ（ElectroStatic Discharge：静電気
放電）等に対する保護を行っている。

【００９２】反転回路部３２は、ＰＭＯＳトランジスタ
とＮＭＯＳトランジスタとからなるインバータ回路３２
ａ，３２ｂと、ＮＭＯＳトランジスタ３２ｃとから構成
されている。非反転回路部３３は、ＰＭＯＳトランジス
タとＮＭＯＳトランジスタとからなるインバータ回路３
３ａ，３３ｂと、ＮＭＯＳトランジスタ３３ｃとから構
成されている。

【００９３】反転回路部３２のインバータ回路３２ａ，
３２ｂは並列に接続され、非反転回路部３３のインバー
タ回路３３ａ，３３ｂは直列に接続されている。両回路
部３２, ３３のインバータ回路３２ｂ，３３ｂの出力端
子にはＮＭＯＳトランジスタ３２ｃ，３３ｃのソースが
それぞれ接続され、ＮチャネルＭＯＳトランジスタ３２
ｃ，３３ｃのドレインは高電位側電源Ｖ_DDにそれぞれ接
続されている。また、反転回路部３２のＮＭＯＳトラン
ジスタ３２ｃのゲートはインバータ回路３２ａの出力端
子に接続されている。非反転回路部３３のＮＭＯＳトラ
ンジスタ３３ｃのゲートはインバータ回路３３ａの入力
端子に接続されている。

【００９４】相補信号生成回路３０は、図２に示す駆動
回路部１のタイミングコントローラ４により生成された
正相のクロック信号CLK をドライブ回路７を介して入力
する。そのクロック信号CLK は、非反転回路部３３のイ
ンバータ回路３３ａ，３３ｂを介して同相のクロック信
号CK1 として出力される。また、クロック信号CLK は、
反転回路部３２のインバータ回路３２ａ，３２ｂを介し
て逆相のクロック信号バーCK1 として出力される。この
とき、両回路部３２, ３３のＮＭＯＳトランジスタ３２
ｃ，３３ｃは、インバータ回路３２ａ，３２ｂ，３３
ａ，３３ｂによる遅れを補償している。

【００９５】この構成により、正相のクロック信号CK1
と逆相のクロック信号バーCK1 とのディレイを合わせる
ことができるので、更に回路設計を容易にすることがで
きる。また、インバータ回路３２ａ，３２ｂ，３３ａ，
３３ｂによるバッファにより駆動能力を大きくすること
ができるので、レジスタ毎にインバータ回路を設ける必
要がなく、上記実施形態に比べてＸドライバ１３の回路
面積を小さくすることができる。

【００９６】（４）上記実施形態では、ドライバ一体型
の液晶表示モジュール２に具体化したが、ドライバ一体
型ではない液晶表示モジュール、例えばＴＡＢ、ＣＯＧ
による液晶表示モジュールに具体化する。

【００９７】（５）上記実施形態では、ＴＦＴ−ＬＣＤ
に具体化したが、ダイオードを用いたＭＩＭ−ＬＣＤ、
ＳＴＮ−ＬＣＤ等に具体化する。また、単純マトリック
ス型ＬＣＤに具体化する。

【００９８】（６）上記実施形態では、Ｘドライバ１３
のシフトレジスタ１５に具体化したが、Ｙドライバ１２
のシフトレジスタに具体化して実施する。 （７）ＴＦＴ１０２，１０３を、多結晶シリコンＴＦＴ
ではなく非晶質シリコンＴＦＴに置き代える。

【００９９】（８）低温多結晶シリコンＴＦＴ１０２，
１０３を、高温多結晶シリコンＴＦＴ１０２，１０３に
置き代える。 （９）ＴＦＴ１０２，１０３を、プレーナ型以外の構造
（逆プレーナ型、スタガ型、逆スタガ型など）のＴＦＴ
に置き代える。

【０１００】（１０）透過型構成をとる液晶表示モジュ
ール２ではなく、反射型構成をとる液晶表示モジュール
に適用する。以上、各実施形態について説明したが、各
実施形態から把握できる請求項以外の技術的思想につい
て、以下にそれらの効果と共に記載する。

【０１０１】（イ）請求項７，８，１０のうちのいずれ
か１項に記載の表示装置において、前記表示モジュール
は画素セルアレイとドライバ回路とから構成され、その
表示モジュールは１枚の基板上に形成されている表示装
置。

【０１０２】このようにすれば、ドライバ一体型の表示
装置を得ることができる。ドライバ一体型の表示装置で
は、各配線の配線長が短くなるため、配線抵抗や配線容
量を小さくすることが可能になり、画質を向上させるこ
とができる。

【０１０３】（ロ）上記（イ）に記載の表示装置におい
て、前記薄膜トランジスタは低温プロセスによって形成
される表示装置。このようにすれば、基板に通常のガラ
スを用いることが可能になり、表示モジュールを大型化
することができる。

【０１０４】

【発明の効果】

１〕位相ずれの少ない相補クロック信号を生成すること
の可能な表示装置のドライバ回路を提供することができ
る。

【０１０５】２〕位相ずれの少ない相補クロック信号を
生成することが可能な表示装置のドライバ回路を備え、
そのようなドライバ回路を用いて回路設計を容易にする
ことが可能な表示装置を提供することができる。

【０１０６】３〕高性能な表示装置のドライバ回路を提
供することができる。 ４〕高画質な表示装置を提供することができる。

【図面の簡単な説明】

【図１】一実施形態のドライバ回路の一部回路図。

【図２】アクティブマトリックス方式ＬＣＤのブロック
回路図。

【図３】液晶表示モジュールのブロック回路図。

【図４】別の実施形態のシフトレジスタを示す回路図。

【図５】別の実施形態の相補信号生成回路の回路図。

【図６】液晶表示モジュールの概略断面図。

【図７】従来のドライバの一部回路図。

【図８】クロックドインバータ回路の回路図。

【図９】４系統のシフトレジスタの回路図。

【図１０】従来のクロック信号の波形図。

【符号の説明】

１…駆動回路部 ２…液晶表示モジュール ３…同期分離回路 ４…タイミングコントローラ ５…ビデオ信号処理回路 １２…Ｙドライバ（垂直駆動回路，ゲートドライバ） １３…Ｘドライバ（水平駆動回路，データドライバ，ド
レインドライバ） １４，Ti,Ti+1 …アナログスイッチとしてのＮチャネル
ＭＯＳトランジスタ １５…シフトレジスタ（シフトレジスタ群） １９…インバータ回路 １０１…周辺駆動回路部 １０２，１０３…多結晶シリコンＴＦＴ ２０６…多結晶シリコン膜 SR1 〜SRm …シフトレジスタ CK,CK1〜CK4 …正相のクロック信号 バーCK, バーCK1 〜バーCK4 …逆相のクロック信号 GC…画素セル

Claims (10)

【特許請求の範囲】
1. 【請求項１】 相補クロック信号に基づいて動作するシ
   フトレジスタ群を備えた表示装置のドライバ回路におい
   て、相補クロック信号のうち正相のクロック信号のみを
   入力し、その正相のクロック信号に基づいて逆相のクロ
   ック信号を生成するようにした表示装置のドライバ回
   路。
2. 【請求項２】 画像信号を入力し、その画像データを正
   相および逆相のクロック信号に基づいて動作するシフト
   レジスタ群にてオンオフ制御されるサンプリングトラン
   ジスタ群によりサンプリングして画素セルに伝達して画
   像信号の画像を表示する表示装置のドライバ回路におい
   て、 前記正相のクロック信号を入力し、その正相のクロック
   信号に基づいて逆相のクロック信号を生成するインバー
   タ回路をドライバ回路内に少なくとも１つ以上設け、 前記シフトレジスタ群は、入力した正相のクロック信号
   と、インバータ回路により生成された逆相のクロック信
   号とに基づいて動作するようにした表示装置のドライバ
   回路。
3. 【請求項３】 前記インバータ回路は、前記シフトレジ
   スタ群を構成する複数のシフトレジスタよりなる複数の
   ブロック毎に対してそれぞれ設けた請求項２に記載の表
   示装置のドライバ回路。
4. 【請求項４】 前記インバータ回路は、前記シフトレジ
   スタ群を構成するシフトレジスタにそれぞれ設けた表示
   装置のドライバ回路。
5. 【請求項５】 画像データを入力し、その画像データを
   正相および逆相のクロック信号に基づいて動作するシフ
   トレジスタ群にてオンオフ制御されるサンプリングトラ
   ンジスタ群によりサンプリングして画素セルに伝達して
   画像データを表示する表示装置のドライバ回路におい
   て、 並列に接続されたインバータ回路と、ＮチャネルＭＯＳ
   トランジスタとから構成され、正相のクロック信号を入
   力し、そのクロック信号とは逆相のクロック信号を生成
   し出力する反転回路と、 直列に接続されたインバータ回路と、ＮチャネルＭＯＳ
   トランジスタとから構成され、正相のクロック信号を入
   力し、そのクロック信号と同相のクロック信号を生成し
   出力する非反転回路とから構成された相補信号生成回路
   を備え、 前記シフトレジスタ群を構成する各シフトレジスタは、
   前記相補信号生成回路により生成された正相および逆相
   のクロック信号をそれぞれ入力し、それらのクロック信
   号に基づいて入力したスタートパルスを順次伝達して前
   記サンプリングトランジスタ群をそれぞれオンオフ制御
   するようにした表示装置のドライバ回路。
6. 【請求項６】 前記反転回路と非反転回路には、ダイオ
   ードと抵抗とから構成された入力保護回路をそれぞれ設
   け、その入力保護回路を介してクロック信号を入力する
   ようにした請求項５に記載の表示装置のドライバ回路。
7. 【請求項７】 請求項１〜６のうちのいずれか１項に記
   載の表示装置のドライバ回路を備えた表示モジュール
   と、 その表示モジュールに接続され、外部からビデオ信号を
   入力し、そのビデオ信号に基づいた画像信号と正相のク
   ロック信号とを生成し、出力する駆動回路部とから構成
   された表示装置。
8. 【請求項８】 請求項７に記載の表示装置において、 前記駆動回路部は、 外部からビデオ信号を入力し、そのビデオ信号から同期
   信号を分離する同期分離回路と、 前記同期分離回路により分離された同期信号を入力し、
   その同期信号に基づいて正相のクロック信号等のタイミ
   ング信号を生成するタイミングコントローラと、 前記同期信号が分離されたビデオ信号を入力し、前記タ
   イミングコントローラにより生成されたタイミング信号
   を入力し、そのタイミング信号に基づいて入力したビデ
   オ信号から画像信号を生成し出力するビデオ信号処理回
   路とを備えた表示装置。
9. 【請求項９】 請求項１〜６のうちのいずれか１項に記
   載の表示装置のドライバ回路において、 前記表示装置のドライバ回路は、多結晶シリコン膜を能
   動層とする薄膜トランジスタによって構成される表示装
   置のドライバ回路。
10. 【請求項１０】 請求項７または請求項８に記載の表示
    装置において、 前記表示装置のドライバ回路は、多結晶シリコン膜を能
    動層とする薄膜トランジスタによって構成される表示装
    置。