JPH08205589A - ステッピングモータの駆動制御装置 - Google Patents
ステッピングモータの駆動制御装置Info
- Publication number
- JPH08205589A JPH08205589A JP7009882A JP988295A JPH08205589A JP H08205589 A JPH08205589 A JP H08205589A JP 7009882 A JP7009882 A JP 7009882A JP 988295 A JP988295 A JP 988295A JP H08205589 A JPH08205589 A JP H08205589A
- Authority
- JP
- Japan
- Prior art keywords
- timer
- motor
- stepping motor
- shift
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Facsimiles In General (AREA)
- Facsimile Scanning Arrangements (AREA)
- Control Of Stepping Motors (AREA)
Abstract
(57)【要約】
【目的】 ステッピングモータの高速回転制御をタイマ
で実施している駆動制御回路において、このタイマへの
各ステップ毎のシフト時間値の設定を短時間で行えるよ
うにすること。 【構成】 ダイレクト・メモリ・アクセス・コントロー
ラ６を含むタイマ設定手段２３を設け、ステッピングモ
ータのスローアップ、スローダウン及び等速回転駆動の
ためのステップ毎のシフト時間値が格納されたテーブル
１０ａから各ステップ毎に対応するシフト時間値を読み
出してモータ駆動制御回路２２中のタイマに設定する処
理を、ＣＰＵによるソフトウェアによることなく、この
タイマ設定手段２３のハードウェア制御によって短時間
で行うように構成した。
で実施している駆動制御回路において、このタイマへの
各ステップ毎のシフト時間値の設定を短時間で行えるよ
うにすること。 【構成】 ダイレクト・メモリ・アクセス・コントロー
ラ６を含むタイマ設定手段２３を設け、ステッピングモ
ータのスローアップ、スローダウン及び等速回転駆動の
ためのステップ毎のシフト時間値が格納されたテーブル
１０ａから各ステップ毎に対応するシフト時間値を読み
出してモータ駆動制御回路２２中のタイマに設定する処
理を、ＣＰＵによるソフトウェアによることなく、この
タイマ設定手段２３のハードウェア制御によって短時間
で行うように構成した。
Description
【０００１】
【産業上の利用分野】本発明は、例えば、高速読取仕様
対応のファクシミリ装置において原稿搬送用駆動源とし
て用いられるようなステッピングモータの駆動制御装置
に関する。
対応のファクシミリ装置において原稿搬送用駆動源とし
て用いられるようなステッピングモータの駆動制御装置
に関する。
【０００２】
【従来の技術】一般的なファクシミリ装置のハードウェ
ア構成例を図５を参照して説明する。まず、装置全体を
制御する１つのＣＰＵ１が設けられている。このＣＰＵ
１にはバスライン２を介して、イメージ・プロセッサ
３、モデム４、データ圧縮伸長回路（ＣＯＤＥＣ）５、
ＤＭＡＣ（ダイレクト・メモリ・アクセス・コントロー
ラ）６、プリンタ制御回路７、モータ駆動制御回路８、
ＤＲＡＭ（ダイナミックＲＡＭ）９、ＳＲＡＭ（スタテ
ィックＲＡＭ）１０などが接続されている。ここに、イ
メージ・プロセッサ３には原稿画像を読み取るためのＣ
ＣＤ又はＣＩＳ（密着型イメージセンサ）による読取セ
ンサ１１が接続されている。また、モデム４には回線制
御ユニット（ＬＣＵ）１２を介して公衆電話回線（ＰＳ
ＴＮ）が接続されている。モデム４やＣＯＤＥＣ５はＤ
ＭＡＣ６によって制御される。プリンタ制御回路７に
は、レーザビーム方式、インクジェット方式、サーマル
方式、或いは、ＬＥＤ方式の印字機構を備えたプリンタ
１３が接続されているとともに、このプリンタ１３の駆
動対象を駆動させるためのプリンタ用モータ１４が接続
されている。さらに、ＡＳＩＣ構成のモータ駆動制御回
路８にはスキャナにおいて前記読取センサ１１により原
稿読取時に原稿を搬送させるための駆動源となる原稿搬
送用モータ１５が接続されている。ＤＲＡＭ９内には、
例えば、読取センサ１１により読み取られた画像データ
を一時的に格納する読取バッファ領域や、通信動作の制
御に用いられる制御プログラムを格納した通信バッファ
領域などが確保されている。また、ＳＲＡＭ１０には各
種データを一時的に格納するバックアップ領域が確保さ
れている他、後述するような原稿搬送用モータ１５のス
ローアップ、スローダウン及び等速回転駆動のためのス
テップ毎のシフト時間値が格納されたテーブル（ＲＡＭ
テーブル）領域が確保されている。
ア構成例を図５を参照して説明する。まず、装置全体を
制御する１つのＣＰＵ１が設けられている。このＣＰＵ
１にはバスライン２を介して、イメージ・プロセッサ
３、モデム４、データ圧縮伸長回路（ＣＯＤＥＣ）５、
ＤＭＡＣ（ダイレクト・メモリ・アクセス・コントロー
ラ）６、プリンタ制御回路７、モータ駆動制御回路８、
ＤＲＡＭ（ダイナミックＲＡＭ）９、ＳＲＡＭ（スタテ
ィックＲＡＭ）１０などが接続されている。ここに、イ
メージ・プロセッサ３には原稿画像を読み取るためのＣ
ＣＤ又はＣＩＳ（密着型イメージセンサ）による読取セ
ンサ１１が接続されている。また、モデム４には回線制
御ユニット（ＬＣＵ）１２を介して公衆電話回線（ＰＳ
ＴＮ）が接続されている。モデム４やＣＯＤＥＣ５はＤ
ＭＡＣ６によって制御される。プリンタ制御回路７に
は、レーザビーム方式、インクジェット方式、サーマル
方式、或いは、ＬＥＤ方式の印字機構を備えたプリンタ
１３が接続されているとともに、このプリンタ１３の駆
動対象を駆動させるためのプリンタ用モータ１４が接続
されている。さらに、ＡＳＩＣ構成のモータ駆動制御回
路８にはスキャナにおいて前記読取センサ１１により原
稿読取時に原稿を搬送させるための駆動源となる原稿搬
送用モータ１５が接続されている。ＤＲＡＭ９内には、
例えば、読取センサ１１により読み取られた画像データ
を一時的に格納する読取バッファ領域や、通信動作の制
御に用いられる制御プログラムを格納した通信バッファ
領域などが確保されている。また、ＳＲＡＭ１０には各
種データを一時的に格納するバックアップ領域が確保さ
れている他、後述するような原稿搬送用モータ１５のス
ローアップ、スローダウン及び等速回転駆動のためのス
テップ毎のシフト時間値が格納されたテーブル（ＲＡＭ
テーブル）領域が確保されている。
【０００３】このような構成のファクシミリ装置におい
て、原稿搬送用モータ１５にステッピングモータを用
い、その回転を例えば２０００pps(パルス／秒）以上の
高速とすることにより、原稿読取速度を高速仕様（約３
〜５秒）対応とし、かつ、１つのみのＣＰＵ１を用いる
システム構成としようとする場合、ステッピングモータ
の回転制御（ステップ駆動制御）をハード構成のタイマ
で実現することで、ＣＰＵ１の負担（ソフトウェアの負
担）をできるだけ軽減させる構成とすることが多い。
て、原稿搬送用モータ１５にステッピングモータを用
い、その回転を例えば２０００pps(パルス／秒）以上の
高速とすることにより、原稿読取速度を高速仕様（約３
〜５秒）対応とし、かつ、１つのみのＣＰＵ１を用いる
システム構成としようとする場合、ステッピングモータ
の回転制御（ステップ駆動制御）をハード構成のタイマ
で実現することで、ＣＰＵ１の負担（ソフトウェアの負
担）をできるだけ軽減させる構成とすることが多い。
【０００４】そこで、従来は、原稿搬送用モータ（ステ
ッピングモータ）１５のシフト動作を制御するためにモ
ータ駆動制御回路８は、例えば、図６に示すように構成
されている。このモータ駆動制御回路８は、設定された
タイマ値（シフト時間値）に従いモータシフトパルスを
意味するキャリーアウト信号COを、原稿搬送用モータ１
５用の駆動回路１７に出力するタイマ１８を主体として
構成されている。駆動回路１７はキャリーアウト信号CO
に応じてＡ相、ＡＸ相（Ａ相の逆相）、Ｂ相、ＢＸ相
（Ｂ相の逆相）の順に順次切り換えられるモータシフト
パルスを原稿搬送用モータ１５に対して出力し、そのス
テップ駆動を実行させるものである。前記タイマ１８の
入力側にはタイマ値設定用のレジスタ１９が接続されて
いる。このレジスタ１９に対するデータの書き込みはCP
U WR信号によって制御され、レジスタ１９に書き込まれ
たデータのタイマ１８へのロードはCPU LOAD信号又はCO
信号によって制御されるように構成されている。
ッピングモータ）１５のシフト動作を制御するためにモ
ータ駆動制御回路８は、例えば、図６に示すように構成
されている。このモータ駆動制御回路８は、設定された
タイマ値（シフト時間値）に従いモータシフトパルスを
意味するキャリーアウト信号COを、原稿搬送用モータ１
５用の駆動回路１７に出力するタイマ１８を主体として
構成されている。駆動回路１７はキャリーアウト信号CO
に応じてＡ相、ＡＸ相（Ａ相の逆相）、Ｂ相、ＢＸ相
（Ｂ相の逆相）の順に順次切り換えられるモータシフト
パルスを原稿搬送用モータ１５に対して出力し、そのス
テップ駆動を実行させるものである。前記タイマ１８の
入力側にはタイマ値設定用のレジスタ１９が接続されて
いる。このレジスタ１９に対するデータの書き込みはCP
U WR信号によって制御され、レジスタ１９に書き込まれ
たデータのタイマ１８へのロードはCPU LOAD信号又はCO
信号によって制御されるように構成されている。
【０００５】このようなモータ駆動制御回路８を用いた
原稿搬送用モータ１５の駆動制御について、図７に示す
フローチャートを参照して説明する。まず、原稿搬送用
モータ１５の励磁をオンさせる（ステップＳ１）。この
励磁オン後、スローアップは必須である。これは、ステ
ッピングモータを高速で運転させる場合においてモータ
の温度上昇等を防止するために、低速で運転を開始さ
せ、徐々に回転を上げて必要な定速回転を得るためであ
り、このためのスローアップデータ（スローアップ動作
におけるシフト時間値）がＳＲＡＭ１０中のＲＡＭテー
ブルに予め設定されている。そこで、励磁オン後、この
スローアップデータをＣＰＵ１がＲＡＭテーブル中から
読み出し（ステップＳ２）、レジスタ１９中にそのデー
タを書き込ませる（ステップＳ３）。レジスタ１９にデ
ータが書き込まれると、ＣＰＵ１からタイマ１８にCPU
LOAD信号が出力され、そのデータに基づきタイマ１８が
ロードされ、タイマ１８は設定されたデータ分の計時を
実行する（ステップＳ４）。同時に、原稿搬送用モータ
１５自身の１シフトが開始される（ステップＳ５）。タ
イマ１８がカウントアップして１シフト分の計時が終了
し、CO信号が出力されると、ＣＰＵ割込が発生し、次の
ステップ駆動のためのデータを設定する。この場合、Ｃ
ＰＵ１は、ＤＲＡＭ９の読取バッファ領域中にどれだけ
画像データが取り込まれているかを確認チェックし、そ
の基準によって次のステップ駆動における１シフトの時
間をレジスタ１９に設定するように制御する（ステップ
Ｓ６）。これは、読取センサ１１により読み取られて読
取バッファ中に一旦格納された画像データをＣＯＤＥＣ
５に落としてデータ圧縮処理を行う場合、ＣＯＤＥＣ５
側の圧縮処理が間にあわず、スローダウン動作に切り換
えることが必要なときもあるからである。以後、同様の
動作制御を繰り返し、最終的にはモータ励磁をオフさせ
ることにより原稿搬送用モータ１５が停止される。
原稿搬送用モータ１５の駆動制御について、図７に示す
フローチャートを参照して説明する。まず、原稿搬送用
モータ１５の励磁をオンさせる（ステップＳ１）。この
励磁オン後、スローアップは必須である。これは、ステ
ッピングモータを高速で運転させる場合においてモータ
の温度上昇等を防止するために、低速で運転を開始さ
せ、徐々に回転を上げて必要な定速回転を得るためであ
り、このためのスローアップデータ（スローアップ動作
におけるシフト時間値）がＳＲＡＭ１０中のＲＡＭテー
ブルに予め設定されている。そこで、励磁オン後、この
スローアップデータをＣＰＵ１がＲＡＭテーブル中から
読み出し（ステップＳ２）、レジスタ１９中にそのデー
タを書き込ませる（ステップＳ３）。レジスタ１９にデ
ータが書き込まれると、ＣＰＵ１からタイマ１８にCPU
LOAD信号が出力され、そのデータに基づきタイマ１８が
ロードされ、タイマ１８は設定されたデータ分の計時を
実行する（ステップＳ４）。同時に、原稿搬送用モータ
１５自身の１シフトが開始される（ステップＳ５）。タ
イマ１８がカウントアップして１シフト分の計時が終了
し、CO信号が出力されると、ＣＰＵ割込が発生し、次の
ステップ駆動のためのデータを設定する。この場合、Ｃ
ＰＵ１は、ＤＲＡＭ９の読取バッファ領域中にどれだけ
画像データが取り込まれているかを確認チェックし、そ
の基準によって次のステップ駆動における１シフトの時
間をレジスタ１９に設定するように制御する（ステップ
Ｓ６）。これは、読取センサ１１により読み取られて読
取バッファ中に一旦格納された画像データをＣＯＤＥＣ
５に落としてデータ圧縮処理を行う場合、ＣＯＤＥＣ５
側の圧縮処理が間にあわず、スローダウン動作に切り換
えることが必要なときもあるからである。以後、同様の
動作制御を繰り返し、最終的にはモータ励磁をオフさせ
ることにより原稿搬送用モータ１５が停止される。
【０００６】図７にはこのような動作制御に基づき、Ｒ
ＡＭテーブルのデータ（シフト時間値）をＳＲＡＭ１０
から読み出してタイマ１８に書き込むことにより原稿搬
送用モータ１５の起動が行われるタイミングを示す。図
からも分かるように、CPU RD信号によりＳＲＡＭ１０か
らデータを読み出し、CPU WR信号によりタイマ１８（レ
ジスタ１９）へそのデータを書き込んで、原稿搬送用モ
ータ１５の起動がかかるまでの時間Ｔとして、一般的に
は、最低でも１０μｓ程度かかってしまう。これは、Ｃ
ＰＵ１の実行するこのプログラムステップ数にもよる
が、この処理を実行するためのブロック転送には通常１
０μｓ程度かかるからである。
ＡＭテーブルのデータ（シフト時間値）をＳＲＡＭ１０
から読み出してタイマ１８に書き込むことにより原稿搬
送用モータ１５の起動が行われるタイミングを示す。図
からも分かるように、CPU RD信号によりＳＲＡＭ１０か
らデータを読み出し、CPU WR信号によりタイマ１８（レ
ジスタ１９）へそのデータを書き込んで、原稿搬送用モ
ータ１５の起動がかかるまでの時間Ｔとして、一般的に
は、最低でも１０μｓ程度かかってしまう。これは、Ｃ
ＰＵ１の実行するこのプログラムステップ数にもよる
が、この処理を実行するためのブロック転送には通常１
０μｓ程度かかるからである。
【０００７】
【発明が解決しようとする課題】このように、ＣＰＵ１
がＳＲＡＭ１０からＲＡＭテーブルのデータを読み出し
てタイマ１８側に書き込むのに最低でもＴ＝１０μｓか
かるが、これに加えて、プログラム上、このような読み
出し／書き込み処理のレベルは、優先レベルの低いもの
であり、ＣＰＵ１に対して優先度の高い他の割込処理や
ＤＭＡ処理が、CPU RD信号の後で出現すると、ＣＰＵ１
はＲＡＭテーブルからのデータの読み出し／書き込み処
理を一時中断して、優先度の高い他の割込処理等を実行
してしまう。従って、現実には、時間Ｔとしてかなりの
時間がかかってしまうケースも予想される。つまり、各
ステップ毎に確実性のあるタイミングでタイマ１８側に
データを設定し得る保証がないため、システムパフォー
マンスの検討をかなり細かく分析してＲＡＭテーブルの
データ等を作成する必要がある。同時に、このような時
間の制約を受けない範囲内での高速駆動に限られ、より
一層の高速化には対応できないものである。
がＳＲＡＭ１０からＲＡＭテーブルのデータを読み出し
てタイマ１８側に書き込むのに最低でもＴ＝１０μｓか
かるが、これに加えて、プログラム上、このような読み
出し／書き込み処理のレベルは、優先レベルの低いもの
であり、ＣＰＵ１に対して優先度の高い他の割込処理や
ＤＭＡ処理が、CPU RD信号の後で出現すると、ＣＰＵ１
はＲＡＭテーブルからのデータの読み出し／書き込み処
理を一時中断して、優先度の高い他の割込処理等を実行
してしまう。従って、現実には、時間Ｔとしてかなりの
時間がかかってしまうケースも予想される。つまり、各
ステップ毎に確実性のあるタイミングでタイマ１８側に
データを設定し得る保証がないため、システムパフォー
マンスの検討をかなり細かく分析してＲＡＭテーブルの
データ等を作成する必要がある。同時に、このような時
間の制約を受けない範囲内での高速駆動に限られ、より
一層の高速化には対応できないものである。
【０００８】
【課題を解決するための手段】本発明は、ステッピング
モータのスローアップ、スローダウン及び等速回転駆動
のためのステップ毎のシフト時間値が格納されたテーブ
ルと、設定されたシフト時間値に従い前記ステッピング
モータの駆動回路に対してモータシフトパルスを順次出
力するタイマとを備え、このタイマから出力されるシフ
ト時間値に応じたモータシフトパルスに基づき前記ステ
ッピングモータを順次ステップ駆動させるようにしたス
テッピングモータの駆動制御装置において、各ステップ
毎に前記テーブルから対応するシフト時間値を読み出し
て前記タイマに設定するダイレクト・メモリ・アクセス
・コントローラを含むタイマ設定手段を設けたものであ
る。
モータのスローアップ、スローダウン及び等速回転駆動
のためのステップ毎のシフト時間値が格納されたテーブ
ルと、設定されたシフト時間値に従い前記ステッピング
モータの駆動回路に対してモータシフトパルスを順次出
力するタイマとを備え、このタイマから出力されるシフ
ト時間値に応じたモータシフトパルスに基づき前記ステ
ッピングモータを順次ステップ駆動させるようにしたス
テッピングモータの駆動制御装置において、各ステップ
毎に前記テーブルから対応するシフト時間値を読み出し
て前記タイマに設定するダイレクト・メモリ・アクセス
・コントローラを含むタイマ設定手段を設けたものであ
る。
【０００９】
【作用】本発明のステッピングモータの駆動制御装置に
おいては、各ステップ毎にテーブルからシフト時間値を
読み出してタイマに設定する処理をダイレクト・メモリ
・アクセス・コントローラを含むタイマ設定手段により
ハードウェア制御として行うので、ＣＰＵによるソフト
ウェア処理を伴わず短時間にて確実に設定処理を行うこ
とができ、ステッピングモータの高速駆動に対処し得る
ものとなる。
おいては、各ステップ毎にテーブルからシフト時間値を
読み出してタイマに設定する処理をダイレクト・メモリ
・アクセス・コントローラを含むタイマ設定手段により
ハードウェア制御として行うので、ＣＰＵによるソフト
ウェア処理を伴わず短時間にて確実に設定処理を行うこ
とができ、ステッピングモータの高速駆動に対処し得る
ものとなる。
【００１０】
【実施例】本発明の一実施例を図１ないし図４に基づい
て説明する。図５ないし図８で示した部分と同一部分は
同一符号を用いて示し、説明も省略する。本実施例のス
テッピングモータの駆動制御装置は、図５に示したよう
なファクシミリ装置における原稿搬送用モータ１５の高
速駆動用に適用したものである。本実施例では、モータ
駆動制御回路８に代えて、図２に示すようにＤＭＡイン
タフェース２１が付加されたＡＳＩＣ構成のモータ駆動
制御回路２２が設けられ、ＤＭＡインタフェース２１と
ＤＭＡＣ６とによりタイマ設定手段２３が構成され、こ
のタイマ設定手段２３によってＣＰＵ１によるソフトウ
ェア処理を伴わずにシフト時間値の読み出し／書き込み
処理が実行されるように構成されている。
て説明する。図５ないし図８で示した部分と同一部分は
同一符号を用いて示し、説明も省略する。本実施例のス
テッピングモータの駆動制御装置は、図５に示したよう
なファクシミリ装置における原稿搬送用モータ１５の高
速駆動用に適用したものである。本実施例では、モータ
駆動制御回路８に代えて、図２に示すようにＤＭＡイン
タフェース２１が付加されたＡＳＩＣ構成のモータ駆動
制御回路２２が設けられ、ＤＭＡインタフェース２１と
ＤＭＡＣ６とによりタイマ設定手段２３が構成され、こ
のタイマ設定手段２３によってＣＰＵ１によるソフトウ
ェア処理を伴わずにシフト時間値の読み出し／書き込み
処理が実行されるように構成されている。
【００１１】まず、ＤＭＡＣ６は例えば４チャンネルを
有するものであり、各チャンネルには、通常通り、画像
データ転送処理用ＤＭＡ、画像データ圧縮・伸長処理用
ＤＭＡなどが割り当てられているが、本実施例で特徴と
するタイマ設定処理用ＤＭＡはその内の１つのチャネル
に割り当てられて構成されている。ここに、ＤＭＡは各
種割込みやＤＭＡＣ６における他のＤＭＡに対して優先
順位付けを行うことができ、本実施例にあっては、特に
タイマ設定処理用ＤＭＡはハードウェア上又はソフトウ
ェア上、他のＤＭＡよりも優先順位が高く設定されてい
る。このタイマ設定用ＤＭＡの要求及び応答は、ＤＭＡ
Ｃ６とＤＭＡインタフェース２１との間で送受されるDM
A REQ信号、DMA ACK信号によって行われる。
有するものであり、各チャンネルには、通常通り、画像
データ転送処理用ＤＭＡ、画像データ圧縮・伸長処理用
ＤＭＡなどが割り当てられているが、本実施例で特徴と
するタイマ設定処理用ＤＭＡはその内の１つのチャネル
に割り当てられて構成されている。ここに、ＤＭＡは各
種割込みやＤＭＡＣ６における他のＤＭＡに対して優先
順位付けを行うことができ、本実施例にあっては、特に
タイマ設定処理用ＤＭＡはハードウェア上又はソフトウ
ェア上、他のＤＭＡよりも優先順位が高く設定されてい
る。このタイマ設定用ＤＭＡの要求及び応答は、ＤＭＡ
Ｃ６とＤＭＡインタフェース２１との間で送受されるDM
A REQ信号、DMA ACK信号によって行われる。
【００１２】このような構成において、図４に示すタイ
ムチャートを参照して原稿搬送用モータ１５の駆動タイ
ミング制御を説明する。原稿搬送用モータ１５のモータ
起動をかけると（励磁をオン）、ＤＭＡインタフェース
２１からのDMA REQ信号 がアクティブ（図示例では、Ｈ
レベル）となり、ＤＭＡＣ６に対してタイマ設定用ＤＭ
Ａ要求がかかる。これを受けて、ＤＭＡＣ６は即座にＤ
ＭＡインタフェース２１に対してDMA ACK信号 をアサー
トし（図示例では、Ｌアクティブ）、このDMAACK信号
のアサートの期間中にDMA RD信号によってＳＲＡＭ１０
のＲＡＭテーブル１０ａ中から対応するステップのシフ
ト時間値（例えば、データ“Ａ”）を読み出し、DMA WR
信号をレジスタ１９に与えることにより、読み出したシ
フト時間値をデータとしてＲＡＭテーブル１０ａからレ
ジスタ１９にそのまま転送し格納する。レジスタ１９へ
の書き込みが終了すると、ＤＭＡインタフェース２１か
らタイマ１８に対してTIMER LOAD信号が出力され、レジ
スタ１９の内容がタイマ１８に取り込まれてタイマ１８
が実際にロードされる。これにより、シフト時間値のデ
ータ“Ａ”によって規制される原稿搬送用モータ１５の
１シフト動作が実行される。
ムチャートを参照して原稿搬送用モータ１５の駆動タイ
ミング制御を説明する。原稿搬送用モータ１５のモータ
起動をかけると（励磁をオン）、ＤＭＡインタフェース
２１からのDMA REQ信号 がアクティブ（図示例では、Ｈ
レベル）となり、ＤＭＡＣ６に対してタイマ設定用ＤＭ
Ａ要求がかかる。これを受けて、ＤＭＡＣ６は即座にＤ
ＭＡインタフェース２１に対してDMA ACK信号 をアサー
トし（図示例では、Ｌアクティブ）、このDMAACK信号
のアサートの期間中にDMA RD信号によってＳＲＡＭ１０
のＲＡＭテーブル１０ａ中から対応するステップのシフ
ト時間値（例えば、データ“Ａ”）を読み出し、DMA WR
信号をレジスタ１９に与えることにより、読み出したシ
フト時間値をデータとしてＲＡＭテーブル１０ａからレ
ジスタ１９にそのまま転送し格納する。レジスタ１９へ
の書き込みが終了すると、ＤＭＡインタフェース２１か
らタイマ１８に対してTIMER LOAD信号が出力され、レジ
スタ１９の内容がタイマ１８に取り込まれてタイマ１８
が実際にロードされる。これにより、シフト時間値のデ
ータ“Ａ”によって規制される原稿搬送用モータ１５の
１シフト動作が実行される。
【００１３】タイマ１８がロードされると、即座にＤＭ
Ａインタフェース２１からは次のDMA REQ信号 がアクテ
ィブとなり、ＤＭＡＣ６に対してＤＭＡ要求がかかる。
これを受けて、ＤＭＡＣ６はＤＭＡインタフェース２１
に対してDMA ACK信号 をアサートし、このDMA ACK 信号
のアサートの期間中にDMA RD信号によってＳＲＡＭ１０
のＲＡＭテーブル１０ａ中から対応するステップのシフ
ト時間値（例えば、データ“Ｂ”）を読み出し、DMA WR
信号をレジスタ１９に与えることにより、読み出したシ
フト時間値をデータとしてＲＡＭテーブル１０ａからレ
ジスタ１９にそのまま転送し格納する。つまり、先行す
るシフト時間値のデータ“Ａ”によるステップ駆動処理
期間中に、次のステップ用のシフト時間値のデータ
“Ｂ”がレジスタ１９中に格納される。そして、タイマ
１８において、データ“Ａ”に相当する時間が経過する
と、次のタイマロードがかかり、レジスタ１９に既に格
納されているシフト時間値のデータ“Ｂ”がタイマ１８
にロードされるとともに、シフト時間値のデータ“Ｂ”
によって規制される原稿搬送用モータ１５の１シフト動
作が実行される。
Ａインタフェース２１からは次のDMA REQ信号 がアクテ
ィブとなり、ＤＭＡＣ６に対してＤＭＡ要求がかかる。
これを受けて、ＤＭＡＣ６はＤＭＡインタフェース２１
に対してDMA ACK信号 をアサートし、このDMA ACK 信号
のアサートの期間中にDMA RD信号によってＳＲＡＭ１０
のＲＡＭテーブル１０ａ中から対応するステップのシフ
ト時間値（例えば、データ“Ｂ”）を読み出し、DMA WR
信号をレジスタ１９に与えることにより、読み出したシ
フト時間値をデータとしてＲＡＭテーブル１０ａからレ
ジスタ１９にそのまま転送し格納する。つまり、先行す
るシフト時間値のデータ“Ａ”によるステップ駆動処理
期間中に、次のステップ用のシフト時間値のデータ
“Ｂ”がレジスタ１９中に格納される。そして、タイマ
１８において、データ“Ａ”に相当する時間が経過する
と、次のタイマロードがかかり、レジスタ１９に既に格
納されているシフト時間値のデータ“Ｂ”がタイマ１８
にロードされるとともに、シフト時間値のデータ“Ｂ”
によって規制される原稿搬送用モータ１５の１シフト動
作が実行される。
【００１４】以降の各ステップのシフト時間値のデータ
設定も、ＤＭＡ制御によって同様に行われる。
設定も、ＤＭＡ制御によって同様に行われる。
【００１５】このような動作制御において、タイマ設定
処理用ＤＭＡの優先順位が他のＤＭＡよりも高く設定さ
れているので、DMA ACK信号 は期待する時間で確実にア
サートされる。そして、このアサート時間ｔが１μｓ程
度であっても、ＤＭＡによるハードウェア制御となるた
め、ＣＰＵ１によるソフトウェア制御による場合と異な
り、十分にレジスタ１９にデータ書き込みを行えるの
で、従来のＣＰＵソフトウェア制御による場合の読み出
し／書き込み時間Ｔを仮に１０μｓとすれば、本実施例
のＤＭＡ制御による場合には１／１０程度の時間に短縮
させることができる。また、本実施例を実施する上で
も、従来の構成に対して、ＤＭＡインタフェース２１を
付加したモータ駆動制御回路２２を用いればよく、簡単
に実現できる。同時に、従来通り、ＣＰＵ１によっても
ＲＡＭテーブル１０ａにアクセスさせることができるの
で、原稿搬送用モータ１５について高速回転駆動を要し
ない場合には、従来通り、ＣＰＵ１のソフトウェア制御
を行わせることも可能な汎用性を持つ。
処理用ＤＭＡの優先順位が他のＤＭＡよりも高く設定さ
れているので、DMA ACK信号 は期待する時間で確実にア
サートされる。そして、このアサート時間ｔが１μｓ程
度であっても、ＤＭＡによるハードウェア制御となるた
め、ＣＰＵ１によるソフトウェア制御による場合と異な
り、十分にレジスタ１９にデータ書き込みを行えるの
で、従来のＣＰＵソフトウェア制御による場合の読み出
し／書き込み時間Ｔを仮に１０μｓとすれば、本実施例
のＤＭＡ制御による場合には１／１０程度の時間に短縮
させることができる。また、本実施例を実施する上で
も、従来の構成に対して、ＤＭＡインタフェース２１を
付加したモータ駆動制御回路２２を用いればよく、簡単
に実現できる。同時に、従来通り、ＣＰＵ１によっても
ＲＡＭテーブル１０ａにアクセスさせることができるの
で、原稿搬送用モータ１５について高速回転駆動を要し
ない場合には、従来通り、ＣＰＵ１のソフトウェア制御
を行わせることも可能な汎用性を持つ。
【００１６】図３に本実施例の場合の原稿搬送用モータ
１５の駆動制御フローチャートを示すが、基本的には、
図７に示した従来例と殆ど同じであり、ステップＳ１，
Ｓ２の読み出し／書き込み処理を、ステップＳ１′，Ｓ
２′で示すようにＤＭＡ制御として実行するようにした
点で異なるのみである。もっとも、ＤＭＡ処理に際し
て、スローアップ制御時及びスローダウン制御時にはＤ
ＭＡＣ６に対して転送バイト数と転送アドレスの設定を
行う必要があり（ＤＭＡＣ設定…ステップＳ８）、ＤＲ
ＡＭ９における読取バッファ量の確認処理（ステップＳ
７）後に、このＤＭＡＣ設定処理が必要に応じて行われ
る。
１５の駆動制御フローチャートを示すが、基本的には、
図７に示した従来例と殆ど同じであり、ステップＳ１，
Ｓ２の読み出し／書き込み処理を、ステップＳ１′，Ｓ
２′で示すようにＤＭＡ制御として実行するようにした
点で異なるのみである。もっとも、ＤＭＡ処理に際し
て、スローアップ制御時及びスローダウン制御時にはＤ
ＭＡＣ６に対して転送バイト数と転送アドレスの設定を
行う必要があり（ＤＭＡＣ設定…ステップＳ８）、ＤＲ
ＡＭ９における読取バッファ量の確認処理（ステップＳ
７）後に、このＤＭＡＣ設定処理が必要に応じて行われ
る。
【００１７】
【発明の効果】本発明のステッピングモータの駆動制御
装置によれば、ステッピングモータのスローアップ、ス
ローダウン及び等速回転駆動のためのステップ毎のシフ
ト時間値が格納されたテーブルと、設定されたシフト時
間値に従い前記ステッピングモータの駆動回路に対して
モータシフトパルスを順次出力するタイマとを備え、こ
のタイマから出力されるシフト時間値に応じたモータシ
フトパルスに基づき前記ステッピングモータを順次ステ
ップ駆動させるようにしたステッピングモータの駆動制
御装置において、各ステップ毎に前記テーブルから対応
するシフト時間値を読み出して前記タイマに設定するダ
イレクト・メモリ・アクセス・コントローラを含むタイ
マ設定手段を設けることで、ステッピングモータを高速
回転させる場合であってもその各ステップ毎にテーブル
からシフト時間値を読み出してタイマに設定する処理を
ダイレクト・メモリ・アクセス・コントローラを主体と
したハードウェア制御として行えるので、ＣＰＵによる
ソフトウェア処理を伴わず短時間にて確実にタイマ設定
処理を行うことができ、よって、ステッピングモータの
高速駆動に対処することができる。
装置によれば、ステッピングモータのスローアップ、ス
ローダウン及び等速回転駆動のためのステップ毎のシフ
ト時間値が格納されたテーブルと、設定されたシフト時
間値に従い前記ステッピングモータの駆動回路に対して
モータシフトパルスを順次出力するタイマとを備え、こ
のタイマから出力されるシフト時間値に応じたモータシ
フトパルスに基づき前記ステッピングモータを順次ステ
ップ駆動させるようにしたステッピングモータの駆動制
御装置において、各ステップ毎に前記テーブルから対応
するシフト時間値を読み出して前記タイマに設定するダ
イレクト・メモリ・アクセス・コントローラを含むタイ
マ設定手段を設けることで、ステッピングモータを高速
回転させる場合であってもその各ステップ毎にテーブル
からシフト時間値を読み出してタイマに設定する処理を
ダイレクト・メモリ・アクセス・コントローラを主体と
したハードウェア制御として行えるので、ＣＰＵによる
ソフトウェア処理を伴わず短時間にて確実にタイマ設定
処理を行うことができ、よって、ステッピングモータの
高速駆動に対処することができる。
【図１】本発明の一実施例を示す主要部を抽出したブロ
ック図である。
ック図である。
【図２】そのモータ駆動制御回路を示すブロック図であ
る。
る。
【図３】モータ駆動制御を示すフローチャートである。
【図４】モータ駆動制御例を示すタイムチャートであ
る。
る。
【図５】従来例を示すファクシミリ装置全体のブロック
図である。
図である。
【図６】そのモータ駆動制御回路を示すブロック図であ
る。
る。
【図７】モータ駆動制御を示すフローチャートである。
【図８】モータ駆動制御例を示すタイムチャートであ
る。
る。
６ ダイレクト・メモリ・アクセス・コントローラ １０ａ テーブル １５ ステッピングモータ １７ 駆動回路 １８ タイマ ２３ タイマ設定手段
Claims (1)
- 【請求項１】 ステッピングモータのスローアップ、ス
ローダウン及び等速回転駆動のためのステップ毎のシフ
ト時間値が格納されたテーブルと、設定されたシフト時
間値に従い前記ステッピングモータの駆動回路に対して
モータシフトパルスを順次出力するタイマとを備え、こ
のタイマから出力されるシフト時間値に応じたモータシ
フトパルスに基づき前記ステッピングモータを順次ステ
ップ駆動させるようにしたステッピングモータの駆動制
御装置において、各ステップ毎に前記テーブルから対応
するシフト時間値を読み出して前記タイマに設定するダ
イレクト・メモリ・アクセス・コントローラを含むタイ
マ設定手段を設けたことを特徴とするステッピングモー
タの駆動制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7009882A JPH08205589A (ja) | 1995-01-25 | 1995-01-25 | ステッピングモータの駆動制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7009882A JPH08205589A (ja) | 1995-01-25 | 1995-01-25 | ステッピングモータの駆動制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08205589A true JPH08205589A (ja) | 1996-08-09 |
Family
ID=11732534
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7009882A Pending JPH08205589A (ja) | 1995-01-25 | 1995-01-25 | ステッピングモータの駆動制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08205589A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998013208A1 (de) * | 1996-09-25 | 1998-04-02 | Siemens Nixdorf Informationssysteme Ag | Druckersteuerung mit direktspeicherzugriff |
| US7763468B2 (en) | 2003-10-29 | 2010-07-27 | Arkray, Inc. | Specimen analysis method and specimen analysis device |
| CN102398800A (zh) * | 2010-07-02 | 2012-04-04 | 株式会社东芝 | 马达控制装置、图像形成装置、马达控制方法 |
-
1995
- 1995-01-25 JP JP7009882A patent/JPH08205589A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998013208A1 (de) * | 1996-09-25 | 1998-04-02 | Siemens Nixdorf Informationssysteme Ag | Druckersteuerung mit direktspeicherzugriff |
| US7763468B2 (en) | 2003-10-29 | 2010-07-27 | Arkray, Inc. | Specimen analysis method and specimen analysis device |
| CN102398800A (zh) * | 2010-07-02 | 2012-04-04 | 株式会社东芝 | 马达控制装置、图像形成装置、马达控制方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01277928A (ja) | 印刷装置 | |
| JPH08205589A (ja) | ステッピングモータの駆動制御装置 | |
| JPH1083314A (ja) | 多機能並行処理型電子装置 | |
| JP2958229B2 (ja) | 印刷装置及びその制御方法 | |
| JP2712414B2 (ja) | 画像記憶回路 | |
| JP3728641B2 (ja) | 画像形成装置 | |
| JP3159855B2 (ja) | 印刷装置における画像メモリのアクセス回路及び印刷装置 | |
| JP2704135B2 (ja) | 制御装置 | |
| JPH0736806A (ja) | Ｄｍａ方式 | |
| JPH05244336A (ja) | スキャナインタフェース回路 | |
| JP2002259324A (ja) | データ処理装置 | |
| JPS63267060A (ja) | 画情報バツフア制御方法 | |
| JP2625573B2 (ja) | ダイレクトメモリアクセス制御装置 | |
| JPH0937000A (ja) | プリンタ | |
| JP2993377B2 (ja) | 印刷装置 | |
| JPH0425958A (ja) | アドレスカウンタ制御方式 | |
| JPH0573233A (ja) | ジヨブ処理結果出力の優先度処理装置 | |
| JPH064459A (ja) | 印刷装置 | |
| JPH06342414A (ja) | データ転送装置 | |
| JPH1091461A (ja) | 多機能並行処理型電子装置 | |
| JP2006175686A (ja) | 印刷装置 | |
| JPH07311837A (ja) | 画像記録装置 | |
| JP2000332924A (ja) | 画像形成装置 | |
| JP2005182156A (ja) | 画像転送装置及び画像転送方法 | |
| JPH068538A (ja) | 印字装置 |