JPH08204051A - 半導体装置用パッケージと該パッケージの集合体 - Google Patents

半導体装置用パッケージと該パッケージの集合体

Info

Publication number
JPH08204051A
JPH08204051A JP3457295A JP3457295A JPH08204051A JP H08204051 A JPH08204051 A JP H08204051A JP 3457295 A JP3457295 A JP 3457295A JP 3457295 A JP3457295 A JP 3457295A JP H08204051 A JPH08204051 A JP H08204051A
Authority
JP
Japan
Prior art keywords
lead
package
package body
bent
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3457295A
Other languages
English (en)
Other versions
JP3434607B2 (ja
Inventor
Shigeo Nakajima
茂生 中島
Fumio Miyagawa
文雄 宮川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP03457295A priority Critical patent/JP3434607B2/ja
Publication of JPH08204051A publication Critical patent/JPH08204051A/ja
Application granted granted Critical
Publication of JP3434607B2 publication Critical patent/JP3434607B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3421Leaded components

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 リードの後部をパッケージ本体の側縁外方に
長く突出させずに、ボードに高密度に表面実装できる半
導体装置用パッケージを得る。 【構成】 パッケージ本体10の底面に備えられた導体
パッド40にリード52の中途部をパッケージ本体10
の底面とほぼ平行にろう付け接続する。リード52の先
端は、パッケージ本体10の底面の下方に折曲して、ス
タンドオフに用いる。リードの後部52aは、パッケー
ジ本体10の側縁外方に延出して、そのリードの後部5
2aをパッケージ本体10の側面に沿って上方に折曲
し、リードの後部52aがパッケージ本体10の側縁外
方に長く突き出るのを防ぐ。そして、リード52をボー
ド表面の外部端子62にはんだ付け接続して、パッケー
ジをボード60にコンパクトに表面実装できるようにす
る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体チップを収容す
るための半導体装置用パッケージと、該パッケージ用の
複数個のパッケージ本体がリードフレームを介して互い
に連結されてなる半導体装置用パッケージの集合体に関
する。
【0002】
【従来の技術】半導体チップを収納するパッケージ本体
がセラミックで形成されたセラミックパッケージがあ
る。このセラミックパッケージによれば、その本体が樹
脂で形成されたパッケージに比べて、半導体チップをパ
ッケージ本体に高気密性を持たせて収納できる。
【0003】このセラミックパッケージは、一般に、図
7に示したように、その本体10が偏平直方体状をして
いて、その上面中央に半導体チップ20収容用の有底の
キャビティ12が設けられている。キャビティ12内の
周囲には、階段面14が延設されて、その階段面14に
メタライズからなる接続線路16が備えられている。そ
して、その接続線路16に階段面14内側のキャビティ
12内に収容された半導体チップ20の電極をワイヤ1
8を介して電気的に接続できるようにしている。半導体
チップ20は、それを収容したキャビティ12の上端開
口部をキャップ30で覆って、キャビテイ12内に気密
に封入できるようにしている。
【0004】パッケージ本体10の底面には、リード5
2接続用のメタライズからなる導体パッド40が備えら
れている。導体パッド40は、パッケージ本体10に備
えられた接続線路16に一連に接続されている。
【0005】このパッケージの製造に際しては、その本
体10を、所定形状に裁断された複数枚のセラミックグ
リーンシートを積層して一体焼成して形成している。そ
の際には、セラミックグリーンシートにメタライズペー
ストからなる回路パターンとそれに連なるメタライズペ
ーストからなるパッドを備えて、その回路パターンとパ
ッドを上記セラミックグリーンシートと共に一体焼成し
ている。そして、パッケージ本体10に接続線路16を
備えたり、パッケージ本体10の底面に接続線路16に
連なる導体パッド40を備えたりしている。
【0006】次いで、パッケージ本体10をニッケルめ
っき用のめっき浴に浸漬して、パッケージ本体10の外
部に露出した接続線路16や導体パッド40の表面にニ
ッケルめっきを無電解めっき法により施している。
【0007】次いで、ニッケルめっきが施された導体パ
ッド40にリードフレーム(図示せず)のリード52を
ろう付け接続している。
【0008】次いで、リード52とパッケージ本体10
の外部に露出した接続線路16と導体パッド40に金め
っきを施している。そして、パッケージ本体10の外部
に露出した接続線路16と導体パッド40の表面抵抗値
を下げている。その際には、リードフレームをめっき用
の電極に接続して、リードフレームのリード52とそれ
に接続された導体パッド40とそれに接続された接続線
路16をめっき用の電極に電気的に接続している。そし
て、リード52とパッケージ本体10を金めっき用のめ
っき浴に共に浸漬して、リード52とパッケージ本体1
0の外部に露出した接続線路16と導体パッド40の表
面に金めっきを電解めっき法により施している。
【0009】しかしながら、上記パッケージにおいて
は、そのパッケージ本体10とその導体パッド40に接
続されたリード52を有するリードフレームが1個ずつ
分離されていたため、上記のようにして、リード52と
パッケージ本体10の外部に露出した接続線路16と導
体パッド40の表面に金めっきを電解めっき法により施
したり、パッケージ本体のキャビティ12内に半導体チ
ップ20を収容したり、その半導体チップ20の電極を
キャビティ内周囲の階段面14に備えられた接続線路1
6にワイヤ18を介して電気的に接続したり、キャビテ
ィ12の上端開口部をキャップ30で覆ったりする際
に、それらの作業を分離されたパッケージ本体10とリ
ードフレームの1個ごとに繰り返し行わなければなら
ず、多大な手数と労力を要した。
【0010】このような、パッケージ本体10とリード
フレームの1個ごとに繰り返し行う作業の容易化を図る
ために、図8に示したように、複数個のパッケージ本体
10を複数本のリード52を有する1個のリードフレー
ム50を介して互いに連結する方法が、従来より提案さ
れている。
【0011】この方法においては、複数個のパッケージ
本体10の底面にそれぞれ備えられた導体パッド40に
複数本のリード52を有する1個のリードフレーム50
の所定のリード52をそれぞれろう付け接続している。
そして、複数個のパッケージ本体10を1個のリードフ
レーム50を介して互いに連結している。
【0012】この方法によれば、リードフレーム50を
めっき用の電極(図示せず)に接続した状態で、そのリ
ードフレーム50を介して互いに連結された複数個のパ
ッケージ本体10をリード52と共に金めっき用のめっ
き浴に共に浸漬して、リードフレームのリード52とそ
れに接続された複数個のパッケージ本体の底面の導体パ
ッド40とそれに連なる接続線路16の表面に金めっき
を電解めっき法により手数を掛けずにそれぞれ同時に施
すことができる。
【0013】次いで、リードフレーム50を介して互い
に連結された複数個のパッケージ本体のキャビティ12
内に半導体チップ20をそれぞれ逐次収容したり、それ
らの半導体チップ20の電極をその近くの階段面14に
備えられた接続線路16にワイヤ18を介してそれぞれ
逐次電気的に接続したりできる。換言すれば、リードフ
レーム50とそれを介して互いに連結された複数個のパ
ッケージ本体10に施す作業を、一括して行うことがで
きる。
【0014】この複数個のパッケージ本体10を1個の
リードフレーム50を介して互いに連結してなるパッケ
ージの集合体の使用に際しては、リードフレーム50か
らリード52を分断している。そして、パッケージ本体
10の底面の導体パッド40にリード52が接続されて
なるパッケージを、リードフレーム50から分離してい
る。次いで、図7に示したように、パッケージ本体10
の側縁の外方に延出したガルウィング(GULL―WI
NG)状等に折曲されたリードの後部52aの後端をボ
ード60表面等に備えられた外部端子62にはんだ付け
接続している。そして、パッケージをボード60に表面
実装している。
【0015】
【発明が解決しようとする課題】しかしながら、上記の
ようにして、リードフレーム50から分離したパッケー
ジをボード60に表面実装した際には、図7に示したよ
うに、リードの後部52aがパッケージ本体10の側縁
外方に長く突き出た状態となった。そして、そのリード
の後部52aが邪魔をして、パッケージをボード60に
コンパクトに高密度に表面実装できなかった。
【0016】また、上記パッケージの集合体において
は、リード52をリードフレーム50から分断する際
に、複雑大掛かりなプレス機器等を用いなければなら
ず、そのリード52の分断作業に多大な手数と労力を要
した。
【0017】本発明は、このような課題に鑑みてなされ
たもので、リードの後部をパッケージ本体の側縁外方に
長く突出させずに、ボードに高密度に表面実装できる半
導体装置用パッケージ(パッケージ)を提供することを
目的としている。
【0018】それと共に、リードフレームから分離した
パッケージをボードに高密度に表面実装できる半導体装
置用パッケージの集合体であって、パッケージ本体の底
面の導体パッドに接続されたリードをリードフレームか
ら容易に分断できる半導体装置用パッケージの集合体
(パッケージの集合体)を提供することをもう一つの目
的としている。
【0019】
【課題を解決するための手段】上記目的を達成するため
に、本発明のパッケージは、パッケージ本体の底面に備
えられた導体パッドにリードの中途部が前記パッケージ
本体の底面とほぼ平行に接続され、前記リードの先端が
前記パッケージ本体の底面の下方に折曲され、前記リー
ドの後部が前記パッケージ本体の側縁外方に延出され
て、そのリードの後部が前記パッケージ本体の側面に沿
って上方に折曲されたことを特徴としている。
【0020】本発明のパッケージにおいては、導体パッ
ドがパッケージ本体の底面の左右の周縁部にそれぞれ備
えられた構造としても良く、又は、導体パッドがパッケ
ージ本体の底面の前後、左右の周縁部にそれぞれ備えら
れた構造としても良い。
【0021】本発明のパッケージの集合体は、複数個の
パッケージ本体が、それらの底面に備えられた導体パッ
ドにそれぞれ接続された複数本のリードを有する1個の
リードフレームを介して、互いに連結されてなる半導体
装置用パッケージの集合体であって、前記リードの中途
部が前記導体パッドに前記パッケージ本体の底面とほぼ
平行に接続され、前記リードの先端が前記パッケージ本
体の底面の下方に折曲され、前記リードの後部が前記パ
ッケージ本体の側縁外方に延出されて、そのリードの後
部が前記パッケージ本体の側面に沿って上方に折曲され
ると共に、そのリードの後部の中途部が前記パッケージ
本体の側面の外方に折曲されて、そのリードの後部の中
途部の折曲箇所表面にリード分断用の切欠きが形成され
たことを特徴としている。
【0022】本発明のパッケージの集合体においては、
リード分断用の切欠きがハーフエッチング加工により形
成された構造とすることを好適としている。
【0023】本発明のパッケージの集合体においては、
導体パッドがパッケージ本体の底面の左右の周縁部にそ
れぞれ備えられた構造としても良く、又は、導体パッド
がパッケージ本体の底面の前後、左右の周縁部にそれぞ
れ備えられた構造としても良い。
【0024】
【作用】本発明のパッケージにおいては、パッケージ本
体底面の導体パッドに接続されたリードをボード表面に
備えられた外部端子にはんだ付け接続することにより、
導体パッドをボード表面の外部端子にリードを介して電
気的に接続できる。
【0025】その際には、パッケージ本体底面の下方に
折曲されたリードの先端をボード表面又はボード表面の
外部端子の表面に当接させて、リードの先端をスタンド
オフ(突起状のものをいう)に用いて、パッケージ本体
を外部端子の上方に所定距離浮かせてボード表面に搭載
できる。そして、導体パッドに接続されたリードと外部
端子との間に間隙、即ちはんだ溜まりを形成できる。そ
して、そのはんだ溜まりにはんだを充分に溜めた状態と
して、そのはんだを用いて導体パッドに接続されたリー
ドを外部端子に確実にはんだ付け接続できる。
【0026】それと共に、パッケージ本体の側面に沿っ
て上方に折曲されたリードの後部とその下方のボード表
面の外部端子とに亙ってはんだをメニスカス形状を描か
せて充分に付着させることができる。
【0027】そして、パッケージ本体の底面の導体パッ
ドをボード表面の外部端子に確実に電気的に接続でき
る。
【0028】その際には、リードの後部が、パッケージ
本体の側面に沿って上方に折曲されているため、リード
の後部がパッケージ本体の側縁外方に長く突き出るのを
防ぐことができる。
【0029】本発明のパッケージの集合体においては、
リードの後部の中途部の折曲箇所表面に切欠きが設けら
れて、その折曲箇所が容易に分断可能に薄く形成されて
いる。そのため、リードの後部の中途部の折曲箇所より
後方のリード後端を、手等を用いて、上下に折曲させる
ことにより、リードの後部の中途部の折曲箇所を、プレ
ス機器等の切断用具を用いずに容易に分断できる。そし
て、リードの後部の中途部の折曲箇所より後方のリード
後端とそれに連なるリードフレーム部分をリードから排
除できる。そして、パッケージ本体の底面の導体パッド
にリードが接続されてなるパッケージを、リードフレー
ムから分離できる。そして、リードをボード表面の外部
端子にはんだ付け接続して、導体パッドをリードを介し
て外部端子に電気的に接続できる。そして、パッケージ
をボードに表面実装できる。
【0030】その際には、リード後端が排除されたリー
ドの後部が、パッケージ本体の側面に沿って上方に折曲
されているため、そのリードの後部がパッケージ本体の
側縁外方に長く突き出るのを防ぐことができる。
【0031】また、リード分断用の切欠きがハーフエッ
チング加工により形成されたパッケージの集合体にあっ
ては、切欠きの形成時に、リードに外力が加わって、リ
ードに捩じれや歪みを生ずるのを防止できる。
【0032】
【実施例】次に、本発明の実施例を図面に従い説明す
る。図1と図2は本発明のパッケージの好適な実施例を
示し、図1はその使用状態を示す正面断面図、図2はそ
の底面図である。以下に、このパッケージを説明する。
【0033】図のパッケージでは、セラミックからなる
パッケージ本体10の底面の左右の周縁部に、メタライ
ズからなる短尺帯状の導体パッド40がそれぞれ複数個
並べて備えられている。導体パッド40は、パッケージ
本体10に備えられた接続線路16に一連に接続されて
いる。
【0034】導体パッド40には、金属製の帯状のリー
ド52の中途部がパッケージ本体10の底面とほぼ平行
にろう付け接続されている。
【0035】リード52の先端は、パッケージ本体10
の底面の下方に垂直に折曲されている。そして、リード
52の先端が、パッケージ本体10の底面にスタンドオ
フを形成している。
【0036】リードの後部52aは、パッケージ本体1
0の側縁外方に延出されている。そして、そのリード5
2の後部が、パッケージ本体10の側面に沿って上方に
折曲されている。
【0037】図1と図2に示したパッケージは、以上の
ように構成されている。
【0038】次に、このパッケージの使用例並びにその
作用を説明する。
【0039】図1に示したように、半導体チップ20を
パッケージ本体の階段面14内側のキャビティ12内に
収容する。そして、半導体チップ20の電極をその近く
の階段面14に備えられた接続線路16にワイヤ18を
介して電気的に接続する。
【0040】次いで、キャビティ12の上端開口部をキ
ャップ30で覆って、半導体チップ20をキャビティ1
2内に気密に封入する。
【0041】次いで、図1に示したように、リード52
をボード60表面に備えられた外部端子62にはんだ付
け接続して、導体パッド40を外部端子62にリード5
2を介して電気的に接続する。
【0042】その際には、リード52の先端をボード6
0表面又はボード表面の外部端子62の表面(図では、
外部端子の表面としている)に当接させて、リード52
の先端をスタンドオフに用いて、パッケージ本体10を
外部端子62の上方に所定距離浮かせてボード60表面
に搭載する。そして、リード52と外部端子62との間
にはんだ溜まり80を形成する。そして、そのはんだ溜
まり80にはんだ70を充分に溜めた状態として、その
はんだ70を用いてリード52を外部端子62にはんだ
付け接続する。
【0043】それと共に、パッケージ本体10の側面に
沿って上方に折曲されたリード52の後部とその下方の
外部端子62とに亙ってはんだ70をメニスカス形状を
描かせて充分に付着させる。
【0044】すると、導体パッド40を外部端子62に
リード52を介して確実に電気的に接続できる。
【0045】それと共に、リードの後部52aがパッケ
ージ本体10の側縁外方に長く突き出るのを防ぐことが
できる。
【0046】図3と図4は本発明のパッケージの集合体
の好適な実施例を示し、図3はその正面断面図、図4は
その一部底面図である。以下に、このパッケージの集合
体を説明する。
【0047】図のパッケージの集合体では、図4に示し
たように、パッケージ本体10の底面の左右の周縁部
に、導体パッド40がそれぞれ複数個横に並べて備えら
れている。導体パッド40は、パッケージ本体10に備
えられた接続線路16に一連に接続されている。
【0048】パッケージ本体10の底面の左右の周縁部
の導体パッド40には、複数本のリード52を持つ1個
のリードフレーム50の所定のリード52の中途部がパ
ッケージ本体10の底面とほぼ平行にそれぞれろう付け
接続されている。具体的には、帯状をしたリード52の
中途部が、短尺帯状をした導体パッド40の表面に重ね
合わせられた状態で、導体パッド40にろう付け接続さ
れている。そして、複数個のパッケージ本体10が1個
のリードフレーム50を介して互いに連結されている。
【0049】リードフレーム50は、図4に示したよう
に、一対の帯状のガイドレール54が、タイバー56を
介して、左右に縦に並べて配置された形状をしている。
左右のガイドレール54の内側縁には、リード52が内
方に向けて複数本横に並べてそれぞれ延設されている。
【0050】リード52の先端は、図3に示したよう
に、パッケージ本体10の底面の下方にほぼ垂直に折曲
されている。そして、リード52の先端がパッケージ本
体10の底面にスタンドオフを形成している。
【0051】リードの後部52aは、パッケージ本体1
0の側縁外方に延出されている。そして、そのリードの
後部52aが、図3に示したように、パッケージ本体1
0の側面に沿って上方に折曲されている。
【0052】リードの後部52aの中途部は、パッケー
ジ本体10の側面の外方に折曲されている。
【0053】リードの後部52aの中途部の折曲箇所表
面には、図3に示したように、リード52分断用の切欠
き58が設けられている。そして、その切欠き58が設
けられたリードの後部52aの中途部の折曲箇所が薄く
形成されて、そのリードの後部52aの中途部の折曲箇
所を容易に分断できるようにしている。
【0054】切欠き58は、リードの後部52aの中途
部の折曲箇所表面にハーフエッチング加工を施すことに
より、形成されていて、その断面形状がほぼU字状をし
ている。
【0055】なお、切欠き58は、リードの後部52a
の中途部の折曲箇所表面にプレス加工を施すことによ
り、その断面形状がほぼV字状等となるように、形成し
ても良い。ただし、上記のように、切欠き58をハーフ
エッチング加工により形成すれば、切欠き58の形成時
に、リード52に外力が加わって、リード52に捩じれ
や歪みが生ずるのを防止できて都合が良い。
【0056】図3と図4に示したパッケージの集合体
は、以上のように構成されている。
【0057】次に、このパッケージの集合体の使用例並
びにその作用を説明する。
【0058】リード52後端を、手等を用いて上下に折
曲させて、リードの後部52aの中途部の切欠き58が
設けられて薄く形成された折曲箇所を分断する。そし
て、リードの後部52aの中途部の折曲箇所より後方の
リード52後端とそれに連なるリードフレーム50部分
をリード52から排除する。
【0059】すると、パッケージ本体10の底面の導体
パッド40にリード52が接続されてなるパッケージ
を、リードフレーム50から分離できる。そして、リー
ド52をボード表面の外部端子62にはんだ付け接続し
て、導体パッド40を外部端子62にリード52を介し
て電気的に接続できる。そして、パッケージをボード6
0に表面実装できる。
【0060】その際には、リード52後端が排除された
リードの後部52aがパッケージ本体10の側面に沿っ
て上方に折曲されているため、そのリードの後部52a
がパッケージ本体10の側縁外方に長く突き出るのを防
ぐことができる。
【0061】それ以外は、前述図1と図2に示したパッ
ケージの使用例並びにその作用と同様であり、その説明
を省略する。
【0062】図5は本発明のパッケージの他の好適な実
施例を示し、詳しくはその底面図である。以下に、この
パッケージを説明する。
【0063】図のパッケージでは、パッケージ本体10
の底面の左右とその前後の周縁部に、メタライズからな
る短尺帯状の導体パッド40がそれぞれ複数個並べて備
えられている。そして、パッケージの多ピン化が図られ
ている。導体パッド40には、リード52の中途部がパ
ッケージ本体10の底面とほぼ平行にろう付け接続され
ている。リード52の先端は、パッケージ本体10の底
面の下方に折曲されている。リードの後部52aは、パ
ッケージ本体10の側縁外方に延出されて、そのリード
の後部52aがパッケージ本体10の側面に沿って上方
に折曲されている。
【0064】その他は、前述図1と図2に示したパッケ
ージと同様に構成されていて、その使用例並びにその作
用も、前述図1と図2に示したパッケージと同様であ
り、その説明を省略する。
【0065】図6は本発明のパッケージの集合体の他の
好適な実施例を示し、詳しくはその一部底面図である。
以下に、このパッケージの集合体を説明する。
【0066】図のパッケージの集合体では、パッケージ
本体10の底面の前後、左右の周縁部に、導体パッド4
0がそれぞれ複数個並べて備えられている。そして、パ
ッケージの多ピン化が図られている。
【0067】リードフレーム50には、その左右のガイ
ドレール54の内側縁と左右のガイドレール54を連結
しているタイバー56の前後の内側縁に、リード52が
リードフレーム50の内方に向けてそれぞれ複数本並べ
て延設されている。そして、それらのリード52の中途
部が、パッケージ本体10の底面の前後、左右の周縁部
にそれぞれ並べて備えられた複数個の導体パッド40に
それぞれろう付け接続されている。
【0068】リード52は、その先端がパッケージ本体
10の底面の下方に折曲されている。
【0069】リードの後部52aは、パッケージ本体1
0の側縁外方に延出されて、そのリードの後部52aが
パッケージ本体10の側面に沿って上方に折曲されてい
る。
【0070】リードの後部52aの中途部は、パッケー
ジ本体10の側面の外方に折曲されて、そのリードの後
部52aの中途部の折曲箇所表面に、リード52分断用
の切欠き58が設けられている。そして、その切欠き5
8が設けられたリードの後部52aの中途部の折曲箇所
が容易に分断可能に薄く形成されている。
【0071】その他は、前述図3と図4に示したパッケ
ージの集合体と同様に構成されていて、その使用例並び
にその作用も、前述図3と図4に示したパッケージの集
合体と同様であり、その説明を省略する。
【0072】なお、本発明のパッケージとパッケージの
集合体は、パッケージ本体10が樹脂で形成されたパッ
ケージにも利用可能である。
【0073】
【発明の効果】以上説明したように、本発明のパッケー
ジによれば、リードの後部をパッケージ本体の側縁外方
に長く突出させずに、パッケージをボードにコンパクト
に表面実装できる。
【0074】それと共に、パッケージ本体の底面に備え
られた導体パッドを、リードを介して、ボード表面の外
部端子に確実に電気的にはんだ付け接続できる。
【0075】また、本発明のパッケージの集合体によれ
ば、リード後端を上下に折曲させるだけで、リード後端
とそれに連なるリードフレーム部分を、リードの後部の
中途部の折曲箇所から容易に分断できる。そして、パッ
ケージ本体の導体パッドにリードが接続されてなるパッ
ケージを、リードフレームから分離できる。そして、そ
のパッケージのリードをボード表面の外部端子にはんだ
付け接続して、パッケージ本体の導体パッドを外部端子
にリードを介して電気的に接続できる。そして、リード
後部をパッケージ本体の側縁外方に長く突出させずに、
パッケージをボードにコンパクトに表面実装できる。
【図面の簡単な説明】
【図1】本発明のパッケージの使用状態を示す正面断面
図である。
【図2】本発明のパッケージの底面図である。
【図3】本発明のパッケージの集合体の正面断面図であ
る。
【図4】本発明のパッケージの集合体の一部底面図であ
る。
【図5】本発明のパッケージの底面図である。
【図6】本発明のパッケージの集合体の一部底面図であ
る。
【図7】従来のパッケージの使用状態を示す正面断面図
である。
【図8】従来のパッケージの集合体の一部底面図であ
る。
【符号の説明】
10 パッケージ本体 12 キャビティ 14 階段面 16 接続線路 18 ワイヤ 20 半導体チップ 30 キャップ 40 導体パッド 50 リードフレーム 52 リード 52a リードの後部 54 ガイドレール 56 タイバー 58 切欠き 60 ボード 62 外部端子 70 はんだ 80 はんだ溜まり

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 パッケージ本体の底面に備えられた導体
    パッドにリードの中途部が前記パッケージ本体の底面と
    ほぼ平行に接続され、前記リードの先端が前記パッケー
    ジ本体の底面の下方に折曲され、前記リードの後部が前
    記パッケージ本体の側縁外方に延出されて、そのリード
    の後部が前記パッケージ本体の側面に沿って上方に折曲
    されたことを特徴とする半導体装置用パッケージ。
  2. 【請求項2】 導体パッドがパッケージ本体の底面の左
    右の周縁部にそれぞれ備えられた請求項1記載の半導体
    装置用パッケージ。
  3. 【請求項3】 導体パッドがパッケージ本体の底面の前
    後、左右の周縁部にそれぞれ備えられた請求項1記載の
    半導体装置用パッケージ。
  4. 【請求項4】 複数個のパッケージ本体が、それらの底
    面に備えられた導体パッドにそれぞれ接続された複数本
    のリードを有する1個のリードフレームを介して、互い
    に連結されてなる半導体装置用パッケージの集合体であ
    って、前記リードの中途部が前記導体パッドに前記パッ
    ケージ本体の底面とほぼ平行に接続され、前記リードの
    先端が前記パッケージ本体の底面の下方に折曲され、前
    記リードの後部が前記パッケージ本体の側縁外方に延出
    されて、そのリードの後部が前記パッケージ本体の側面
    に沿って上方に折曲されると共に、そのリードの後部の
    中途部が前記パッケージ本体の側面の外方に折曲され
    て、そのリードの後部の中途部の折曲箇所表面にリード
    分断用の切欠きが形成されたことを特徴とする半導体装
    置用パッケージの集合体。
  5. 【請求項5】 リード分断用の切欠きがハーフエッチン
    グ加工により形成された請求項4記載の半導体装置用パ
    ッケージの集合体。
  6. 【請求項6】 導体パッドがパッケージ本体の底面の左
    右の周縁部にそれぞれ備えられた請求項4又は5記載の
    半導体装置用パッケージの集合体。
  7. 【請求項7】 導体パッドがパッケージ本体の底面の前
    後、左右の周縁部にそれぞれ備えられた請求項4又は5
    記載の半導体装置用パッケージの集合体。
JP03457295A 1995-01-30 1995-01-30 半導体装置用パッケージと該パッケージの集合体 Expired - Fee Related JP3434607B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP03457295A JP3434607B2 (ja) 1995-01-30 1995-01-30 半導体装置用パッケージと該パッケージの集合体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP03457295A JP3434607B2 (ja) 1995-01-30 1995-01-30 半導体装置用パッケージと該パッケージの集合体

Publications (2)

Publication Number Publication Date
JPH08204051A true JPH08204051A (ja) 1996-08-09
JP3434607B2 JP3434607B2 (ja) 2003-08-11

Family

ID=12418050

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03457295A Expired - Fee Related JP3434607B2 (ja) 1995-01-30 1995-01-30 半導体装置用パッケージと該パッケージの集合体

Country Status (1)

Country Link
JP (1) JP3434607B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11251488A (ja) * 1998-03-05 1999-09-17 Sumitomo Metal Electronics Devices Inc セラミックパッケージ
JP2001156215A (ja) * 1999-11-24 2001-06-08 Toshiba Electronic Engineering Corp セラミックパッケージ
JP2001185655A (ja) * 1999-12-27 2001-07-06 Mitsubishi Electric Corp マイクロ波回路
JP2004031822A (ja) * 2002-06-27 2004-01-29 Kyocera Corp 高周波回路部品搭載用基板、高周波半導体パッケージ、およびそれらの実装構造
JP2005268580A (ja) * 2004-03-19 2005-09-29 Matsushita Electric Ind Co Ltd 表面実装型セラミックパッケージ
JP2018056504A (ja) * 2016-09-30 2018-04-05 太陽誘電株式会社 回路基板に表面実装される電子部品

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11251488A (ja) * 1998-03-05 1999-09-17 Sumitomo Metal Electronics Devices Inc セラミックパッケージ
JP2001156215A (ja) * 1999-11-24 2001-06-08 Toshiba Electronic Engineering Corp セラミックパッケージ
JP2001185655A (ja) * 1999-12-27 2001-07-06 Mitsubishi Electric Corp マイクロ波回路
JP2004031822A (ja) * 2002-06-27 2004-01-29 Kyocera Corp 高周波回路部品搭載用基板、高周波半導体パッケージ、およびそれらの実装構造
JP2005268580A (ja) * 2004-03-19 2005-09-29 Matsushita Electric Ind Co Ltd 表面実装型セラミックパッケージ
JP2018056504A (ja) * 2016-09-30 2018-04-05 太陽誘電株式会社 回路基板に表面実装される電子部品

Also Published As

Publication number Publication date
JP3434607B2 (ja) 2003-08-11

Similar Documents

Publication Publication Date Title
US4247883A (en) Encapsulated capacitor
US6808541B2 (en) Solid electrolytic capacitor and method of making the same
US6169323B1 (en) Semiconductor device with improved leads
US4675790A (en) Three terminal electrolytic capacitor for surface mounting
JP2002367862A (ja) 固体電解コンデンサおよびその製造方法
JP3434607B2 (ja) 半導体装置用パッケージと該パッケージの集合体
JPH10150138A (ja) 下面電極付き側面使用電子部品
US4282645A (en) Method of assembling an encapsulated chip capacitor
US4628597A (en) Method of making an electrical connector
JP3404375B2 (ja) 多数個取り配線基板
JPH08162329A (ja) チップインダクタ及びその製造方法
JP3008146B2 (ja) 半導体素子収納用セラミックパッケージとその製造方法
JP3741550B2 (ja) 半導体装置およびその製造方法
JP4290833B2 (ja) 半導体素子収納用パッケージ
JPH08306815A (ja) 電子部品用パッケージ
JP4034912B2 (ja) 半導体素子収納用パッケージの製造方法
JPH07312403A (ja) 半導体装置及びその製造方法及び実装基板
JP2663936B2 (ja) コネクタ装置の製造方法
JPS6050051B2 (ja) チップ型固体電解コンデンサの製造法
JP2001177037A (ja) 半導体素子収納用パッケージ
JP2616571B2 (ja) 半導体装置の製造方法
JPS6473610A (en) Composite chip type electronic component and manufacture thereof
JPS62214648A (ja) 半導体素子用パツケ−ジの製造方法
KR0123425B1 (ko) 절단된 외부 리드를 갖는 반도체 패키지 및 그 실장방법
JP2001176997A (ja) 半導体素子収納用パッケージ

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees