JP2001156215A - セラミックパッケージ - Google Patents
セラミックパッケージInfo
- Publication number
- JP2001156215A JP2001156215A JP33306799A JP33306799A JP2001156215A JP 2001156215 A JP2001156215 A JP 2001156215A JP 33306799 A JP33306799 A JP 33306799A JP 33306799 A JP33306799 A JP 33306799A JP 2001156215 A JP2001156215 A JP 2001156215A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- ceramic substrate
- lead
- lead frame
- lead portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 実装精度および生産性のいずれについても優
れたセラミックパッケージを提供する。 【解決手段】 開口１３とこの開口１３内に延在して形
成され最終製品において外部リードとなるリード部１２
とを有するリードフレーム１１と、リード部１２の先端
部にＡｇロウにより端子が固着されることにより開口１
３の配置に応じて所定間隔でリードフレーム１１に取付
けられたセラミック基板１５と、によりセラミックパッ
ケージ１を構成し、セラミック基板１５のセラミック層
１５ｃの主面に固着されたシールリング１９の外側輪郭
形状を位置認識の基準として実装工程に供給する。
れたセラミックパッケージを提供する。 【解決手段】 開口１３とこの開口１３内に延在して形
成され最終製品において外部リードとなるリード部１２
とを有するリードフレーム１１と、リード部１２の先端
部にＡｇロウにより端子が固着されることにより開口１
３の配置に応じて所定間隔でリードフレーム１１に取付
けられたセラミック基板１５と、によりセラミックパッ
ケージ１を構成し、セラミック基板１５のセラミック層
１５ｃの主面に固着されたシールリング１９の外側輪郭
形状を位置認識の基準として実装工程に供給する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体用セラミッ
クパッケージの構造に関し、特に、製造工程において用
いられ、外部リードとなるリード部を有するセラミック
パッケージを対象とする。
クパッケージの構造に関し、特に、製造工程において用
いられ、外部リードとなるリード部を有するセラミック
パッケージを対象とする。
【０００２】
【従来の技術】半導体素子のセラミック基板への実装工
程においては、半導体素子とセラミック基板の内部配線
とのワイヤボンディング工程などで高い位置精度が要求
されるため、従来はキャリアと呼ばれる専用の治具を用
意し、この治具に複数のセラミック基板を一個ずつ取付
けた上で、その後の実装工程に供給していた。
程においては、半導体素子とセラミック基板の内部配線
とのワイヤボンディング工程などで高い位置精度が要求
されるため、従来はキャリアと呼ばれる専用の治具を用
意し、この治具に複数のセラミック基板を一個ずつ取付
けた上で、その後の実装工程に供給していた。
【０００３】従来の技術によるセラミックパッケージに
ついて図面を参照しながら説明する。なお、以下の各図
において同一の部分には同一の符号を付し、その説明を
適宜省略する。
ついて図面を参照しながら説明する。なお、以下の各図
において同一の部分には同一の符号を付し、その説明を
適宜省略する。
【０００４】図１１は、チップ実装前のセラミック基板
の一例の説明図であり、同図（ａ）は、正面図、同図
（ｂ）は、同図（ａ）において矢視する方向からみた側
面図である。同図に示すセラミック基板８５は、底部と
なる最下層のセラミック層１５ａと、枠体をなすセラミ
ック層１５ｂとでなる積層体と、外部リード８２とを備
える。セラミック層の表裏面のうち、チップを実装する
側の面およびこれに対応する面を主面とすると、セラミ
ック層１５ａのには、内部配線１７ａ，１７ｂが形成さ
れている。セラミック層１５ａの裏面の端部には、図示
しない外部端子が設けられ、外部リード８２の端部が固
着されてこの外部リード８２と電気的に接続される。固
着材料としては、典型的にはＡｇ（銀）ロウを用いる。
また、セラミック層１５ｂの主面には、溶接により図示
しない蓋部を取付けるためのシールリング１９が固着さ
れている。
の一例の説明図であり、同図（ａ）は、正面図、同図
（ｂ）は、同図（ａ）において矢視する方向からみた側
面図である。同図に示すセラミック基板８５は、底部と
なる最下層のセラミック層１５ａと、枠体をなすセラミ
ック層１５ｂとでなる積層体と、外部リード８２とを備
える。セラミック層の表裏面のうち、チップを実装する
側の面およびこれに対応する面を主面とすると、セラミ
ック層１５ａのには、内部配線１７ａ，１７ｂが形成さ
れている。セラミック層１５ａの裏面の端部には、図示
しない外部端子が設けられ、外部リード８２の端部が固
着されてこの外部リード８２と電気的に接続される。固
着材料としては、典型的にはＡｇ（銀）ロウを用いる。
また、セラミック層１５ｂの主面には、溶接により図示
しない蓋部を取付けるためのシールリング１９が固着さ
れている。
【０００５】図１２は、キャリアの一例を示す正面図で
ある。同図に示すキャリア９０は、帯形状の基板９０
と、この基板９０の主面に所定間隔で設けられた位置合
せ用のブロック９１と、セラミック基板８５を固定する
ための板バネ９３とを備えている。ブロック９１は、セ
ラミック基板８５のコーナ部の輪郭形状に対応した逆Ｌ
字型の平面形状を有する。
ある。同図に示すキャリア９０は、帯形状の基板９０
と、この基板９０の主面に所定間隔で設けられた位置合
せ用のブロック９１と、セラミック基板８５を固定する
ための板バネ９３とを備えている。ブロック９１は、セ
ラミック基板８５のコーナ部の輪郭形状に対応した逆Ｌ
字型の平面形状を有する。
【０００６】セラミック基板８５の実装工程において
は、まず、セラミック基板８５を手作業でキャリア９０
に取付ける。ブロック９１の短手方向の内側側面と板バ
ネ９３との間にセラミック基板８５を押入れ、セラミッ
ク層１５ｂの側面のうち、外部リード８２側の側面に対
向する側面をブロック９１の長手方向の内側側面に当接
させ、板バネ９３の長手方向の押圧力によりセラミック
基板８５を固定する。このようにしてセラミック基板８
５をキャリア９０に取付けた後、実装工程に送り、ブロ
ック９１の内側コーナＰＳを位置合せの基準位置とし
て、半導体素子２３の装着、内部配線１７ａ，１７ｂと
半導体素子２３の端子とのワイヤボンディングなどを行
う。
は、まず、セラミック基板８５を手作業でキャリア９０
に取付ける。ブロック９１の短手方向の内側側面と板バ
ネ９３との間にセラミック基板８５を押入れ、セラミッ
ク層１５ｂの側面のうち、外部リード８２側の側面に対
向する側面をブロック９１の長手方向の内側側面に当接
させ、板バネ９３の長手方向の押圧力によりセラミック
基板８５を固定する。このようにしてセラミック基板８
５をキャリア９０に取付けた後、実装工程に送り、ブロ
ック９１の内側コーナＰＳを位置合せの基準位置とし
て、半導体素子２３の装着、内部配線１７ａ，１７ｂと
半導体素子２３の端子とのワイヤボンディングなどを行
う。
【０００７】
【発明が解決しようとする課題】しかしながら、キャリ
ア９０のような専用の治具は非常に高価であるため、使
用できる数量が限られている。このため、製造工程にお
いて循環的に用いなければならず、チップ実装が終了し
た段階でセラミック基板８５を取外し、元の工程に戻し
て新たなセラミック基板８５を取付けていた。さらに、
専用の治具を用いるために、セラミック基板８５の取付
け工程においては、熟練した作業員の手作業に依存しな
ければならなかった。このように、従来のセラミックパ
ッケージは、生産効率が悪く、かつ、コストも高かっ
た。この一方、近年、半導体装置は低価格化がより一層
進んでおり、コスト削減の要求が極めて厳しくなってい
る。
ア９０のような専用の治具は非常に高価であるため、使
用できる数量が限られている。このため、製造工程にお
いて循環的に用いなければならず、チップ実装が終了し
た段階でセラミック基板８５を取外し、元の工程に戻し
て新たなセラミック基板８５を取付けていた。さらに、
専用の治具を用いるために、セラミック基板８５の取付
け工程においては、熟練した作業員の手作業に依存しな
ければならなかった。このように、従来のセラミックパ
ッケージは、生産効率が悪く、かつ、コストも高かっ
た。この一方、近年、半導体装置は低価格化がより一層
進んでおり、コスト削減の要求が極めて厳しくなってい
る。
【０００８】本発明は上記事情に鑑みてなされたもので
あり、その目的は、実装精度及び生産性のいずれにおい
ても優れたセラミックパッケージを提供することにあ
る。
あり、その目的は、実装精度及び生産性のいずれにおい
ても優れたセラミックパッケージを提供することにあ
る。
【０００９】
【課題を解決するための手段】本発明は、以下の手段に
より上記課題の解決を図る。
より上記課題の解決を図る。
【００１０】即ち、本発明によれば、半導体素子を搭載
する複数のセラミック基板と、このセラミック基板を主
面に装着するリードフレームとを備え、このリードフレ
ームは、上記セラミック基板の装着位置に対応して設け
られた開口と、上記セラミック基板の外部端子の配列に
対応したピッチで上記開口の周縁から上記開口内に延在
して形成され、主面の先端領域で外部端子に固着され接
続されて上記セラミック基板の外部リードとなるリード
部とを含み、上記セラミック基板は、少なくともこのリ
ード部により上記リードフレームに保持されるセラミッ
クパッケージが提供される。
する複数のセラミック基板と、このセラミック基板を主
面に装着するリードフレームとを備え、このリードフレ
ームは、上記セラミック基板の装着位置に対応して設け
られた開口と、上記セラミック基板の外部端子の配列に
対応したピッチで上記開口の周縁から上記開口内に延在
して形成され、主面の先端領域で外部端子に固着され接
続されて上記セラミック基板の外部リードとなるリード
部とを含み、上記セラミック基板は、少なくともこのリ
ード部により上記リードフレームに保持されるセラミッ
クパッケージが提供される。
【００１１】上記セラミックパッケージによれば、外部
リードとなるリード部を含む上記リードフレームと、少
なくとも上記リード部により上記リードフレームに保持
されるセラミック基板と、を備えるので、専用の治具お
よび熟練工の手作業による取付け工程を要することな
く、そのまま製造工程に供給される。これにより低コス
トでかつスループットの高いセラミックパッケージが提
供される。
リードとなるリード部を含む上記リードフレームと、少
なくとも上記リード部により上記リードフレームに保持
されるセラミック基板と、を備えるので、専用の治具お
よび熟練工の手作業による取付け工程を要することな
く、そのまま製造工程に供給される。これにより低コス
トでかつスループットの高いセラミックパッケージが提
供される。
【００１２】上記セラミックパッケージは、上記セラミ
ック基板の主面に設けられたシールリングをさらに備え
ると好適である。
ック基板の主面に設けられたシールリングをさらに備え
ると好適である。
【００１３】これにより、チップ実装およびその後の製
造工程において、上記シールリングの外側輪郭線を位置
認識の基準とすることができる。この結果、実装精度に
優れたセラミックパッケージが提供される。
造工程において、上記シールリングの外側輪郭線を位置
認識の基準とすることができる。この結果、実装精度に
優れたセラミックパッケージが提供される。
【００１４】上記リードフレームの上記開口の周辺領域
のうち、上記リード部が設けられた領域を除く部分の少
なくとも一部は、主面にて上記セラミック基板を支持す
ることが好ましい。これにより、上記セラミック基板が
上記リードフレームの主面に平行に取付けられる。これ
により実装精度が向上する。
のうち、上記リード部が設けられた領域を除く部分の少
なくとも一部は、主面にて上記セラミック基板を支持す
ることが好ましい。これにより、上記セラミック基板が
上記リードフレームの主面に平行に取付けられる。これ
により実装精度が向上する。
【００１５】また、上記セラミック基板は、上記リード
部との固着部分を除く裏面側に設けられ厚さが上記リー
ドフレームと略同一である第１のセラミック層を有する
積層体を含むと好適である。これにより、上記セラミッ
ク基板が上記リードフレームに平行に取付けられること
に加え、セラミック層で平行性が確保されるので、加熱
処理工程における熱伝導度が向上する。
部との固着部分を除く裏面側に設けられ厚さが上記リー
ドフレームと略同一である第１のセラミック層を有する
積層体を含むと好適である。これにより、上記セラミッ
ク基板が上記リードフレームに平行に取付けられること
に加え、セラミック層で平行性が確保されるので、加熱
処理工程における熱伝導度が向上する。
【００１６】上記セラミックパッケージにおいて、上記
セラミック基板は、上記半導体素子を主面に装着し平面
形状のサイズが上記シールリングよりも大きい第２のセ
ラミック層と、この第２のセラミック層の主面に固着さ
れて枠体をなす第３のセラミック層と、を有する積層体
を含むことが望ましい。
セラミック基板は、上記半導体素子を主面に装着し平面
形状のサイズが上記シールリングよりも大きい第２のセ
ラミック層と、この第２のセラミック層の主面に固着さ
れて枠体をなす第３のセラミック層と、を有する積層体
を含むことが望ましい。
【００１７】上記第２のセラミック層の平面形状のサイ
ズを上記シールリングよりも大きくすることにより、セ
ラミック基板の輪郭形状を位置認識の基準とすることが
できる。これにより、さらに実装精度に優れたセラミッ
クパッケージが提供される。上記積層体の構造におい
て、上記第３のセラミック層は平面形状が上記シールリ
ングよりも小さく、予め上記シールリングの上に載置さ
れ、固着材により上記シールリングの周辺部に固着され
てフィレットが形成された後に、表裏反転されて上記第
２のセラミック層の主面周辺部に固着されて形成される
と、さらに望ましい。このような構造により上記セラミ
ック基板の強度がさらに高まる。
ズを上記シールリングよりも大きくすることにより、セ
ラミック基板の輪郭形状を位置認識の基準とすることが
できる。これにより、さらに実装精度に優れたセラミッ
クパッケージが提供される。上記積層体の構造におい
て、上記第３のセラミック層は平面形状が上記シールリ
ングよりも小さく、予め上記シールリングの上に載置さ
れ、固着材により上記シールリングの周辺部に固着され
てフィレットが形成された後に、表裏反転されて上記第
２のセラミック層の主面周辺部に固着されて形成される
と、さらに望ましい。このような構造により上記セラミ
ック基板の強度がさらに高まる。
【００１８】上記セラミックパッケージは、上記リード
部の基部と上記セラミック基板との間の領域で上記リー
ド部の長手方向と略直交する方向に棒状に設けられ、上
記リードフレームの上記開口周辺部のうち上記リード部
の長手方向と略直交する方向で対向する部分と上記リー
ド部とを接続するタイバーをさらに備えると好適であ
る。これにより、上記リードフレーム上にセラミック基
板をより安定的に取付けることができ、実装精度がさら
に向上する。
部の基部と上記セラミック基板との間の領域で上記リー
ド部の長手方向と略直交する方向に棒状に設けられ、上
記リードフレームの上記開口周辺部のうち上記リード部
の長手方向と略直交する方向で対向する部分と上記リー
ド部とを接続するタイバーをさらに備えると好適であ
る。これにより、上記リードフレーム上にセラミック基
板をより安定的に取付けることができ、実装精度がさら
に向上する。
【００１９】
【発明の実施の形態】以下、本発明の実施の形態のいく
つかについて図面を参照しながら説明する。
つかについて図面を参照しながら説明する。
【００２０】（１）第１の実施形態 図１は、本発明にかかるセラミックパッケージの第１の
実施の形態を示す正面図および側面図である。同図に示
すように、本実施形態の特徴は、外部リードとなるリー
ド部１２を含むリードフレーム１１にセラミック基板１
５を取付け、そのまま最終工程に至るまでの製造工程に
供給する点にある。
実施の形態を示す正面図および側面図である。同図に示
すように、本実施形態の特徴は、外部リードとなるリー
ド部１２を含むリードフレーム１１にセラミック基板１
５を取付け、そのまま最終工程に至るまでの製造工程に
供給する点にある。
【００２１】図１に示すように、本実施形態のセラミッ
クパッケージ１は、リードフレーム１１とセラミック基
板１５とを備えている。
クパッケージ１は、リードフレーム１１とセラミック基
板１５とを備えている。
【００２２】リードフレーム１１は、セラミック基板１
５の配置に応じて所定の間隔で設けられた開口１３と、
この開口１３内に延在するリード部１２とを含む。開口
１３は、本実施形態では平面視においてセラミック基板
１５が収納される形状となるように形成されている。ま
た、リード部１２は、セラミック基板１５の図示しない
外部端子の配置に対応したピッチで開口１３の長手方向
の一辺から開口１３内に延在するようにリードフレーム
１１と一体的に形成されている。リード部１２は、その
先端部の上面（主面）でセラミック基板２３の外部端子
と固着され、これによりセラミック基板１５を支持して
いる。
５の配置に応じて所定の間隔で設けられた開口１３と、
この開口１３内に延在するリード部１２とを含む。開口
１３は、本実施形態では平面視においてセラミック基板
１５が収納される形状となるように形成されている。ま
た、リード部１２は、セラミック基板１５の図示しない
外部端子の配置に対応したピッチで開口１３の長手方向
の一辺から開口１３内に延在するようにリードフレーム
１１と一体的に形成されている。リード部１２は、その
先端部の上面（主面）でセラミック基板２３の外部端子
と固着され、これによりセラミック基板１５を支持して
いる。
【００２３】セラミック基板１５は、上面に半導体素子
２３を装着するセラミック層１５ａと、枠体をなすセラ
ミック層１５ｂと、平面形状のサイズがセラミック層１
５ｂよりも大きいセラミック層１５ｃでなる積層体で形
成され、セラミック層１５ｃの主面にはシールリング１
９が固着されている。
２３を装着するセラミック層１５ａと、枠体をなすセラ
ミック層１５ｂと、平面形状のサイズがセラミック層１
５ｂよりも大きいセラミック層１５ｃでなる積層体で形
成され、セラミック層１５ｃの主面にはシールリング１
９が固着されている。
【００２４】図２は、図１の破線に示すセラミックパッ
ケージ１の端部の拡大図である。セラミック基板１５
は、内部配線１７ａ，１７ｂと、略中央に載置され固着
された半導体素子２３と、を備え、半導体素子２３の端
子と内部配線１７ａ，１７ｂとはＡｕ（金）ワイヤで接
続されている。
ケージ１の端部の拡大図である。セラミック基板１５
は、内部配線１７ａ，１７ｂと、略中央に載置され固着
された半導体素子２３と、を備え、半導体素子２３の端
子と内部配線１７ａ，１７ｂとはＡｕ（金）ワイヤで接
続されている。
【００２５】図３は、図２のＡ−Ａ切断面における略示
断面図である。同図を含み、以下の断面図においてはパ
ッケージの構造の理解を容易にするため、リードフレー
ムの正面図における左側端部を省略している。
断面図である。同図を含み、以下の断面図においてはパ
ッケージの構造の理解を容易にするため、リードフレー
ムの正面図における左側端部を省略している。
【００２６】図３に示すように、リードフレーム１１の
リード部１２は、その先端部がＡｇロウによりセラミッ
ク基板２１の裏面の外部端子（図示せず）に固着され
る。このリード部１２は、最終工程において図１のＺ−
Ｚ線に示すようにその基部で切断されリードフレーム１
１と切離されることにより、セラミック基板１５の外部
リードとなる。
リード部１２は、その先端部がＡｇロウによりセラミッ
ク基板２１の裏面の外部端子（図示せず）に固着され
る。このリード部１２は、最終工程において図１のＺ−
Ｚ線に示すようにその基部で切断されリードフレーム１
１と切離されることにより、セラミック基板１５の外部
リードとなる。
【００２７】本実施形態のセラミックパッケージ１の製
造方法の概略について図面を参照しながら説明する。図
４および図５は、セラミックパッケージ１の製造方法を
説明する略示平面図である。図４（ａ）は、リードフレ
ーム１１の平面図であり、同図（ｂ）は、リードフレー
ム１１にセラミック基板１５を取付けた状態を示し、ま
た、図５は、チップ実装工程とワイヤボンディング工程
を経た状態を示し、（ａ）は平面図、（ｂ）は、（ａ）
において矢視する方向から見た側面図である。
造方法の概略について図面を参照しながら説明する。図
４および図５は、セラミックパッケージ１の製造方法を
説明する略示平面図である。図４（ａ）は、リードフレ
ーム１１の平面図であり、同図（ｂ）は、リードフレー
ム１１にセラミック基板１５を取付けた状態を示し、ま
た、図５は、チップ実装工程とワイヤボンディング工程
を経た状態を示し、（ａ）は平面図、（ｂ）は、（ａ）
において矢視する方向から見た側面図である。
【００２８】まず、図示しない治具にセラミック基板１
５をリードフレーム１１の開口１３の位置に対応した所
定の間隔でセラミック層１５ｃの主面が下面となるよう
に載置しておき、外部端子の部分にＡｇロウを付着し、
リード部１２のピッチを基準として、リード部１２の先
端部（図４（ａ）斜線部参照）の下面に外部端子が当接
するように位置合せした上でリードフレーム１１を載置
し、既知の工程により固着させ、その後表裏を逆転させ
て図４（ｂ）に示す状態とする。これ以降の工程におけ
る位置合せは、シールリング１９の外側の輪郭形状を位
置認識の基準とする。
５をリードフレーム１１の開口１３の位置に対応した所
定の間隔でセラミック層１５ｃの主面が下面となるよう
に載置しておき、外部端子の部分にＡｇロウを付着し、
リード部１２のピッチを基準として、リード部１２の先
端部（図４（ａ）斜線部参照）の下面に外部端子が当接
するように位置合せした上でリードフレーム１１を載置
し、既知の工程により固着させ、その後表裏を逆転させ
て図４（ｂ）に示す状態とする。これ以降の工程におけ
る位置合せは、シールリング１９の外側の輪郭形状を位
置認識の基準とする。
【００２９】即ち、図４（ｂ）に示す状態のまま、チッ
プ実装工程に供給し、マウンタに取付けて半導体素子２
３をセラミック層１５ａの主面中央に載置して固着させ
る。
プ実装工程に供給し、マウンタに取付けて半導体素子２
３をセラミック層１５ａの主面中央に載置して固着させ
る。
【００３０】続いて、このままの状態で、ワイヤボンデ
ィング工程に供給してワイヤボンダに取付け、図５に示
すように、内部配線１７ａ，１７ｂと半導体素子２３の
端子とをＡｕワイヤ２５にて接続する。
ィング工程に供給してワイヤボンダに取付け、図５に示
すように、内部配線１７ａ，１７ｂと半導体素子２３の
端子とをＡｕワイヤ２５にて接続する。
【００３１】その後、図５に示す状態のまま溶接工程に
供給してＨｅ雰囲気中で図示しない蓋をシールリング１
９の主面に取付けてシーム溶接を行い、所定の検査工程
を経由して、最終的に図１の一点鎖線Ｚ−Ｚ線にて切断
し、最終製品として出荷の準備をする。
供給してＨｅ雰囲気中で図示しない蓋をシールリング１
９の主面に取付けてシーム溶接を行い、所定の検査工程
を経由して、最終的に図１の一点鎖線Ｚ−Ｚ線にて切断
し、最終製品として出荷の準備をする。
【００３２】このように、本実施形態によれば、外部リ
ードとなるリード部１２を含むリードフレーム１１にセ
ラミック基板１５を載置するので、特殊な治具および熟
練工による手作業が不要となる。これにより、低コスト
のセラミックパッケージが提供される。また、チップ実
装から検査工程に至るまで、シールリング１９の外側輪
郭形状を位置認識の基準とすることができるので、高い
精度でチップ実装ができる。これにより、実装工程のス
ループットを向上させることができる。また、リードフ
レーム１１についても外部リードの厚さに対応した厚み
で形成でき、さらに、セラミック基板の平面形状に対応
して開口１３を設けるので、リードフレームのコストを
低減できる。これにより、高精度のセラミックパッケー
ジを高スループットでかつ低コストで提供することがで
きる。
ードとなるリード部１２を含むリードフレーム１１にセ
ラミック基板１５を載置するので、特殊な治具および熟
練工による手作業が不要となる。これにより、低コスト
のセラミックパッケージが提供される。また、チップ実
装から検査工程に至るまで、シールリング１９の外側輪
郭形状を位置認識の基準とすることができるので、高い
精度でチップ実装ができる。これにより、実装工程のス
ループットを向上させることができる。また、リードフ
レーム１１についても外部リードの厚さに対応した厚み
で形成でき、さらに、セラミック基板の平面形状に対応
して開口１３を設けるので、リードフレームのコストを
低減できる。これにより、高精度のセラミックパッケー
ジを高スループットでかつ低コストで提供することがで
きる。
【００３３】（２）第２の実施形態 次に、本発明にかかるセラミックパッケージの第２の実
施の形態について図５および図６を参照しながら説明す
る。
施の形態について図５および図６を参照しながら説明す
る。
【００３４】図５（ａ）は、本実施形態のセラミックパ
ッケージ３の正面図であり、同図（ｂ）は、（ａ）にお
いて矢視する方向から見たセラミックパッケージ３の側
面図である。また、図６は、図５（ａ）のＢ−Ｂ切断線
に沿った略示断面図である。
ッケージ３の正面図であり、同図（ｂ）は、（ａ）にお
いて矢視する方向から見たセラミックパッケージ３の側
面図である。また、図６は、図５（ａ）のＢ−Ｂ切断線
に沿った略示断面図である。
【００３５】図５（ａ）に示すように、本実施形態の特
徴は、リードフレーム３１が有する開口３３の形状にあ
る。即ち、開口３３は、平面視においてセラミックパッ
ケージ１５の一部のみを収容するような形状を有するよ
うに形成される。その他の点は、図１に示すセラミック
パッケージ１と略同一である。
徴は、リードフレーム３１が有する開口３３の形状にあ
る。即ち、開口３３は、平面視においてセラミックパッ
ケージ１５の一部のみを収容するような形状を有するよ
うに形成される。その他の点は、図１に示すセラミック
パッケージ１と略同一である。
【００３６】このような構成により、リードフレーム３
１は、図６の断面図に示すように、開口３３の周辺領域
のうちリード部１２の先端部に対向する領域でセラミッ
ク基板１５を支持する。これにより、セラミック基板１
５は、リードフレーム３１の表面と平行になるように載
置されるので、製造設備のワーク上で傾くおそれが解消
される。この結果、実装位置の精度も向上する。
１は、図６の断面図に示すように、開口３３の周辺領域
のうちリード部１２の先端部に対向する領域でセラミッ
ク基板１５を支持する。これにより、セラミック基板１
５は、リードフレーム３１の表面と平行になるように載
置されるので、製造設備のワーク上で傾くおそれが解消
される。この結果、実装位置の精度も向上する。
【００３７】（３）第３の実施形態 次に、本発明にかかるセラミックパッケージの第３の実
施の形態について説明する。本実施形態の特徴は、セラ
ミック基板の構造にある。その他の点は、図１に示すセ
ラミックパッケージ１と略同一であるので、ここでは、
図２のＡ−Ａ切断線に対応する切断線に沿った断面図を
参照しながら説明する。
施の形態について説明する。本実施形態の特徴は、セラ
ミック基板の構造にある。その他の点は、図１に示すセ
ラミックパッケージ１と略同一であるので、ここでは、
図２のＡ−Ａ切断線に対応する切断線に沿った断面図を
参照しながら説明する。
【００３８】図７は、本発明にかかるセラミックパッケ
ージの第３の実施の形態を示す略示断面図である。同図
に示すセラミックパッケージ４が備えるセラミック基板
４６は、図３に示すセラミック基板１５の積層体に加
え、セラミック層１５ａの裏面に形成されたセラミック
層４５（第１のセラミック層）を含む。セラミック層４
５は、セラミック層１５ａの裏面領域のうち、リード部
１２との固着面を除く領域に形成され、その厚さは、リ
ードフレーム１１と略同一となっている。これにより、
セラミック基板４６は、製造工程においてリードフレー
ム１１の表面に対して傾くことなく、常に平行となるよ
うに配置される。また、本実施形態では、図５に示すセ
ラミックパッケージ３と異なり、セラミック基板４６の
平行性を確保する部材として金属でなくセラミック層４
５を用いるので、ワイヤボンディング工程において加熱
ブロックとの間の熱伝導効率も向上する。
ージの第３の実施の形態を示す略示断面図である。同図
に示すセラミックパッケージ４が備えるセラミック基板
４６は、図３に示すセラミック基板１５の積層体に加
え、セラミック層１５ａの裏面に形成されたセラミック
層４５（第１のセラミック層）を含む。セラミック層４
５は、セラミック層１５ａの裏面領域のうち、リード部
１２との固着面を除く領域に形成され、その厚さは、リ
ードフレーム１１と略同一となっている。これにより、
セラミック基板４６は、製造工程においてリードフレー
ム１１の表面に対して傾くことなく、常に平行となるよ
うに配置される。また、本実施形態では、図５に示すセ
ラミックパッケージ３と異なり、セラミック基板４６の
平行性を確保する部材として金属でなくセラミック層４
５を用いるので、ワイヤボンディング工程において加熱
ブロックとの間の熱伝導効率も向上する。
【００３９】（４）第４の実施形態 次に、本発明にかかるセラミックパッケージの第４の実
施の形態について図８および図９を参照しながら説明す
る。
施の形態について図８および図９を参照しながら説明す
る。
【００４０】図８は、本実施形態のセラミックパッケー
ジ５の部分正面図であり、また、図９は、図８のＣ−Ｃ
切断線に沿った略示断面図である。
ジ５の部分正面図であり、また、図９は、図８のＣ−Ｃ
切断線に沿った略示断面図である。
【００４１】両図に示すように、本実施形態のセラミッ
クパッケージ５の特徴は、セラミック基板５５の構造と
リードフレーム３１の開口３３の形状にある。リード部
１２、半導体素子２３、内部配線１７ａ，１７ｂおよび
Ａｕワイヤ２５は、上述した実施形態と同一である。
クパッケージ５の特徴は、セラミック基板５５の構造と
リードフレーム３１の開口３３の形状にある。リード部
１２、半導体素子２３、内部配線１７ａ，１７ｂおよび
Ａｕワイヤ２５は、上述した実施形態と同一である。
【００４２】セラミック基板５５は、半導体素子２３を
搭載するセラミック層５９（第２のセラミック層）と、
セラミック層５９の主面に固着され枠体をなすセラミッ
ク層５７（第３のセラミック層）とを含む積層構造とな
っている。セラミック層５７の主面には、シールリング
１９が取付けられている。
搭載するセラミック層５９（第２のセラミック層）と、
セラミック層５９の主面に固着され枠体をなすセラミッ
ク層５７（第３のセラミック層）とを含む積層構造とな
っている。セラミック層５７の主面には、シールリング
１９が取付けられている。
【００４３】セラミック層５９は、その平面形状のサイ
ズがシールリング１９よりも大きく形成される。これに
より、上述した第１ないし第３の実施形態と異なり、セ
ラミック基板５５の輪郭形状を位置認識の基準とするこ
とができる。この結果、さらに実装精度を向上させるこ
とができる。また、セラミック層５７は、その平面形状
のサイズがシールリング１９よりも小さく形成され、そ
の側面に付着されたＡｇロウ５６により、セラミック層
５９およびシールリング１９と固着される。Ａｇロウ５
６は、シールリング１９との接着面の強度を高めるた
め、シールリング１９の上面にセラミック層５７を予め
載置した上でシールリング１９の上面周辺部に付着され
る。Ａｇロウ５６によりフィレット５６が形成された後
に、シールリング１９およびセラミック層５７が表裏反
転されてセラミック層５９の上面に載置され固着され
る。Ａｇロウ５６の材料としては、気密性および耐熱性
に優れたメニスカスを用いる。このような構造により、
強度の高いセラミック基板５５を備えるセラミックパッ
ケージが提供される。
ズがシールリング１９よりも大きく形成される。これに
より、上述した第１ないし第３の実施形態と異なり、セ
ラミック基板５５の輪郭形状を位置認識の基準とするこ
とができる。この結果、さらに実装精度を向上させるこ
とができる。また、セラミック層５７は、その平面形状
のサイズがシールリング１９よりも小さく形成され、そ
の側面に付着されたＡｇロウ５６により、セラミック層
５９およびシールリング１９と固着される。Ａｇロウ５
６は、シールリング１９との接着面の強度を高めるた
め、シールリング１９の上面にセラミック層５７を予め
載置した上でシールリング１９の上面周辺部に付着され
る。Ａｇロウ５６によりフィレット５６が形成された後
に、シールリング１９およびセラミック層５７が表裏反
転されてセラミック層５９の上面に載置され固着され
る。Ａｇロウ５６の材料としては、気密性および耐熱性
に優れたメニスカスを用いる。このような構造により、
強度の高いセラミック基板５５を備えるセラミックパッ
ケージが提供される。
【００４４】また、リードフレーム３１の開口３３は、
平面視においてリード部１２の領域を除く領域がセラミ
ック層５９により覆われるようなサイズで形成される。
これにより、リードフレーム３１の開口３３の周辺領域
部分のうち、リード部１２が設けられた領域を除く部分
が主面にてセラミック基板５５を支持することになる。
これにより、さらに安定的にリードフレームに取付けら
れた上でその後の実装工程に供給される。
平面視においてリード部１２の領域を除く領域がセラミ
ック層５９により覆われるようなサイズで形成される。
これにより、リードフレーム３１の開口３３の周辺領域
部分のうち、リード部１２が設けられた領域を除く部分
が主面にてセラミック基板５５を支持することになる。
これにより、さらに安定的にリードフレームに取付けら
れた上でその後の実装工程に供給される。
【００４５】（５）第５の実施形態 次に、本発明にかかるセラミックパッケージの第５の実
施の形態について図面を参照しながら説明する。
施の形態について図面を参照しながら説明する。
【００４６】図１０（ａ）は、本実施形態のセラミック
パッケージ２の正面図であり、また、同図（ｂ）は、
（ａ）において矢視する方向から見た側面図である。図
１０（ａ）に示すように、本実施形態の特徴は、リード
部１２に直交してリードフレーム１１の長手方向に開口
１３の周辺領域の相互に対向する領域とリード部１２と
を接続するタイバー２７を備える点にある。その他の点
は、図１に示すセラミックパッケージ１と同一である。
パッケージ２の正面図であり、また、同図（ｂ）は、
（ａ）において矢視する方向から見た側面図である。図
１０（ａ）に示すように、本実施形態の特徴は、リード
部１２に直交してリードフレーム１１の長手方向に開口
１３の周辺領域の相互に対向する領域とリード部１２と
を接続するタイバー２７を備える点にある。その他の点
は、図１に示すセラミックパッケージ１と同一である。
【００４７】このように、タイバー２７により各リード
部１２の略中央部とリードフレーム１１とを再度接続す
ることにより、セラミック基板１５をより安定的に取付
けることができる。なお、このタイバー２７は、接続さ
れる機器との接続の良好性および外観形状を損わないよ
うに最終工程においてセラミック基板の外部リードから
除去される。
部１２の略中央部とリードフレーム１１とを再度接続す
ることにより、セラミック基板１５をより安定的に取付
けることができる。なお、このタイバー２７は、接続さ
れる機器との接続の良好性および外観形状を損わないよ
うに最終工程においてセラミック基板の外部リードから
除去される。
【００４８】
【発明の効果】以上詳述したとおり、本発明は、以下の
効果を奏する。
効果を奏する。
【００４９】即ち、本発明によれば、最終製品において
外部リードとなるリード部を含むリードフレームと、こ
のリード部の先端部にセラミック基板の端子を位置合せ
して固着することにより取付けられたセラミック基板と
を備えるので、専用の治具および熟練工の手作業を要す
ることなく製造できる。これによりスループットに優
れ、かつ、低コストのセラミックパッケージが提供され
る。また、シールリングの外側輪郭形状を位置認識の基
準にできるので、チップ実装やワイヤボンディング等の
製造工程において高い実装精度を有するセラミックパッ
ケージが提供される。
外部リードとなるリード部を含むリードフレームと、こ
のリード部の先端部にセラミック基板の端子を位置合せ
して固着することにより取付けられたセラミック基板と
を備えるので、専用の治具および熟練工の手作業を要す
ることなく製造できる。これによりスループットに優
れ、かつ、低コストのセラミックパッケージが提供され
る。また、シールリングの外側輪郭形状を位置認識の基
準にできるので、チップ実装やワイヤボンディング等の
製造工程において高い実装精度を有するセラミックパッ
ケージが提供される。
【００５０】また、第２のセラミック層の平面形状のサ
イズをシールリングよりも大きくする場合は、セラミッ
ク基板の輪郭形状を位置認識の基準に用いることができ
るので、実装工程における位置精度をさらに高めること
ができる。これにより、実装工程のスループットをさら
に向上させ、かつ、製造コストを低減するセラミックパ
ッケージが提供される。
イズをシールリングよりも大きくする場合は、セラミッ
ク基板の輪郭形状を位置認識の基準に用いることができ
るので、実装工程における位置精度をさらに高めること
ができる。これにより、実装工程のスループットをさら
に向上させ、かつ、製造コストを低減するセラミックパ
ッケージが提供される。
【図１】本発明にかかるセラミックパッケージの第１の
実施の形態を示す正面図および側面図である。
実施の形態を示す正面図および側面図である。
【図２】図１に示すセラミックパッケージの部分拡大図
である。
である。
【図３】図２のＡ−Ａ切断面における略示断面図であ
る。
る。
【図４】図１に示すセラミックパッケージの製造方法を
説明する正面図である。
説明する正面図である。
【図５】本発明にかかるセラミックパッケージの第２の
実施の形態の正面図および側面図である。
実施の形態の正面図および側面図である。
【図６】図５に示すセラミックパッケージのＢ−Ｂ切断
面における略示断面図である。
面における略示断面図である。
【図７】本発明にかかるセラミックパッケージの第３の
実施の形態を示す略示断面図である。
実施の形態を示す略示断面図である。
【図８】本発明にかかるセラミックパッケージの第４の
実施の形態を説明する部分正面図である。
実施の形態を説明する部分正面図である。
【図９】図８のＣ−Ｃ切断面における略示断面図であ
る。
る。
【図１０】本発明にかかるセラミックパッケージの第５
の実施の形態の正面図および側面図である。
の実施の形態の正面図および側面図である。
【図１１】従来の技術によるセラミックパッケージの説
明図である。
明図である。
【図１２】従来の技術における専用治具の一例を示す正
面図である。
面図である。
１〜５ セラミックパッケージ １１，３１ リードフレーム １２ リード部（外部リード） １３，３３ 開口 １５，４５，５５ セラミック基板 １７ａ，１７ｂ 内部配線 １９ シールリング ２１ 銀ロウ固着部 ２３ 半導体素子 ２５ ワイヤ ２７ タイバー ４５ 第１のセラミック層 ５６ Ａｇロウメニスカス ５７ 第３のセラミック層 ５９ 第２のセラミック層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 田 村 英 男 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝マイクロエレクトロニクスセン ター内 (72)発明者 斧 渕 正 剛 神奈川県川崎市川崎区日進町７番地１ 東 芝電子エンジニアリング株式会社内
Claims (6)
- 【請求項１】半導体素子を搭載するセラミック基板と、 複数の前記セラミック基板を主面に装着するリードフレ
ームと、を備え、 前記リードフレームは、 前記セラミック基板の装着位置に対応して設けられた開
口と、前記セラミック基板の外部端子の配列に対応した
ピッチで前記開口の周縁から前記開口内に延在して形成
され、主面の先端領域で外部端子に固着され接続されて
前記セラミック基板の外部リードとなるリード部とを含
み、 前記セラミック基板は、少なくともこのリード部により
前記リードフレーム上に保持されるセラミックパッケー
ジ。 - 【請求項２】前記セラミック基板の主面に設けられたシ
ールリングをさらに備えることを特徴とする請求項１に
記載のセラミックパッケージ。 - 【請求項３】前記リードフレームの前記開口の周辺領域
のうち、前記リード部が設けられた領域を除く部分の少
なくとも一部は、主面にて前記セラミック基板を支持す
ることを特徴とする請求項１または２に記載のセラミッ
クパッケージ。 - 【請求項４】前記セラミック基板は、 前記リード部との固着部分を除く裏面側に設けられ厚さ
が前記リードフレームと略同一である第１のセラミック
層を有する積層体を含むことを特徴とする請求項３に記
載のセラミックパッケージ。 - 【請求項５】前記セラミック基板は、 前記半導体素子を主面に装着し、平面形状のサイズが前
記シールリングよりも大きい第２のセラミック層と、前
記第２のセラミック層の主面に固着されて枠体をなす第
３のセラミック層と、を有する積層体を含むことを特徴
とする請求項２ないし４のいずれかに記載のセラミック
パッケージ。 - 【請求項６】前記リード部の基部と前記セラミック基板
との間の領域で前記リード部の長手方向と略直交する方
向に棒状に設けられ、前記リードフレームの前記開口周
辺部のうち前記リード部の長手方向と略直交する方向で
対向する部分と前記リード部とを接続するタイバーをさ
らに備えたことを特徴とする請求項１ないし５のいずれ
かに記載のセラミックパッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33306799A JP2001156215A (ja) | 1999-11-24 | 1999-11-24 | セラミックパッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33306799A JP2001156215A (ja) | 1999-11-24 | 1999-11-24 | セラミックパッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001156215A true JP2001156215A (ja) | 2001-06-08 |
Family
ID=18261906
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33306799A Abandoned JP2001156215A (ja) | 1999-11-24 | 1999-11-24 | セラミックパッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001156215A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014232747A (ja) * | 2013-05-28 | 2014-12-11 | 日本特殊陶業株式会社 | 配線基板ユニット、その製造方法、およびリード付き配線基板の製造方法 |
| WO2021063267A1 (zh) * | 2019-09-30 | 2021-04-08 | 华为技术有限公司 | 引线框架、封装集成电路板、电源芯片及电路板封装方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0621123A (ja) * | 1992-06-30 | 1994-01-28 | Showa Electric Wire & Cable Co Ltd | モールド成型部品の製造方法 |
| JPH0745774A (ja) * | 1993-07-31 | 1995-02-14 | Nec Corp | 混成集積回路装置 |
| JPH08204051A (ja) * | 1995-01-30 | 1996-08-09 | Shinko Electric Ind Co Ltd | 半導体装置用パッケージと該パッケージの集合体 |
| JPH09293799A (ja) * | 1996-04-26 | 1997-11-11 | Nec Corp | 半導体集積回路パッケージ及びその製造方法 |
-
1999
- 1999-11-24 JP JP33306799A patent/JP2001156215A/ja not_active Abandoned
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0621123A (ja) * | 1992-06-30 | 1994-01-28 | Showa Electric Wire & Cable Co Ltd | モールド成型部品の製造方法 |
| JPH0745774A (ja) * | 1993-07-31 | 1995-02-14 | Nec Corp | 混成集積回路装置 |
| JPH08204051A (ja) * | 1995-01-30 | 1996-08-09 | Shinko Electric Ind Co Ltd | 半導体装置用パッケージと該パッケージの集合体 |
| JPH09293799A (ja) * | 1996-04-26 | 1997-11-11 | Nec Corp | 半導体集積回路パッケージ及びその製造方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014232747A (ja) * | 2013-05-28 | 2014-12-11 | 日本特殊陶業株式会社 | 配線基板ユニット、その製造方法、およびリード付き配線基板の製造方法 |
| US9349674B2 (en) | 2013-05-28 | 2016-05-24 | Ngk Spark Plug Co., Ltd. | Wiring board unit, manufacturing method thereof, and manufacturing method of wiring board with lead |
| WO2021063267A1 (zh) * | 2019-09-30 | 2021-04-08 | 华为技术有限公司 | 引线框架、封装集成电路板、电源芯片及电路板封装方法 |
| US11887918B2 (en) | 2019-09-30 | 2024-01-30 | Huawei Technologies Co., Ltd. | Lead frame, packaged integrated circuit board, power chip, and circuit board packaging method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4974057A (en) | Semiconductor device package with circuit board and resin | |
| JP3205235B2 (ja) | リードフレーム、樹脂封止型半導体装置、その製造方法及び該製造方法で用いる半導体装置製造用金型 | |
| JPWO2007057954A1 (ja) | 半導体装置及びその製造方法 | |
| JP2569400B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPS5821847A (ja) | 電子部品取付用構成体の製造方法 | |
| JP2001156215A (ja) | セラミックパッケージ | |
| JPH10150069A (ja) | 半導体パッケージ及びその製造方法 | |
| JP2000508833A (ja) | 直接リード装着方法を用いてマルチチップモジュールを製造するための方法 | |
| JP2840166B2 (ja) | 半導体装置 | |
| JP3691790B2 (ja) | 半導体装置の製造方法及び該方法によって製造された半導体装置 | |
| JPH07321447A (ja) | 電子部品搭載用基板及びその製造方法、並びに電子部品搭載用基板製造用の金属板材及び接合防止マスク | |
| JPH11340350A (ja) | 電子装置用容器およびその封止方法 | |
| JP2800806B2 (ja) | 半導体装置及びその製造方法 | |
| JP3210503B2 (ja) | マルチチップモジュールおよびその製造方法 | |
| JP2006179740A (ja) | パッケージの封止方法 | |
| JP2000243784A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH08181168A (ja) | 半導体装置 | |
| JPH1074793A (ja) | 半導体装置と、半導体装置の製造方法と、半導体製造装置 | |
| JPH02224362A (ja) | 半導体装置の製造方法 | |
| JP2853695B2 (ja) | チップキャリア及び半導体集積回路装置 | |
| JP2006066629A (ja) | 多数個取り配線基板 | |
| JP2002190552A (ja) | 半導体装置の製造方法 | |
| JPH05506545A (ja) | パワー半導体チップ用の高密度気密パッケージのバッチ式組立 | |
| JPH10199908A (ja) | 半導体装置およびその製造方法 | |
| JPS6155778B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040526 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051118 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051125 |
|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20051221 |