JPH08202905A - 半導体集積回路 - Google Patents

半導体集積回路

Info

Publication number
JPH08202905A
JPH08202905A JP1164395A JP1164395A JPH08202905A JP H08202905 A JPH08202905 A JP H08202905A JP 1164395 A JP1164395 A JP 1164395A JP 1164395 A JP1164395 A JP 1164395A JP H08202905 A JPH08202905 A JP H08202905A
Authority
JP
Japan
Prior art keywords
clock
time
cpu
sleep
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1164395A
Other languages
English (en)
Other versions
JP2885112B2 (ja
Inventor
Manabu Matsumoto
学 松元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
NipponDenso Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NipponDenso Co Ltd filed Critical NipponDenso Co Ltd
Priority to JP1164395A priority Critical patent/JP2885112B2/ja
Priority to US08/592,533 priority patent/US5729722A/en
Publication of JPH08202905A publication Critical patent/JPH08202905A/ja
Application granted granted Critical
Publication of JP2885112B2 publication Critical patent/JP2885112B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/3237Power saving characterised by the action undertaken by disabling clock generation or distribution
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Devices For Checking Fares Or Tickets At Control Points (AREA)

Abstract

(57)【要約】 【目的】 CPUのスリープ時間を振動子を用いない内
蔵発振回路にて正確に計時して、CPUを自動で起動さ
せることのできる半導体集積回路を提供する。 【構成】 有料道路課金システムを構成する車載用応答
機の通信制御部20を、動作クロックを自らが停止する
スリープ機能を有するCPU30を内蔵したLSIにて
構成し、地上局との通信完了後その通信エリアを抜け出
すまでの一定時間は、CPU30をスリープ状態に保持
させる。スリープ時間の計時は、LSIに内蔵された発
振回路40からの発振信号を分周カウンタ42がダウン
カウントすることにより行なうが、CR発振回路40の
発振周期は、温度等の動作環境に応じて変化するため、
CPU30は、スリープ状態に入る直前に自己の動作ク
ロックとなる水晶振動子24からの基準クロックに基づ
き、第2クロックの周期誤差を求め、スリープ時間計時
用のカウント値を補正する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、所定の処理動作完了後
に動作用のクロックを自ら停止してスリープ状態に入
る、所謂スリープ機能を有するCPUを内蔵した半導体
集積回路に関する。
【0002】
【従来の技術】従来より、有料自動車道路等の料金所を
車両が通過する際に、車両に搭載された車載機との間で
無線通信を行なうことで料金収受を自動で行なえるよう
にした課金システムが知られている。
【0003】この種の装置では、例えば特開平4−31
5282号公報に開示されているように、料金所に設け
られた地上局から、その通信可能領域に進入してきた車
両に対して問い合わせ番号を送信することにより、料金
所を通過する車両毎に問い合わせ番号を割り当て、しか
も、この問い合わせ番号を受信した車載機との間の料金
収受のための通信が完了するまでは、後続の車両への問
い合わせ番号の割り当てを控えるように構成する、とい
うように、複数車両との通信シーケンスを設定して、車
両1台毎に確実に料金収受を行なえるようにしている。
【0004】
【発明が解決しようとする課題】しかし、このような従
来の課金システムでは、車両が料金所付近の渋滞等によ
ってほとんど進行しないような場合に、車載機が地上局
からの信号を複数回受けて、複数回の料金収受を行なう
ことがあり、通信可能領域内の車両に対して規定以上の
料金を課金してしまう虞がある。
【0005】そこで、本発明者らは、こうした重複課金
を防止する方法として、料金収受を完了した後、車載機
側で、車両が地上局との通信可能領域を脱出するのに要
する所定時間の間は、料金収受動作を行なわないよう
に、車載機において料金収受のために使用されるCPU
の動作を停止させることを考えた。そして、このように
CPUの動作を停止させるには、CPU自らが動作クロ
ックを停止させるCPUのスリープ機能を用いることに
より簡単に実現できる。
【0006】ところで、このようにCPUがスリープ状
態に入った場合、一定時間経過後は、地上局からの信号
を受けて料金収受のための通信を実行できるように、C
PUを起動する必要があり、このためには、スリープ状
態の継続時間を監視するタイマ回路が必要になる。
【0007】そして、このタイマ回路には、CPUの動
作クロックの生成にも用いられる水晶,セラミックス等
からなる発振周波数の安定した振動子を利用し、この振
動子からの発振信号(クロック)をカウントすることに
より、スリープ状態の継続時間を計時するように構成す
ることも考えられるが、このような振動子を用いるタイ
マ回路は、CPUと同じチップ内に組込むことができ
ず、装置の大型化につながり、また水晶,セラミックス
等からなる振動子を用いることにより、コストが高くな
るといった問題がある。
【0008】そこで、本発明者らは、こうしたタイマ回
路には、容量素子,抵抗素子,半導体素子等からなる発
振回路(CR発振回路等)を使用し、タイマ回路全てを
CPUと同じチップ内に組込むことができるようにする
ことにより、上述した、水晶,セラミックス等からなる
コスト高となる振動子を用いることなく、スリープ時間
の計時を行なうことを考えた。
【0009】しかし、このような発振回路を用いたタイ
マ回路では、発振回路が、温度等の動作環境の影響を受
け易いと共に、発振回路を構成する素子の容量値及び抵
抗値等のばらつきから、個体間のばらつきも発生し、そ
の発振信号(クロック)が不安定になることから、CP
Uのスリープ時間も不安定となり、上記のような課金シ
ステムにおいて重複課金を完全に防止することができな
いといった問題がある。
【0010】本発明は、こうした問題に鑑みなされたも
ので、CPUと同じチップ内に組込んだ発振回路を用い
てCPUがスリープ状態にあるときの継続時間を正確に
計時して、所定のスリープ時間が経過した時点でCPU
を確実に再起動できるようにした半導体集積回路を提供
することを目的としている。
【0011】
【課題を解決するための手段】かかる目的を達成するた
めになされた請求項1に記載の発明は、外部接続された
振動子からの基準クロックに基づき予め設定された制御
プログラムに応じた処理動作を実行すると共に、該処理
動作実行中に所定条件が成立すると上記基準クロックの
入力を自ら遮断してスリープ状態に入り、更にスリープ
状態にあるとき起動信号を受けると上記基準クロックに
基づく上記処理動作を再開する、スリープ機能を有する
CPUと、該CPUがスリープ状態にあるとき、その継
続時間を計時して、該計時時間が所定のスリープ時間に
達すると、上記起動信号を発生して上記CPUの処理動
作を再開させるタイマ回路と、を内蔵した半導体集積回
路であって、上記タイマ回路を、少なくとも容量素子,
抵抗素子,半導体素子等からなり、外部接続された振動
子を用いることなく第2クロックを生成する発振回路
と、該発振回路にて生成された第2クロックをカウント
し、該カウント値が所定値に達したときに、上記スリー
プ時間の経過を判定して、上記起動信号を発生するスリ
ープ時間判定手段と、から構成すると共に、更に、少な
くとも上記CPUがスリープ状態に入る前に、上記振動
子からの基準クロック又は外部から所定時間間隔で入力
される基準信号に基づき、上記第2クロックの予め設定
された基準周期に対する誤差を求めて、上記スリープ時
間が所定の一定時間となるように、上記スリープ時間判
定手段がスリープ時間の判定に用いるカウント値を補正
するスリープ時間校正手段、を備えたことを特徴とす
る。
【0012】また、請求項2に記載の発明は、請求項1
に記載の半導体集積回路において、上記スリープ時間校
正手段は、上記振動子からの基準クロックをカウント
し、該カウント値が所定値に達したときに、所定の基準
時間が経過したと判定して、タイミング信号を発生する
基準時間判定手段と、該基準時間判定手段及び上記スリ
ープ時間判定手段による経過時間のカウント値として、
予め設定された校正用の所定値を夫々設定した後、該各
判定手段を同時に動作させ、その後各判定手段から出力
されるタイミング信号及び起動信号の個数に基づき、上
記第2クロックの基準周期に対する誤差を演算する第1
の演算手段と、該第1の演算手段にて演算された上記第
2クロックの誤差に基づき、上記スリープ時間判定手段
がスリープ時間の判定に用いるカウント値を補正する第
1の補正手段と、を備えたことを特徴とする。
【0013】次に、請求項3に記載の発明は、請求項2
に記載の半導体集積回路において、上記第1の演算手段
及び第1の補正手段は、上記CPUの処理動作により実
現され、上記CPUは、該演算手段及び補正手段として
の演算処理動作を、上記スリープ状態に入る所定条件成
立後に実行して、該演算処理動作終了後に、上記タイマ
回路によるスリープ時間の経過判定動作を起動して、ス
リープ状態に入ることを特徴とする。
【0014】また、請求項4に記載の発明は、請求項1
に記載の半導体集積回路において、上記スリープ時間校
正手段は、外部から所定時間間隔で入力される最初の基
準信号を受けて、上記スリープ時間判定手段による上記
第2クロックのカウント動作を開始させ、その後、外部
から入力される基準信号を受けると、上記スリープ時間
判定手段による上記第2クロックのカウント値と予め設
定された上記基準信号の時間間隔とから、上記第2クロ
ックの基準周期に対する誤差を演算する第2の演算手段
と、該第2の演算手段にて演算された第2クロックの誤
差に基づき、上記スリープ時間判定手段がスリープ時間
の経過の判定に用いるカウント値を補正する第2の補正
手段と、を備えたことを特徴とする。
【0015】一方、請求項5に記載の発明は、請求項1
〜請求項4のいずれか記載の半導体集積回路において、
当該半導体集積回路は、アンテナを介して地上局との間
で無線通信を行なう通信回路、及び、アンテナにより地
上局からの所定の送信電波を受信できたときに当該装置
が地上局との通信が可能な領域に入ったと判定して、通
信開始信号を出力する通信開始判定回路、と共に移動体
通信装置を構成する、通信制御用の回路であり、上記C
PUは、上記通信開始判定回路から通信開始信号が出力
されると、上記通信回路を介して地上局との間でデータ
の送受信を行なう所定の通信処理を実行し、該通信処理
完了後に、上記スリープ状態に入る条件が成立したと判
断することを特徴とする。
【0016】
【作用及び発明の効果】請求項1に記載の半導体集積回
路においては、CPUがスリープ状態にあるときにその
継続時間を計時して、その計時時間が所定のスリープ時
間に達したときにCPUを再起動させるタイマ回路を、
水晶,セラミックス等の振動子を用いることなく第2ク
ロックを生成可能な、容量素子,抵抗素子,半導体素子
等からなる発振回路と、この発振回路からの第2クロッ
クをカウントすることにより、スリープ時間の経過を判
定してCPUを再起動させるスリープ時間判定手段とか
ら構成することにより、CPU起動用のタイマ回路全て
を、CPUと同じチップ内に組込むようにされている。
【0017】また、このようにタイマ回路を構成した場
合、発振回路の発振周波数が、温度等の使用条件や、発
振回路を構成する素子の容量値及び抵抗値等のばらつき
から生じる、個体間の特性のばらつき等によって変化す
るが、本発明では、半導体集積回路内に、スリープ時間
校正手段を設け、このスリープ時間校正手段によって、
CPUがスリープ状態に入る前(つまりCPUの処理動
作実行中)に、振動子からの基準クロック又は外部から
所定時間間隔で入力される基準信号に基づき、内蔵した
発振回路が発生する第2クロックの基準周期に対する誤
差を求めて、スリープ時間が所定の一定時間となるよう
に、スリープ時間判定手段がスリープ時間の判定に用い
るカウント値を補正するようにしている。
【0018】この結果、本発明によれば、スリープ機能
を有するCPUのスリープ時間を、CPUと同じチップ
内に組込んだタイマ回路によって常に正確に監視し、ス
リープ時間経過後は、CPUを速やかに起動させること
ができる。このため、スリープ時間を正確に監視のため
のタイマ回路をCPUとは別の電子部品として別途設け
る必要がなく、スリープ機能及びスリープ状態からの自
動復帰を行なう所謂ウェイクアップ機能を有するCPU
を一つのチップ部品として構成することができ、低コス
トなタイマ回路を提供することができる。
【0019】次に、請求項2に記載の半導体集積回路で
は、スリープ時間校正手段が、CPUのスリープ時間を
校正(つまりスリープ時間判定手段がスリープ時間の判
定に用いるカウント値を補正)するに当たって、まず第
1の演算手段が、基準時間判定手段及びスリープ時間判
定手段による経過時間のカウント値として予め設定され
た校正用の所定値を夫々設定し、これら各判定手段を同
時に動作させる。
【0020】基準時間判定手段は、振動子からの基準ク
ロックをカウントして、そのカウント値が所定値に達し
たときに、所定の基準時間が経過したと判定してタイミ
ング信号を発生するものであるため、第1の演算手段に
より経過時間のカウント値が設定され起動されると、そ
の設定されたカウント値と基準クロックの周期とにより
決定される所定時間毎にタイミング信号を発生すること
になる。
【0021】また、スリープ時間判定手段は、発振回路
にて生成された第2クロックをカウントし、そのカウン
ト値が所定値に達したときに、スリープ時間の経過を判
定して起動信号を発生するものであるが、上記のように
第1の演算手段により経過時間のカウント値を設定して
起動すれば、その設定されたカウント値と第2クロック
の周期とにより決定される所定時間毎に起動信号を発生
することになる。
【0022】従って、これら各判定手段を起動させた後
に、各判定手段から出力されるタイミング信号及び起動
信号の個数を計測するようにすれば、各信号の個数と、
基準クロックの周期と第2クロックの周期(基準周期)
と、各判定手段の起動時に設定した各クロックのカウン
ト値とから、第2クロックの基準周期に対する誤差(第
2クロックの発振周波数)を求めることができる。
【0023】そこで、本発明では、第1の演算手段にお
いて、これら各判定手段の起動後に、各判定手段から出
力されるタイミング信号及び起動信号の個数に基づき、
第2クロックの基準周期に対する誤差を求め、更に第1
の補正手段により、この演算した第2クロックの誤差に
基づき、スリープ時間判定手段がスリープ時間の判定に
用いるカウント値を補正するようにしている。
【0024】このため、本発明によれば、発振周波数の
安定した振動子からの基準クロックに基づき、スリープ
時間判定手段が計時するスリープ時間を正確に校正する
ことができる。次に、請求項3に記載の半導体集積回路
においては、CPUが実行する処理動作によって上記第
1の演算手段及び第1の補正手段としての機能を実現す
るようにされており、しかもCPUは、これら各手段を
実現する演算処理動作を、スリープ状態に入る所定条件
成立後に実行して、この演算処理動作終了後に、タイマ
回路によるスリープ時間の経過判定動作を起動して、ス
リープ状態に入るようにされている。
【0025】このため本発明では、スリープ時間の校正
のための回路を簡素化することができると共に、CPU
がスリープ状態に入る直前にスリープ時間の校正を行な
うため、スリープ時間の計時誤差を最小限に抑えること
ができる。つまり、振動子が発生する基準クロックに基
づき第2クロックの周期誤差を求めてスリープ時間を校
正するスリープ時間校正手段としては、例えば、基準ク
ロックを分周回路を用いて分周することにより、基準ク
ロックを分周値倍した所定時間が経過する度にパルス信
号を発生するパルス発生回路と、このパルス発生回路か
ら2個のパルス信号が出力される間に発振回路から出力
される第2クロックの数をカウントするカウンタと、こ
のカウンタによるカウント値を分周回路の分周値にて除
算することにより第2クロックの基準クロックに対する
周期誤差を求める除算回路と、この除算回路による除算
結果を、スリープ時間判定手段におけるスリープ時間の
経過判定用のカウント値に乗じる乗算回路と、により専
用のロジック回路として構成することもできる。
【0026】しかし、このようなロジック回路を、CP
Uとは別に半導体集積回路に組込むには、回路構成が複
雑になると共に、集積回路の大型化を招き、更には、基
準クロックを発生する振動子が変更されたり、異なる発
振周波数の振動子が接続される半導体集積回路間では、
分周回路の分周値等、ロジック回路の回路定数を変更し
なければならない。
【0027】これに対して、本発明では、第2クロック
の周期誤差を演算してスリープ時間の校正を行なう演算
手段及び補正手段を、CPUの処理動作により実現する
ようにしているため、その演算及び校正のための回路が
不要になり、集積回路内の回路構成を簡素化することが
でき、また、振動子の発振周波数が変更されたり、異な
る発振周波数の振動子が接続される半導体集積回路間で
も、振動子の発振周波数に応じてCPUのスリープ時間
校正用の演算プログラムを変更するだけで簡単に対応で
きるようになるのである。
【0028】また、スリープ時間の校正は、CPUがス
リープ状態に入る前(つまりCPUの動作中)に行なう
ようにすれば、スリープ時間の計時誤差を抑えることが
できるが、例えば、半導体集積回路が、携帯用機器や自
動車用機器等に組込まれ、その使用環境(特に温度や電
源電圧等)が大きく変化するような場合には、単にCP
Uがスリープ状態に入る前にスリープ時間の校正を行な
うだけでは、その後の環境変化等によって、スリープ時
間校正時の第2クロックの周期とCPUが実際にスリー
プ状態に入った後の第2クロックの周期とが異なり、ス
リープ時間の校正に伴うスリープ時間計時誤差の抑制効
果が低減することも考えられる。
【0029】そこで本発明では、第1演算手段及び第2
補正手段としての機能をCPUの処理動作にて実現さ
せ、且つその処理動作を、スリープ状態に入る条件成立
後に実行させることにより、スリープ時間の校正をCP
Uがスリープ状態に入る直前に行ない、校正時とCPU
がスリープ状態に入った後とで、第2クロックの周期が
大きく変化するのを防止しているのである。従って、ス
リープ時間の校正に伴う計時誤差の抑制効果を最大限に
発揮でき、タイマ回路によるスリープ時間の計時精度を
向上できる。
【0030】なお、このようにCPUの処理動作によっ
て第1の演算手段及び第1の補正手段としての機能を実
現する場合、CPUの処理の負担は増大するので、CP
Uの負荷が多大なシステム(CPUの演算処理が多い場
合)では、上記のようにスリープ時間校正手段全てを、
ロジック回路により構成して半導体集積回路内に別途ハ
ードウェアで組込むようにしてもよい。
【0031】また次に、請求項4に記載の半導体集積回
路では、スリープ時間校正手段において、まず、第2の
演算手段が、外部から所定時間間隔で入力される最初の
基準信号を受けて、スリープ時間判定手段による第2ク
ロックのカウント動作を開始させ、その後後続の基準信
号を受けると、スリープ時間判定手段による第2クロッ
クのカウント値と基準信号の時間間隔とから、第2クロ
ックの基準周期に対する誤差を演算する。そして、第2
の補正手段が、この演算された第2クロックの誤差に基
づき、スリープ時間判定手段がスリープ時間の経過の判
定に用いるカウント値を補正する。
【0032】すなわち、本発明では、請求項2或は請求
項3に記載の半導体集積回路のように、振動子からの基
準クロックをカウントする基準時間判定手段を設けて、
そのカウント結果(換言すれば基準クロックの周期)に
基づき、第2クロックの誤差を求めるのではなく、外部
から所定時間間隔で入力される基準信号の入力周期に基
づき、第2クロックの誤差を求めるようにされており、
その演算した誤差に基づきスリープ時間の校正を行な
う。
【0033】従って、本発明によれば、請求項2,請求
項3に記載の半導体集積回路に比べて、その回路構成を
簡素化することができ、特に請求項3に記載の半導体集
積回路のように、第2の演算手段及び第2の補正手段と
しての機能をCPUの処理動作により実現するようにす
れば、半導体集積回路を、スリープ時間の校正のための
特別なハード構成を追加することなく構成できる。
【0034】一方、請求項5に記載の半導体集積回路
は、アンテナを介して地上局との間で無線通信を行なう
通信回路、及び、アンテナにより地上局からの所定の送
信電波を受信できたときに当該装置が地上局との通信が
可能な領域に入ったと判定して、通信開始信号を出力す
る通信開始判定回路と共に移動体通信装置を構成する、
通信制御用の回路として使用される。そして、当該半導
体集積回路内のCPUは、通信開始判定回路からの通信
開始信号を受けると、通信回路を介して地上局との間で
データの送受信を行なうための所定の通信処理を実行
し、その通信処理完了後に、スリープ状態に入る条件が
成立したと判断して、そのまま、或はスリープ時間校正
のための処理を実行(請求項3)した後、タイマ回路を
起動して、スリープ状態に入る。
【0035】従って、本発明の半導体集積回路によれ
ば、移動体通信装置において、地上局との間の所定の通
信処理が完了した後は、予め設定されたスリープ時間の
間、CPUがスリープ状態に入り、しかもそのスリープ
時間は常に一定時間となる。このため、本発明の半導体
集積回路によれば、移動体が地上局との通信可能領域に
入って、所定の通信処理を完了した後、移動体がその通
信可能領域から脱出するのに要する最大所要時間をスリ
ープ時間として設定しておけば、移動体が同一の地上局
との間で何回もデータの送受信を行なってしまうのを防
止でき、特に、上述の課金システムの車載機に適用すれ
ば、料金収受のための処理動作を同一の地上局との間で
複数回行ない、重複課金がなされる、といった問題を解
決できる。
【0036】
【実施例】以下に、本発明の実施例として、有料道路の
出入口に設けられた地上局と、自動車に搭載された応答
機とにより構成され、有料道路を走行した自動車に対し
て通行料金を課金するための有料道路課金システムの応
答機に本発明を適用した場合について説明する。
【0037】図2(a)に示す如く、本実施例の有料道
路課金システムにおいて、地上局は、有料道路の出・入
口に形成された多数の車路L1,L2,…,Lnの各々
に設けられ、各車路L1〜Lnを通信エリアとして、対
応する車路L1〜Lnを通過する自動車に搭載された応
答機との間で料金収受用の所定のデータ通信を行なうた
めの複数のアンテナ2-1,2-2,…,2-nと、各アンテ
ナ2-1〜2-nを介して応答機との間でデータ通信を行な
う複数のデータ送・受信部4-1,4-2,…,4-nと、こ
れら各データ送・受信部4-1〜4-nから応答機起動のた
めのパイロット信号を送信させると共に、このパイロッ
ト信号の送信により応答機からの応答信号が受信される
と、課金のための所定のデータ通信を実行させる通信制
御部6とから構成され、更に、この通信制御部6には、
応答機との通信により得られたデータに基づき、請求書
の発行等を行なうための課金装置(ホストコンピュー
タ)8が接続されている。
【0038】一方、自動車に搭載される応答機は、図2
(b)に示す如く、通信用のアンテナ12と、アンテナ
12を介して地上局との間でデータ通信を行なうデータ
送・受信部(前述の通信回路に相当する)14と、アン
テナ12にて地上局側から送信されてくる起動用のパイ
ロット信号が受信され、しかもその信号レベルが所定レ
ベル以上であるとき、当該応答機(つまり自動車)が地
上局側の何れかのデータ送・受信部4-1〜4-nの通信エ
リアに入ったと判定して、データ通信の開始を指示する
起動信号を発生する起動判別部(前述の通信開始判定回
路に相当する)16と、起動判別部16からの起動信号
を受けると、データ送・受信部14から、パイロット信
号を送信してきた地上局側のデータ送・受信部4に対し
て応答信号を送信させ、その後、データ送・受信部14
を介して地上局側のデータ送・受信部4との間で料金収
受のためのデータを送受信させる通信制御部20と、車
載バッテリ又は電池を電源として一定の電源電圧VCCを
生成し、上記各部に電源供給を行なう電源部18と、か
ら構成されている。
【0039】通信制御部20は、本発明の半導体集積回
路に相当するものであり、1チップのLSIにより構成
されている。この通信制御部20は、図1に示す如く、
CPU30,ROM32,RAM34を中心とする所謂
1チップマイクロコンピュータであり、CPU30の動
作クロック生成用の基準クロックを発生する、水晶振動
子24を内蔵した外部発振器22が外付けされる。
【0040】また、この通信制御部20には、データ送
・受信部14との間で通信用データのやり取りを行なう
ための通信インタフェースや、起動判別部16からの起
動信号を入力するための入力ポート等、外部装置との間
で信号の入出力を行なうための入出力部(I/O)36
が組込まれ、更に、基準クロックとは別に計時用の第2
クロックを発生する発振回路40,発振回路40から出
力される第2クロックをダウンカウントする第2クロッ
ク分周用の分周カウンタ42,この分周カウンタ42に
よるカウント値がゼロに達したことを検出して、CPU
30に対して割込信号を発生するゼロ比較器44,外部
発振器22から入力される基準クロックをダウンカウン
トする基準クロック分周用の分周カウンタ46,及び,
この分周カウンタ46によるカウント値がゼロに達した
ことを検出して、CPUに対して割込信号を発生するゼ
ロ比較器48が組込まれている。
【0041】CPU30は、入出力部(I/O)36を
介して起動判別部16からの起動信号を受けると、RO
M32に予め記憶された制御プログラムに従い、入出力
部36及びデータ送・受信部14を介してパイロット信
号を送信してきた地上局側のデータ送・受信部4との間
でデータ通信を行なう、料金収受のための通信処理を実
行し、更に一連の通信処理が完了すると、この通信処理
を完了した地上局との間で再度データ通信を行なうこと
のないよう、外部発振器22からの基準クロックの入力
を遮断して、自らの動作クロックを停止させ、スリープ
状態に入る。
【0042】上記発振回路40,分周カウンタ42,ゼ
ロ比較器44は、CPU30がスリープ状態に入った後
の経過時間を計時して、その計時時間が分周カウンタ4
2に設定されたカウント値にて決定される所定のスリー
プ時間に達したときに、ゼロ比較器44から割込信号を
発生して、CPU30による基準クロックの入力(換言
すればCPU30の処理動作)を再開させる、前述のタ
イマ回路を構成しており、分周カウンタ42が第2クロ
ックのダウンカウントを開始する初期値及びそのダウン
カウントの開始は、CPU30により制御される。
【0043】なお、基準クロックをダウンカウントする
分周カウンタ46のカウント値及びダウンカウントの開
始も、CPU30により制御される。また、発振回路4
0は、3個の反転素子(インバータ)NT1,NT2,
NT3を縦続接続し、その初段のインバータNT1の入
力端と終段のインバータNT3の出力端とを、2個の抵
抗器R1,R2の直列回路により接続し、更にこの抵抗
器R1,R2の接続点と終段のインバータNT3の入力
端とをコンデンサCにて接続して、終段のインバータN
T3の出力を第2クロックとして分周カウンタ42に出
力するように構成されている。
【0044】つまり、この発振回路40は、インバータ
を用いたCR発振回路(インバータ発振回路とも呼ばれ
る)周知の発振回路であり、例えば、初段のインバータ
NT1の出力がLow レベルであれば、次段のインバータ
NT2の出力がHighレベル、終段のインバータNT3の
出力がLow レベルとなり、更にこの終段のインバータN
T3からの出力信号(Low レベル)が、抵抗器R1,R
2の抵抗値とコンデンサCの容量とで決定される時定数
にて遅延されて、初段のインバータNT1に入力され、
今度は、初段のインバータNT1の出力がHighレベル、
次段のインバータNT2の出力がLow レベル、終段のイ
ンバータNT3の出力がHighレベルに順次反転し、この
Highレベルの信号が、抵抗器R1,R2及びコンデンサ
Cにより遅延されて、初段のインバータNT1に入力さ
れる、というように、インバータNT1〜NT3と抵抗
器R1及びR2とで形成されるループ内の各部のレベル
が、インバータNT1〜NT3の反転動作時間と抵抗器
R1,R2及びコンデンサCによる遅延時間とにより決
定される所定周期で繰返し反転することから、その反転
信号の一つである終段のインバータNT3からの出力
を、第2クロックとして分周カウンタ42に出力するよ
うにしているのである。
【0045】上記のように構成された本実施例の通信制
御部20においては、起動判別部16からの起動信号が
入力されると、CPU30が料金収受のための通信処理
を実行して、一連の通信処理が完了すると、自らの動作
クロックを停止してスリープ状態に入り、更にCPU3
0がスリープ状態に入ると、発振回路40,分周カウン
タ42,及びゼロ比較器44からなるタイマ回路がその
経過時間を計時して、所定のスリープ時間が経過する
と、CPU30に割込信号を出力して、CPU30を再
び動作させるのであるが、このスリープ時間の計時に用
いられる発振回路40は、上記のようにインバータを用
いたCR発振回路により構成されているため、水晶やセ
ラミックス等からなる振動子を用いた発振器のように、
通信制御部20に対して別途外付けする必要がなく、C
PU30等と共に通信制御部(LSI)20内に組込む
ことができる。
【0046】しかしながら、発振回路40の発振周波数
(換言すれば第2クロックの周期)の精度は、発振回路
40を構成する各素子の特性(特に温度特性)により決
定され、周囲温度や電源電圧等の動作条件によって大き
く変化することから、自動車のように動作条件が変化し
易い条件下では、スリープ時間が大きくばらつき、通信
処理完了後にCPU30がスリープ状態に入ったにもか
かわらず、スリープ時間の計時誤差によって、CPU3
0の再起動後に既に料金収受のための通信を完了した地
上局との間で再度通信処理を実行してしまう虞がある。
【0047】そこで、本実施例では、CPU30が、料
金収受のための通信処理を完了した後、スリープ状態に
入る前に、図3に示すCR発振周波数校正処理を実行し
て、スリープ時間を正確に設定できるようにされてい
る。以下、このCR発振周波数校正処理について説明す
る。
【0048】図3に示す如く、CR発振周波数校正処理
では、まずS110(S:ステップを表わす)にて、以
降の処理でゼロ比較器44,48からの割込回数を計測
するためにRAM34の所定領域に設定されたCR発振
用及び基準発振用の割込カウンタの値C1,C2に初期
値「0」を設定すると共に、上記各分周カウンタ42,
46のカウント値CT1 ,CT2 に、初期値(本実施例
では、各カウンタの最大カウント値MAXの2分の1の
値「MAX/2」)を設定し、続くS120にて、各分
周カウンタ42,46のカウント動作を開始させる。こ
の結果、上記各分周カウンタ42,46のカウント値C
T1 ,CT2 は、第2クロック或は基準クロックの入力
数が上記初期値「MAX/2」に達したときにゼロとな
り、その時点で各ゼロ比較器44,48から割込信号が
出力されることになる。
【0049】次にS130では、ゼロ比較器44から割
込信号が入力されたか否かを判断し、ゼロ比較器44か
ら割込信号が入力されていなければ、そのままS150
に移行し、ゼロ比較器44から割込信号が入力された場
合には、S140にて、その割込信号に対応したCR発
振用の割込カウンタの値C1をインクリメントして、分
周カウンタ42に上記初期値「MAX/2」を再設定し
た後、S150に移行する。
【0050】またS150では、ゼロ比較器48から割
込信号が入力されたか否かを判断し、ゼロ比較器48か
ら割込信号が入力されていなければ、そのままS170
に移行し、ゼロ比較器48から割込信号が入力された場
合には、S160にて、その割込信号に対応した基準発
振用の割込カウンタの値C2をインクリメントして、分
周カウンタ46に上記初期値「MAX/2」を再設定し
た後、S170に移行する。
【0051】そして、S170では、S140又はS1
50にてインクリメントされる割込カウンタの値C1,
C2のいずれかが予め設定された所定値に達したか否か
を判断し、割込カウンタC1,C2がオーバフローして
いなければ、再度S130に移行して、上記S130〜
S160の処理を実行し、割込カウンタC1又はC2が
所定値に達していれば、S180に移行する。なお、こ
の所定値は大きいほど誤差を正確に算出できる。
【0052】つまり、上記S130〜S170では、各
分周カウンタ42,46に初期値「MAX/2」を設定
することにより、ゼロ比較器44,48から、その初期
値「MAX/2」と第2クロックの周期Ta 或は基準ク
ロックの周期To とで決定される所定時間TA(=Ta
・MAX/2),TO(=To ・MAX/2)毎に割込
信号を発生させ、その発生個数を、対応する割込カウン
タを用いて、そのカウント値C1,C2のいずれかが所
定値に達するまでカウントする。
【0053】次にS180では、上記のように各ゼロ比
較器44,48からの割込信号の発生回数をカウントし
た各割込カウンタの値C1,C2と、上記各割込信号の
発生周期TA,TOとから、次式(1) を用いて、第2ク
ロックの周期Ta の設定値に対する誤差を補正値Ke と
して演算する。
【0054】 Ke =TA・C1/(TO・C2) …(1) つまり、基準クロックの周期To と、分周カウンタ46
に設定したカウント値「MAX/2」と、基準発振用の
割込カウンタの値C2とから、各分周カウンタ42,4
6がカウント動作を開始してから、いずれかの割込カウ
ンタがオーバフローするまでの間の正確な経過時間(T
O・C2)を求め、その値を用いて、第2クロックの周
期Ta と、分周カウンタ42に設定したカウント値「M
AX/2」と、CR発振用の割込カウンタの値C1とで
求まる経過時間(TA・C1)を除算することにより、
第2クロックの周期Ta の設定値に対するずれ(割合)
を求めるのである。
【0055】そして、続くS190では、上記算出した
第2クロックの周期誤差を表わす補正値Ke を用いて、
スリープ時間計時のために予め設定されている分周カウ
ンタ42のカウント値CT1Xを除算(CT1X/Ke )す
ることにより、該カウント値CT1Xを補正し、その補正
後の値CT1X′を、分周カウンタ42に設定し、当該処
理を終了する。
【0056】以上説明したように、本実施例の有料道路
課金システムでは、車両に搭載される応答機の通信制御
部20を、スリープ機能を有するCPU30を内蔵した
LSIにて構成し、またそのスリープ時間を、LSI内
に形成した発振回路40からの発振信号(第2クロッ
ク)を用いて計時することにより、CPU30がスリー
プ状態にあるときの通信制御部20の消費電力を抑制
し、更に、CPU30がスリープ状態に入る直前に、C
PU30の処理動作(CR発振周波数構成処理)によ
り、発振回路40の発振周期の設定値に対する誤差Ke
を求めて、スリープ時間を計時する分周カウンタ42の
カウント値CT1Xを補正するようにされている。
【0057】従って、本実施例によれば、応答機が地上
局との通信を完了した後、次に地上局との通信が可能に
なるまでのCPU30のスリープ時間の計時を、基準ク
ロックを用いた場合と同程度の精度で、極めて正確に行
なうことができる。このため、応答機(つまり自動車)
が地上局との間で料金収受のための通信を行なった後、
渋滞等によって、その地上局の通信エリアから抜け出す
までの間に、起動判別部16からの起動信号により通信
制御部20が料金収受のための通信を再度開始してしま
う、といったことはなく、従来の有料道路課金システム
において問題になっていた重複課金を、確実に防止する
ことができる。
【0058】また特に、本実施例では、CPU30の処
理にて、スリープ状態に入る直前に第2クロックの周期
誤差Ke を求めて、スリープ時間計時用のカウント値C
T1Xを補正するため、第2クロックの周期誤差の演算及
びスリープ時間計時用カウント値の補正のために特別な
回路を別途設ける必要はなく、その通信制御部20の回
路構成を簡素化できると共に、スリープ状態に入ってか
らの第2クロックの周期に最も近い周期誤差にてカウン
ト値を補正できる。ここで、上記実施例では、CR発振
周波数校正処理において、第2クロック及び基準クロッ
クをダウンカウントする分周カウンタ42に夫々最大カ
ウント値の1/2の値を設定して、そのカウント値と各
クロックの周期とで決定される時間が経過する度に各ゼ
ロ比較器44,48から出力される割込信号をカウント
することにより、各割込信号のカウント値C1,C2と
予め設定されている各クロックの周期Ta ,To とか
ら、第2クロックの周期誤差Te を求めるように構成し
たが、このCR発振周波数校正処理は、CPU30がス
リープ状態に入ってからのスリープ時間を第2クロック
にて正確に計時できるようにすればよいため、種々の方
法を採ることができる。
【0059】例えば、図4に示す如く、第2クロックを
カウントするCR発振用の分周カウンタ42には、充分
大きな値CT1 (例えば最大カウント値MAX)を、基
準クロックをカウントする基準発振用の分周カウンタ4
6には、そのカウント値CT1 に比べて充分小さなカウ
ント値CT2 を、夫々設定し(S210,S220)、
割込カウンタとしては、基準クロック側のゼロ比較器4
8から出力される割込信号をカウントする割込カウンタ
のみを設定して、そのカウント値C0 を「0」に初期設
定し(S230)、次に各比較器からの割込を許可した
後(S240)、各分周カウンタ42,46のカウント
動作を開始させ(S250)、その後、第2クロック側
のゼロ比較器44から割込信号が入力されるまでの間
に、基準クロック側のゼロ比較器48から何回割込信号
が入力されたか否かを割込カウンタを用いてカウントし
(S260〜S280)、ゼロ比較器44から割込信号
が入力されると、各分周カウンタ42,46のカウント
動作を停止させた後(290)、割込カウンタのカウン
ト値C0 と、上記各分周カウンタ42,46に設定した
カウント値CT2 ,CT1 と、基準クロックの周期To
とから、次式(2) を用いて、発振回路40の発振周期
(つまり第2クロックの周期)Ta を直接求めるように
してもよい。
【0060】 Ta =C0 ・CT2 ・To /CT1 …(2) なおこの場合、スリープ時間計時のために分周カウンタ
42にセットするカウント値は、予め設定されたスリー
プ時間を、上記(2) 式を用いて算出した発振回路40の
発振周期Ta にて除算することにより簡単に求めること
ができ、この値をそのまま分周カウンタ42にセットし
てスリープ状態に入れば、所望のスリープ時間経過後
に、CPU30の動作を再開させることができる。
【0061】また、上記実施例では、外部発振器22か
らの基準クロックの周期を基準にして、発振回路40か
らの第2クロックの周期誤差Te (或は周期Ta そのも
の)を算出して、スリープ時間計時のためのカウント値
を補正(或は算出)するものについて説明したが、例え
ば、地上局側から所定時間間隔で分周カウンタ42にタ
イマ回路による計時開始及び計時停止を指令するコマン
ドを送信し、通信制御部20内では、そのコマンドに応
じてタイマ回路を動作させて、動作期間中の第2クロッ
クのカウント値から、第2クロックの周期Ta を演算す
るようにしてもよい。
【0062】即ち、例えばCPU30において、地上局
との通信中に、図5に示す如く、データ送・受信部14
を介して入力される受信信号から地上局側が指令してき
たコマンドを解析し(S310)、その受信コマンドが
タイマスタートを表わすコマンド「TS」であれば(S
320:YES)、分周カウンタ42によるカウント動
作を開始し(S330)、受信コマンドがタイマストッ
プを表わすコマンド「TE」であれば(S340:YE
S)、分周カウンタ42によるカウント動作を停止し
(S350)、受信コマンドがタイマスタート或はタイ
マストップを表わすコマンドでなければ(S320,S
340:NO)、通常の課金用の通信処理を実行するよ
うにし、また、タイマストップコマンド「TE」により
分周カウンタ42のカウント動作を停止した後は、タイ
マスタートからタイマストップまでの間に分周カウンタ
42においてカウントされた第2クロックのカウント値
を読込み(S360)、その読み込んだカウント値CX
と、予め設定されているタイマスタートからタイマスト
ップまでの時間△Tとから、発振回路40の発振周期,
換言すれば第2クロックの周期Ta (Ta =△T/C)
を求めるようにしてもよい。
【0063】そして、このようにすれば、発振回路40
の発振周期校正のために、基準クロックを用いる必要が
なく、通信制御部20内に、基準クロックから校正用の
基準時間を生成するための分周カウンタ46及びゼロ比
較器48を形成する必要がないため、通信制御部20の
校正をより簡素化することができる。
【0064】また次に上記実施例では、本発明を有料道
路課金システムの応答機に適用した場合について説明し
たが、本発明は、水晶振動子等からなる外部発振器から
の基準クロックにて動作し、所定条件成立時に、この基
準クロックの入力を自ら停止してスリープ状態に入る、
スリープ機能付のCPUを内蔵した半導体集積回路であ
れば、どのような用途に使用される回路であっても適用
できる。例えば、本発明のタイマ回路は、CPU30が
スリープ状態にあるとき、一定時間毎にCPU30を起
動して、CPU30に自らの動作を自己診断させる、自
己診断用のタイマ回路として利用することができる。
【0065】また半導体集積回路に組み込む発振回路と
しては、上記実施例のような反転回路(インバータ)を
利用したCR発振回路(インバータ発振回路)以外に
も、コンデンサと抵抗器とトランジスタとにより構成し
た一般的なCR発振回路、或は、インバータの反転動作
時間のみを利用して発振クロックを生成する、単に奇数
個のインバータをリング状に連結しただけのインバータ
発振回路等、水晶,セラミックス等の振動子を用いず、
発振回路全てを半導体集積回路内にCPUと共に形成可
能な発振回路であればよい。
【0066】また、この発振回路から出力される第2ク
ロックをカウントしてスリープ時間を計時するカウンタ
としては、上記実施例のようなダウンカウンタではな
く、所謂アップカウンタを用いることもできる。なおこ
の場合、時間の経過判定は、上記実施例のようなゼロ比
較器ではなく、カウンタのカウント値が所定値に達した
か否かを判定する判定回路を設ける必要はある。
【図面の簡単な説明】
【図1】 本発明が適用された実施例の通信制御部の構
成を表わす電気回路図である。
【図2】実施例の有料道路課金システムの全体構成を表
わすブロック図である。
【図3】実施例のCPUにおいて実行されるCR発振周
波数校正処理を表わすフローチャートである。
【図4】 CR発振周波数校正処理の他の例を表わすフ
ローチャートである。
【図5】 振動子からの基準クロックを利用しないCR
発振周波数校正処理の例を表わすフローチャートであ
る。
【符号の説明】
12…アンテナ 14…データ送・受信部 16…
起動判別部 18…電源部 20…通信制御部 22…外部発振
器 24…水晶振動子 30…CPU 32…ROM
34…RAM 36…入出力部 40…発振回路 R1,R2…抵
抗器 C…コンデンサ NT1〜NT3…反転回路(インバ
ータ) 42,46…分周カウンタ 44,48…ゼロ比較器

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 外部接続された振動子からの基準クロッ
    クに基づき予め設定された制御プログラムに応じた処理
    動作を実行すると共に、該処理動作実行中に所定条件が
    成立すると上記基準クロックの入力を自ら遮断してスリ
    ープ状態に入り、更にスリープ状態にあるとき起動信号
    を受けると上記基準クロックに基づく上記処理動作を再
    開する、スリープ機能を有するCPUと、 該CPUがスリープ状態にあるとき、その継続時間を計
    時して、該計時時間が所定のスリープ時間に達すると、
    上記起動信号を発生して上記CPUの処理動作を再開さ
    せるタイマ回路と、 を内蔵した半導体集積回路であって、 上記タイマ回路を、 少なくとも容量素子,抵抗素子,半導体素子等からな
    り、外部接続された振動子を用いることなく第2クロッ
    クを生成する発振回路と、 該発振回路にて生成された第2クロックをカウントし、
    該カウント値が所定値に達したときに、上記スリープ時
    間の経過を判定して、上記起動信号を発生するスリープ
    時間判定手段と、 から構成すると共に、更に、 少なくとも上記CPUがスリープ状態に入る前に、上記
    振動子からの基準クロック又は外部から所定時間間隔で
    入力される基準信号に基づき、上記第2クロックの予め
    設定された基準周期に対する誤差を求めて、上記スリー
    プ時間が所定の一定時間となるように、上記スリープ時
    間判定手段がスリープ時間の判定に用いるカウント値を
    補正するスリープ時間校正手段、 を備えたことを特徴とする半導体集積回路。
  2. 【請求項2】 上記スリープ時間校正手段は、 上記振動子からの基準クロックをカウントし、該カウン
    ト値が所定値に達したときに、所定の基準時間が経過し
    たと判定して、タイミング信号を発生する基準時間判定
    手段と、 該基準時間判定手段及び上記スリープ時間判定手段によ
    る経過時間のカウント値として、予め設定された校正用
    の所定値を夫々設定した後、該各判定手段を同時に動作
    させ、その後各判定手段から出力されるタイミング信号
    及び起動信号の個数に基づき、上記第2クロックの基準
    周期に対する誤差を演算する第1の演算手段と、 該第1の演算手段にて演算された上記第2クロックの誤
    差に基づき、上記スリープ時間判定手段がスリープ時間
    の判定に用いるカウント値を補正する第1の補正手段
    と、 を備えたことを特徴とする請求項1に記載の半導体集積
    回路。
  3. 【請求項3】 上記第1の演算手段及び第1の補正手段
    は、上記CPUの処理動作により実現され、 上記CPUは、該演算手段及び補正手段としての演算処
    理動作を、上記スリープ状態に入る所定条件成立後に実
    行して、該演算処理動作終了後に、上記タイマ回路によ
    るスリープ時間の経過判定動作を起動して、スリープ状
    態に入ることを特徴とする請求項2に記載の半導体集積
    回路。
  4. 【請求項4】 上記スリープ時間校正手段は、 外部から所定時間間隔で入力される最初の基準信号を受
    けて、上記スリープ時間判定手段による上記第2クロッ
    クのカウント動作を開始させ、その後、外部から入力さ
    れる基準信号を受けると、上記スリープ時間判定手段に
    よる上記第2クロックのカウント値と予め設定された上
    記基準信号の時間間隔とから、上記第2クロックの基準
    周期に対する誤差を演算する第2の演算手段と、 該第2の演算手段にて演算された第2クロックの誤差に
    基づき、上記スリープ時間判定手段がスリープ時間の判
    定に用いるカウント値を補正する第2の補正手段と、 を備えたことを特徴とする請求項1に記載の半導体集積
    回路。
  5. 【請求項5】 半導体集積回路は、アンテナを介して地
    上局との間で無線通信を行なう通信回路、及び、アンテ
    ナにより地上局からの所定の送信電波を受信できたとき
    に当該装置が地上局との通信が可能な領域に入ったと判
    定して、通信開始信号を出力する通信開始判定回路、と
    共に移動体通信装置を構成する、通信制御用の回路であ
    り、 上記CPUは、上記通信開始判定回路から通信開始信号
    が出力されると、上記通信回路を介して地上局との間で
    データの送受信を行なう所定の通信処理を実行し、該通
    信処理完了後に、上記スリープ状態に入る条件が成立し
    たと判断することを特徴とする請求項1〜請求項4のい
    ずれか記載の半導体集積回路。
JP1164395A 1995-01-27 1995-01-27 半導体集積回路 Expired - Fee Related JP2885112B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP1164395A JP2885112B2 (ja) 1995-01-27 1995-01-27 半導体集積回路
US08/592,533 US5729722A (en) 1995-01-27 1996-01-26 Semiconductor integrated circuit and communication control apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1164395A JP2885112B2 (ja) 1995-01-27 1995-01-27 半導体集積回路

Publications (2)

Publication Number Publication Date
JPH08202905A true JPH08202905A (ja) 1996-08-09
JP2885112B2 JP2885112B2 (ja) 1999-04-19

Family

ID=11783640

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1164395A Expired - Fee Related JP2885112B2 (ja) 1995-01-27 1995-01-27 半導体集積回路

Country Status (2)

Country Link
US (1) US5729722A (ja)
JP (1) JP2885112B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0865159A1 (en) * 1997-03-11 1998-09-16 Lucent Technologies Inc. Low power, high accuracy clock circuit and method for integrated circuits
JP2012191330A (ja) * 2011-03-09 2012-10-04 Hioki Ee Corp クロック信号生成装置およびクロック信号生成方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19610627A1 (de) * 1996-03-19 1997-09-25 Bosch Gmbh Robert Mikrokontroller mit Selbstweckvorrichtung
JP3338328B2 (ja) * 1997-04-21 2002-10-28 株式会社日立製作所 乗物の電力供給装置
JP2995396B2 (ja) * 1997-10-24 1999-12-27 セイコーインスツルメンツ株式会社 Cr発振回路
EP0947942B1 (en) * 1998-04-02 2002-07-24 Datalogic S.P.A. Reading method and reader for an optical code
JP3069341B1 (ja) * 1999-02-10 2000-07-24 松下電器産業株式会社 有料道路料金収受システム
FR2791853B1 (fr) 1999-04-01 2001-05-25 Sagem Appareil mobile et procede de gestion d'un mode de veille dans un tel appareil mobile
US7257426B1 (en) * 1999-05-26 2007-08-14 Johnson Controls Technology Company Wireless communications systems and method
US7346374B2 (en) 1999-05-26 2008-03-18 Johnson Controls Technology Company Wireless communications system and method
US6986070B2 (en) * 2000-12-28 2006-01-10 Denso Corporation Microcomputer that cooperates with an external apparatus to be driven by a drive signal
US8589715B2 (en) * 2011-05-10 2013-11-19 Qualcomm Incorporated Method and system for correcting timing errors due to thermal changes within a portable computing device
US9680413B2 (en) 2012-02-28 2017-06-13 Texas Instruments Incorporated Systems and methods of low power clocking for sleep mode radios
CA2796278C (en) * 2012-11-15 2019-04-30 Kapsch Trafficcom Ag Methods for prolonging battery life in toll transponders
CN105829989B (zh) * 2013-12-18 2018-04-06 康奈可关精株式会社 微型计算机及其时钟的修正方法
US11734151B2 (en) * 2021-06-24 2023-08-22 Advanced Micro Devices, Inc. Precise shadowing and adjustment of on-die timers in low power states

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4851987A (en) * 1986-01-17 1989-07-25 International Business Machines Corporation System for reducing processor power consumption by stopping processor clock supply if a desired event does not occur
JPH0212084A (ja) * 1988-06-30 1990-01-17 Matsushita Electric Ind Co Ltd 電子時計及びその発振誤差補正方法
JP2672686B2 (ja) * 1990-03-30 1997-11-05 株式会社テック ファクシミリにおける位相同期制御方法及びその装置
JPH04164289A (ja) * 1990-10-29 1992-06-09 Nec Corp 高精度時計回路
JP2871146B2 (ja) * 1991-04-12 1999-03-17 三菱重工業株式会社 料金収受システム
JPH04318488A (ja) * 1991-04-17 1992-11-10 Toshiba Corp 無線媒体処理装置
JP2757600B2 (ja) * 1991-07-30 1998-05-25 株式会社デンソー 時間a/d変換回路
JPH0784666A (ja) * 1993-09-10 1995-03-31 Kansei Corp Cpuの間欠動作制御装置
US5623677A (en) * 1994-05-13 1997-04-22 Apple Computer, Inc. Apparatus and method for reducing power consumption in a computer system

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0865159A1 (en) * 1997-03-11 1998-09-16 Lucent Technologies Inc. Low power, high accuracy clock circuit and method for integrated circuits
JP2012191330A (ja) * 2011-03-09 2012-10-04 Hioki Ee Corp クロック信号生成装置およびクロック信号生成方法

Also Published As

Publication number Publication date
JP2885112B2 (ja) 1999-04-19
US5729722A (en) 1998-03-17

Similar Documents

Publication Publication Date Title
JP2885112B2 (ja) 半導体集積回路
EP1585223B1 (en) Method and circuit for determining a slow clock calibration factor
AU2005206515B2 (en) Wake-up circuit
CN109067394B (zh) 片上时钟校准装置及校准方法
US9103684B2 (en) System and method for odometer calibration
EP1431865A2 (en) Electrical control unit for an automobile
JP2009505054A (ja) 低電力超音波流量計測
US9966900B2 (en) Apparatus for oscillator with improved precision and associated methods
CN105629329B (zh) 校准接近检测传感器和关联传感器的待机持续时间的方法
KR20070100426A (ko) 저전압 감지 회로를 이용한 온도 측정 방법 및 저전류원을이용한 온도 측정 방법
CN113970698A (zh) 一种校准片外晶振的方法与系统
US6442704B1 (en) Ring oscillator clock frequency measuring method, ring oscillator clock frequency measuring circuit, and microcomputer
US6326825B1 (en) Accurate time delay system and method utilizing an inaccurate oscillator
CN113646189B (zh) 用于管控车轮单元的控制模块的功能激活的方法
US5917777A (en) Apparatus and a method for control operating time of information display means
CN112737574B (zh) 一种芯片内部时钟源的计时校准方法及相关装置
JP4952406B2 (ja) 時刻補正方法、マイコン内部時計、電子制御ユニット
JPH10170669A (ja) 計測装置及びこれを用いた玩具
JP2004226165A (ja) 車両用電子制御装置及び車両乗員検知装置
US5546363A (en) Clock apparatus for forming time information for use in computer system
US20060181358A1 (en) Semiconductor device generating accurate oscillating signal based on RC oscillation
US20020063591A1 (en) Divider with cycle time correction
JP3611788B2 (ja) マイクロコンピュータのタイマ校正システム
JPH1151782A (ja) 半導体装置
JP2005264824A (ja) 電子制御ユニット

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080212

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110212

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees