CN113970698A - 一种校准片外晶振的方法与系统 - Google Patents
一种校准片外晶振的方法与系统 Download PDFInfo
- Publication number
- CN113970698A CN113970698A CN202111232282.4A CN202111232282A CN113970698A CN 113970698 A CN113970698 A CN 113970698A CN 202111232282 A CN202111232282 A CN 202111232282A CN 113970698 A CN113970698 A CN 113970698A
- Authority
- CN
- China
- Prior art keywords
- pulse width
- value
- chip
- crystal oscillator
- width modulation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000013078 crystal Substances 0.000 title claims abstract description 72
- 238000000034 method Methods 0.000 title claims abstract description 26
- 238000005070 sampling Methods 0.000 claims abstract description 34
- 230000008859 change Effects 0.000 claims abstract description 11
- 238000001914 filtration Methods 0.000 claims description 5
- 238000007619 statistical method Methods 0.000 abstract description 3
- 230000000694 effects Effects 0.000 abstract description 2
- 238000004519 manufacturing process Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 4
- 238000004891 communication Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 238000010845 search algorithm Methods 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31727—Clock circuits aspects, e.g. test clock circuit details, timing aspects for signal generation, circuits for testing clocks
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Oscillators With Electromechanical Resonators (AREA)
Abstract
本发明涉及集成电路领域，特别涉及一种校准片外晶振频率的方法与系统，该方法包括：信号源产生脉宽调制信号输出至待校准芯片；待校准芯片内的计数器以脉宽调制信号作门控信号，以晶振输入的时钟作为时钟信号开始计数；待校准芯片内的程序根据采样间隔对计数值采样，并根据采样值的变化判断脉宽调制信号的状态，计算一个完整脉冲宽度的脉宽调制信号计数的计数值与理论值之间的偏差，根据偏差调整晶振电容参数，重复校准多次；本发明提供的校准片外晶振的系统由信号源、中央控制平台和包含芯片与晶振的待测电路板组成，该系统能够快速批量完成电路板上片外晶振的校准，满足高精度和抗干扰的要求，并能够对校准的效果进行统计分析。
Description
技术领域
本发明涉及集成电路领域，特别涉及一种校准片外晶振频率的方法与系统。
背景技术
芯片内部使用时钟的来源通常分为内部RC(电容电阻)振荡器和片外晶振。内部RC(电容电阻)振荡器的振荡周期随电压、温度、湿度等因素的变化比较大，因此产生的误差较大；而片外晶振随电压、温度湿度等因素的变化比较小，且片外晶振产生的时钟精度通常比芯片内部振荡器产生的时钟精度更高，故芯片内部使用的高精度时钟通常来源于片外晶振。片外晶振产生的频率在芯片内部通过分频或倍频产生芯片各个模块需要的时钟，保证计时、运算、无线通信等功能对时间和频率的高精度要求。但是由于制造工艺以及环境温度的偏差，片外晶振的默认频率仍然存在一定误差。这个误差会传递至芯片各个模块，进而影响计时的精度，并造成无线通信的频率偏移，故需对片外晶振进行校准，使得片外晶振的频率误差降低，满足高精度应用的需求。
对片外晶振进行校准的工作通常在板级生产流水线上进行，大量贴好芯片以及晶振等元件的电路板需要快速准确的批量完成校准。为节约成本，校准系统通常会用一个信号源同时对多块电路板进行校准，待校准电路板与信号源之间没有交互，且各电路板启动校准的时间也各不相同。因此需要一套简洁有效的校准方法和系统，能够在不影响计数精度的情况下自动获取信号源产生信号的状态，在较短时间内高精度的批量完成校准，并且能够抵抗生产线上较恶劣电磁环境的影响。
专利《可自校准内部晶振的芯片、晶振校准测试系统及校准方法》
(CN103116124.B)中提供了一种晶振校准方法，主要用于芯片内部晶振的校准。该方法虽然也可用于片外晶振的校准，但未考虑批量生产以及复杂环境中遇到的一些实际问题，并且需要专门的硬件模块支持。
发明内容
本发明的目的在于提供一种校准片外晶振的方法与系统，能够快速高精度的完成校准，并满足板级生产流水线上批量校准的要求，该方法包括以下步骤：
信号源产生精确脉冲宽度的脉宽调制信号，并将脉宽调制信号输出至待校准芯片；
待校准芯片内的计数器接收脉宽调制信号，并将其作为门控信号，以晶振输入的时钟作为时钟信号开始计数；
待校准芯片内的程序按照采样间隔对计数器的计数值进行采样，根据采样值的变化判断脉宽调制信号为高电平还是低电平；
将一个低电平-高电平-低电平变化作为一个完整脉冲宽度；
计算一个完整脉冲宽度的脉宽调制信号计数的计数值与理论值之间的偏差，根据偏差调整晶振电容参数；
经过一个完整脉冲宽度后判断校准次数是否达到最大值或者计数值与理论值之间的偏差是否小于设定阈值，若是则完成校准，否则将计数器复位。进一步的，一个完整脉冲宽度的脉宽调制信号计数的理论值为信号源产生的精确脉冲宽度除以晶振的目标时钟周期。
进一步的，若接收的信号不能构成高电平或者低电平，或者高电平和低电平不能形成低电平-高电平-低电平结构的连续变化，则将该段信号滤除。
进一步的，待校准芯片内的计数器对输入的脉宽调制信号滤除毛刺后再作为门控信号使用。
进一步的，待校准芯片内的程序依据以下标准判断脉宽调制信号的状态：
连续两次采样值相等，脉宽调制信号处于低电平；
连续三次采样值不相等，脉宽调制信号处于高电平。
进一步的，计数器采用高电平门控方式，当门控信号为高电平时向上计数，门控信号为低电平时保持不变；
在一个完整脉冲宽度的第二个低电平期间记录计数器的计数值，并根据计数值计算计数值与理论值之间的偏差，若该偏差小于设定阈值，则完成校准，否则将计数器进行复位。
进一步的，待校准芯片内的程序基于二分搜索算法调整晶振电容参数，二分搜索算法由高至低依次确定晶振电容参数的每一个比特，保证在规定次数内完成校准过程。
进一步的，计算一个完整脉冲宽度的脉宽调制信号计数的计数值与理论值之间的偏差，根据偏差调整晶振电容参数，包括以下步骤：
步骤A:在进行采样前，将比特数为N的晶振电容参数最高比特设置为1，其他比特位设置为0；
步骤B:将最高位比特位到最低位比特位从N至1进行编号，并设置迭代次数i，i＝1；
步骤C:开始采样，当完成一个完整脉冲宽度后获取计数器的计数值；
步骤D:若该计数值大于理论值，则将电容参数第N-i个比特位的值设为1，否则保持为0不变；
步骤E:令迭代次数i＝i+1，计数器复位后判断i+1是否小于N，若不小于则结束迭代，否则返回步骤C。
本发明提供一种校准片外晶振的系统，待测电路板包括芯片和晶振，待测电路板上的芯片与晶振相连接，芯片内部有计数器，用于校准片外晶振的系统包括信号源、中央控制平台和安装在待测电路板内的插件，中央控制平台连接所有待测电路板，中央控制平台包括上位机软件模块、控制模块、结果获取模块、判断器，其中：
信号源，用于产生精确脉冲宽度的脉宽调制信号，将脉宽调制信号输出至所有待测电路板的芯片；
待测电路板上的芯片，用于获取一个完整脉冲宽度的脉宽调制信号计数的计数值，计算一个完整脉冲宽度的脉宽调制信号计数的理论值，并根据理论值计算一个完整脉冲宽度的脉宽调制信号计数的计数值与理论值之间的偏差；
安装在待测电路板上的插件，用于根据采样值判断芯片接收的脉宽调制信号能否构成高电平或者低电平，或者高电平和低电平能否形成低电平-高电平-低电平结构的连续变化，若不能则滤除；
上位机软件模块，用于设置校准精度阈值和显示校准结果；
控制模块，用于控制每个待测电路板启动校准；
结果获取模块，用于获取校准结果；
判断器，用于将一个完整脉冲宽度的脉宽调制信号计数的计数值与理论值之间的偏差与校准精度阈值相比较，判断校准结果并发送给上位机软件模块。
进一步的，芯片内的程序在校准结束后将校准偏差结果发送至中央控制平台，由中央控制平台将校准偏差结果与设定的校准精度阈值相比较，判断校准结果。
进一步的，中央控制平台将校准精度阈值发送给芯片，由芯片内的程序将校准偏差结果与校准精度阈值相比较，判断校准结果并通知中央控制平台。
本发明提供的校准片外晶振的方法能够在高精度计数的同时，识别信号源产生的脉宽调制信号的状态，滤除毛刺与干扰，选取合适的脉冲宽度计数值，并在规定时间内确定晶振电容参数，完成晶振的校准。
本发明提供的校准片外晶振的系统能够快速批量完成电路板上片外晶振的校准，满足高精度和抗干扰的要求，并能够对校准的效果进行统计分析。
附图说明
图1是本发明提供的校准片外晶振的方法中计数与采样过程示意图；
图2是本发明提供的二分搜索校准算法流程示意图；
图3是本发明提供的校准片外晶振的系统示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明提供的一种校准片外晶振的方法，如图1-2所示，包括以下步骤：
信号源产生精确脉冲宽度的脉宽调制信号，并将脉宽调制信号输出至待校准芯片；
待校准芯片内的计数器接收脉宽调制信号，并将其作为门控信号，以晶振输入的时钟作为时钟信号开始计数；
待校准芯片内的程序按照采样间隔对计数器的计数值进行采样，根据采样值的变化判断脉宽调制信号的状态，同时滤除不完整的脉宽调制信号以及毛刺，经过一个完整脉冲宽度后，计算一个完整脉冲宽度的脉宽调制信号计数的计数值与理论值之间的偏差，根据偏差调整晶振电容参数；
复位计数器，重新开始计数、采样和调整，直至校准次数达到最大值或者计数值与理论值之间的偏差小于设定阈值时结束该芯片的校准。
优选地，在支持程序运行的环境中，芯片内部包含一个支持门控计数的计数器和一个用于控制片外晶振频率的电容参数寄存器。计数器的计数时钟为晶振产生的26MHz时钟。计数器采用高电平门控方式，即当前门控信号为高电平时向上计数，门控信号为低电平时保持不变。门控信号为信号源产生的脉宽调制信号，其高电平脉冲宽度为100ms，脉宽的精度需高于校准目标精度。计数器在芯片启动校准流程后才开始计数，并可根据需要复位并重新启动计数。
计数器硬件可以滤除门控信号上的高频毛刺，使得脉宽调制信号上的高频变化不会影响计数值。
芯片内的程序约每10ms启动一次采样，获取计数器的计数值，并与之前的计数值进行比较。采样间隔的精度要求不高，可以由硬件定时器触发，也可以通过软件延迟函数产生。程序依据以下标准判断脉宽调制信号的状态：连续两次采样值相等，脉宽调制信号处于低电平；连续三次采样值不相等，脉宽调制信号处于高电平；脉宽调制信号经过低电平-高电平-低电平的变化，视为一个完整脉冲宽度。脉宽调制信号低电平期间记录计数器的计数值，并复位计数器重新开始计数。在经过一个完整脉冲宽度之后的计数值被认为是一次有效计数值，送入校准算法。图1中采样点k之前未经过一个完整脉冲宽度，计数值被丢弃。采样点m和n之前均有一个完整脉冲宽度，且检测到低电平，此时的计数值被送入校准算法，并复位计数器重新开始计数。
校准算法根据计数值与理论值之间的偏差调整晶振电容参数。理论值等于信号源产生的精确脉冲宽度除以晶振的目标时钟周期，本示例中等于2600000。晶振电容参数共N比特，值越大晶振频率越低。
二分搜索校准算法计算一个完整脉冲宽度的脉宽调制信号计数的计数值与理论值之间的偏差，根据偏差调整晶振电容参数的流程如图2所示，其步骤如下：
步骤A:在进行采样前，将比特数为N的晶振电容参数最高比特设置为1，其他比特位设置为0；
步骤B:将最高位比特位到最低位比特位从N至1进行编号，并设置迭代次数i，i＝1；
步骤C:开始采样，当完成一个完整脉冲宽度后获取计数器的计数值；
步骤D:若该计数值大于理论值，则将电容参数第i+1个比特位的值设为1，否则保持为0不变；
步骤E:令迭代次数i＝i+1，计数器复位后判断i+1是否小于N，若不小于则结束迭代，否则返回步骤C。
对于N比特的晶振电容参数，二分搜索校准算法共需要N个完整脉冲宽度的计数值。该算法能够在可预计的时间内完成晶振电容参数的确定。其中第N个完整脉冲宽度的计数值与理论值之间的差值，与校准精度阈值相比较，可用于判断校准是否成功。
本发明提供的校准片外晶振的系统，如图3所示，由信号源，中央控制平台，以及N块包含芯片与晶振的待测电路板组成，该系统用于板级生产流水线上的批量校准。
信号源内部选用经过校准，精度高且较为稳定的晶振，用于产生精确脉冲宽度的脉宽调制信号，该脉冲宽度的精度高于校准的目标精度，并将该脉宽调制信号输出至所有待测电路板。信号源上电后自动循环输出脉宽调制信号，不需要和中央控制平台以及待测电路板交互。
中央控制平台是一台电脑，可以通过UART同时连接到N块待测电路板。运行在中央控制平台上的上位机软件设置校准精度阈值，并控制每个待测电路板启动校准，等待一定时间后获取校准结果，并将结果显示在上位机软件里。
每块待测电路板上均焊有芯片与晶振。芯片中烧录有校准程序，在获取UART传来的启动信号后开启校准流程，依照本发明所述的校准方法对晶振进行校准，并在校准结束后通过UART返回结果。每一批N块待测电路板可以同时进行校准，完成后更换另一批N块待测电路板。
具体地，每块待测电路板上的芯片可以在校准结束后将校准偏差结果发送至中央控制平台，由中央控制平台将校准偏差结果与设定的校准精度阈值相比较，判断校准结果。也可以由中央控制平台将校准精度阈值发送给芯片，由芯片内的程序将校准偏差结果与校准精度阈值相比较，判断校准结果并通知中央控制平台。
中央控制平台收集到每块待测电路板的校准偏差结果后，可以进行统计分析，根据校准成功率以及校准偏差情况相应的延长或缩短校准调整次数。
尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同物限定。
Claims (10)
1.一种校准片外晶振的方法，其特征在于，包括以下步骤：
信号源产生精确脉冲宽度的脉宽调制信号，并将脉宽调制信号输出至待校准芯片；
待校准芯片内的计数器接收脉宽调制信号，并将其作为门控信号，以晶振输入的时钟作为时钟信号开始计数；
待校准芯片内的程序按照采样间隔对计数器的计数值进行采样，根据采样值的变化判断脉宽调制信号为高电平还是低电平；
将一个低电平-高电平-低电平变化作为一个完整脉冲宽度；
计算一个完整脉冲宽度的脉宽调制信号计数的计数值与理论值之间的偏差，根据偏差调整晶振电容参数；
经过一个完整脉冲宽度后判断校准次数是否达到最大值或者计数值与理论值之间的偏差是否小于设定阈值，若是则完成校准，否则将计数器复位。
2.根据权利要求1所述的一种校准片外晶振的方法，其特征在于，一个完整脉冲宽度的脉宽调制信号计数的理论值为信号源产生的精确脉冲宽度除以晶振的目标时钟周期。
3.根据权利要求1所述的一种校准片外晶振的方法，其特征在于，若接收的信号不能构成高电平或者低电平，或者高电平和低电平不能形成低电平-高电平-低电平结构的连续变化，则将该段信号滤除。
4.根据权利要求1所述的一种校准片外晶振的方法，其特征在于，待校准芯片内的计数器对输入的脉宽调制信号滤除毛刺后再作为门控信号使用。
5.根据权利要求1或3所述的一种校准片外晶振的方法，其特征在于，待校准芯片内的程序依据以下标准判断脉宽调制信号的状态：
连续两次采样值相等，脉宽调制信号处于低电平；
连续三次采样值不相等，脉宽调制信号处于高电平。
6.根据权利要求1所述的一种校准片外晶振的方法，其特征在于，计数器采用高电平门控方式，当门控信号为高电平时向上计数，门控信号为低电平时保持不变；
在一个完整脉冲宽度的第二个低电平期间记录计数器的计数值，并根据计数值计算计数值与理论值之间的偏差，若该偏差小于设定阈值，则完成校准，否则将计数器进行复位。
7.根据权利要求1所述的一种校准片外晶振的方法，其特征在于，计算一个完整脉冲宽度的脉宽调制信号计数的计数值与理论值之间的偏差，根据偏差调整晶振电容参数，包括以下步骤：
步骤A:在进行采样前，将比特数为N的晶振电容参数最高比特设置为1，其他比特位设置为0；
步骤B:将最高位比特位到最低位比特位从N至1进行编号，并设置迭代次数i，i＝1；
步骤C:开始采样，当完成一个完整脉冲宽度后获取计数器的计数值；
步骤D:若该计数值大于理论值，则将电容参数比特位N-i的值设为1，否则保持为0不变；
步骤E:令迭代次数i＝i+1，计数器复位后判断i+1是否小于N，若不小于则结束迭代，否则返回步骤C。
8.一种用于校准片外晶振的系统，待测电路板包括芯片和晶振，芯片与晶振相连接，芯片内部设有计数器，其特征在于，用于校准片外晶振的系统包括信号源、中央控制平台和安装在待测电路板内的插件，中央控制平台连接所有待测电路板，中央控制平台包括上位机软件模块、控制模块、结果获取模块、判断器，其中：
信号源，用于产生精确脉冲宽度的脉宽调制信号，将脉宽调制信号输出至所有待测电路板的芯片；
待测电路板上的芯片，用于获取一个完整脉冲宽度的脉宽调制信号计数的计数值，计算一个完整脉冲宽度的脉宽调制信号计数的理论值，并根据理论值计算一个完整脉冲宽度的脉宽调制信号计数的计数值与理论值之间的偏差；
安装在待测电路板上的插件，用于根据采样值判断芯片接收的脉宽调制信号能否构成高电平或者低电平，或者高电平和低电平能否形成低电平-高电平-低电平结构的连续变化，若不能则滤除；
上位机软件模块，用于设置校准精度阈值和显示校准结果；
控制模块，用于控制每个待测电路板启动校准；
结果获取模块，用于获取校准结果；
判断器，用于将一个完整脉冲宽度的脉宽调制信号计数的计数值与理论值之间的偏差与校准精度阈值相比较，判断校准结果并发送给上位机软件模块。
9.根据权利要求8所述的一种校准片外晶振的系统，其特征在于，芯片内部的计数器采用高电平门控方式，当门控信号为高电平时向上计数，门控信号为低电平时保持不变；
在一个完整脉冲宽度的第二个低电平期间记录计数器的计数值，并根据计数值计算计数值与理论值之间的偏差，若该偏差小于设定阈值，则完成校准，否则将计数器进行复位。
10.根据权利要求8所述的一种校准片外晶振的系统，其特征在于，计算一个完整脉冲宽度的脉宽调制信号计数的计数值与理论值之间的偏差，根据偏差调整晶振电容参数，包括以下步骤：
步骤A:在进行采样前，将比特数为N的晶振电容参数最高比特设置为1，其他比特位设置为0；
步骤B:将最高位比特位到最低位比特位从N至1进行编号，并设置迭代次数i，i＝1；
步骤C:开始采样，当完成一个完整脉冲宽度后获取计数器的计数值；
步骤D:若该计数值大于理论值，则将电容参数比特位N-i的值设为1，否则保持为0不变；
步骤E:令迭代次数i＝i+1，计数器复位后判断i+1是否小于N，若不小于则结束迭代，否则返回步骤C。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111232282.4A CN113970698A (zh) | 2021-10-22 | 2021-10-22 | 一种校准片外晶振的方法与系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111232282.4A CN113970698A (zh) | 2021-10-22 | 2021-10-22 | 一种校准片外晶振的方法与系统 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113970698A true CN113970698A (zh) | 2022-01-25 |
Family
ID=79587897
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111232282.4A Pending CN113970698A (zh) | 2021-10-22 | 2021-10-22 | 一种校准片外晶振的方法与系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113970698A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114531327A (zh) * | 2022-01-26 | 2022-05-24 | 小唐科技（上海）有限公司 | 一种频偏自跟踪装置 |
| CN116401203A (zh) * | 2023-04-17 | 2023-07-07 | 西安航空学院 | 一种串联芯片间的数据同步优化方法、系统、设备及终端 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104679098A (zh) * | 2013-11-29 | 2015-06-03 | 上海华虹集成电路有限责任公司 | 微控制器时钟频率自动校准电路 |
| CN106130547A (zh) * | 2016-06-20 | 2016-11-16 | 大唐微电子技术有限公司 | 一种时钟频率校准方法和装置 |
| CN107579723A (zh) * | 2017-08-04 | 2018-01-12 | 大唐微电子技术有限公司 | 一种校准时钟频率的方法和装置 |
| CN108063617A (zh) * | 2017-11-20 | 2018-05-22 | 珠海慧联科技有限公司 | 一种低频rc振荡器的时钟频率校准方法和系统 |
| US20200159278A1 (en) * | 2018-11-19 | 2020-05-21 | Texas Instruments Incorporated | Integrated circuits having self-calibrating oscillators, and methods of operating the same |
| CN111443587A (zh) * | 2020-04-16 | 2020-07-24 | 珠海泰芯半导体有限公司 | 一种外部时钟校准方法及系统 |
-
2021
- 2021-10-22 CN CN202111232282.4A patent/CN113970698A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104679098A (zh) * | 2013-11-29 | 2015-06-03 | 上海华虹集成电路有限责任公司 | 微控制器时钟频率自动校准电路 |
| CN106130547A (zh) * | 2016-06-20 | 2016-11-16 | 大唐微电子技术有限公司 | 一种时钟频率校准方法和装置 |
| CN107579723A (zh) * | 2017-08-04 | 2018-01-12 | 大唐微电子技术有限公司 | 一种校准时钟频率的方法和装置 |
| CN108063617A (zh) * | 2017-11-20 | 2018-05-22 | 珠海慧联科技有限公司 | 一种低频rc振荡器的时钟频率校准方法和系统 |
| US20200159278A1 (en) * | 2018-11-19 | 2020-05-21 | Texas Instruments Incorporated | Integrated circuits having self-calibrating oscillators, and methods of operating the same |
| CN111443587A (zh) * | 2020-04-16 | 2020-07-24 | 珠海泰芯半导体有限公司 | 一种外部时钟校准方法及系统 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114531327A (zh) * | 2022-01-26 | 2022-05-24 | 小唐科技（上海）有限公司 | 一种频偏自跟踪装置 |
| CN116401203A (zh) * | 2023-04-17 | 2023-07-07 | 西安航空学院 | 一种串联芯片间的数据同步优化方法、系统、设备及终端 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN113970698A (zh) | 一种校准片外晶振的方法与系统 | |
| EP2369438B1 (en) | Calibration method of a real time clock signal | |
| CN111934678B (zh) | 芯片内时钟频率自动校准方法及相关产品 | |
| TWI474623B (zh) | 內部振盪器對外部頻率參考之自動同步化 | |
| CN111443587B (zh) | 一种外部时钟校准方法及系统 | |
| US20080284477A1 (en) | On-chip jitter measurement circuit | |
| US5483201A (en) | Synchronization circuit using a high speed digital slip counter | |
| US8058893B1 (en) | Frequency trimming for internal oscillator for test-time reduction | |
| US20130145198A1 (en) | Time measurement device, micro-controller and method of measuring time | |
| CN103176400A (zh) | 智能电表时钟校准方法 | |
| CN102830748B (zh) | 芯片的内部时钟偏差的校准方法及系统 | |
| CN110262210B (zh) | 基于计数器的晶振守时方法 | |
| CN111541450A (zh) | 时钟自动校准电路及方法 | |
| US6084441A (en) | Apparatus for and method of processing data | |
| CN104133520A (zh) | 一种嵌入式处理器片内振荡器的高精度校准方法 | |
| CN102253638A (zh) | 一种复杂环境下自主守时的频率稳定控制与补偿方法 | |
| CN104297716A (zh) | 一种智能电表rtc校准方法 | |
| CN102736967A (zh) | 看门狗计时器测试系统及方法 | |
| CN110968148A (zh) | 一种定时校准方法、装置及定时器 | |
| CN101995816A (zh) | 一种钟表自动校准方法和钟表自动校准装置 | |
| CN111026232A (zh) | 时钟校准方法、芯片、电子设备 | |
| CN112737574B (zh) | 一种芯片内部时钟源的计时校准方法及相关装置 | |
| US20200056946A1 (en) | Thermal detection system and method | |
| CN114050790A (zh) | Rc振荡器的高精度自动校准方法和装置 | |
| CN117252138A (zh) | 面向片上系统的实时时钟补偿方法、装置、设备和介质 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Country or region after: China Address after: 211899, Building B, Science and Technology Innovation Headquarters Building, No. 320 Pubin Road, Nanjing Area, Pukou Free Trade Zone, Nanjing City, Jiangsu Province, 419-13 Applicant after: Siche Technology (Nanjing) Co.,Ltd. Address before: 201210 3rd floor, building 1, No.400, Fangchun Road, China (Shanghai) pilot Free Trade Zone, Pudong New Area, Shanghai Applicant before: Siche Technology (Shanghai) Co.,Ltd. Country or region before: China |