CN112737574B - 一种芯片内部时钟源的计时校准方法及相关装置 - Google Patents
一种芯片内部时钟源的计时校准方法及相关装置 Download PDFInfo
- Publication number
- CN112737574B CN112737574B CN202011370351.3A CN202011370351A CN112737574B CN 112737574 B CN112737574 B CN 112737574B CN 202011370351 A CN202011370351 A CN 202011370351A CN 112737574 B CN112737574 B CN 112737574B
- Authority
- CN
- China
- Prior art keywords
- oscillator
- calculating
- square wave
- actual
- timing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 42
- 102100024061 Integrator complex subunit 1 Human genes 0.000 claims description 12
- 101710092857 Integrator complex subunit 1 Proteins 0.000 claims description 12
- 238000004364 calculation method Methods 0.000 claims description 12
- 238000005259 measurement Methods 0.000 claims description 12
- 238000012360 testing method Methods 0.000 claims description 10
- 102100028043 Fibroblast growth factor 3 Human genes 0.000 claims description 9
- 108050002021 Integrator complex subunit 2 Proteins 0.000 claims description 9
- 238000004590 computer program Methods 0.000 claims description 8
- 230000000630 rising effect Effects 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 9
- 238000000025 interference lithography Methods 0.000 description 9
- 230000010355 oscillation Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000007958 sleep Effects 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 238000004422 calculation algorithm Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 235000019800 disodium phosphate Nutrition 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
- H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
- H03L7/0992—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising a counter or a frequency divider
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Oscillators With Electromechanical Resonators (AREA)
Abstract
本发明公开一种芯片内部时钟源的计时校准方法及相关装置，其中，该计时校准方法包括：获取第一振荡器实时温度对应的温度补偿，以提高第一振荡器的校准精度。再通过获取预设个数第二振荡器的方波信号，计算每个方波信号对应的第二振荡器运行的理论时长；根据第二振荡器的方波信号，计算第一振荡器对应第二振荡器方波信号产生的方波个数，根据方波个数及温度补偿计算第一振荡器实际运行时长；根据第二振荡器的时基、理论时长以及第一振荡器的实际运行时长，计算第一振荡器实际时基；根据第一振荡器实际时基校准第二振荡器计时。本发明实施例方法简单，将第二振荡器的计时精度调整至与第一振荡器精度一致，从而保证第二振荡器的计时精度精准。
Description
技术领域
本发明涉及时钟校准领域，具体涉及芯片内部时钟计时校准领域，特别是涉及一种芯片内部时钟源的计时校准方法及相关装置。
背景技术
在芯片设计中，为了降低芯片成本，无晶振化逐渐成为低端芯片的设计趋势。在芯片的投片中，多项目晶圆(Multi Project Wafer,简称MPW)将多个具有相同工艺的集成电路设计在同一晶圆片上流片，得到多种芯片样本。这种MPW芯片能大大降低集成电路研发费用，但因没经过正式CP量产校准流程，芯片在工厂生产加工后没有经过系统的参数测试和硬件配置过程，芯片内部时钟源的时钟频率不够准确，需要校准。
芯片内部有高速振荡器(HIL)和内部低速振荡器(FIL)，其中第一高速振荡器精度较高(一般为±0.5％)，低速振荡器精度很低(一般为±15％)。当芯片进入低功耗模式时，只有低速振荡器可以运行用于时间计时，由于低速振荡器的精度较低，现有技术中通过低速振荡器对计时进行校准误差较大。中国专利申请CN110308762A专利公开了一种芯片内部时钟源的校准方案，其中通过用一个标准时钟去校准另一个时钟的频率，但该方法对校准时钟源没有温度补偿，对计时校准误差仍较大，并且该方法算法复杂。
发明内容
为了解决上述问题，本发明的目的是提供一种芯片内部时钟源的计时校准方法，通过温度补偿，可以便捷准确的校准芯片内部时钟计时。
基于此，本发明提供了一种芯片内部时钟源的计时校准方法，所述校准方法包括：
获取第一振荡器实时温度对应的温度补偿；
获取预设个数第二振荡器的方波信号，计算每个方波信号对应的第二振荡器运行的理论时长；
根据第二振荡器的方波信号，计算第一振荡器对应所述第二振荡器方波信号产生的方波个数，根据所述方波个数及所述温度补偿计算所述第一振荡器实际运行时长；
根据所述第二振荡器的时基、理论时长以及所述第一振荡器的实际运行时长，计算所述第一振荡器实际时基；
根据所述第一振荡器实际时基校准所述第二振荡器计时。
可选的，所述获取第一振荡器实时温度对应的温度补偿，包括：
获取所述第一振荡器的外部温度，根据其外部温度获取对应的温度补偿。
其中，所述获取所述第一振荡器的外部温度，包括
获取所述高速振荡的电阻；
根据所述电阻值获取所述高速振荡的外部温度。
可选的，所述获取预设个数第二振荡器的方波信号，计算第二振荡器运行的理论时长，包括：
获取所述第二振荡器预设个数的连续方波信号，根据其中的完整的方波信号计算所述第二振荡器运行的理论时长。
可选的，所述根据第二振荡器的方波信号，计算第一振荡器对应每个所述第二振荡器方波信号的方波个数及实际运行时长，包括：
计算所述第一振荡器对应所述第二振荡器的完整的方波信号对应方波个数，并根据所述第一振荡器的内存大小计算所述第一振荡器对应所述第二振荡器在所述理论时长内实际运行的时长。
可选的，在计算所述第一振荡器对应所述第二振荡器的完整的方波信号产生的方波个数时，通过上升沿或下降沿或上升/下降沿来检测所述第一振荡器产生的方波个数。
可选的，根据所述第二振荡器的时基、理论时长以及所述第一振荡器的实际运行时长，计算所述第一振荡器实际时基，包括
将预设个数内对应的所述第二振荡器理论时长之和作为总的测量时长T-test；
将所述第一振荡器每个对应所述第二振荡器方波信号实际运行时长之和作为总的实际运行时长T-sum；
根据类比公式计算所述第一振荡器实际时基：
可选的，所述INT1为第二振荡器的时基，INT2为第一振荡器实际时基。
本发明还提供了一种芯片内部时钟源的计时校准装置，该计时校准装置包括：
温度补偿模块，用于获取第一振荡器实时温度对应的温度补偿；
第一计算模块，用于获取预设个数第二振荡器的方波信号，计算第二振荡器运行的理论时长；
第二计算模块，用于根据第二振荡器的方波信号，计算第一振荡器对应每个所述第二振荡器方波信号产生的方波个数，根据所述方波个数及所述温度补偿计算所述第一振荡器实际运行时长；
第三计算模块，用于根据所述第二振荡器的时基、理论时长以及所述第一振荡器的实际运行时长，计算所述第一振荡器实际时基；
校准模块，用于根据所述第一振荡器实际时基校准所述第二振荡器计时。
本发明还提供了一种计算机设备，包括存储器和处理器，所述存储器存储有计算机程序，其征在于，所述处理器执行所述计算机程序时实现上述方法的步骤。
本发明还提供了一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现上述方法的步骤。
本发明方法简单，可以实现自动校准芯片内部时钟源精准计时，本发明方案中首先通过对芯片内部高精度的第一振荡器进行温度补偿，将所述第一振荡器对应该温度的校准误差补偿计算，以提高第一振荡器的校准精度，进而保证计时精度。再通过芯片内部高精度的第一振荡器对低精度的第二振荡器进行校准，通过计算所述第一振荡器对应所述第二振荡器测量时间内产生的方波信息计算其实际时基，把第二振荡器的计时精度调整至与第一振荡器精度一致，从而保证所述第二振荡器的计时精度精准。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的芯片内部时钟源的计时校准方法的示意图；
图2是本发明实施例提供的芯片内部第一振荡器精度误差-温度曲线对照；
图3是本发明实施例提供的FIL和HIL产生的方波信号对照示意图；
图4是本发明又一实施例提供的芯片内部时钟源的计时校准方法的示意图；
图5是本发明实施例提供的芯片内部时钟源的计时校准装置的示意图；
图6是本发明实施例提供的计算机设备的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
图1是本发明实施例提供的芯片内部时钟源的计时校准方法的示意图，所述方法包括：
S101、获取第一振荡器实时温度对应的温度补偿。
本发明可以通过采取所述第一振荡器的外部温度，获取对所述第一振荡器实时温度对应的温度补偿。通过温度补偿，将所述第一振荡器对应该温度的校准误差补偿计算，从而提高第一振荡器的校准精度。一般的，所述第一振荡器为高速振荡器，具有较高的精准度。
图2是芯片内部第一振荡器精度误差-温度曲线对照图，其示出第一振荡器对应各温度下的精度误差。在本发明实施例中，可根据该图直接获取所述第一振荡器精度的温度补偿。
进一步地，本发明一些实施例可通过所述第一振荡器的电阻值采取其外部温度。具体地，所述第一振荡器可采用热敏电阻电路进行测量其电阻值，然后根据热敏电阻与温度曲线对照表/图(本实施例未示出该对照图)获取外部温度。
本发明实施例通过精度较高的第一振荡器来校准精度低的第二振荡器的时钟源，把低精度第二振荡器的时钟源计时的时间精度校准到与精度较高的第一振荡器时钟源一样。由于高精度的第一振荡器时钟源的精度是受温度影响的，故通过采集第一振荡器的温度获取其对应的误差值，从而使低精度的时钟源计时的时间更精准。
S102、获取预设个数第二振荡器的方波信号，计算每个方波信号对应的第二振荡器运行的理论时长。
芯片会存在内部高精度第一振荡器HIL和低精度内部第二振荡器FIL，芯片进入休眠模式后，只有第二振荡器在运行，通过第二振荡器产生中断INT1(第二振荡器的最小时基)唤醒芯片，每次唤醒则对第二振荡器进行校准。
本发明实施例是用一个定时器TIMER1测试FIL产生的方波个数N1，其中N1是预设值，用于连续测量所述第二振荡器，获取N1个第二振荡器的方波信号，则得到该次测量时长：T-FIL＝(1/FIL)*N1。TIMER1的时基是第一振荡器HIL的时基，当第二振荡器产生中断INT1唤醒芯片时，以1/FIL进入TIMER1一次，INT1是芯片休眠时，第二振荡器产生的最小时间基准，每个INT1到后就产生中断唤醒芯片一次。在进入TIMER1后，第一振荡器HIL会开始产生HIL的方波信号，得到1/FIL时间内1/HIL的方波个数。
由于第二振荡器一直在运行，其在中断产生INT1唤醒芯片时，其进入TIMER1进入测量的时间是不固定的，首个方波的测试时间可能是不准确的，即首个方波可能不是完整的方波。因此，本发明实施例通过获取所述第二振荡器预设个数的连续方波信号，根据其中的完整的方波信号计算所述第二振荡器运行的理论时长。示例地，如图3所示，连续测量N1次第二振荡器的方波信号中，其进入的时间是随机的，获取的首个方波不是完整的方波信号，将该取得的首个方波信号去除，取之后的N1-1个完整的方波信号，得到所述第二振荡器的测量时长为：T-FIL＝(1/FIL)*(N1-1)。
S103、根据第二振荡器的方波信号，计算第一振荡器对应所述第二振荡器方波信号产生的方波个数，根据方波个数及所述温度补偿计算第一振荡器实际运行时长。
当第二振荡器在进入TIMER1后，第一振荡器HIL会开始产生HIL的方波信号，每个第二振荡器测量的方波信号，对应产生得到1/FIL时间内1/HIL的方波个数。在TIMER1中，对N1-1的FIL方波时间段内，对HIL产生的方波进行计数，计算所述第一振荡器的方波数量N2。具体地，可以通过上升沿或下降沿或上升/下降沿来检测所述第一振荡器产生的方波个数。具体示例如，设置变量N2来计算所述第一振荡器产生的方波个数，当TIMER1每个上升沿产生中断信号时，计数变量N2自动加1。
进一步地，第一振荡器HIL对应每次所述第二振荡器测量的理论时长内实际运行的时长为：T-HIL＝(1/HIL)*N2。
104、根据所述第二振荡器的时基、理论时长以及所述第一振荡器的实际运行时长，计算所述第一振荡器实际时基。
本发明实施例中，通过重复上述步骤S101-S103，获取多组所述第二振荡器的测量数据及计算应该测量时间内所述第一振荡器产生的方波等数据，将所述第一振荡器每个对应所述第二振荡器方波信号进温度补偿，将补偿后的实际运行时长之和作为总的实际运行时长T-sum。具体地，本实施例通过将预设个数内对应的所述第二振荡器理论时长之和作为总的测量时长T-test。示例地，获取n组第二振荡器的测量数据，则经过温度补偿的所述第一振荡器的实际运行总时长为：
T-SUM＝[T-HIL(1)*(1-ΔT1)]+……+[T-HIL(n)*(1-ΔTn)]；
其中，ΔTn为每次测量时所述第一振荡器对应的温度补偿。所述T-HIL(n)为所述第一振荡器每次测量实际运行时长。
由于所述第二振荡器获取的方波是预设的，其每次测量时长相同，总测量时长为：
T-test＝T-FIL*n；
然后根据类比公式计算所述第一振荡器实际时基：
其中，所述INT1为第二振荡器的时基，INT2为第一振荡器实际时基。
105、根据所述第一振荡器实际时基校准所述第二振荡器计时。
在本发明实施例中，根据所述第二振荡器的校准的计时，计算在该计时内通过所述第一振荡器的实际时基的个数，通过所述第二振荡器的时基INT1计时计算得到的次数，即可得到精准的计时时间。
本发明实施例中，所述第一振荡器为高速振荡器，第二振荡器为低速振荡器，首先通过对芯片内部高精度的第一振荡器进行温度补偿，将所述第一振荡器对应该温度的校准误差补偿计算，以提高第一振荡器的校准精度，进而保证计时精度。再通过芯片内部高精度的第一振荡器对低精度的第二振荡器进行校准，通过计算所述第一振荡器对应所述第二振荡器测量时间内产生的方波信息计算其实际时基，把第二振荡器的计时精度调整至与第一振荡器精度一致，从而保证所述第二振荡器的计时精确度。
示例性的，如图4所示，提供一次计时校准实施过程示例图，包括以下步骤：
401：设n＝0,T-HILs＝0,T-FILs＝0；
402：设置FIL计时X小时及运行FIL；
403：判断是否唤醒芯片；若唤醒芯片，执行步骤404，否则，结束流程；
404：获取温度补偿ΔT；
405：获取FIL的方波信号N1；
406：计算HIL的方波个数N2；
407：T-HIL＝(1/HIL)*N2*(1-ΔT)；T-FIL＝(1/FIL)*(N1-1)；
408：判断获取的TIL信号个数是否达到预设次数；若是。执行步骤409；否则，执行步骤410；
409：T-HILs＝T-HILs+T-HIL，T-FILs＝T-FILs+T-FIL，n＝n+1；
410：计算HIL的时基INT2；
411：校准计时：X/INT2。
在本实施例中，在步骤S402中，假设第二振荡器为低速振荡器的FIL＝15K，第一振荡器为高速振荡器的HIL＝4M(FIL、HIL是芯片参数，可直接获取或预先设定)，芯片在休眠时，只有15K的FIL在运行，其进入中断INT1唤醒芯片后，设置时基为4M的定时器TIMER1，每1/15K的时间进入TIMER1一次；在进入TIMER1后，HIL会产生1/4M的中断，此时可通过上升沿或者下降沿等方式计算HIL对应FIL测试时间段内产生的方波信号，设置变量N2用于计算HIL的方波个数，每产生一次中断N2＝N2+1。假设每次获取FIL的30个连续方波作为测试数据，则每次需获取连续31次进入TIMER1的方波信号，并舍弃第1次(不是完整的1/15K，取后面完整的30个方波信号，则FIL测试的理论时间为T-FIL＝1/15K*30＝2ms。而HIL需要计算的是对应FIL获取的后面次30个方波信号内1/4M的实际个数N2，HIL实际时间就是N2*1/4M。
重复步骤403～407多次，获取预设n个数测量数据，理论INT1对应的时间T-FILs则为2ms*n，而第一振荡器HIL实际跑的时间为n次测量出来的T-HILs为多次计算的N2*1/4M的总和。芯片休眠时实际能计时的最小时间单位为所述第一振荡器的最小时间单位INT2，根据类此公式INT1：INT2＝T-FILs:T-HILs,，可计算得到INT2的值。假设定时时间为4h，便用最小时间单位计数4h/INT2次，便可以得到校准后的4h计时。
本发明方法简单，可以实现自动校准芯片内部时钟源精准计时，本发明方案中首先通过对芯片内部高精度的第一振荡器进行温度补偿，将所述第一振荡器对应该温度的校准误差补偿计算，以提高第一振荡器的校准精度，进而保证计时精度。再通过芯片内部高精度的第一振荡器对低精度的第二振荡器进行校准，通过计算所述第一振荡器对应所述第二振荡器测量时间内产生的方波信息计算其实际时基，把第二振荡器的计时精度调整至与第一振荡器精度一致，从而保证所述第二振荡器的计时精度精准。
图5是本发明实施例提供的芯片内部时钟源的计时校准装置500的结构示意图，所述装置包括：
温度补偿模块501，用于获取第一振荡器实时温度对应的温度补偿；
第一计算模块502，用于获取预设个数第二振荡器的方波信号，计算第二振荡器运行的理论时长；
第二计算模块503，用于根据第二振荡器的方波信号，计算第一振荡器对应每个所述第二振荡器方波信号产生的方波个数，根据所述方波个数及所述温度补偿计算所述第一振荡器实际运行时长；
第三计算模块504，用于根据所述第二振荡器的时基、理论时长以及所述第一振荡器的实际运行时长，计算所述第一振荡器实际时基；
校准模块505，用于根据所述第一振荡器实际时基校准所述第二振荡器计时。
所述装置还包括显示模块，所述显示模块与所述调整模块相连，所述显示模块用于显示上述所述温度补偿模块、第一计算模块、第二计算模块，第三计算模块、校准模块获取的数据信息及操作过程。
所述装置还可以包括输入模块，所述输入模块与所述显示模块相连，所述输入模块可包括按键,可用于输入待测量芯片的编号、型号、名称等信息，所述待测量芯片内部计时校准之后，可以在上述显示模块中显示，并且所述显示模块还可以显示所述时钟对应的芯片名称、编号、型号等，并将所述时钟源信号频率以及对应的芯片名称、编号、型号等信号存储起来，方便用户随时进行查看。
其中，所述温度补偿模块通过精度较高的第一振荡器来校准精度低的第二振荡器的时钟源计时，把低精度第二振荡器的时钟源计时的时间精度校准到与精度较高的第一振荡器时钟源一样。由于高精度的第一振荡器时钟源的精度是受温度影响的，故在一些实施例中所述温度补偿模块通过采集第一振荡器的温度直接获取其对应的误差值补偿精度误差，快速高效又节省程序空间。
本发明方法简单，可以实现自动校准芯片内部时钟源精准计时，本发明方案中首先通过对芯片内部高精度的第一振荡器进行温度补偿，将所述第一振荡器对应该温度的校准误差补偿计算，以提高第一振荡器的校准精度，进而保证计时精度。再通过芯片内部高精度的第一振荡器对低精度的第二振荡器进行校准，通过计算所述第一振荡器对应所述第二振荡器测量时间内产生的方波信息计算其实际时基，把第二振荡器的计时精度调整至与第一振荡器精度一致，从而保证所述第二振荡器的计时精度精准。
为解决上述技术问题，本申请实施例还提供计算机设备。具体请参阅图6，图6为本实施例计算机设备基本结构框图。
所述计算机设备6包括通过系统总线相互通信连接存储器61、处理器62、网络接口63。需要指出的是，图中仅示出了具有组件61-63的计算机设备6，但是应理解的是，并不要求实施所有示出的组件，可以替代的实施更多或者更少的组件。其中，本技术领域技术人员可以理解，这里的计算机设备是一种能够按照事先设定或存储的指令，自动进行数值计算和/或信息处理的设备，其硬件包括但不限于微处理器、专用集成电路(ApplicationSpecific Integrated Circuit，ASIC)、可编程门阵列(Field－Programmable GateArray，FPGA)、数字处理器(Digital Signal Processor，DSP)、嵌入式设备等。
所述计算机设备可以是桌上型计算机、笔记本、掌上电脑及云端服务器等计算设备。所述计算机设备可以与用户通过键盘、鼠标、遥控器、触摸板或声控设备等方式进行人机交互。
所述存储器61至少包括一种类型的可读存储介质，所述可读存储介质包括闪存、硬盘、多媒体卡、卡型存储器(例如，SD或DX存储器等)、随机访问存储器(RAM)、静态随机访问存储器(SRAM)、只读存储器(ROM)、电可擦除可编程只读存储器(EEPROM)、可编程只读存储器(PROM)、磁性存储器、磁盘、光盘等。在一些实施例中，所述存储器61可以是所述计算机设备6的内部存储单元，例如该计算机设备6的硬盘或内存。在另一些实施例中，所述存储器61也可以是所述计算机设备6的外部存储设备，例如该计算机设备6上配备的插接式硬盘，智能存储卡(Smart Media Card,SMC)，安全数字(Secure Digital,SD)卡，闪存卡(FlashCard)等。当然，所述存储器61还可以既包括所述计算机设备6的内部存储单元也包括其外部存储设备。本实施例中，所述存储器61通常用于存储安装于所述计算机设备6的操作系统和各类应用软件，例如芯片内部时钟源的计时校准方法的程序代码等。此外，所述存储器61还可以用于暂时地存储已经输出或者将要输出的各类数据。
所述处理器62在一些实施例中可以是中央处理器(Central Processing Unit，CPU)、控制器、微控制器、微处理器、或其他数据处理芯片。该处理器62通常用于控制所述计算机设备6的总体操作。本实施例中，所述处理器62用于运行所述存储器61中存储的程序代码或者处理数据，例如芯片内部时钟源的计时校准方法的程序代码。
所述网络接口63可包括无线网络接口或有线网络接口，该网络接口63通常用于在所述计算机设备6与其他电子设备之间建立通信连接。
本申请还提供了另一种实施方式，即提供一种计算机可读存储介质，所述计算机可读存储介质存储有芯片内部时钟源的计时校准方法的程序，所述芯片内部时钟源的计时校准方法的程序可被至少一个处理器执行，以使所述至少一个处理器执行如上述的芯片内部时钟源的计时校准方法的步骤。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到上述实施例方法可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件，但很多情况下前者是更佳的实施方式。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质(如ROM/RAM、磁碟、光盘)中，包括若干指令用以使得一台终端设备(可以是手机，计算机，服务器，空调器，或者网络设备等)执行本申请各个实施例所述的方法。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例，附图中给出了本申请的较佳实施例，但并不限制本申请的专利范围。本申请可以以许多不同的形式来实现，相反地，提供这些实施例的目的是使对本申请的公开内容的理解更加透彻全面。尽管参照前述实施例对本申请进行了详细的说明，对于本领域的技术人员来而言，其依然可以对前述各具体实施方式所记载的技术方案进行修改，或者对其中部分技术特征进行等效替换。凡是利用本申请说明书及附图内容所做的等效结构，直接或间接运用在其他相关的技术领域，均同理在本申请专利保护范围之内。
Claims (10)
1.一种芯片内部时钟源的计时校准方法，其特征在于，包括：
获取第一振荡器实时温度对应的温度补偿；
获取预设个数第二振荡器的方波信号，计算每个方波信号对应的第二振荡器运行的理论时长；
根据第二振荡器的方波信号，计算第一振荡器对应所述第二振荡器方波信号产生的方波个数，根据所述方波个数及所述温度补偿计算所述第一振荡器实际运行时长；
根据所述第二振荡器的时基、理论时长以及所述第一振荡器的实际运行时长，计算所述第一振荡器实际时基；
根据所述第一振荡器实际时基校准所述第二振荡器计时。
2.根据权利要求1所述的计时校准方法，其特征在于，所述获取第一振荡器实时温度对应的温度补偿，包括
获取所述第一振荡器的外部温度，根据所述外部温度获取对应的温度补偿。
3.根据权利要求2所述的计时校准方法，其特征在于，所述获取所述第一振荡器的外部温度，包括
获取所述第一振荡器的电阻值；
根据所述电阻值获取所述第一振荡器的外部温度。
4.根据权利要求1所述的计时校准方法，其特征在于，所述获取预设个数第二振荡器的方波信号，计算第二振荡器运行的理论时长，包括：
获取所述第二振荡器预设个数的连续方波信号，根据其中的完整的方波信号计算所述第二振荡器运行的理论时长。
5.根据权利要求4所述的计时校准方法，其特征在于，所述根据第二振荡器的方波信号，计算第一振荡器对应所述第二振荡器方波信号产生的方波个数，根据所述方波个数及所述温度补偿计算所述第一振荡器实际运行时长，包括：
计算所述第一振荡器对应所述第二振荡器的完整的方波信号对应方波个数，并根据所述第一振荡器的内存大小计算所述第一振荡器对应所述第二振荡器在所述理论时长内实际运行的时长。
6.根据权利要求5所述的计时校准方法，其特征在于，在计算所述第一振荡器对应所述第二振荡器的完整的方波信号产生的方波个数时，通过上升沿或下降沿或上升/下降沿来检测所述第一振荡器产生的方波个数。
7.根据权利要求1至6任一项所述的计时校准方法，其特征在于，根据所述第二振荡器的时基、理论时长以及所述第一振荡器的实际运行时长，计算所述第一振荡器实际时基，包括：
将预设个数内对应的所述第二振荡器理论时长之和作为总的测量时长T-test；
将所述第一振荡器每个对应所述第二振荡器方波信号实际运行时长之和作为总的实际运行时长T-sum；
根据类比公式计算所述第一振荡器实际时基：
其中，所述INT1为第二振荡器的时基，INT2为第一振荡器实际时基。
8.一种芯片内部时钟源的计时校准装置，其特征在于，包括：
温度补偿模块，用于获取第一振荡器实时温度对应的温度补偿；
第一计算模块，用于获取预设个数第二振荡器的方波信号，计算第二振荡器运行的理论时长；
第二计算模块，用于根据第二振荡器的方波信号，计算第一振荡器对应每个所述第二振荡器方波信号产生的方波个数，根据所述方波个数及所述温度补偿计算所述第一振荡器实际运行时长；
第三计算模块，用于根据所述第二振荡器的时基、理论时长以及所述第一振荡器的实际运行时长，计算所述第一振荡器实际时基；
校准模块，用于根据所述第一振荡器实际时基校准所述第二振荡器计时。
9.一种计算机设备，包括存储器和处理器，所述存储器存储有计算机程序，其征在于，所述处理器执行所述计算机程序时实现权利要求1至7中任一项所述方法的步骤。
10.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现权利要求1至7中任一项所述方法的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011370351.3A CN112737574B (zh) | 2020-11-30 | 2020-11-30 | 一种芯片内部时钟源的计时校准方法及相关装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011370351.3A CN112737574B (zh) | 2020-11-30 | 2020-11-30 | 一种芯片内部时钟源的计时校准方法及相关装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112737574A CN112737574A (zh) | 2021-04-30 |
| CN112737574B true CN112737574B (zh) | 2024-01-12 |
Family
ID=75597915
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011370351.3A Active CN112737574B (zh) | 2020-11-30 | 2020-11-30 | 一种芯片内部时钟源的计时校准方法及相关装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112737574B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113346881B (zh) * | 2021-05-27 | 2023-08-18 | 珠海东之尼电子科技有限公司 | 数字时钟校准方法、无线遥控器及存储介质 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5831485A (en) * | 1997-09-04 | 1998-11-03 | Tektronix, Inc. | Method and apparatus for producing a temperature stable frequency using two oscillators |
| CN101013477A (zh) * | 2007-02-05 | 2007-08-08 | 凤凰微电子（中国）有限公司 | 一种实现高速大容量智能卡时钟管理的单元及方法 |
| CN101072029A (zh) * | 2006-05-12 | 2007-11-14 | 捷顶微电子（上海）有限公司 | 一种单芯片上多种精确时钟产生电路及其实现方法 |
| CN101552606A (zh) * | 2009-04-29 | 2009-10-07 | 西安理工大学 | 基于芯片内建时钟晶振的智能自校准芯片及自校准方法 |
| US7982549B1 (en) * | 2009-12-04 | 2011-07-19 | Atheros Communications, Inc. | Dual self-calibrating low-power oscillator system and operation |
| CN107765760A (zh) * | 2017-11-17 | 2018-03-06 | 上海伟世通汽车电子系统有限公司 | 仪表睡眠模式下rtc模块时钟源动态校准方法及其系统 |
| CN108880509A (zh) * | 2018-05-02 | 2018-11-23 | 东南大学 | 一种抗工艺和温度波动的极低功耗计时电路及计时方法 |
| CN110308762A (zh) * | 2019-06-21 | 2019-10-08 | 广芯微电子（广州）股份有限公司 | 一种芯片内部时钟源的时钟频率校准方法 |
| CN110932718A (zh) * | 2019-11-29 | 2020-03-27 | 紫光展讯通信(惠州)有限公司 | 晶振的时钟频率的校准方法、装置、设备及存储介质 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE60206149D1 (de) * | 2002-07-05 | 2005-10-20 | St Microelectronics Sa | Verfahren zum Betreiben eines Mikrokontrollerchips mit einem internen RC-Oszillator, und Mikrokontrollerchip zur Durchführung des Verfahrens |
| CN102118160B (zh) * | 2009-12-30 | 2013-10-23 | 意法半导体研发(深圳)有限公司 | 产生时钟信号的电路和方法 |
| EP2790324A1 (en) * | 2013-04-12 | 2014-10-15 | Dialog Semiconductor GmbH | Method for providing a stabilized oscillator signal |
-
2020
- 2020-11-30 CN CN202011370351.3A patent/CN112737574B/zh active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5831485A (en) * | 1997-09-04 | 1998-11-03 | Tektronix, Inc. | Method and apparatus for producing a temperature stable frequency using two oscillators |
| CN101072029A (zh) * | 2006-05-12 | 2007-11-14 | 捷顶微电子（上海）有限公司 | 一种单芯片上多种精确时钟产生电路及其实现方法 |
| CN101013477A (zh) * | 2007-02-05 | 2007-08-08 | 凤凰微电子（中国）有限公司 | 一种实现高速大容量智能卡时钟管理的单元及方法 |
| CN101552606A (zh) * | 2009-04-29 | 2009-10-07 | 西安理工大学 | 基于芯片内建时钟晶振的智能自校准芯片及自校准方法 |
| US7982549B1 (en) * | 2009-12-04 | 2011-07-19 | Atheros Communications, Inc. | Dual self-calibrating low-power oscillator system and operation |
| CN107765760A (zh) * | 2017-11-17 | 2018-03-06 | 上海伟世通汽车电子系统有限公司 | 仪表睡眠模式下rtc模块时钟源动态校准方法及其系统 |
| CN108880509A (zh) * | 2018-05-02 | 2018-11-23 | 东南大学 | 一种抗工艺和温度波动的极低功耗计时电路及计时方法 |
| CN110308762A (zh) * | 2019-06-21 | 2019-10-08 | 广芯微电子（广州）股份有限公司 | 一种芯片内部时钟源的时钟频率校准方法 |
| CN110932718A (zh) * | 2019-11-29 | 2020-03-27 | 紫光展讯通信(惠州)有限公司 | 晶振的时钟频率的校准方法、装置、设备及存储介质 |
Non-Patent Citations (1)
| Title |
|---|
| A 40-Gb/s SiGe-BiCMOS MZM Driver With 6-Vp_p Output and On-Chip Digital Calibration;Leonardo Vera;《IEEE JOLJRNAI OF SOLID-STATE CIRCLJTTS》;第第52卷卷(第第2期期);全文 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112737574A (zh) | 2021-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2369438B1 (en) | Calibration method of a real time clock signal | |
| CN103176400A (zh) | 智能电表时钟校准方法 | |
| CN102176112B (zh) | Mcu内置rtc实现时钟精确计时的方法 | |
| CN103901942B (zh) | 用于终端的时钟精度的校准方法和装置 | |
| CN108063617A (zh) | 一种低频rc振荡器的时钟频率校准方法和系统 | |
| CN108037656A (zh) | 实时时钟芯片校准方法、装置及终端设备 | |
| CN112506266B (zh) | 芯片时钟源的计时校准方法、装置及带有时钟源的芯片 | |
| CN112737574B (zh) | 一种芯片内部时钟源的计时校准方法及相关装置 | |
| CN107765760B (zh) | 仪表睡眠模式下rtc模块时钟源动态校准方法及其系统 | |
| CN104937504B (zh) | 石英电子表高精度守时方法 | |
| CN112462846A (zh) | 时钟校正方法、装置、计算机设备及存储介质 | |
| JP2007078405A (ja) | ソフトウェア時計の計時プログラム | |
| CN110968148A (zh) | 一种定时校准方法、装置及定时器 | |
| CN114924119B (zh) | 时钟芯片及频率测量方法 | |
| US9966900B2 (en) | Apparatus for oscillator with improved precision and associated methods | |
| CN113970698A (zh) | 一种校准片外晶振的方法与系统 | |
| CN116559528A (zh) | 芯片频率测量方法、电路、装置、存储介质及计算机设备 | |
| US8917147B2 (en) | Method and system to improve power utilization using a calibrated crystal warm-up detection | |
| CN112799493A (zh) | 一种电源vr芯片的电流自动校准电路及校准方法 | |
| CN111026232A (zh) | 时钟校准方法、芯片、电子设备 | |
| CN212364801U (zh) | 烟感探测器mcu的rtc校准电路 | |
| US11803208B2 (en) | Timer calibration method and electronic device | |
| CN111642140B (zh) | 测量装置及测量方法 | |
| CN112286039A (zh) | 钟表校准方法、装置及可读存储介质 | |
| US10498524B2 (en) | Timing method, clock device and terminal device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |