CN114759914A - 实时时钟的校准方法、实时时钟的校准电路及芯片 - Google Patents

实时时钟的校准方法、实时时钟的校准电路及芯片 Download PDF

Info

Publication number
CN114759914A
CN114759914A CN202210267698.8A CN202210267698A CN114759914A CN 114759914 A CN114759914 A CN 114759914A CN 202210267698 A CN202210267698 A CN 202210267698A CN 114759914 A CN114759914 A CN 114759914A
Authority
CN
China
Prior art keywords
clock circuit
real
time clock
signal
capture
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210267698.8A
Other languages
English (en)
Inventor
胡运权
李轩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Jiekai Technology Co ltd
Original Assignee
Wuhan Jiekai Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Jiekai Technology Co ltd filed Critical Wuhan Jiekai Technology Co ltd
Priority to CN202210267698.8A priority Critical patent/CN114759914A/zh
Publication of CN114759914A publication Critical patent/CN114759914A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/14—Time supervision arrangements, e.g. real time clock

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Clocks (AREA)

Abstract

本申请公开了一种实时时钟的校准方法、实时时钟的校准电路及芯片，其中，该实时时钟的校准方法包括：捕获时钟电路在预设时长内获取第一信号周期数个实时时钟电路信号，计数器在所述预设时长内对所述捕获时钟电路的信号周期进行计数，得到第二信号周期数；其中，所述捕获时钟电路的标准信号频率大于所述实时时钟电路的标准信号频率；根据所述捕获时钟电路的标准信号频率、所述第一信号周期数和所述第二信号周期数，对所述实时时钟电路的标准信号频率进行校准。上述方案，能够提高实时时钟的计时精度。

Description

实时时钟的校准方法、实时时钟的校准电路及芯片
技术领域
本申请涉及电子设备技术领域，特别是涉及实时时钟的校准方法、实时时钟的校准电路及芯片。
背景技术
当实时时钟电路(RTC)计数使用内部低速时钟时，由于内部低速时钟精度低，并且频率受温度的影响较大，如果不对实时时钟电路的计数器进行补偿，则实时时钟电路计数会出现不准。
因此需要消除这些原因带来的误差，使计时更加准确，现有方案一般需要要借助外部标准时钟来对实时时钟电路进行校准，增加了硬件成本。
发明内容
本申请主要解决的技术问题是提供一种实时时钟的校准方法、实时时钟的校准电路及芯片，能够提高实时时钟的计时精度。
为了解决上述问题，本申请第一方面提供了一种实时时钟的校准方法，所述实时时钟的校准方法包括：捕获时钟电路在预设时长内获取第一信号周期数个实时时钟电路信号，计数器在所述预设时长内对所述捕获时钟电路的信号周期进行计数，得到第二信号周期数；其中，所述捕获时钟电路的标准信号频率大于所述实时时钟电路的标准信号频率；根据所述捕获时钟电路的标准信号频率、所述第一信号周期数和所述第二信号周期数，对所述实时时钟电路的标准信号频率进行校准。
为了解决上述问题，本申请第二方面提供了一种实时时钟的校准电路，包括相互电连接的实时时钟电路、脉冲捕获模块以及处理器，所述脉冲捕获模块包括捕获时钟电路和计数器，所述捕获时钟电路的标准信号频率大于所述实时时钟电路的标准信号频率；所述捕获时钟电路用于在预设时长内获取第一信号周期数个实时时钟电路信号；所述计数器用于在所述预设时长内对所述捕获时钟电路的信号周期进行计数，得到第二信号周期数；所述处理器用于根据所述捕获时钟电路的标准信号频率、所述第一信号周期数和所述第二信号周期数，对所述实时时钟电路的标准信号频率进行校准。
为了解决上述问题，本申请第三方面提供了一种芯片，所述芯片包括上述第二方面的实时时钟的校准电路。
本发明的有益效果是：区别于现有技术的情况，本申请的实时时钟的校准方法包括：捕获时钟电路在预设时长内获取第一信号周期数个实时时钟电路信号，计数器在所述预设时长内对所述捕获时钟电路的信号周期进行计数，得到第二信号周期数；其中，所述捕获时钟电路的标准信号频率大于所述实时时钟电路的标准信号频率；于是可以根据捕获时钟电路的标准信号频率、第一信号周期数和第二信号周期数，对实时时钟电路的标准信号频率进行校准。本申请可以使用芯片内部的脉冲捕获功能，选择高速的捕获时钟电路作为捕获源，选择低速的实时时钟电路作为时钟源，利用高速时钟捕获低速时钟，从而可以得到低速的实时时钟电路较为准确的实际信号频率，进而可以提高实时时钟电路的计时精度。
附图说明
图1是本申请实时时钟的校准方法一实施例的流程示意图；
图2是图1中步骤S11一实施例的流程示意图；
图3是本申请实时时钟的校准方法一实施方式对应的硬件结构示意图；
图4是本申请实时时钟的校准方法的原理示意图；
图5是图1中步骤S11另一实施例的流程示意图；
图6是本申请实时时钟的校准方法另一实施方式对应的硬件结构示意图；
图7是图1中步骤S12一实施例的流程示意图；
图8是图7中步骤S122一实施例的流程示意图；
图9是本申请实时时钟的校准电路一实施例的框架示意图；
图10是本申请芯片一实施例的框架示意图。
具体实施方式
下面结合说明书附图，对本申请实施例的方案进行详细说明。
以下描述中，为了说明而不是为了限定，提出了诸如特定系统结构、接口、技术之类的具体细节，以便透彻理解本申请。
本文中术语“系统”和“网络”在本文中常被可互换使用。本文中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。此外，本文中的“多”表示两个或者多于两个。
请参阅图1，图1是本申请实时时钟的校准方法一实施例的流程示意图。具体而言，可以包括如下步骤：
步骤S11：捕获时钟电路在预设时长内获取第一信号周期数个实时时钟电路信号，计数器在所述预设时长内对所述捕获时钟电路的信号周期进行计数，得到第二信号周期数。其中，所述捕获时钟电路的标准信号频率大于所述实时时钟电路的标准信号频率。
步骤S12：根据所述捕获时钟电路的标准信号频率、所述第一信号周期数和所述第二信号周期数，对所述实时时钟电路的标准信号频率进行校准。
可以理解的是，由于捕获时钟电路的标准信号频率大于实时时钟电路的标准信号频率，即捕获时钟电路为高速时钟电路，实时时钟电路为低速时钟电路，而高速时钟电路的精度要高于低速时钟电路的精度，因此，通过在预设时长内由捕获时钟电路捕获的低精度的实时时钟电路对应的第一信号周期数，并且由计数器获取在预设时长内高精度的捕获时钟电路对应的第二信号周期数，由于高精度的捕获时钟电路的标准信号频率为已知的，于是，可以根据捕获时钟电路的标准信号频率、第一信号周期数和第二信号周期数，计算得到实时时钟电路的实际信号频率，由于高速的捕获时钟电路的标准信号频率的精度高，因此所得到的实时时钟电路的实际信号频率的精度高，从而实现对实时时钟电路的标准信号频率进行校准。
上述方案，可以使用芯片内部的脉冲捕获功能，选择高速的捕获时钟电路作为捕获源，选择低速的实时时钟电路作为时钟源，利用高速时钟捕获低速时钟，从而可以得到低速的实时时钟电路较为准确的实际信号频率，进而可以提高实时时钟电路的计时精度。
请结合图2，图2是图1中步骤S11一实施例的流程示意图。在一实施例中，上述步骤S11具体可以包括：
步骤S111a：选择所述捕获时钟电路，确定所述捕获时钟电路的标准信号频率。
步骤S112a：根据触发信号，触发计数器开始对所述捕获时钟电路的信号周期进行计数。
步骤S113a：获取在所述预设时长内所述计数器的计数值，作为所述捕获时钟电路在所述预设时长内的第二信号周期数。
结合图3所示，图3是本申请实时时钟的校准方法一实施方式对应的硬件结构示意图，例如，实时时钟电路采用32K时钟电路作为时钟源，捕获时钟电路是用于补偿校准的时钟电路，一般可以采用48M时钟电路，由32K时钟电路触发计数器开始计数。具体地，将脉冲捕获模块的捕获时钟电路选择为48M时钟电路，将32K时钟电路的信号的上升沿或者下降沿作为脉冲捕获模块的触发信号，在接收到触发信号后，计数器开始对48M时钟电路的信号周期进行计数；当第一信号周期数为N，第二信号周期数为X时，预设时长为N个32K时钟电路的信号周期对应的时长，即在48M时钟电路捕获了N个32K时钟电路的信号周期时，计数器的计数值为X个；可以计算出32K时钟电路的实际信号频率为：48M*N/X，于是可以将48M*N/X写入到RTC预分频器寄存器中，然后32K时钟电路可以产生校准后的周期性秒脉冲。
在一实施例中，第一信号周期数与实时时钟电路的实际信号频率的准确度成正相关。请结合图4，图4是本申请实时时钟的校准方法的原理示意图。由于在捕获过程中，也可能存在时钟抖动的情况，所以第一信号周期数选择的越大，则计算得到的实时时钟电路的实际信号频率越准确。如图4所示，32K LPO是慢速的待捕获的实时时钟电路，Capture时钟是捕获32K LPO的高速的捕获时钟电路，比如是48M时钟电路。A点代表32K LPO的上升沿的出现，B点代表高速的Capture时钟开始捕获的时刻，不可避免地可能会多计数1个，C点代表高速的Capture时钟捕获结束的时刻，不可避免地可能会少计数1个，D点代表对32K LPO捕获N次完成。如果N＝1，也就是只捕获32K LPO一次，那么算出来捕获时钟电路的实际信号频率也还有偏差，偏差一方面来自B点和C点不可避免的偏差，另一方面来自高速的捕获时钟电路的信号频率的偏差，例如48M时钟电路的信号频率实际上不是48M，可能是48.00001M，而本申请实施例中只能将48M时钟电路的信号频率当做48M来算。所以如果对32K LPO捕获多次，也即N越大，则最后可以慢慢抵消这些偏差，使得到的低速的32K LPO的实际信号频率更准确。用公式表示往预分频器寄存器里面写入的计算后的32K LPO的实际信号频率的值应该是：
Figure BDA0003552485330000051
但是，实际上的32K LPO的频率为f；
因此，所得到的32K LPO的实际信号频率存在偏差为：
Figure BDA0003552485330000052
其中，F是48M时钟电路的标准信号频率，△F是48M时钟电路的信号频率的固有偏差，N是捕获的32K LPO的次数，f是32K LPO的实际信号频率。经过上述的计算过程，所得到的32K LPO的实际信号频率的偏差取决于△F和N，△F越小或者N越大都可以减少偏差，由于△F是不可改变的，因此可以将N由软件设置得比较大，取一个合适的值即可。可以理解的是，如果不采用本申请实施例的校准方法，32K时钟电路的偏差本身可能在100000ppm，而采用本申请实施例的校准方法后，可以将32K时钟电路校准到48M时钟电路的固有偏差，大概是30ppm，实现提高实时时钟电路的计时精度。
请结合图5，图5是图1中步骤S11另一实施例的流程示意图。在另一实施例中，上述步骤S11具体可以包括：
步骤S111b：选择所述捕获时钟电路，确定所述捕获时钟电路的标准信号频率。
步骤S112b：利用第一计数器对所述实时时钟电路的信号周期进行计数，以及同时利用第二计数器对所述捕获时钟电路的信号周期进行计数。
步骤S113b：获取在预设时长内所述第一计数器的计数值，作为所述实时时钟电路在所述预设时长内的第一信号周期数，以及获取在预设时长内所述第二计数器的计数值，作为所述捕获时钟电路在所述预设时长内的第二信号周期数。
结合图6所示，图6是本申请实时时钟的校准方法另一实施方式对应的硬件结构示意图，实时时钟电路采用93.6k或者2.2k时钟电路作为时钟源，捕获时钟电路采用26M/6时钟电路作为捕获源。具体地，将待校准的93.6k或者2.2k时钟电路作为第一计数器的时钟源，第一计数器计数N次；将26M/6时钟电路作为第二计数器的时钟源；由第一计数器和第二计数器同时开始计数，当第一计数器计数N次完成时，将第二计数器停止，第二计数器的计数值为X个；可以计算出93.6k或者2.2k时钟电路的实际信号频率为：26M/6*N/X。
请结合图7，图7是图1中步骤S12一实施例的流程示意图。在一实施例中，上述步骤S12具体可以包括：
步骤S121：根据所述捕获时钟电路的标准信号频率、所述第一信号周期数和所述第二信号周期数，计算所述实时时钟电路的实际信号频率。
步骤S122：将所述实时时钟电路的实际信号频率写入所述实时时钟电路的寄存器，完成对所述实时时钟电路的校准。
具体地，所述实时时钟电路的实际信号频率满足以下关系：
f＝F*N/X；
其中，f是所述实时时钟电路的实际信号频率，F是所述捕获时钟电路的标准信号频率，N是所述第一信号周期数，X是所述第二信号周期数。
请结合图8，图8是图7中步骤S122一实施例的流程示意图。进一步地，上述步骤S122具体可以包括：
步骤S1221：根据所述实时时钟电路的实际信号频率和所述实时时钟电路的标准信号频率，获取频率校准系数。
步骤S1222：将所述频率校准系数保存在存储器中。
步骤S1223：在使用所述实时时钟电路进行计时的情况下，根据所述频率校准系数、当前计数值以及所述实时时钟电路的标准信号频率，得到校准后的计数值。
在一实施例中，结合图6所示，当实时时钟电路采用2.2k时钟电路、实时时钟电路采用26M/6时钟电路时，计算出实时时钟电路的实际信号频率为：26M/6*N/X，但实际并不用这个值，而是将原本2.2k频率下所配置的计数值，乘以一个频率校准系数a，作为重新配置的计数值。于是可以计算频率校准系数a为：
Figure BDA0003552485330000071
a即为实时时钟电路的实际信号频率与标准信号频率之比，a的范围可以在0.6～1.4之间；然后将该值a乘以128倍，范围在76～179，并用一个字节保存；因为a是小数，无法直接以二进制形式存储在存储器中，必须变为整数，所以乘以128倍后为Y，保存在内存里面，等到需要使用频率校准系数a时，将Y除以128，还原为原来的小数a来使用，以对计数值进行校准。因为Y除以128等效于右移7位，运算较快，所以使用128倍，而不使用100倍。具体地，在需要使用实时时钟电路进行计时的时候，从存储器RAM中取出Y，乘以时间，再右移7位得到校准后应重新配置的计数值。例如，时钟源为2.2k时钟电路，计时单位为1ms，假设使用者计数time毫秒，在不进行校准时，写入计数器寄存器的值为：2.2*time，而在进行校准后，写入计数器寄存器的值应为：(2.2*time*Y)＞＞7。
可以理解的是，本申请实施例中，关于对实时时钟电路进行校准的频率，可以灵活定义策略来校准实时时钟电路的定时精度。因为在对实时时钟电路进行校准后，实时时钟电路的精度仍然会受到温度变化的影响，所以可以根据温度变化或者设置固定周期来校准一次，或者可以在每次进入低功耗时都进行校准。
请参阅图9，图9是本申请实时时钟的校准电路一实施例的框架示意图。实时时钟的校准电路90包括相互电连接的实时时钟电路900、脉冲捕获模块902以及处理器904，脉冲捕获模块902包括捕获时钟电路9020和计数器9022，捕获时钟电路9020的标准信号频率大于实时时钟电路900的标准信号频率；捕获时钟电路9020用于在预设时长内获取第一信号周期数个实时时钟电路900的信号；计数器用于在预设时长内对捕获时钟电路9020的信号周期进行计数，得到第二信号周期数；处理器用于根据捕获时钟电路9020的标准信号频率、第一信号周期数和第二信号周期数，对实时时钟电路900的标准信号频率进行校准。
在一实施例中，脉冲捕获模块902为脉冲宽度调制模块(PWM)或脉宽定时器(PWDT)。在一实施方式中，实时时钟的校准电路90支持实时时钟电路900与脉冲宽度调制模块或脉宽定时器通过内部相连，具体地，将实时时钟电路900的输出端与脉冲宽度调制模块或脉宽定时器的通道相连，通过脉冲宽度调制模块或脉宽定时器的捕获功能，计算得到低速的实时时钟电路900的实际信号频率，然后根据实时时钟电路900的实际信号频率计算并设置实时时钟电路900的信号周期。在另一实施方式中，实时时钟的校准电路90支持实时时钟电路900通过RTC_CLKOUT引脚输出，具体地，可在硬件布局(layout)时将RTC_CLKOUT引脚与脉冲宽度调制模块或脉宽定时器的通道引脚相连，通过脉冲宽度调制模块或脉宽定时器的捕获功能，计算得到低速的实时时钟电路900的实际信号频率，然后根据实时时钟电路900的实际信号频率计算并设置实时时钟电路900的信号周期。
具体而言，处理器904用于控制其自身以及存储器以实现上述任一实时时钟的校准方法实施例中的步骤。处理器904还可以称为CPU(Central Processing Unit，中央处理单元)。处理器904可能是一种集成电路芯片，具有信号的处理能力。处理器904还可以是通用处理器、数字信号处理器(Digital Signal Processor,DSP)、专用集成电路(Application Specific Integrated Circuit,ASIC)、现场可编程门阵列(Field-Programmable Gate Array,FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。另外，处理器904可以由集成电路芯片共同实现。
关于本申请实时时钟的校准电路90实现对实时时钟电路900的标准信号频率进行校准的具体内容请参阅上述实时时钟的校准方法实施例中的内容，此处不再赘述。
请参阅图10，图10是本申请芯片一实施例的框架示意图。芯片100包括实时时钟的校准电路1000，该实时时钟的校准电路1000为上述任一实时时钟的校准电路90，实时时钟的校准电路1000可以实现上述任一实时时钟的校准方法实施例中的步骤。
在本申请所提供的几个实施例中，应该理解到，所揭露的方法、装置，可以通过其它的方式实现。例如，以上所描述的装置实施方式仅仅是示意性的，例如，模块或单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性、机械或其它的形式。
作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施方式方案的目的。
另外，在本申请各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。
集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)或处理器(processor)执行本申请各个实施方式方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。

Claims (10)

1.一种实时时钟的校准方法，其特征在于，所述实时时钟的校准方法包括：
捕获时钟电路在预设时长内获取第一信号周期数个实时时钟电路信号，计数器在所述预设时长内对所述捕获时钟电路的信号周期进行计数，得到第二信号周期数；其中，所述捕获时钟电路的标准信号频率大于所述实时时钟电路的标准信号频率；
根据所述捕获时钟电路的标准信号频率、所述第一信号周期数和所述第二信号周期数，对所述实时时钟电路的标准信号频率进行校准。
2.根据权利要求1所述的方法，其特征在于，所述捕获时钟电路在预设时长内获取第一信号周期数个实时时钟电路信号，计数器在所述预设时长内对所述捕获时钟电路的信号周期进行计数，得到第二信号周期数，包括：
选择所述捕获时钟电路，确定所述捕获时钟电路的标准信号频率；
根据触发信号，触发计数器开始对所述捕获时钟电路的信号周期进行计数；
获取在所述预设时长内所述计数器的计数值，作为所述捕获时钟电路在所述预设时长内的第二信号周期数。
3.根据权利要求1所述的方法，其特征在于，所述捕获时钟电路在预设时长内获取第一信号周期数个实时时钟电路信号，计数器在所述预设时长内对所述捕获时钟电路的信号周期进行计数，得到第二信号周期数，包括：
选择所述捕获时钟电路，确定所述捕获时钟电路的标准信号频率；
利用第一计数器对所述实时时钟电路的信号周期进行计数，以及同时利用第二计数器对所述捕获时钟电路的信号周期进行计数；
获取在预设时长内所述第一计数器的计数值，作为所述实时时钟电路在所述预设时长内的第一信号周期数，以及获取在预设时长内所述第二计数器的计数值，作为所述捕获时钟电路在所述预设时长内的第二信号周期数。
4.根据权利要求1所述的方法，其特征在于，所述根据所述捕获时钟电路的标准信号频率、所述第一信号周期数和所述第二信号周期数，对所述实时时钟电路的标准信号频率进行校准，包括：
根据所述捕获时钟电路的标准信号频率、所述第一信号周期数和所述第二信号周期数，计算所述实时时钟电路的实际信号频率；
将所述实时时钟电路的实际信号频率写入所述实时时钟电路的寄存器，完成对所述实时时钟电路的校准。
5.根据权利要求4所述的方法，其特征在于，所述实时时钟电路的实际信号频率满足以下关系：
f＝F*N/X；
其中，f是所述实时时钟电路的实际信号频率，F是所述捕获时钟电路的标准信号频率，N是所述第一信号周期数，X是所述第二信号周期数。
6.根据权利要求5所述的方法，其特征在于，所述将所述实时时钟电路的实际信号频率写入所述实时时钟电路的寄存器，完成对所述实时时钟电路的校准，包括：
根据所述实时时钟电路的实际信号频率和所述实时时钟电路的标准信号频率，获取频率校准系数；
将所述频率校准系数保存在存储器中；
在使用所述实时时钟电路进行计时的情况下，根据所述频率校准系数、当前计数值以及所述实时时钟电路的标准信号频率，得到校准后的计数值。
7.根据权利要求5所述的方法，其特征在于，所述第一信号周期数与所述实时时钟电路的实际信号频率的准确度成正相关。
8.一种实时时钟的校准电路，其特征在于，包括相互电连接的实时时钟电路、脉冲捕获模块以及处理器，所述脉冲捕获模块包括捕获时钟电路和计数器，所述捕获时钟电路的标准信号频率大于所述实时时钟电路的标准信号频率；
所述捕获时钟电路用于在预设时长内获取第一信号周期数个实时时钟电路信号；
所述计数器用于在所述预设时长内对所述捕获时钟电路的信号周期进行计数，得到第二信号周期数；
所述处理器用于根据所述捕获时钟电路的标准信号频率、所述第一信号周期数和所述第二信号周期数，对所述实时时钟电路的标准信号频率进行校准。
9.根据权利要求8所述的实时时钟的校准电路，其特征在于，所述脉冲捕获模块为脉冲宽度调制模块或脉宽定时器。
10.一种芯片，其特征在于，所述芯片包括权利要求8或9所述的实时时钟的校准电路。
CN202210267698.8A 2022-03-17 2022-03-17 实时时钟的校准方法、实时时钟的校准电路及芯片 Pending CN114759914A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210267698.8A CN114759914A (zh) 2022-03-17 2022-03-17 实时时钟的校准方法、实时时钟的校准电路及芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210267698.8A CN114759914A (zh) 2022-03-17 2022-03-17 实时时钟的校准方法、实时时钟的校准电路及芯片

Publications (1)

Publication Number Publication Date
CN114759914A true CN114759914A (zh) 2022-07-15

Family

ID=82326345

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210267698.8A Pending CN114759914A (zh) 2022-03-17 2022-03-17 实时时钟的校准方法、实时时钟的校准电路及芯片

Country Status (1)

Country Link
CN (1) CN114759914A (zh)

Similar Documents

Publication Publication Date Title
US7791330B2 (en) On-chip jitter measurement circuit
CN106130547A (zh) 一种时钟频率校准方法和装置
KR101310724B1 (ko) 로컬 클록 발생 방법과 회로 및 그를 포함하는 스마트카드
US7653170B2 (en) Electrical circuit for measuring times and method for measuring times
TW201304418A (zh) 頻率校正方法及系統
TW201303315A (zh) 頻率量測方法及系統
US8786347B1 (en) Delay circuits for simulating delays based on a single cycle of a clock signal
US5592659A (en) Timing signal generator
US20130018631A1 (en) Method and system for measuring time
CN113970698A (zh) 一种校准片外晶振的方法与系统
KR940001682B1 (ko) 타이밍신호 발생기
CN114759914A (zh) 实时时钟的校准方法、实时时钟的校准电路及芯片
CN112558519A (zh) 一种基于fpga和高精度延时芯片的数字信号延时方法
JP5914718B2 (ja) 発振器を有する時間ベース、周波数分割回路及びクロックパルス抑制回路
US20230003781A1 (en) Apparatus, method, system and medium for measuring pulse signal width
CN116318140A (zh) 一种高精度延迟链信息校准电路、校准方法
US20220416797A1 (en) Fpga-based design method and device for equally dividing interval
JP2000035463A (ja) ジッタ測定装置及びそれを内蔵した集積回路
CN113114235A (zh) 电阻式环形振荡器的频率校准方法、装置、介质及设备
CN112448715B (zh) 一种利用pes信号校准hirc的方法及系统
CN112737574A (zh) 一种芯片内部时钟源的计时校准方法及相关装置
US11803208B2 (en) Timer calibration method and electronic device
JP4189729B2 (ja) タイマーカウント値の非同期読み出し方法及びタイマー
CN113114236A (zh) 电容式环形振荡器的频率校准方法、装置、介质及设备
CN112485517A (zh) 测量锁相频率源频率跳变时间的方法及终端设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination