JPH08194528A - 入出力信号制御用回路 - Google Patents

Abstract

(57)【要約】 【目的】 出力素子からの出力信号を入力素子への入力
信号として内部で折返すことができる自己折返し機能を
内蔵すること。 【構成】 出力素子２、入力素子３、折返し用選択素子
６、判別回路９を入出力信号制御用回路７０に内蔵し、
判別回路９からの折返し用制御信号で折返し用選択素子
６を有効とされると、出力素子２から外部機器への出力
信号１０３を入力素子３の入力信号１０４として入力さ
れる。これにより、入出力信号制御用回路の外部入出力
機能を製造段階や現場で検査する際、出力信号を入力信
号とするための配線を外部で行う必要がなく、折返し試
験が容易である。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、制御装置と外部機器と
の間の入出力信号を制御する入出力信号制御用回路に関
するものである。

【０００２】

【従来の技術】図６は従来の外部機器との入出力信号を
制御する入出力信号制御用回路を使用した制御装置を示
す構成図である。図６において、１は外部機器と接続す
るための外部接続端子であり、１ａは外部接続端子１の
うちの出力端子、１ｂは外部接続端子１のうちの入力端
子、２は出力素子、３は入力素子、４は入出力信号を処
理するＣＰＵ、５は制御装置、７は入出力信号制御用回
路である。１００はＣＰＵ４または周辺の制御回路から
入出力信号制御用回路７内の出力素子２に出力され出力
端子１ａを介して外部機器へ送出される出力信号、１０
１は外部機器から入力端子１ｂを介して入出力信号制御
用回路７内の入力素子３に入力されＣＰＵ４または周辺
の制御回路へ送出される入力信号である。

【０００３】従来の入出力信号制御用回路７を使用した
制御装置５は上述のように構成されており、出力素子２
及び入力素子３の良否判定試験をする際、出力素子２ま
たは入力素子３の両端にそれぞれ検査装置を接続して個
別に検査するか、外部接続端子１の出力端子１ａ及び入
力端子１ｂを別に用意した線材にて接続し短絡させたの
ち、ＣＰＵ４から出力素子２を介して出力端子１ａから
送出された出力信号１００が、入力端子１ｂから入力素
子３を介して入力信号１０１として正しく入力されたか
をＣＰＵ４で判定させ検査している。

【０００４】

【発明が解決しようとする課題】ところで、上述したよ
うに、従来の入出力信号制御用回路７を使用した制御装
置５では、出力素子２及び入力素子３の機能検査をする
には、外部に検査を行うための設備が必要であった。ま
た、出力素子２からの出力信号１０３を入力信号１０４
として入力素子３へ折返せば出力素子２及び入力素子３
の同時検査が可能であるが、線材を別に用意し、外部接
続端子１の出力端子１ａ及び入力端子１ｂを電気的に接
続しなければならないため手間がかかり面倒であった。

【０００５】更に、現場にて制御装置５内の入出力信号
制御用回路７の機能検査をする際に、入出力信号制御用
回路７に既に外部機器が接続されていたり、その外部機
器に電源が投入されていたりすると、これらを取外した
のちに入出力信号制御用回路７の外部接続端子１の出力
端子１ａ及び入力端子１ｂに信号折返し検査用の線材を
接続する必要が生じ、なお更、手間がかかり面倒であっ
た。

【０００６】そこで、本発明は、かかる不具合を解決す
るためになされたもので、制御装置と外部機器との間の
入出力信号を制御すると共に、出力素子からの出力信号
を入力素子への入力信号として内部で折返すことができ
る自己折返し機能を内蔵した入出力信号制御用回路の提
供を課題としている。

【０００７】

【課題を解決するための手段】請求項１にかかる入出力
信号制御用回路は、外部機器への出力信号を出力する出
力素子と、前記外部機器からの入力信号を入力する入力
素子と、前記出力素子の出力側と前記入力素子の入力側
との間に配設され、前記出力素子からの出力信号を選択
的に通過させる折返し用選択素子と、前記出力素子の入
力側に送出される所定の信号に基づき前記折返し用選択
素子の機能を有効とする判別回路とを具備するものであ
る。

【０００８】請求項２にかかる入出力信号制御用回路
は、請求項１の具備する手段に加えて、前記外部機器か
ら前記入力素子への入力信号を入力用制御信号に基づき
選択的に通過させる入力用選択素子を具備するものであ
る。

【０００９】請求項３にかかる入出力信号制御用回路
は、請求項１の具備する手段に加えて、前記出力素子か
ら前記外部機器への出力信号を出力用制御信号に基づき
選択的に通過させる出力用選択素子を具備するものであ
る。

【００１０】請求項４にかかる入出力信号制御用回路
は、外部機器への出力信号を出力する出力素子と、前記
外部機器からの入力信号を入力する入力素子と、前記出
力素子の出力側と前記入力素子の入力側との間に配設さ
れ、前記出力素子からの出力信号を選択的に通過させる
折返し用選択素子と、前記出力素子の入力側に送出され
る所定の信号に基づき前記折返し用選択素子の機能を有
効とする判別回路と、前記外部機器から前記入力素子へ
の入力信号を入力用制御信号に基づき選択的に通過させ
る入力用選択素子と、前記出力素子から前記外部機器へ
の出力信号を出力用制御信号に基づき選択的に通過させ
る出力用選択素子とを集積した回路を具備するものであ
る。

【００１１】

【作用】請求項１においては、外部機器への出力信号を
自らへの入力信号として取入れることができる折返し用
選択素子を内蔵し、判別回路は出力素子の入力側に送出
される所定のパターン信号が入力されている期間だけ、
折返し用選択素子を機能させ、その期間内では出力素子
からの出力信号が選択的に通過される。

【００１２】請求項２においては、請求項１の作用に加
えて、入力用選択素子を機能させることで入力信号が選
択的に通過され外部機器から入力素子に入力される。

【００１３】請求項３においては、請求項１の作用に加
えて、出力用選択素子を機能させることで出力信号が選
択的に通過され出力素子から外部機器に出力される。

【００１４】請求項４においては、外部機器への出力信
号を自らへの入力信号として取入れることができる折返
し用選択素子を内蔵し、判別回路は出力素子の入力側に
送出される所定のパターン信号が入力されている期間だ
け、折返し用選択素子を機能させ、その期間内では出力
素子からの出力信号が選択的に通過され、更に、入力用
選択素子を機能させることで入力信号が選択的に通過さ
れ外部機器から入力素子に入力され、出力用選択素子を
機能させることで出力信号が選択的に通過され出力素子
から外部機器に出力される。

【００１５】

【実施例】以下、本発明を具体的な実施例に基づいて説
明する。 実施例１．図１は本発明の第一実施例にかかる入出力信
号制御用回路の構成を示すブロック図である。なお、本
実施例では説明の簡略化のため、出力信号及び入力信号
を各１点に限定して述べる。また、前述の従来回路と同
様の構成または相当部分からなるものについては同一符
号及び同一記号を付して示す。

【００１６】図１において、２は出力素子、３は入力素
子、６は折返し用選択素子、９は判別回路、７０は出力
素子２と入力素子３と折返し用選択素子６を内蔵する入
出力信号制御用回路である。１００はＣＰＵ４から入出
力信号制御用回路７０内の出力素子２及び判別回路９に
出力される出力信号であり、１０３は入出力信号制御用
回路７０内の出力素子２から外部機器へ送出される出力
信号である。また、１０４は外部機器から入出力信号制
御用回路７０内の入力素子３に入力される入力信号であ
り、１０１は入出力信号制御用回路７０内の入力素子３
からＣＰＵ４へ送出される入力信号である。更に、１０
２は入出力信号制御用回路７０内の判別回路９に入力さ
れた所定のパターン信号である出力信号１００に基づい
て判別回路９から折返し用選択素子６に出力され、その
折返し用選択素子６を制御する折返し用制御信号であ
る。また、１１０は通常動作時に判別回路９が誤動作し
て制御信号１０２を有効とし折返し用選択素子６をオン
としないように判別回路９を制御する制御信号である。

【００１７】次に、その動作について説明する。機能検
査をする際は、外部機器と入力素子３とを切離し、即
ち、入力信号１０４が入力素子３に入力されないように
した状態で、ＣＰＵ４から判別回路９に所定のパターン
信号を出力することで折返し用制御信号１０２を有効
（例えば、Ｈレベル）とする。すると、入出力信号制御
用回路７０内の折返し用選択素子６がオンとなり、出力
素子２から外部機器への出力信号１０３が折返し用選択
素子６を通過して入力素子３の入力信号１０４として入
力素子３に入力される。従って、ＣＰＵ４が定められた
出力信号１００を入出力信号制御用回路７０の出力素子
２へ出力すると、入出力信号制御用回路７０内の各素子
の伝搬遅延時間だけ遅れて入力素子３を通して入出力信
号制御用回路７０からＣＰＵ４への入力信号１０１とし
て返ってくる。このため、ＣＰＵ４は、返ってきた入力
信号１０１と元の定められた出力信号１００とを比較し
一致していれば、入出力信号制御用回路７０が正常に機
能していると判定できる。

【００１８】また、通常に動作させる場合は、折返し用
制御信号１０２を無効（例えば、Ｌレベル）とすること
で、入力素子３への入力としては外部機器からの入力信
号１０４のみとなる。ここで、折返し用選択素子６はス
リーステート出力で駆動されているから、通常の場合は
出力がハイインピーダンスとなり、入力信号１０４は折
返し用選択素子６の影響を受けることがない。

【００１９】このように、折返し用選択素子６の機能を
折返し用制御信号１０２の有効／無効により選択する。
ここで、判別回路９はＣＰＵ４から入出力信号制御用回
路７０を介して外部機器へ出力する出力信号１００の後
述する所定のパターン信号を判別し、その出力期間内の
み折返し用選択素子６を自動的に有効にし出力信号１０
３を入力信号１０４として入力素子３を介した入力信号
１０１をＣＰＵ４に折返すものである。

【００２０】ＣＰＵ４から外部機器を通常に動作させる
場合に入出力信号制御用回路７０に出力される出力信号
１００は、外部機器としてつなげられた例えば、継電器
等の一般に応答速度の遅いものを動作させるもので、後
述する基準信号１０５の周波数より相当低い周波数の、
一定時間内では変化しない信号を出力する。一方、入出
力信号制御用回路７０の機能検査をする際には、外部機
器の動作を省略して短時間で検査を行うため、上記一定
時間内に変化する信号を使用することができる。したが
って、この出力信号１００の外部機器を動作させる信号
と所定のパターン信号との違いを判別する機能を備えた
判別回路９を入出力信号制御用回路７０に内蔵すること
で、ＣＰＵ４が折返し用制御信号１０２を制御する必要
がなくなる。

【００２１】図２は判別回路９の内部構成を示す回路図
である。図２において、１０５は基準信号、１０２は折
返し用選択素子６を制御する折返し用制御信号、１０６
〜１０８は内部論理信号、２０は基準信号１０５を発生
する基準信号発生器、２１〜２３はフリップフロップ、
２４〜２６は論理素子である。

【００２２】判別回路９は、機能検査時、機能検査時の
出力信号１００の周波数より高い周波数の基準信号１０
５で出力信号１００をサンプルし、サンプルごとに位相
が異なる期間を所定のパターン信号とすることにより、
折返し用制御信号１０２を折返し用選択素子６に出力
し、折返し用選択素子６を有効とする。折返し用選択素
子６が有効となると、出力素子２からの出力信号１０３
を入力素子３の入力信号１０４とする、入出力信号制御
用回路７０内部で信号の折返しが行われる。

【００２３】図３は判別回路９の内部動作を示すタイム
チャートである。図３において、出力信号１００の状態
を基準信号１０５の立ち上がりでサンプルする。内部論
理信号１０６〜１０８はフリップフロップ２１〜２３の
各出力である。これら出力を論理素子２４〜２６で演算
し、折返し用制御信号１０２として折返し用選択素子６
に入力し折返し用選択素子６を制御する。フリップフロ
ップ２１〜２３と３段設けたので、サンプルする毎に位
相が反転する信号が入力している期間は折返し用制御信
号１０２が有効（Ｈレベル）となり、その間のみ出力信
号１００がそのまま入力信号１０１となってＣＰＵ４へ
伝達される。したがって、出力信号１００の周波数Ｆと
フリップフロップ２１〜２３によって遅れて現れる入力
信号１０１の周波数Ｆ1 とを比較し、出力素子２及び入
力素子３を検査できる。一方、通常の動作時は、変化の
遅い信号が使われ折返し用制御信号１０２が無効（Ｌレ
ベル）となるため、外部機器からの入力信号１０４が入
力素子３を介した入力信号１０１としてＣＰＵ４に入力
される。

【００２４】このように、本実施例の入出力信号制御用
回路は、外部機器への出力信号１０３を出力する出力素
子２と、前記外部機器からの入力信号１０４を入力する
入力素子３と、出力素子２の出力側と入力素子３の入力
側との間に配設され、出力素子２からの出力信号１０３
を入力素子３への入力信号１０４として選択的に通過さ
せる折返し用選択素子６と、出力素子２の入力側に送出
される折返し用制御信号である所定の信号に基づき折返
し用選択素子６の機能を有効とする判別回路９とを具備
する実施例とすることができる。

【００２５】したがって、判別回路９に所定の信号が付
与されている間のみ折返し用選択素子６の機能が有効と
なり、出力素子２からの出力信号１０３が入力素子３の
入力信号１０４として選択的に通過される。

【００２６】故に、入出力信号制御用回路の周辺に出力
素子２及び入力素子３の機能検査をする設備が不要で、
必要に応じて出力素子２からの出力信号１０３を判別回
路９及び折返し用選択素子６を利用して入力信号１０４
として入力素子３へ折返すことで、出力素子２及び入力
素子３の同時検査が容易にできる。

【００２７】ところで、上記実施例では、出力素子２と
入力素子３とを１個ずつ入出力信号制御用回路７０に内
蔵したが、それぞれ複数個を内蔵してもよく、判別回路
９は各々１個ずつの折返し用選択素子を制御しても、複
数個の折返し用選択素子を同時に制御してもよい。出力
素子２や入力素子３の内部を電気的に絶縁されたフォト
カプラ等で構成してもよい。

【００２８】また、判別回路９のために一定時間の基準
信号発生器２０を判別回路９内に備えたが、基準信号１
０５を可変とするため、入出力信号制御用回路７０の外
部から与えるように構成してもよい。

【００２９】実施例２．図４は本発明の第二実施例にか
かる入出力信号制御用回路の構成を示すブロック図であ
る。なお、上述の実施例と同様の構成または相当部分か
らなるものについては同一符号及び同一記号を付してそ
の詳細な説明を省略する。図４において、７１は入出力
信号制御用回路であり、１０は入力用選択素子、１２は
入力用選択素子１０を制御する入力用制御線であり、そ
の他は図１の入出力信号制御用回路７０の構成と同一で
ある。即ち、本実施例の入出力信号制御用回路７１は、
第一実施例の入出力信号制御用回路７０の構成に加え、
入力信号１０４を選択的に入力素子３に入力するように
その前段に入力用選択素子１０とその入力用選択素子１
０の機能を有効／無効と制御する入力用制御線１２とを
設けたものである。

【００３０】次に、その動作について説明する。機能検
査をする際は、まず、入力用制御線１２を用いてＣＰＵ
４からの入力用制御信号を入力用選択素子１０に入力す
ることでその入力用選択素子１０を無効とし、入力信号
１０４の入力素子３への入力が阻止される。次に、ＣＰ
Ｕ４から判別回路９に所定のパターン信号を出力するこ
とで折返し用制御信号１０２を有効（例えば、Ｈレベ
ル）とする。すると、入出力信号制御用回路７１内の折
返し用選択素子６がオンとなり、出力素子２から外部機
器への出力信号１０３が折返し用選択素子６を通過して
入力素子３の入力信号１０４として入力素子３に入力さ
れる。従って、ＣＰＵ４が定められた出力信号１００を
入出力信号制御用回路７１の出力素子２へ出力すると、
入出力信号制御用回路７１内の各素子の伝搬遅延時間だ
け遅れて入力素子３を通して入出力信号制御用回路７１
からＣＰＵ４への入力信号１０１として返ってくる。こ
のため、ＣＰＵ４は、返ってきた入力信号１０１と元の
定められた出力信号１００とを比較し一致していれば、
入出力信号制御用回路７１が正常に機能していると判定
できる。

【００３１】また、通常に動作させる場合は、折返し用
制御信号１０２を無効（例えば、Ｌレベル）とすること
で、入力素子３への入力としては外部機器からの入力信
号１０４のみとなる。ここで、折返し用選択素子６はス
リーステート出力で駆動されているから、通常の場合は
出力がハイインピーダンスとなり、入力信号１０４は折
返し用選択素子６の影響を受けることがない。

【００３２】このように、入力用選択素子１０を無効と
したのち、上述の第一実施例と同様に、折返し用選択素
子６の機能を折返し用制御信号１０２の有効／無効によ
り選択する。ここで、判別回路９はＣＰＵ４から入出力
信号制御用回路７１を介して外部機器へ出力する出力信
号１００の所定のパターン信号を判別し、その出力期間
内のみ折返し用選択素子６を自動的に有効にし出力信号
１０３を入力信号１０４として入力素子３を介した入力
信号１０１をＣＰＵ４に折返すものである。

【００３３】ＣＰＵ４から外部機器を通常に動作させる
場合に入出力信号制御用回路７１に出力される出力信号
１００は、外部機器としてつなげられた例えば、継電器
等の一般に応答速度の遅いものを動作させるもので、入
出力信号制御用回路７１の機能検査のための短い応答時
間である一定時間内では変化しないような信号である。
一方、入出力信号制御用回路７１の機能検査をする際に
は、外部機器の動作を省略して短時間で検査を行うた
め、上記一定時間内で変化する信号を使用する。したが
って、この出力信号１００の外部機器を動作させる信号
と所定のパターン信号との違いを判別する機能を備えた
判別回路９を入出力信号制御用回路７１に内蔵すること
で、ＣＰＵ４が折返し用制御信号１０２を制御する必要
がなくなる。

【００３４】このように、本実施例の入出力信号制御用
回路は、外部機器への出力信号１０３を出力する出力素
子２と、前記外部機器からの入力信号１０４を入力する
入力素子３と、出力素子２の出力側と入力素子３の入力
側との間に配設され、出力素子２からの出力信号１０３
を入力素子３への入力信号１０４として選択的に通過さ
せる折返し用選択素子６と、出力素子２の入力側に送出
される折返し用制御信号である所定の信号に基づき折返
し用選択素子６の機能を有効とする判別回路９とに加
え、更に、前記外部機器から入力素子３への入力信号１
０４を入力用制御線１２による入力用制御信号に基づき
選択的に通過させる入力用選択素子１０を具備する実施
例とすることができる。

【００３５】したがって、判別回路９に所定の信号が付
与されている間のみ折返し用選択素子６の機能が有効と
なり、出力素子２からの出力信号１０３が入力素子３の
入力信号１０４として選択的に通過される。このとき、
外部機器が接続状態であっても、その外部機器から入出
力信号制御用回路に印加される入力信号を取入れないよ
うにできる。

【００３６】故に、入出力信号制御用回路の周辺に出力
素子２及び入力素子３の機能検査をする設備が不要で、
必要に応じて出力素子２からの出力信号１０３を判別回
路９及び折返し用選択素子６を利用して入力信号１０４
として入力素子３へ折返すことで、出力素子２及び入力
素子３の同時検査が容易にできる。このとき、外部機器
を取外すことなく接続したままでよいため、更に検査が
容易となる。

【００３７】実施例３．図５は本発明の第三実施例にか
かる入出力信号制御用回路の構成を示すブロック図であ
る。なお、上述の実施例と同様の構成または相当部分か
らなるものについては同一符号及び同一記号を付してそ
の詳細な説明を省略する。図５において、７２は入出力
信号制御用回路であり、１１は出力用選択素子、１３は
出力用選択素子１１を制御する出力用制御線であり、そ
の他は図１の入出力信号制御用回路７０の構成と同一で
ある。即ち、本実施例の入出力信号制御用回路７２は、
第一実施例の入出力信号制御用回路７０の構成に加え、
出力信号１０３を選択的に出力素子２から外部機器へ出
力するように出力素子２の後段に出力用選択素子１１と
その出力用選択素子１１の機能を有効／無効と制御する
出力用制御線１３とを設けたものである。

【００３８】次に、その動作について説明する。機能検
査をする際は、まず、出力用制御線１３を用いてＣＰＵ
４からの出力用制御信号を出力用選択素子１１に入力す
ることでその出力用選択素子１１を無効とし、出力信号
１０３の外部機器への出力が阻止される。次に、ＣＰＵ
４から判別回路９に所定のパターン信号を出力すること
で折返し用制御信号１０２を有効（例えば、Ｈレベル）
とする。すると、入出力信号制御用回路７２内の折返し
用選択素子６がオンとなり、出力素子２から外部機器へ
の出力信号１０３が折返し用選択素子６を通過して入力
素子３の入力信号１０４として入力素子３に入力され
る。従って、ＣＰＵ４が定められた出力信号１００を入
出力信号制御用回路７２の出力素子２へ出力すると、入
出力信号制御用回路７２内の各素子の伝搬遅延時間だけ
遅れて入力素子３を通して入出力信号制御用回路７２か
らＣＰＵ４への入力信号１０１として返ってくる。この
ため、ＣＰＵ４は、返ってきた入力信号１０１と元の定
められた出力信号１００とを比較し一致していれば、入
出力信号制御用回路７２が正常に機能していると判定で
きる。

【００３９】また、通常に動作させる場合は、出力用選
択素子１１を有効、折返し用制御信号１０２を無効（例
えば、Ｌレベル）とすることで、入力素子３への入力と
しては外部機器からの入力信号１０４のみとなる。ここ
で、折返し用選択素子６はスリーステート出力で駆動さ
れているから、通常の場合は出力がハイインピーダンス
となり、入力信号１０４は折返し用選択素子６の影響を
受けることがない。

【００４０】このように、出力用選択素子１１を無効と
したのち、上述の第一実施例と同様に、折返し用選択素
子６の機能を折返し用制御信号１０２の有効／無効によ
り選択する。ここで、判別回路９はＣＰＵ４から入出力
信号制御用回路７２を介して外部機器へ出力する出力信
号１００の所定のパターン信号を判別し、その出力期間
内のみ折返し用選択素子６を自動的に有効にし出力信号
１０３を入力信号１０４として入力素子３を介した入力
信号１０１をＣＰＵ４に折返すものである。

【００４１】ＣＰＵ４から外部機器を通常に動作させる
場合に入出力信号制御用回路７２に出力される出力信号
１００は、外部機器としてつなげられた例えば、継電器
等の一般に応答速度の遅いものを動作させるもので、入
出力信号制御用回路７２の機能検査のための短い応答時
間である一定時間内では変化しないような信号である。
一方、入出力信号制御用回路７２の機能検査をする際に
は、外部機器の動作を省略して短時間で検査を行うた
め、上記一定時間内で変化する信号を使用する。したが
って、この出力信号１００の外部機器を動作させる信号
と所定のパターン信号との違いを判別する機能を備えた
判別回路９を入出力信号制御用回路７２に内蔵すること
で、ＣＰＵ４が折返し用制御信号１０２を制御する必要
がなくなる。

【００４２】このように、本実施例の入出力信号制御用
回路は、外部機器への出力信号１０３を出力する出力素
子２と、前記外部機器からの入力信号１０４を入力する
入力素子３と、出力素子２の出力側と入力素子３の入力
側との間に配設され、出力素子２からの出力信号１０３
を入力素子３への入力信号１０４として選択的に通過さ
せる折返し用選択素子６と、出力素子２の入力側に送出
される折返し用制御信号である所定の信号に基づき折返
し用選択素子６の機能を有効とする判別回路９とに加
え、更に、出力素子２から前記外部機器への出力信号１
０３を出力用制御線１３による出力用制御信号に基づき
選択的に通過させる出力用選択素子１１を具備する実施
例とすることができる。

【００４３】したがって、判別回路９に所定の信号が付
与されている間のみ折返し用選択素子６の機能が有効と
なり、出力素子２からの出力信号１０３が入力素子３の
入力信号１０４として選択的に通過される。このとき、
外部機器が接続状態であっても、その外部機器に入出力
信号制御用回路からの出力信号を出力しないようにでき
る。

【００４４】故に、入出力信号制御用回路の周辺に出力
素子２及び入力素子３の機能検査をする設備が不要で、
必要に応じて出力素子２からの出力信号１０３を判別回
路９及び折返し用選択素子６を利用して入力信号１０４
として入力素子３へ折返すことで、出力素子２及び入力
素子３の同時検査が容易にできる。このとき、外部機器
を取外すことなく接続したままでよいため、更に検査が
容易となる。

【００４５】ところで、上述の第二実施例における入力
用選択素子１０及び入力用制御線１２と上述の第三実施
例における出力用選択素子１１及び出力用制御線１３と
を同一の入出力信号制御用回路内で実現してもよい。

【００４６】

【発明の効果】以上説明したように、請求項１の入出力
信号制御用回路によれば、外部機器への出力信号を出力
する出力素子の出力側と外部機器からの入力信号を入力
する入力素子の入力側との間に外部機器への出力信号を
入力信号として取入れることができる折返し選択素子及
び折返し用制御回路からなる回路を内蔵し、所定のパタ
ーン信号を外部機器へ向けて出力するだけで折返し用選
択素子が有効とされ自動的に折返しが可能となるので、
入出力信号制御用回路の周辺に出力素子及び入力素子を
検査するための回路を設ける必要がなく実装効率を高く
することができ、折返し試験に必要な配線も必要がなく
試験を容易にすることができる。また、所定のパターン
信号の判別回路を内蔵したため折返し用制御信号を制御
する端子が入出力信号制御用回路に不要であるため入出
力信号制御用回路そのものを小型化することができる。

【００４７】請求項２の入出力信号制御用回路によれ
ば、請求項１の効果に加えて、内蔵された入力用選択素
子を入力用制御信号に基づき有効／無効とし、外部機器
から入力素子への入力信号を選択的に通過させることが
できる。このため、現場で試験する際に外部に接続済み
の外部機器を取外すことなく、また、これら外部機器の
電源が投入されて動作しており外部機器から信号が入出
力信号制御用回路に印加されていても入力信号を取り入
れないようにできるからそのままでよく、更に試験を容
易にすることができる。

【００４８】請求項３の入出力信号制御用回路によれ
ば、請求項１の効果に加えて、内蔵された出力用選択素
子を出力用制御信号に基づき有効／無効とし、出力素子
から外部機器への出力信号を選択的に通過させることが
できる。このため、現場で試験する際に外部に接続済み
の外部機器を取外すことなく、また、これら外部機器の
電源が投入されて動作されていても信号を入出力信号制
御用回路から出力しないから外部機器に影響を与えるこ
となく、更に試験を容易にすることができる。

【００４９】請求項４の入出力信号制御用回路によれ
ば、外部機器への出力信号を出力する出力素子の出力側
と外部機器からの入力信号を入力する入力素子の入力側
との間に外部機器への出力信号を入力信号として取入れ
ることができる折返し選択素子及び折返し用制御回路か
らなる回路を内蔵し、所定のパターン信号を外部機器へ
向けて出力するだけで折返し用選択素子が有効とされ自
動的に折返しが可能となり、内蔵された入力用選択素子
を入力用制御信号に基づき有効／無効とし、外部機器か
ら入力素子への入力信号を選択的に通過させることがで
き、内蔵された出力用選択素子を出力用制御信号に基づ
き有効／無効とし、出力素子から外部機器への出力信号
を選択的に通過させることができる。このため、入出力
信号制御用回路の周辺に出力素子及び入力素子を検査す
るための回路を設ける必要がなく実装効率を高くするこ
とができ、折返し試験に必要な配線も必要がなく試験を
容易にすることができる。また、所定のパターン信号の
判別回路を内蔵したため折返し用制御信号を制御する端
子が入出力信号制御用回路に不要であるため入出力信号
制御用回路そのものを小型化することができる。更に、
現場で試験する際に外部に接続済みの外部機器を取外す
ことなく、また、これら外部機器の電源が投入されて動
作しており外部機器から信号が入出力信号制御用回路に
印加されていても入力信号を取入れないようにできるか
らそのままでよく、加えて、これら外部機器の電源が投
入されて動作されていても信号を入出力信号制御用回路
から出力しないから外部機器に影響を与えることがない
ため、更に試験を容易にすることができる。

【図面の簡単な説明】

【図１】 図１は本発明の第一実施例にかかる入出力信
号制御用回路の構成を示すブロック図である。

【図２】 図２は図１の判別回路の詳細な論理回路図で
ある。

【図３】 図３は図１の判別回路の内部動作を示すタイ
ムチャートである。

【図４】 図４は本発明の第二実施例にかかる入出力信
号制御用回路の構成を示すブロック図である。

【図５】 図５は本発明の第三実施例にかかる入出力信
号制御用回路の構成を示すブロック図である。

【図６】 図６は従来の入出力信号制御用回路を使用し
た制御回路を示すブロック図である。

【符号の説明】

２ 出力素子、３ 入力素子、６ 折返し用選択素子、
９ 判別回路、７０入出力信号制御用回路、１００，１
０３ 出力信号、１０１，１０４ 入力信号、１０２
折返し用制御信号。

Claims (4)

【特許請求の範囲】
1. 【請求項１】 外部機器への出力信号を出力する出力素
   子と、 前記外部機器からの入力信号を入力する入力素子と、 前記出力素子の出力側と前記入力素子の入力側との間に
   配設され、前記出力素子からの出力信号を選択的に通過
   させる折返し用選択素子と、 前記出力素子の入力側に送出される所定の信号に基づき
   前記折返し用選択素子の機能を有効とする判別回路とを
   具備する入出力信号制御用回路。
2. 【請求項２】 請求項１に記載の入出力信号制御用回路
   は、更に、前記外部機器から前記入力素子への入力信号
   を入力用制御信号に基づき選択的に通過させる入力用選
   択素子を具備することを特徴とする入出力信号制御用回
   路。
3. 【請求項３】 請求項１に記載の入出力信号制御用回路
   は、更に、前記出力素子から前記外部機器への出力信号
   を出力用制御信号に基づき選択的に通過させる出力用選
   択素子を具備することを特徴とする入出力信号制御用回
   路。
4. 【請求項４】 外部機器への出力信号を出力する出力素
   子と、 前記外部機器からの入力信号を入力する入力素子と、 前記出力素子の出力側と前記入力素子の入力側との間に
   配設され、前記出力素子からの出力信号を選択的に通過
   させる折返し用選択素子と、 前記出力素子の入力側に送出される所定の信号に基づき
   前記折返し用選択素子の機能を有効とする判別回路と、 前記外部機器から前記入力素子への入力信号を入力用制
   御信号に基づき選択的に通過させる入力用選択素子と、 前記出力素子から前記外部機器への出力信号を出力用制
   御信号に基づき選択的に通過させる出力用選択素子とを
   集積した回路を具備することを特徴とする入出力信号制
   御用回路。