JPH08181676A - フレームアライナ回路 - Google Patents

Abstract

(57)【要約】 【目的】 エラスティックストアを用いたフレームアラ
イナ回路において、通常受信状態でのスリップの発生を
簡単な構成で防止して信頼性の向上を図る。 【構成】 エラスティックストア６の書込み信号ｆと読
出し信号ｇとの位相比較を行う位相比較回路を２つ
（８，１０）設け、同期確立前は位相比較範囲の広い回
路１０を用い、定常時はより狭い回路８を用いる。同期
確立前には位相比較範囲が大であるから、フレーム同期
パルスｄのフレームシフト回路４による遅延パルスｅが
書込み信号ｆとなっており、以後の同期状態では、位相
比較範囲が狭くなるために、ジッタが大となっても、遅
延パルスｅの位相は当該狭い位相比較範囲に入らず、ス
リップの発生がなくなる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はフレームアライナ回路に
関し、特にＰＣＭ伝送路上のフレーム位相を受信装置内
のフレーム位相に乗せ換えるためのフレームアライナ回
路に関するものである。

【０００２】

【従来の技術】従来のこの種のフレームアライナ回路の
構成を図３に示し、その動作タイムチャートを図４に示
す。図３において、ＰＣＭ伝送路からの受信データａは
直接セレクタ２の一入力となると共にｎクロック分遅延
させるデータシフト回路１を介してセレクタ２の他入力
ｂとなっている。このセレクタ２による選択出力データ
ｃはエラスティックストア６へ入力されてフレーム位相
の乗せ換えが行われて装置内データｊとして導出され
る。

【０００３】一方、受信データａは同期検出回路３へ入
力されており、この同期検出回路３は入力データａのフ
レーム同期を確立させてフレーム信号ｄを生成する。こ
のフレーム信号ｄは直接セレクタ５の一入力となると共
に、ｎクロック分遅延させるフレームシフト回路４を介
してセレクタ５の他入力となる。

【０００４】このセレクタ５の選択出力ｆがエラスティ
ックストア６の書込みタイミング信号となり、読出しタ
イミング信号ｇはフレーム制御回路７において装置内ク
ロックｋにより生成される装置内フレーム信号である。
書込みタイミング信号と読出しタイミング信号との位相
差が位相比較回路８にて検出され、両位相が接近して所
定範囲内に入ったとき、セレクタ２，５の選択信号ｉを
制御して、当該位相差が所定範囲外になるように制御さ
れるようになっている。

【０００５】図４の各部タイミングチャートを参照しつ
つ動作説明を行う。同期検出回路３において、受信入力
データａからフレーム同期パターンが検出され同期確立
が行われ、フレーム信号ｄ（図４ではパルスｄ１として
示す）が出力される。このフレームパルスｄ１とフレー
ムシフト回路４によるｎクロック分遅延したフレームパ
ルスｅ１とはセレクタ５へ入力されている。

【０００６】同様に、受信データとデータシフト回路１
によるｎクロック分遅延したデータとはセレクタ２へ入
力されている。同期確立後の定常状態では、各セレクタ
２，５は、シフト回路１，４により遅延された信号ｂ，
ｅではない、直接の信号ａ，ｄを選択しているものとす
る。

【０００７】従って、エラスティックストア６では、書
込みデータｃを書込みフレームｆのタイミングで順次書
込み、装置内フレーム信号ｇのタイミングで順次読出す
ことにより、装置内出力データｊを出力する。

【０００８】仮に、外部フレーム信号ｄと読出し側フレ
ーム信号ｈとの位相差が規定の所定範囲内になって接近
すると、位相比較回路８はこれを検出してエラスティッ
クストア６の書込みと読出しのスリップ状態を回避すべ
くセレクタ２，５の選択信号ｉを反転制御し、各セレク
タ２，５の出力ｃ，ｆには各遅延後の信号であるデータ
ｂとフレーム信号ｅ（ｅ１）とが出力される。

【０００９】その結果、エラスティックストア６では、
書込みがｎクロック分遅延することにより、読出しとの
位相差が開き、所定範囲外になってスリップ状態が回避
されることになる。

【００１０】

【発明が解決しようとする課題】従来の回路では、外部
入力フレーム信号ｄと読出し側位相比較信号ｈの位相差
がわずかでも規定範囲外であれば、そのままエラスティ
ックストア回路の書込みと読出しが正常な動作として続
けられることになる。

【００１１】しかしこのような動作がある程度続いた後
に、位相ジッタにより両位相が接近し、位相差が規定範
囲内となると、位相比較回路８がエラスティックストア
６のスリップを回避するため選択信号ｉの出力を反転
し、データセレクタ２とフレームセレクタ５の信号選択
を切り替えることになる。よってエラスティックストア
６におけるデータの書込みタイミングがずれ、データの
二度読みあるいは欠落が生じることになる。

【００１２】すなわち、図４の最下段に示す如く、定常
時にはフレームパルスｄ１，ｅ１共に規定の位相範囲
（ハッチング部）外にあり、パルスｄ１にて書込みタイ
ミングを定めているが、入力側クロックのジッタによ
り、規定の位相範囲内にパルスｄ１が入ることがある
と、パルスｅ１（遅延フレームパルス）に切替わり、よ
ってスリップが生じてデータの欠落が生ずるのである。

【００１３】このようなフレームスリップの発生を防止
する技術が、例えば特開平１−２４１９３３号公報に開
示されている。この技術によれば、エラスティックスト
アによるフレームアライナの構成に、更に別のエラステ
ィックストアを直列に接続して設け、これら両エラステ
ィックストアを制御する制御回路を付加するものであ
る。

【００１４】しかしながら、この技術では、エラスティ
ックストアとその制御回路が更に必要となり、ハードウ
ェア的には大規模となり、小型化、低価格化の阻止要因
となる。

【００１５】本発明の目的は極めて簡単な構成により安
定な動作を可能として位相ジッタに起因するデータの重
複読出しや欠落の発生を防止するようにしたフレームア
ライナ回路を提供することである。

【００１６】

【作用】エラスティックストアの書込み読出しの位相差
の検出範囲を、同期確立前の場合には、同期確立後のそ
れよりも広い範囲に設定しておき、同期確立前に既に遅
延フレーム信号を用いて書込み位相を制御する様切替え
ておく。同期確立後は、位相差検出範囲が狭くなるの
で、ジッタが生じて位相差が小となっても、位相検出範
囲に入らないようにすることができ、データの二重読出
しや欠落は生じない。

【００１７】

【課題を解決するための手段】本発明によれば、装置外
部のフレームタイミングに同期して書込制御され装置内
部のフレームタイミングに同期して読出し制御されるメ
モリ手段と、前記メモリ手段の書込みタイミングと読出
しタイミングとの位相関係が第１の所定範囲内に入った
時に前記位相関係を前記所定範囲外になるよう制御する
第１の制御手段とを含むフレームアライナ回路であっ
て、装置外部のフレーム同期が確立以前は、前記位相関
係が前記第１の所定範囲よりも大なる第２の所定範囲に
あるかどうかを検出してこの位相関係が前記第２の所定
範囲外になるよう制御する第２の制御手段を含むことを
特徴とするフレームアライナ回路が得られる。

【００１８】

【実施例】以下、本発明の実施例について図面を用いて
説明する。

【００１９】図１は本発明の実施例のブロック図であ
り、図３と同等部分は同一符号により示している。本例
では、図３の構成の他に更に、セレクタ９と位相比較回
路１０とを付加したものである。

【００２０】位相比較回路１０は位相比較回路８と同様
に、エラスティックストア（メモリ）６の書込みタイミ
ングｆと読出しタイミングｈとの位相差を検出するもの
であるが、位相比較回路８の規定の所定位相比較範囲
（第１の所定位相比較範囲：図２のハッチングＡ部分）
よりも大なる第２の所定位相比較範囲（図２のハッチン
グＢ部分）を有し、書込みと読出しとの位相差がこの範
囲Ｂ内に存在すると、出力信号ｍを反転する様動作す
る。

【００２１】セレクタ９はこれ等２つの位相比較回路
８，１０の各出力ｉ，ｍを択一的に導出してセレクタ
２，５の選択信号とするものであり、このセレクタ９の
選択信号ｌは同期検出回路３からの同期確立検出信号で
ある。すなわち、同期確立以前はセレクタ９は位相比較
回路１０の出力ｍを選択し、同期確立後の定常時には位
相比較回路８の出力ｉを選択する。

【００２２】図２は図１の回路の動作を示す各部信号の
タイムチャートであり、最上段の外部入力データａから
書込み制御フレームｆの部分までは、従来例の図４のタ
イムチャートと同一となっている。

【００２３】外部入力データａを受けた同期検出回路３
はフレーム同期を検出して保護を取って同期確立させる
までアラーム信号ｌを出力する。このアラーム信号ｌは
セレクタ９へ送られ、同期確立が終了するまで位相比較
回路１０から出力される選択信号ｍを選択する。この選
択信号ｍは信号ｎとなってセレクタ２，５へ送られる。

【００２４】位相比較回路１０では、従来型の位相比較
回路８にて行われている検出範囲Ａよりも広い範囲Ｂで
書込みと読出しとの位相比較が行われる。この同期確立
以前においては、この広い位相比較範囲Ｂ内に書込みパ
ルスｄ１と読出しパルスとは存在するので、パルスｄ１
は選択されず、ｎクロック遅延したパルスｅ１がセレク
タ５にて選択されていることになる。

【００２５】同期確立後には、セレクタ９により従来型
の位相比較回路８の出力ｉが選択信号として出力される
ので、遅延パルスｅ１にジッタが生じてそのジッタ範囲
ＭがＭ′と大きくなっても、狭い位相比較範囲Ａには達
しないため、書込みパルスの切替わりは発生せず、よっ
てデータの二重読出しや欠落は生じないことになる。

【００２６】

【発明の効果】以上述べた如く、本発明によれば外部入
力データの同期確立以前は広い範囲でエラスティックス
トアの書込みと読出しタイミングの位相比較を行い、同
期確立後は狭い範囲での位相比較に切替えることによ
り、位相ジッタ等によるデータの二度読みや欠落が防止
され、フレームアライナの信頼性が向上するという効果
がある。

【図面の簡単な説明】

【図１】本発明の実施例のブロック図である。

【図２】図１のブロックの動作を示す各部信号のタイム
チャートである。

【図３】従来のフレームアライナのブロック図である。

【図４】図３のブロックの動作を示す各部信号のタイム
チャートである。

【符号の説明】

１ データシフト回路 ２，５，９ セレクタ ３ 同期検出回路 ４ フレームシフト回路 ６ エラスティックストア ７ フレーム制御回路 ８，１０ 位相比較回路

Claims (3)

【特許請求の範囲】
1. 【請求項１】 装置外部のフレームタイミングに同期し
   て書込制御され装置内部のフレームタイミングに同期し
   て読出し制御されるメモリ手段と、前記メモリ手段の書
   込みタイミングと読出しタイミングとの位相関係が第１
   の所定範囲内に入った時に前記位相関係を前記所定範囲
   外になるよう制御する第１の制御手段とを含むフレーム
   アライナ回路であって、装置外部のフレーム同期が確立
   以前は、前記位相関係が前記第１の所定範囲よりも大な
   る第２の所定範囲にあるかどうかを検出してこの位相関
   係が前記第２の所定範囲外になるよう制御する第２の制
   御手段を含むことを特徴とするフレームアライナ回路。
2. 【請求項２】 前記第１の制御手段は、前記位相関係が
   前記第１の所定範囲内かどうかを検出する第１の位相比
   較手段を有し、前記第２の制御手段は、前記位相関係が
   前記第２の所定範囲内かどうかを検出する第２の位相比
   較手段を有し、これ等第１及び第２の位相比較手段の各
   比較結果に応じて前記メモリ手段の書込みタイミングを
   前記装置外部のフレーム信号かその遅延信号のいずれか
   のタイミングを選択するよう構成されていることを特徴
   とする請求項１記載のフレームアライナ回路。
3. 【請求項３】 前記第２の制御手段は、同期確立以前に
   おいて、前記位相関係が前記第２の所定範囲内のとき前
   記遅延信号のタイミングを選択制御するよう構成されて
   いることを特徴とする請求項２記載のフレームアライナ
   回路。