JP2002026882A - フレーム位相同期方法 - Google Patents

フレーム位相同期方法

Info

Publication number
JP2002026882A
JP2002026882A JP2000205594A JP2000205594A JP2002026882A JP 2002026882 A JP2002026882 A JP 2002026882A JP 2000205594 A JP2000205594 A JP 2000205594A JP 2000205594 A JP2000205594 A JP 2000205594A JP 2002026882 A JP2002026882 A JP 2002026882A
Authority
JP
Japan
Prior art keywords
reset pulse
frame
phase
pulse
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000205594A
Other languages
English (en)
Inventor
Hiroshi Inomata
洋 猪股
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Miyagi Ltd
Original Assignee
NEC Miyagi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Miyagi Ltd filed Critical NEC Miyagi Ltd
Priority to JP2000205594A priority Critical patent/JP2002026882A/ja
Publication of JP2002026882A publication Critical patent/JP2002026882A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

(57)【要約】 【課題】大容量のエラスティックストアを用いてスリッ
プによるデータの損傷を防止する。 【解決手段】エラスティックストア1は、複数フレーム
分の入力データ6をリセットパルス13により順次記憶
し、リセットパルス14のタイミングにより記憶された
データを出力データ7として読み出す。4分周位相生成
部2は、入力データ6から抽出の受信フレーム同期信号
8を4分周し、1フレーム毎に位相がずれた4種類のパ
ルスを出力する。選択部3は、制御信号に従ってリセッ
トパルス13として出力する。4分周生成部5は、受信
装置が受信フレーム同期信号8に対応して発生の基準フ
レーム同期信号15を4分周したリセットパルス14を
出力する。位相比較部4は、基準のリセットパルス14
に対して1フレーム以上離れたリセットパルス13を選
択させる制御信号を選択部3に出力する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、フレーム位相同期
方法に関し、特にデジタル通信網において任意のフレー
ム位相で入力される受信データを受信装置のクロックお
よび基準フレーム位相に合わせるフレームアライナを用
いたフレーム位相同期方法に関する。
【0002】
【従来の技術】従来この種のフレーム位相同期方法は、
伝送路からのデジタルの受信データは一定周期毎にフレ
ーム同期信号が含まれるフレームで構成され、受信装置
が発生の基準フレーム同期信号(RRリセットパルス)
を受信データのフレーム同期信号(WRリセットパル
ス)に位相を合わせて、受信データをエラスティックス
トアに読み込みおよび読み出して出力する回路としてフ
レームアライナが有る。
【0003】フレームアライナは、バッファ記憶として
信号の書き込みと読み出しとが独立に行えるエラスティ
ックストアが使われる。エラスティックストアは、入力
の受信データを書き込むタイミングのWRリセットパル
スにより記憶され、エラスティックストアに記憶された
受信データの読み出しをRRリセットパルスのタイミン
グにより、読み出されたデータが出力される。
【0004】図5は従来のフレームアライナの一例のブ
ロック図である。図5において、受信の入力データを所
定量だけ遅延させる遅延回路22と、書き込み(WR)
リセットパルスを所定量だけ遅延させる遅延回路24
と、遅延のない入力データまたは遅延回路22からの入
力データを選択するセレクタ26と、遅延のないWRリ
セットパルスまたは遅延回路24からのWRリセットパ
ルスを選択するセレクタ27と、セレクタ26からの入
力データをセレクタ27からのWRリセットパルスのタ
イミングにより入力データが記憶されるエラスティック
ストア28と、エラスティックストア28に記憶のデー
タをRRリセットパルスのタイミングにより出力データ
として読み出される。比較回路29は、セレクタ27か
らのWRリセットパルスとRRリセットパルスとの比較
によりセレクタ26及び27の切替を制御する。
【0005】
【発明が解決しようとする課題】上述した従来のフレー
ム同期方法は、エラスティックストアに入力されるWR
リセットパルスの位相がRRリセットパルスに対して不
確定であり、通信中の回線の遅延変動等によりWRリセ
ットパルスとRRリセットパルスとの位相が接近したと
き、遅延変動があるとエラスティックストアからの出力
データが1フレーム分のデータの脱落や二度読みされた
同一データが出力される(スリップと呼ぶ)という問題
がある。
【0006】このため書き込みのWRリセットパルスの
タイミングは読み出しのRRリセットパルスの周期の真
ん中にある状態がジッタやワンダのような位相変化に対
する余裕度が最大になる。
【0007】また、エラスティックストアの素子自体も
入力フレームパルスと出力フレームパルスとの位相差の
少ない範囲では誤りなくデータの転送ができないという
問題がある。
【0008】本発明の目的は、大容量のエラスティック
ストアを用いてスリップによるデータの損傷を防止する
フレーム位相同期方法を提供することにある。
【0009】
【課題を解決するための手段】本発明のフレーム位相同
期方法は、データ伝送における任意のフレーム位相で入
力されるフレーム同期信号に含まれる受信データをエラ
スティックストアに書き込み、前記エラスティックスト
アに記憶されたデータを前記受信データとは異なる独立
のフレーム位相で読み出すフレームアライナを有し、複
数のフレームの前記受信データを書き込みリセットパル
スにより前記エラスティックストアに記憶し、前記複数
のフレームの受信データから抽出した前記フレーム同期
信号を分周して順次に位相がずれた前記書き込みリセッ
トパルスを生成し、受信装置で発生の前記書き込みリセ
ットパルスに対応する基準の読み出しリセットパルスと
前記書き込みリセットパルスとの位相比較の出力により
前記読み出しリセットパルスに対して少なくとも1フレ
ーム離れた位相の書き込みリセットパルスを選択して前
記エラスティックストアに前記受信データを記憶させ、
前記読み出しリセットパルスにより前記エラスティック
ストアが記憶の受信データを出力させることを特徴とす
る。
【0010】また、前記エラスティックストアは4フレ
ーム分の受信データが記憶されるメモリ容量を備え、こ
のエラスティックストアに記憶される前記受信データに
対する書き込みリセットパルスの入力制御と読み出しリ
セットパルスの入力制御とを4フレーム周期ごとに行う
ことを特徴とする。
【0011】また、前記書き込みリセットパルスと前記
読み出しリセットパルスとのタイミングが予め設定され
た接近範囲になったとき、前記読み出しリセットパルス
に対して少なくとも1フレーム離れたタイミングの前記
書き込みリセットパルスを再度選択することを特徴とす
る。
【0012】また、複数のフレーム分の入力データを書
き込みリセットパルスのタイミングにより順次記憶し、
読み出しリセットパルスのタイミングにより記憶したデ
ータを順次読み出して出力データとするエラスティック
ストアと、前記出力データから抽出の受信フレーム同期
信号を4分周し1フレーム毎に位相のずれた4種類のパ
ルスを出力する4分周位相生成部と、制御信号に従って
前記4種類のパルスの1つを選択し前記書き込みリセッ
トパルスとして出力する選択部と、受信装置で発生の基
準のフレームパルスを4分周した読み出しリセットパル
スを出力する4分周生成部と、前記読み出しリセットパ
ルスと前記書き込みリセットパルスとを位相比較し、前
記読み出しリセットパルスと書き込みリセットパルスと
のタイミングを少なくとも1フレームの間隔にさせる前
記選択信号を出力する位相比較部と、前記書き込みリセ
ットパルスにより4フレーム分の受信データを記憶し、
前記読み出しリセットパルスにより記憶した受信データ
を出力するエラスティックストアとを有することを特徴
とする。
【0013】また、前記読み出しリセットパルスのタイ
ミングの前後に接近禁止範囲の禁止領域信号を生成して
出力する接近禁止範囲生成部と、前記書き込みリセット
パルスのタイミングが前記禁止領域信号の接近禁止範囲
内になったとき再設定信号を出力する接近検出部と、再
設定信号により前記書き込みリセットパルスの位相を前
記読み出しリセットパルスに対して1フレームの間隔に
再設定させることを特徴とする。
【0014】また、入力の直流電圧により位相が可変す
る基準フレーム同期信号を生成して出力するフレーム信
号発生部と、受信の入力データから抽出された受信フレ
ーム同期信号と前記基準フレーム同期信号との位相差に
応じた直流電圧を出力するフレーム位相比較部とを有
し、前記書き込みリセットパルスと前記読み出しリセッ
トパルスとの位相を少なくとも1フレームにすることを
特徴とする。
【0015】[作用]本発明のフレーム位相同期方法
は、受信データの4フレーム分を記憶するメモリ容量の
エラスティックストアを用意し、書き込み(以下WR)
リセットパルス周期と読み出し(以下RR)リセットパ
ルス周期の制御を4フレーム周期に行う。位相選択部に
は1フレーム周期毎に位相がずれた4種類のWRリセッ
トパルスを用意し、4フレーム周期のRRリセットパル
スと位相比較することで、RRリセットパルスとWRリ
セットパルスを1フレーム以上離せるため、同期確立後
のスリップによるデータ損傷が発生しない方法を実現し
ている。
【0016】この方法により、WRリセットパルスとR
Rリセットパルスのタイミングは、フレーム同期信号を
使用するため、規模の大きいカウンタを用意する必要が
無く、かつ入力データの遅延用メモリも不要なため規模
の小さい回路での実現を可能にしている。
【0017】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。図1は本発明の第一の実施
例のブロック図である。
【0018】エラスティックストア1は、DI端子から
の複数フレーム分の入力データ6をWR端子からの書き
込み(以下WR)リセットパルス13のタイミングによ
り順次記憶し、RR端子から読み出し(以下RR)リセ
ットパルス14のタイミングによりDO端子から記憶さ
れたデータを出力データ7として読み出す。
【0019】4分周位相生成部2は、入力データ6から
抽出の受信フレーム同期信号8を4分周し、1フレーム
毎に位相がずれた4種類のパルス9、10、11、12
を出力する。選択部3は、制御信号に従ってパルス9、
10、11または12を選択しWRリセットパルス13
として出力する。
【0020】4分周生成部5は、受信装置が受信フレー
ム同期信号8に対応して発生の基準フレーム同期信号1
5を4分周したRRリセットパルス14を出力する。位
相比較部4は、RRリセットパルス14とWRリセット
パルス13との位相を比較し、基準のRRリセットパル
ス14に対して1フレーム以上離れたWRリセットパル
ス13を選択させる制御信号を選択部3に出力するよう
に構成される。
【0021】このような構成により、データ伝送におけ
る任意のフレーム位相で入力される受信フレーム同期信
号8に対応する入力データ6を、エラスティックストア
1により、基準フレーム同期信号15の位相に合わせて
データ7を出力するフレームアライナ回路において、受
信フレーム同期信号8を4分周位相生成部2にて1フレ
ームずつ離れた4フレーム周期のパルス9、10、1
1、12を生成し、同期確立直後の受信フレーム同期信
号8が入力される最初の一回のみ、基準フレーム同期信
号15から4分周生成部5にて生成される4フレーム周
期の読み出しのRRリセットパルス14と書き込みのW
Rリセットパルス13とを、位相比較部4で比較し、R
Rリセットパルス14と1フレーム以上離れた位相のW
Rリセットパルス13を選択部3により選択して、エラ
スティックストア1のWRに入力することにより、WR
リセットパルス13とRRリセットパルス14の間隔は
1フレーム以上のタイミングが保てるため、WRリセッ
トパルス13とRRリセットパルス14が1フレーム以
上位相変動しない限りスリップが発生しないフレームア
ライナ回路を実現することができる。
【0022】次に、本実施例の動作について説明する。
図2は本実施例の動作説明のためタイミング図である。
受信の入力データ6に対応する受信フレーム同期信号8
を4分周位相生成部2で4分周して4位相化するとパル
ス9,パルス10,パルス11,パルス12が生成され
る。
【0023】4分周生成部5により基準フレーム同期信
号15が4分周されたRRリセットパルス14は基準パ
ルスとなるため4フレーム周期の制御のRRリセットパ
ルス14として固定でエラスティックストア1のRR端
子に入力される。この基準のRRリセットパルス14と
1フレーム以上離れた位置に存在させるWRリセットパ
ルス13を選択部3にてパルス9,パルス10,パルス
11,パルス12のいずれかを選択させる。これによ
り、同期確立後のエラスティックストア1への書き込み
制御のWRリセットパルス13と読み出し制御のRRリ
セットパルス14の位相は1フレーム以上離れることに
なる。
【0024】図3は本発明の第二の実施例のブロック図
である。データ伝送における任意のフレーム位相で入力
される受信フレーム同期信号8に対応する入力データ6
を、エラスティックストア1Aにより、基準フレーム同
期信号15の位相に合わせてデータ7を出力するフレー
ムアライナ回路において、受信フレーム同期信号8を4
分周位相生成部2Aにて1フレームずつ離れた4フレー
ム周期のパルス9,10,11,12を生成し、同期確
立直後の受信フレーム同期信号8が入力される最初の一
回のみ、基準フレーム同期信号15から4分周生成部5
Aにて生成される4フレーム周期の読み出し(RR)リ
セットパルス14と書き込み(WR)リセットパルス1
3とを、位相比較部4Aで比較し、RRリセットパルス
14と1フレーム以上離れた位相のWRリセットパルス
13を選択部3Aにより選択して、エラスティックスト
ア1のWRに入力する。
【0025】接近禁止範囲生成部16は、RRリセット
パルス14のタイミングの前後に接近禁止範囲の禁止領
域信号を生成して出力する。接近検出部17はWRリセ
ットパルス13のタイミングが禁止領域信号の接近禁止
範囲になったとき、再設定信号を出力する。再設定信号
が入力された位相比較部4Aは、選択部3Aに対してR
Rリセットパルス14と1フレーム以上離れた位相のW
Rリセットパルス13を選択して出力させる。
【0026】このようにすると、WRリセットパルス1
3とRRリセットパルス14の間隔は1フレーム以上の
タイミングが保てるため、WRリセットパルス13とR
Rリセットパルス14が1フレーム以上位相変動しない
限りスリップが発生しない。
【0027】また、スリップが発生する状態になると接
近禁止範囲生成部と接近検出部とによりWRリセットパ
ルスの位相を再設定することにより、スリップによるデ
ータの損傷を防止することができる。
【0028】図4は本発明の第三の実施例のブロック図
である。受信の入力データ6に対応する受信フレーム同
期信号8を4分周位相生成部2Bで4分周して4位相化
すると9,パルス10,パルス11,パルス12が生成
される。
【0029】4分周生成部5Bにより基準フレーム同期
信号15が4分周されたRRリセットパルス14は基準
パルスとなるため4フレーム周期の制御のRRリセット
パルス14として固定でエラスティックストア1BのR
R端子に入力される。この基準のRRリセットパルス1
4と1フレーム以上離れた位置に存在するWRリセット
パルス13を選択部3Bにてパルス9,パルス10,パ
ルス11,パルス12から選択する。これにより、同期
確立後のエラスティックストア1Bへの書き込み制御の
WRリセットパルス13と読み出し制御のRRリセット
パルス14の間は1フレーム以上離れることになる。
【0030】フレーム位相比較部19は、受信フレーム
同期信号8とフレーム信号発生部18により生成された
基準フレーム同期信号15との位相差に応じた直流電圧
を出力する。フレーム信号発生部18は、入力された直
流電圧により電圧制御発振器の周波数を変化させ、この
周波数により生成される基準フレーム同期信号の位相を
変化させる。
【0031】
【発明の効果】以上説明したように本発明によれば、4
フレーム周期毎に読み書きするフレームアライナ回路に
より、同期確立直後にWRリセットパルスとRRリセッ
トパルスとを1フレーム以上離すことができるので、ス
リップによるデータの損傷を防止することができる。ま
た、従来例のデータ遅延用メモリや位相制御パルス生成
用のカウンタなどの規模の大きい回路を用いる必要がな
い。さらに、フレームパルスを位相制御に使用するた
め、伝送路の周波数、フレーム中のビット数に影響され
ることがなく、高周波数伝送路や、フレーム中のビット
数が多くても回路構成、回路規模を変える必要がない。
【図面の簡単な説明】
【図1】本発明の第一の実施例のブロック図である。
【図2】本実施例の動作説明のためのタイミング図であ
る。
【図3】本発明の第二の実施例のブロック図である。
【図4】本発明の第三の実施例のブロック図である。
【図5】従来のフレームアライナの一例のブロック図で
ある。
【符号の説明】
1 エラスティックストア 2 4分周位相生成部 3 選択部 4 位相比較部 5 4分周生成部 6 入力データ 7 出力データ

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 データ伝送における任意のフレーム位相
    で入力されるフレーム同期信号が含まれる受信データを
    エラスティックストアに書き込み、前記エラスティック
    ストアに記憶されたデータを前記受信データとは異なる
    独立のフレーム位相で読み出すフレームアライナを有
    し、複数のフレームの前記受信データを書き込みリセッ
    トパルスにより前記エラスティックストアに記憶し、前
    記複数のフレームの受信データから抽出した前記フレー
    ム同期信号を分周して順次に位相がずれた前記書き込み
    リセットパルスを生成し、受信装置で発生の前記書き込
    みリセットパルスに対応する基準の読み出しリセットパ
    ルスと前記書き込みリセットパルスとの位相比較の出力
    により前記読み出しリセットパルスに対して少なくとも
    1フレーム離れた位相の書き込みリセットパルスを選択
    して前記エラスティックストアに前記受信データを記憶
    させ、前記読み出しリセットパルスにより前記エラステ
    ィックストアが記憶の受信データを出力させることを特
    徴とするフレーム位相同期方法。
  2. 【請求項2】 前記エラスティックストアは4フレーム
    分の受信データが記憶されるメモリ容量を備え、このエ
    ラスティックストアに記憶される前記受信データに対す
    る書き込みリセットパルスの入力制御と読み出しリセッ
    トパルスの入力制御とを4フレーム周期ごとに行うこと
    を特徴とする請求項1記載のフレーム位相同期方法。
  3. 【請求項3】 前記書き込みリセットパルスと前記読み
    出しリセットパルスとのタイミングが予め設定された接
    近範囲になったとき、前記読み出しリセットパルスに対
    して少なくとも1フレーム離れたタイミングの前記書き
    込みリセットパルスを再度選択することを特徴とする請
    求項1記載のフレーム位相同期方法。
  4. 【請求項4】 複数のフレーム分の入力データを書き込
    みリセットパルスのタイミングにより順次記憶し、読み
    出しリセットパルスのタイミングにより記憶したデータ
    を順次読み出して出力データとするエラスティックスト
    アと、前記出力データから抽出の受信フレーム同期信号
    を4分周し1フレーム毎に位相のずれた4種類のパルス
    を出力する4分周位相生成部と、制御信号に従って前記
    4種類のパルスの1つを選択し前記書き込みリセットパ
    ルスとして出力する選択部と、受信装置で発生の基準の
    フレームパルスを4分周した読み出しリセットパルスを
    出力する4分周生成部と、前記読み出しリセットパルス
    と前記書き込みリセットパルスとを位相比較し、前記読
    み出しリセットパルスと書き込みリセットパルスとのタ
    イミングを少なくとも1フレームの間隔にさせる前記選
    択信号を出力する位相比較部と、前記書き込みリセット
    パルスにより4フレーム分の受信データを記憶し、前記
    読み出しリセットパルスにより記憶した受信データを出
    力するエラスティックストアとを有することを特徴とす
    る請求項1記載のフレーム位相同期方法。
  5. 【請求項5】 前記読み出しリセットパルスのタイミン
    グの前後に接近禁止範囲の禁止領域信号を生成して出力
    する接近禁止範囲生成部と、前記書き込みリセットパル
    スのタイミングが前記禁止領域信号の接近禁止範囲内に
    なったとき再設定信号を出力する接近検出部と、再設定
    信号により前記書き込みリセットパルスの位相を前記読
    み出しリセットパルスに対して1フレームの間隔に再設
    定させることを特徴とする請求項4記載のフレーム位相
    同期方法。
  6. 【請求項6】 入力の直流電圧により位相が可変する基
    準フレーム同期信号を生成して出力するフレーム信号発
    生部と、受信の入力データから抽出された受信フレーム
    同期信号と前記基準フレーム同期信号との位相差に応じ
    た直流電圧を出力するフレーム位相比較部とを有し、前
    記書き込みリセットパルスと前記読み出しリセットパル
    スとの位相を少なくとも1フレームにすることを特徴と
    する請求項4記載のフレーム位相同期方法。
JP2000205594A 2000-07-06 2000-07-06 フレーム位相同期方法 Pending JP2002026882A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000205594A JP2002026882A (ja) 2000-07-06 2000-07-06 フレーム位相同期方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000205594A JP2002026882A (ja) 2000-07-06 2000-07-06 フレーム位相同期方法

Publications (1)

Publication Number Publication Date
JP2002026882A true JP2002026882A (ja) 2002-01-25

Family

ID=18702654

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000205594A Pending JP2002026882A (ja) 2000-07-06 2000-07-06 フレーム位相同期方法

Country Status (1)

Country Link
JP (1) JP2002026882A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013179349A1 (ja) * 2012-05-31 2013-12-05 パナソニック株式会社 クロック乗せ換え回路、映像処理システム、および半導体集積回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013179349A1 (ja) * 2012-05-31 2013-12-05 パナソニック株式会社 クロック乗せ換え回路、映像処理システム、および半導体集積回路
US9491332B2 (en) 2012-05-31 2016-11-08 Panasonic Intellectual Property Management Co., Ltd. Clock transfer circuit, video processing system, and semiconductor integrated circuit

Similar Documents

Publication Publication Date Title
US4543652A (en) Time-division switching unit
EP0351779B1 (en) Phase adjusting circuit
JPH04142649A (ja) メモリ装置
JP2595887B2 (ja) ビット同期回路
JP2002026882A (ja) フレーム位相同期方法
US6597627B2 (en) Clock switching circuitry for avoiding conflict of data handling occuring in a memory
JP2594742B2 (ja) クロック乗せ換え回路
JPH01147936A (ja) デジタルクロツク再生装置における補正信号の発生方法及び装置
CA2021348C (en) Elastic store memory circuit
JP3090591B2 (ja) クロック再生装置
JP3411109B2 (ja) フレーム位相同期回路
JPS6350896B2 (ja)
JP2793690B2 (ja) フレーム位相同期回路
JP3130895B2 (ja) クロック乗せ換え回路
JPH09148999A (ja) フレーム位相同期回路
JP2001203675A (ja) スリップ制御回路
JP2680141B2 (ja) フレーム同期方法及びその回路
JPH10145344A (ja) ビット位相同期回路
JPH02215241A (ja) 同期化回路
JPS6190542A (ja) フレ−ムアライナ
JPH0837521A (ja) 位相変動吸収回路
JPH08181676A (ja) フレームアライナ回路
JPH08195674A (ja) クロック抽出回路
JPH04241531A (ja) ホールドオーバー機能付同期再生装置
JPH0614061A (ja) 位相調整回路

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20030729