JPH0814809B2 - インテリジエントｉ／ｏ装置 - Google Patents
インテリジエントｉ／ｏ装置Info
- Publication number
- JPH0814809B2 JPH0814809B2 JP61242687A JP24268786A JPH0814809B2 JP H0814809 B2 JPH0814809 B2 JP H0814809B2 JP 61242687 A JP61242687 A JP 61242687A JP 24268786 A JP24268786 A JP 24268786A JP H0814809 B2 JPH0814809 B2 JP H0814809B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- input
- controller
- intelligent
- external device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control By Computers (AREA)
- Communication Control (AREA)
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、データハイウェイ上に機能の異なる複数の
コントローラを密結合させた状態でプロセスの制御を行
うプロセス計装システムや外部機器の情報を処理しかつ
複数のI/Oカードを管理下におくプロセス入出力コント
ローラを持つプロセス計装システム等に使用するインテ
リジェントI/O装置に係わり、特に外部機器とプロセス
入出力コントローラとの情報の伝達の簡素化およびデー
タハイウェイ上の伝送量の軽減化を図ったインテリジェ
ントI/O装置に関する。
コントローラを密結合させた状態でプロセスの制御を行
うプロセス計装システムや外部機器の情報を処理しかつ
複数のI/Oカードを管理下におくプロセス入出力コント
ローラを持つプロセス計装システム等に使用するインテ
リジェントI/O装置に係わり、特に外部機器とプロセス
入出力コントローラとの情報の伝達の簡素化およびデー
タハイウェイ上の伝送量の軽減化を図ったインテリジェ
ントI/O装置に関する。
（従来の技術） この種のプロセス計装システムは、第３図に示すよう
にデータハイウェイ１上に異なる機能を持った各種のコ
ントローラ例えば少なくとも１台以上の連続制御コント
ローラ2,プロセス入出力コントローラ3,シーケンスコン
トローラ（図示せず）等がデータ伝送上密な状態で結合
され、そのうち例えば連続制御コントローラ２は最も上
位のコントローラであってループ制御や他の下位のコン
トローラ３等から情報を受け取って各コントローラ３等
に指令を与える機能を有し、またプロセス入力コントロ
ーラ３はデータハイウェイ１上にインタフェィス装置４
を介して接続される例えばプログラマブル・コントロー
ラ，記録計，パーソナルコンピュータその他の種々の機
器（以下、外部機器と指称する）５からデータを受取っ
て所要とする処理を実行し連続制御コントローラ２や前
記シーケンスコントローラ等にデータを伝送し、また外
部機器５の処理データの一部を利用してプロセスI/Oバ
ス６に接続された複数のI/Oカード７…を管理する機能
を持っている。
にデータハイウェイ１上に異なる機能を持った各種のコ
ントローラ例えば少なくとも１台以上の連続制御コント
ローラ2,プロセス入出力コントローラ3,シーケンスコン
トローラ（図示せず）等がデータ伝送上密な状態で結合
され、そのうち例えば連続制御コントローラ２は最も上
位のコントローラであってループ制御や他の下位のコン
トローラ３等から情報を受け取って各コントローラ３等
に指令を与える機能を有し、またプロセス入力コントロ
ーラ３はデータハイウェイ１上にインタフェィス装置４
を介して接続される例えばプログラマブル・コントロー
ラ，記録計，パーソナルコンピュータその他の種々の機
器（以下、外部機器と指称する）５からデータを受取っ
て所要とする処理を実行し連続制御コントローラ２や前
記シーケンスコントローラ等にデータを伝送し、また外
部機器５の処理データの一部を利用してプロセスI/Oバ
ス６に接続された複数のI/Oカード７…を管理する機能
を持っている。
前記外部機器５はその機種によって異なるが例えばプ
ログラマブル・コントローラであれば、数百点以上の入
出力点のデイジタル入力データS1を取込んで自らプログ
ラム制御を実行し、またプロセス入出力コントローラ３
の要求の下に前記デイジタル入力データS1をインタフェ
ィス装置４でデータ変換を行って前記入出力コントロー
ラ３へ伝送し、さらに入出力コントローラ３からの処理
データに基づいてプログラムに修正を加えながら外部機
器５を制御する機能を持っている。一方、インタフェィ
ス装置４はデータ変換機能およびデータ伝送機能等を有
し、上位のデータハイウェイ１と接続されているために
直接的にはデイジタル入力データおよびアナログ入力デ
ータを伝送パラメータとして持っておらず、このためプ
ロセス入出力コントローラ３から外部機器５のデータを
必要とする要求があれば、前記デイジタル入力データS1
をデータハイウェイ１および入出力コントローラ３に適
する外部変換データ（Ｖ変数データと呼ばれるパラメー
タ）に変換して送出する機能を持っている。
ログラマブル・コントローラであれば、数百点以上の入
出力点のデイジタル入力データS1を取込んで自らプログ
ラム制御を実行し、またプロセス入出力コントローラ３
の要求の下に前記デイジタル入力データS1をインタフェ
ィス装置４でデータ変換を行って前記入出力コントロー
ラ３へ伝送し、さらに入出力コントローラ３からの処理
データに基づいてプログラムに修正を加えながら外部機
器５を制御する機能を持っている。一方、インタフェィ
ス装置４はデータ変換機能およびデータ伝送機能等を有
し、上位のデータハイウェイ１と接続されているために
直接的にはデイジタル入力データおよびアナログ入力デ
ータを伝送パラメータとして持っておらず、このためプ
ロセス入出力コントローラ３から外部機器５のデータを
必要とする要求があれば、前記デイジタル入力データS1
をデータハイウェイ１および入出力コントローラ３に適
する外部変換データ（Ｖ変数データと呼ばれるパラメー
タ）に変換して送出する機能を持っている。
前記I/Oカード７…はデータ変換機能およびデータ保
持機能を有し、それぞれ少なくとも１点以上のプロセス
の検出点，操作点を受け持ち、検出点の入力データS2を
デイジタルデータに変換して保持するとともに入出力コ
ントローラ３から要請があればその保持データを送出
し、また入出力コントローラ３の指令に基づいてデイジ
タルデータをアナログデータS3に変換して操作端に与え
るようになっている。従って、I/Oカード７…は一般的
には入出力バッフアとしての役割を持っており、一方、
外部機器５は自ら能動的に外部制御を行う役割を持って
いる。
持機能を有し、それぞれ少なくとも１点以上のプロセス
の検出点，操作点を受け持ち、検出点の入力データS2を
デイジタルデータに変換して保持するとともに入出力コ
ントローラ３から要請があればその保持データを送出
し、また入出力コントローラ３の指令に基づいてデイジ
タルデータをアナログデータS3に変換して操作端に与え
るようになっている。従って、I/Oカード７…は一般的
には入出力バッフアとしての役割を持っており、一方、
外部機器５は自ら能動的に外部制御を行う役割を持って
いる。
しかし、以上のようなプロセス計装システムは、外部
機器５を組込むことにより入出力コントローラ３と同様
なデータハイウエイ用データ伝送機能を持つインタフェ
ィス４が必要となってシステム全体が複雑かつ高価なも
のとなってしまう。また、データハイウェイ１にインタ
フェィス装置４およびコントローラ2,3等が伝送上密な
状態で結合されている場合、データハイウェイ１の伝送
容量および入出力コントローラ３の記憶容量等の制約か
らインタフェィス装置４を含んで各コントローラ間で交
換データ数に制約が生じ、この結果、データ伝送がスム
ーズに行えず、新たなプロセス制御の拡張が図れない。
また、コントローラ間のデータ伝送量が増加するとそれ
だけ他のコントローラの負担増は免れない。さらに、イ
ンタフェィス装置４は外部機器５のデイジタル入力デー
タS1を外部変数データにフオーマット変換してデータハ
イウェイ１を介して入出力コントローラ３へ送信しなけ
ればならず、そのためシステムの中にその仕組みを作っ
ておく必要があり、ソフトウエアが複雑になる。
機器５を組込むことにより入出力コントローラ３と同様
なデータハイウエイ用データ伝送機能を持つインタフェ
ィス４が必要となってシステム全体が複雑かつ高価なも
のとなってしまう。また、データハイウェイ１にインタ
フェィス装置４およびコントローラ2,3等が伝送上密な
状態で結合されている場合、データハイウェイ１の伝送
容量および入出力コントローラ３の記憶容量等の制約か
らインタフェィス装置４を含んで各コントローラ間で交
換データ数に制約が生じ、この結果、データ伝送がスム
ーズに行えず、新たなプロセス制御の拡張が図れない。
また、コントローラ間のデータ伝送量が増加するとそれ
だけ他のコントローラの負担増は免れない。さらに、イ
ンタフェィス装置４は外部機器５のデイジタル入力デー
タS1を外部変数データにフオーマット変換してデータハ
イウェイ１を介して入出力コントローラ３へ送信しなけ
ればならず、そのためシステムの中にその仕組みを作っ
ておく必要があり、ソフトウエアが複雑になる。
（発明が解決しようとする問題点） 従って、以上述べたように従来装置においては、シス
テム全体が複雑な構成となるばかりでなく、外部機器５
の付加によりデータ伝送量が増大しデータ交換量に制約
が生じ、かつ、各コントローラの負担が増大化する問題
がある。
テム全体が複雑な構成となるばかりでなく、外部機器５
の付加によりデータ伝送量が増大しデータ交換量に制約
が生じ、かつ、各コントローラの負担が増大化する問題
がある。
本発明は上記実情に鑑みてなされたもので、システム
に外部機器が組込まれてもデータハイウェイへのデータ
伝送量を増加させることがなく、また簡単な構成で外部
機器と入出力コントローラの間でデータの授受を行い得
るとともに入出力コントローラの負担を軽減し得るイン
テリジェントI/O装置を提供することを目的とする。
に外部機器が組込まれてもデータハイウェイへのデータ
伝送量を増加させることがなく、また簡単な構成で外部
機器と入出力コントローラの間でデータの授受を行い得
るとともに入出力コントローラの負担を軽減し得るイン
テリジェントI/O装置を提供することを目的とする。
［発明の構成］ （問題点を解決するための手段） 本発明によるインテリジェントI/O装置によれば、デ
ータハイウェイに複数のI/Oカードを管理するとともに
外部機器側から送られてくるデータを処理するための入
出力コントローラが接続されたプロセス計装システムに
おいて、前記入出力コントローラと外部機器との間に前
記I/Oカードと同等の位置付けで前記入出力コントロー
ラと記号の授受を行うように介在され、内部的にはCPU
を有し、かつ、外部機器との間では信号の授受を行うた
めの伝送フオーマット変換手段を持ったものである。
ータハイウェイに複数のI/Oカードを管理するとともに
外部機器側から送られてくるデータを処理するための入
出力コントローラが接続されたプロセス計装システムに
おいて、前記入出力コントローラと外部機器との間に前
記I/Oカードと同等の位置付けで前記入出力コントロー
ラと記号の授受を行うように介在され、内部的にはCPU
を有し、かつ、外部機器との間では信号の授受を行うた
めの伝送フオーマット変換手段を持ったものである。
（作用） 従って、以上のような手段とすることにより、データ
ハイウェイに接続された入出力コントローラは自己の管
理するI/Oカードと同様にインテリジェントI/O装置を扱
いながら外部機器とデータの授受を行うことが可能であ
り、また入出力コントローラとインテリジェントI/O装
置とはデータハイウェイを経由することなく下位のバス
を用いて行うことができるので入出力コントローラの間
では特別な伝送フオーマットに変換せずに相互にデータ
の授受を行うことができ、しかも、内部的にはCPUを内
蔵しているので、入出力コントローラの処理の一部を肩
代りすることにより負荷の軽減化を図ることができ
る。。
ハイウェイに接続された入出力コントローラは自己の管
理するI/Oカードと同様にインテリジェントI/O装置を扱
いながら外部機器とデータの授受を行うことが可能であ
り、また入出力コントローラとインテリジェントI/O装
置とはデータハイウェイを経由することなく下位のバス
を用いて行うことができるので入出力コントローラの間
では特別な伝送フオーマットに変換せずに相互にデータ
の授受を行うことができ、しかも、内部的にはCPUを内
蔵しているので、入出力コントローラの処理の一部を肩
代りすることにより負荷の軽減化を図ることができ
る。。
（実施例） 以下、本発明装置の一実施例について第１図および第
２図を参照して説明する。第１図は本発明に係わるイン
テリジェントI/O装置を組込んだプロセス計装システム
の模式的な構成図、第２図は本発明装置の一具体例を示
す構成図である。なお、第１図において第４図と同一部
分には同一符号を付して詳しい説明は省略する。先ず、
第１図において11はプロセス入出力コントローラであっ
て、このコントローラ11には上位バスとなるデータハイ
ウェイ１が接続され、また下位バスとなるプロセスI/O
バス６を介して複数のI/Oカード７…およびこれらのI/O
カード７…と同一の位置付けでデータの授受を行うため
のインテリジェントI/O装置12が接続されている。従っ
て、プロセス入出力コントローラ11はI/Oカード７…の
入力点からのデータS2を取込んで必要な処理を行って出
力点へデータS3を出力する機能を有するほか、インテリ
ジェントI/O装置12を介して送られててくるデータを処
理しその処理結果のデータをインテリジェントI/O装置1
2を介して外部機器５に与え、例えば外部機器５がプロ
グラマブルコントローラであればそのプログラムの修正
等を行う機能を持っている。そして、I/Oカード７…お
よび外部機器５からのデータおよびその処理データは上
位の連続制御コントローラ２の要請を受けて該コントロ
ーラ２に送信し、必要により図示されていないがシステ
ム制御コントローラ等に対しても必要なデータを送信す
る機能を持っている。
２図を参照して説明する。第１図は本発明に係わるイン
テリジェントI/O装置を組込んだプロセス計装システム
の模式的な構成図、第２図は本発明装置の一具体例を示
す構成図である。なお、第１図において第４図と同一部
分には同一符号を付して詳しい説明は省略する。先ず、
第１図において11はプロセス入出力コントローラであっ
て、このコントローラ11には上位バスとなるデータハイ
ウェイ１が接続され、また下位バスとなるプロセスI/O
バス６を介して複数のI/Oカード７…およびこれらのI/O
カード７…と同一の位置付けでデータの授受を行うため
のインテリジェントI/O装置12が接続されている。従っ
て、プロセス入出力コントローラ11はI/Oカード７…の
入力点からのデータS2を取込んで必要な処理を行って出
力点へデータS3を出力する機能を有するほか、インテリ
ジェントI/O装置12を介して送られててくるデータを処
理しその処理結果のデータをインテリジェントI/O装置1
2を介して外部機器５に与え、例えば外部機器５がプロ
グラマブルコントローラであればそのプログラムの修正
等を行う機能を持っている。そして、I/Oカード７…お
よび外部機器５からのデータおよびその処理データは上
位の連続制御コントローラ２の要請を受けて該コントロ
ーラ２に送信し、必要により図示されていないがシステ
ム制御コントローラ等に対しても必要なデータを送信す
る機能を持っている。
前記インテリジェントI/O装置12は、第２図に示すよ
うにプロセスI/Oバス６のアドレスライン上のデータか
ら自己装置12を選択していることを検知する選択回路1
3、プロセス入出力コントローラ11からの入出力要求コ
マンドをプロセスI/Oバス６を介して受付けまたはその
入出力要求コマンドに対するデータを送出する入出力コ
ントローラ用送受信部14、シーケンスプログラムデータ
および演算処理等に必要とする固定データ等を記憶し、
またバイナリデータとアスキーコードとの対応関係を表
すバイナリ・アスキー変換テーブルをもつROM（リード
・オンリー・メモリ）15、このROM15のシーケンスプロ
グラムデータに基づいて所要とする演算処理制御を行う
CPU16、前記入出力コントローラ用送受信部14で送受信
すべきデータおよびCPU16による処理結果のデータを一
時的に記憶するRAM（ランダム・アクセス・メモリ）17
および外部機器用送受信部18等によって構成されてい
る。なお、バイナリ・アスキー変換テーブルは、ROM15
の代りにRAM17に設けてもよい。
うにプロセスI/Oバス６のアドレスライン上のデータか
ら自己装置12を選択していることを検知する選択回路1
3、プロセス入出力コントローラ11からの入出力要求コ
マンドをプロセスI/Oバス６を介して受付けまたはその
入出力要求コマンドに対するデータを送出する入出力コ
ントローラ用送受信部14、シーケンスプログラムデータ
および演算処理等に必要とする固定データ等を記憶し、
またバイナリデータとアスキーコードとの対応関係を表
すバイナリ・アスキー変換テーブルをもつROM（リード
・オンリー・メモリ）15、このROM15のシーケンスプロ
グラムデータに基づいて所要とする演算処理制御を行う
CPU16、前記入出力コントローラ用送受信部14で送受信
すべきデータおよびCPU16による処理結果のデータを一
時的に記憶するRAM（ランダム・アクセス・メモリ）17
および外部機器用送受信部18等によって構成されてい
る。なお、バイナリ・アスキー変換テーブルは、ROM15
の代りにRAM17に設けてもよい。
次に、インテリジェントI/O装置12の動作について外
部機器５およびプロセス入出力コントローラ11と関連付
けながら説明する。先ず、プロセス入出力コントローラ
11は周期的または任意にプロセスI/Oバス６のアドレス
バスおよびリード／ライト信号ラインにそれぞれアドレ
ス指定データおよびリードまたはライトデータを送出す
る。インテリジェントI/O装置12は、選択回路13で自己
装置12が選択されたことを検知するとそのアドレスデー
タをCPU16に送出し、またリード／ライトのうちリード
であると判断したとき、送受信部14の送信側をアクセス
し送信側を動作状態に設定する。ここで、CPU16はアド
レスデータに基づいてRAM17の対応するアドレスからデ
ータを読出して入出力コントローラ用送受信部14を介し
てプロセス入出力コントローラ11へ送出する。
部機器５およびプロセス入出力コントローラ11と関連付
けながら説明する。先ず、プロセス入出力コントローラ
11は周期的または任意にプロセスI/Oバス６のアドレス
バスおよびリード／ライト信号ラインにそれぞれアドレ
ス指定データおよびリードまたはライトデータを送出す
る。インテリジェントI/O装置12は、選択回路13で自己
装置12が選択されたことを検知するとそのアドレスデー
タをCPU16に送出し、またリード／ライトのうちリード
であると判断したとき、送受信部14の送信側をアクセス
し送信側を動作状態に設定する。ここで、CPU16はアド
レスデータに基づいてRAM17の対応するアドレスからデ
ータを読出して入出力コントローラ用送受信部14を介し
てプロセス入出力コントローラ11へ送出する。
プロセス入出力コントローラ11からインテリジェント
I/O装置12への書込み要求に対しては、同様に選択回路1
3により自己装置12が選択されたことを検知するとCPU16
に特定アドレスを送出するとともに、送受信部14の受信
側をアクセスして受信側を動作状態に設定し、プロセス
I/Oバス６上の書込みデータを受信してRAM17の対応する
アドレスに書込み動作を行う。
I/O装置12への書込み要求に対しては、同様に選択回路1
3により自己装置12が選択されたことを検知するとCPU16
に特定アドレスを送出するとともに、送受信部14の受信
側をアクセスして受信側を動作状態に設定し、プロセス
I/Oバス６上の書込みデータを受信してRAM17の対応する
アドレスに書込み動作を行う。
次に、インテリジェントI/O装置12と外部機器５との
データの授受は次のようにして行う。先ず、インテリジ
ェントI/O装置12から外部機器５へデータを伝送する場
合、CPU16はRAM17の特定アドレスからバイナリデータを
読出し、伝送フオーマット変換手段の一部として構成す
るROM15のバイナリ・アスキー変換テーブルから当該バ
イナリデータに対応するアスキーコードに変換し、この
コードデータを伝送ライン21を介して外部機器５に伝送
する。なお、外部機器５例えばプログラマブルコントロ
ーラはデータ伝送部,CPU,メモリ，表示部等を有し、こ
のCPUによってメモリの所定のアドレスにデータを記憶
する。
データの授受は次のようにして行う。先ず、インテリジ
ェントI/O装置12から外部機器５へデータを伝送する場
合、CPU16はRAM17の特定アドレスからバイナリデータを
読出し、伝送フオーマット変換手段の一部として構成す
るROM15のバイナリ・アスキー変換テーブルから当該バ
イナリデータに対応するアスキーコードに変換し、この
コードデータを伝送ライン21を介して外部機器５に伝送
する。なお、外部機器５例えばプログラマブルコントロ
ーラはデータ伝送部,CPU,メモリ，表示部等を有し、こ
のCPUによってメモリの所定のアドレスにデータを記憶
する。
一方、外部機器５からインテリジェントI/O装置12に
データを伝送する場合、インテリジェントI/O装置12は
外部機器５からのアスキーコードデータを送受信部18で
受信すると、CPU16はそのデータを伝送フオーマット変
換手段の一部として構成するROM15のバイナリ・アスキ
ー変換テーブルに従ってバイナリデータに変換した後、
RAM17に記憶するものである。また、プロセス入出力コ
ントローラ11で伝送フオーマット変換手段を行うべきも
のが、インテリジェントI/O装置12自身がCPU16を内蔵
し、伝送フオーマット変換処理を行うようにしているの
で入出力コントローラ11の処理の一部を実質的に肩代り
しており、その他必要な処理を肩代りさせることができ
る。
データを伝送する場合、インテリジェントI/O装置12は
外部機器５からのアスキーコードデータを送受信部18で
受信すると、CPU16はそのデータを伝送フオーマット変
換手段の一部として構成するROM15のバイナリ・アスキ
ー変換テーブルに従ってバイナリデータに変換した後、
RAM17に記憶するものである。また、プロセス入出力コ
ントローラ11で伝送フオーマット変換手段を行うべきも
のが、インテリジェントI/O装置12自身がCPU16を内蔵
し、伝送フオーマット変換処理を行うようにしているの
で入出力コントローラ11の処理の一部を実質的に肩代り
しており、その他必要な処理を肩代りさせることができ
る。
従って、以上のような実施例の構成によれば、外部機
器５のデータがデータハイウェイ１を介することなくI/
Oカード７…と同様なデータで取扱うことができ、この
ため特別な外部変数をパラメータとして割付ける必要が
なくなる。この結果、入出力コントローラ自身のパラメ
ータの新規追加が不要になる。外部機器５のデータを入
出力するために新たなコントロールカードの登録が不要
になり、新しいカードのためのシステムの改造が不要に
なる。また、外部機器５の情報の為の新しい伝送テキス
トの作成が不要であって、従来の一般的な伝送テキスト
をそのまま利用できる。これによってシステム内の伝送
量の増大を防ぐことができ、他のコントローラのデータ
タアクセスが従来のプロセス入出力コントローラ３のデ
ータをアクセスするのと同じ要領で行えるのでシステム
の設計が非常に容易になる。また、データハイウェイ１
を必要とせずにプロセス入出力コントローラ11とデータ
の授受を行なえるので、データハイウェイ１におけるデ
ータ交換量に影響を与えることがなくなる。
器５のデータがデータハイウェイ１を介することなくI/
Oカード７…と同様なデータで取扱うことができ、この
ため特別な外部変数をパラメータとして割付ける必要が
なくなる。この結果、入出力コントローラ自身のパラメ
ータの新規追加が不要になる。外部機器５のデータを入
出力するために新たなコントロールカードの登録が不要
になり、新しいカードのためのシステムの改造が不要に
なる。また、外部機器５の情報の為の新しい伝送テキス
トの作成が不要であって、従来の一般的な伝送テキスト
をそのまま利用できる。これによってシステム内の伝送
量の増大を防ぐことができ、他のコントローラのデータ
タアクセスが従来のプロセス入出力コントローラ３のデ
ータをアクセスするのと同じ要領で行えるのでシステム
の設計が非常に容易になる。また、データハイウェイ１
を必要とせずにプロセス入出力コントローラ11とデータ
の授受を行なえるので、データハイウェイ１におけるデ
ータ交換量に影響を与えることがなくなる。
なお、この実施例では選択回路13に対して指定すべき
I/Oカードのアドレスは１スロット分だけ固定とする
が、例えばインテリジェントI/O装置12内にスロット種
別スイッチなるものを設けて複数のスロット分のI/Oカ
ード７の機能をもつようにすれば、プロセス入出力コン
トローラ11は複数のI/Oカード７に出力していたデータ
の多くをインテリジェントI/O装置12に送って処理さ
せ、外部機器５に送り出すことができ、またI/Oカード
７で扱うデータを外部機器５からインテリジェントI/O
装置12に送出することができる。その他、本発明はその
要旨を逸脱しない範囲で種々変形して実施できる。
I/Oカードのアドレスは１スロット分だけ固定とする
が、例えばインテリジェントI/O装置12内にスロット種
別スイッチなるものを設けて複数のスロット分のI/Oカ
ード７の機能をもつようにすれば、プロセス入出力コン
トローラ11は複数のI/Oカード７に出力していたデータ
の多くをインテリジェントI/O装置12に送って処理さ
せ、外部機器５に送り出すことができ、またI/Oカード
７で扱うデータを外部機器５からインテリジェントI/O
装置12に送出することができる。その他、本発明はその
要旨を逸脱しない範囲で種々変形して実施できる。
［発明の効果］ 以上詳記したように本発明によれば、システムに外部
機器が組込まれてもデータハイウェイへのデータ伝送量
を増加させることがなく、また簡単な構成で外部機器と
入出力コントローラの間でデータの授受を行い得るとと
もに入出力コントローラの負担を軽減し得るインテリジ
ェントI/O装置を提供できる。
機器が組込まれてもデータハイウェイへのデータ伝送量
を増加させることがなく、また簡単な構成で外部機器と
入出力コントローラの間でデータの授受を行い得るとと
もに入出力コントローラの負担を軽減し得るインテリジ
ェントI/O装置を提供できる。
第１図は本発明装置を適用したプロセス計装システムの
模式的な構成図、第２図は本発明装置の一具体例を示す
構成図、第３図は従来のプロセス計装システムの模式的
な構成図である。 １……データハイウェイ、５……外部機器、６……プロ
セスI/Oバス、７……I/Oカード、11……プロセス入出力
コントローラ、12……インテリジェントI/O装置、13…
…選択回路、14……プロセス入出力コントローラ用送受
信部、16……CPU、18……外部機器用送受信部。
模式的な構成図、第２図は本発明装置の一具体例を示す
構成図、第３図は従来のプロセス計装システムの模式的
な構成図である。 １……データハイウェイ、５……外部機器、６……プロ
セスI/Oバス、７……I/Oカード、11……プロセス入出力
コントローラ、12……インテリジェントI/O装置、13…
…選択回路、14……プロセス入出力コントローラ用送受
信部、16……CPU、18……外部機器用送受信部。
Claims (2)
- 【請求項１】データハイウェイに複数のI/Oカードを管
理するとともに外部機器側からのデータを処理するため
の入出力コントローラが接続されたプロセス計装システ
ムにおいて、前記入出力コントローラと外部機器との間
に前記I/Oカードと同等の位置付けでデータを授受でき
るように介在され、内部的にはCPUを有し、かつ、前記
外部機器との間ではデータの授受を行うための伝送フオ
ーマット変換手段を持ったものであることを特徴とする
インテリジェントI/O装置。 - 【請求項２】CPUは、前記入出力コントローラの処理の
一部を肩代りするものである特許請求の範囲第１項記載
のインテリジェントI/O装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61242687A JPH0814809B2 (ja) | 1986-10-13 | 1986-10-13 | インテリジエントｉ／ｏ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61242687A JPH0814809B2 (ja) | 1986-10-13 | 1986-10-13 | インテリジエントｉ／ｏ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6398054A JPS6398054A (ja) | 1988-04-28 |
| JPH0814809B2 true JPH0814809B2 (ja) | 1996-02-14 |
Family
ID=17092740
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61242687A Expired - Fee Related JPH0814809B2 (ja) | 1986-10-13 | 1986-10-13 | インテリジエントｉ／ｏ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0814809B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU638476B2 (en) * | 1989-09-05 | 1993-07-01 | Honeywell Inc. | Apparatus for providing a universal interface to a process control system |
| US6233631B1 (en) * | 1998-12-07 | 2001-05-15 | Xerox Corporation | Upload/Download of Auditron information to PC or phone line |
| JP5076216B2 (ja) * | 2007-12-07 | 2012-11-21 | 光洋電子工業株式会社 | プログラマブルコントローラ |
-
1986
- 1986-10-13 JP JP61242687A patent/JPH0814809B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6398054A (ja) | 1988-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4779190A (en) | Communication bus interface | |
| JPH01502708A (ja) | 情報伝達方法とその装置 | |
| JPS5914778B2 (ja) | デ−タ処理装置 | |
| US6125410A (en) | D.M.A. controller that determines whether the mode of operation as either interrupt or D.M.A. via single control line | |
| JPH0814809B2 (ja) | インテリジエントｉ／ｏ装置 | |
| JP2579170B2 (ja) | メモリカード | |
| US5528768A (en) | Multiprocessor communication system having a paritioned main memory where individual processors write to exclusive portions of the main memory and read from the entire main memory | |
| JP2720838B2 (ja) | データ転送装置 | |
| JP2605491B2 (ja) | 設備管理コントローラ | |
| JP2778472B2 (ja) | データ処理装置 | |
| JP3020776B2 (ja) | プロセス計装システム | |
| JP2576236B2 (ja) | プログラマブルコントローラの通信方法 | |
| JP3265026B2 (ja) | 入出力データ交換方式 | |
| JPH0630081B2 (ja) | 通信制御回路 | |
| JP2641896B2 (ja) | データ転送方法 | |
| KR930003450B1 (ko) | 패리티변환방식을 이용한 프로세서간 데이터 송수신 장치 | |
| JP2596375B2 (ja) | 文字コード変換装置及び該文字コード変換装置を使用したネットワークシステム | |
| JP3447574B2 (ja) | 通信フレーム送信装置 | |
| JPH0832078B2 (ja) | 局データ自動変換処理方法 | |
| JPS6253046A (ja) | 産業用ロボツトのデ−タ通信装置 | |
| JPS5942875B2 (ja) | パタ−ンデ−タの転送出力方式 | |
| JP2884943B2 (ja) | アドレス調停回路 | |
| US6822949B1 (en) | Register control apparatus for W-CDMA WLL separation type terminal | |
| JPH0518593A (ja) | 空気調和機の集中制御変換装置 | |
| JPH03246604A (ja) | プログラマブルコントローラシステムの入出力情報伝送方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |