JP3447574B2 - 通信フレーム送信装置 - Google Patents
通信フレーム送信装置Info
- Publication number
- JP3447574B2 JP3447574B2 JP25083798A JP25083798A JP3447574B2 JP 3447574 B2 JP3447574 B2 JP 3447574B2 JP 25083798 A JP25083798 A JP 25083798A JP 25083798 A JP25083798 A JP 25083798A JP 3447574 B2 JP3447574 B2 JP 3447574B2
- Authority
- JP
- Japan
- Prior art keywords
- frame
- data
- communication
- signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Dc Digital Transmission (AREA)
- Communication Control (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、ブロックデータを
フレームにまとめて送信するためのシリアル通信におけ
る通信フレーム送信装置に関するものである。
フレームにまとめて送信するためのシリアル通信におけ
る通信フレーム送信装置に関するものである。
【０００２】
【従来の技術】一般に一定サイズ以上のブロックデータ
をシリアル通信により送信する場合、ブロックデータを
変調しシリアル信号に変換するとともに、変換後のブロ
ックデータの前後にブッロックデータの始まりと終わり
を示すシリアル通信信号を付加し、通信フレームとして
送信する。
をシリアル通信により送信する場合、ブロックデータを
変調しシリアル信号に変換するとともに、変換後のブロ
ックデータの前後にブッロックデータの始まりと終わり
を示すシリアル通信信号を付加し、通信フレームとして
送信する。
【０００３】図３は従来のフレーム送信装置を示すブロ
ック図である。また、図４は図３フレーム送信装置の動
作を説明するタイミングチャートである。図３で送信す
べきブロックデータがある場合、マイクロコンピュータ
１１は、送信用ブロックデータをデュアルポートＲＡＭ
１２の先頭アドレスから順次アドレスを増加させ書き込
み信号ＷＲによりデータの書き込みを行う。送信用ブロ
ックデータの書き込み後は通信コントローラ１０へデュ
アルポートＲＡＭ１２に書き込んだデータの数を書き込
むことにより、通信コントローラ１０はエンコーダ５へ
フレーム開始信号ＳＴＦを送る。次にデュアルポートＲ
ＡＭ１２の先頭アドレスのデータから順次アドレス信号
ＡＤＣを増加させマイクロコンピュータ１１により書き
込まれたデータ数だけデュアルポートＲＡＭ１２からデ
ータを信号ＲＤにより読み出す。データ読み出し後は選
択信号ＳＥＬを出力した後、フレーム完了信号ＥＮＤＦ
を出力する。巡回符号演算器（ＣＲＣ）８では通信コン
トローラ１０からのフレーム開始信号ＳＴＦが入力され
ると初期化処理を行い、ロード信号ＬＤに応じてデュア
ルポートＲＡＭ１２からの出力バスＤＯのデータの巡回
符号演算を行い結果をバスＣＲＤへ出力する。エンコー
ダ５ではフレーム開始信号ＳＴＦが入力されるとバスＰ
Ｄへ通信フレームの開始を示すコードパターンを出力
し、その後はデュアルポートＲＡＭ１２からの出力バス
ＤＯの内容を一定ルールに従ってコードパターンに変換
しバスＰＤへ出力し、選択信号ＳＥＬが入力されると巡
回符号演算器８からの出力バスＣＲＤの内容を同様のル
ールに従ってコードパターンに変換しバスＰＤへ出力
し、フレーム完了信号ＥＮＤＦが入力されるとバスＰＤ
へ通信フレームの終了を示すコードパターンを出力す
る。パラレルシリアル変換器６ではバスＰＤに出力され
たコードパターンを通信コントローラ１０からのロード
信号ＬＤに応じてロードし、クロック信号ＣＬＫに同期
してロードしたパラレルデータをシリアル信号ＳＤに変
換して出力する。シリアル信号ＳＤはドライバー７によ
りレベル変換された信号ＴＸとして外部へ出力される。
ック図である。また、図４は図３フレーム送信装置の動
作を説明するタイミングチャートである。図３で送信す
べきブロックデータがある場合、マイクロコンピュータ
１１は、送信用ブロックデータをデュアルポートＲＡＭ
１２の先頭アドレスから順次アドレスを増加させ書き込
み信号ＷＲによりデータの書き込みを行う。送信用ブロ
ックデータの書き込み後は通信コントローラ１０へデュ
アルポートＲＡＭ１２に書き込んだデータの数を書き込
むことにより、通信コントローラ１０はエンコーダ５へ
フレーム開始信号ＳＴＦを送る。次にデュアルポートＲ
ＡＭ１２の先頭アドレスのデータから順次アドレス信号
ＡＤＣを増加させマイクロコンピュータ１１により書き
込まれたデータ数だけデュアルポートＲＡＭ１２からデ
ータを信号ＲＤにより読み出す。データ読み出し後は選
択信号ＳＥＬを出力した後、フレーム完了信号ＥＮＤＦ
を出力する。巡回符号演算器（ＣＲＣ）８では通信コン
トローラ１０からのフレーム開始信号ＳＴＦが入力され
ると初期化処理を行い、ロード信号ＬＤに応じてデュア
ルポートＲＡＭ１２からの出力バスＤＯのデータの巡回
符号演算を行い結果をバスＣＲＤへ出力する。エンコー
ダ５ではフレーム開始信号ＳＴＦが入力されるとバスＰ
Ｄへ通信フレームの開始を示すコードパターンを出力
し、その後はデュアルポートＲＡＭ１２からの出力バス
ＤＯの内容を一定ルールに従ってコードパターンに変換
しバスＰＤへ出力し、選択信号ＳＥＬが入力されると巡
回符号演算器８からの出力バスＣＲＤの内容を同様のル
ールに従ってコードパターンに変換しバスＰＤへ出力
し、フレーム完了信号ＥＮＤＦが入力されるとバスＰＤ
へ通信フレームの終了を示すコードパターンを出力す
る。パラレルシリアル変換器６ではバスＰＤに出力され
たコードパターンを通信コントローラ１０からのロード
信号ＬＤに応じてロードし、クロック信号ＣＬＫに同期
してロードしたパラレルデータをシリアル信号ＳＤに変
換して出力する。シリアル信号ＳＤはドライバー７によ
りレベル変換された信号ＴＸとして外部へ出力される。
【０００４】
【発明が解決しようとする課題】上記従来の通信フレー
ム送信装置では、送信用ブロックデータを一旦デュアル
ポートＲＡＭへ書き込むため、送信データが確定してい
てもデュアルポートＲＡＭへ全データを書き込むまでは
送信できない。また、大容量メモリを必要とするためコ
ストがアップし、かつ大容量メモリは通信用集積回路に
内蔵が難しく外付けメモリによりスペースが増加する問
題があった。その他、書き込んだデータを送信させるた
めに通信コントローラに送信データ数等の送信用ブロッ
クデータ以外の情報の書き込み等の処理を行う必要もあ
った。
ム送信装置では、送信用ブロックデータを一旦デュアル
ポートＲＡＭへ書き込むため、送信データが確定してい
てもデュアルポートＲＡＭへ全データを書き込むまでは
送信できない。また、大容量メモリを必要とするためコ
ストがアップし、かつ大容量メモリは通信用集積回路に
内蔵が難しく外付けメモリによりスペースが増加する問
題があった。その他、書き込んだデータを送信させるた
めに通信コントローラに送信データ数等の送信用ブロッ
クデータ以外の情報の書き込み等の処理を行う必要もあ
った。
【０００５】本発明は、上述した問題点を解消するため
になされたもので、本発明の目的は、転送データが確定
次第送信が行え、通信用ＬＳＩに組み込みの容易な少容
量のメモリで実現できる通信フレーム送信装置を提供す
ることにある。
になされたもので、本発明の目的は、転送データが確定
次第送信が行え、通信用ＬＳＩに組み込みの容易な少容
量のメモリで実現できる通信フレーム送信装置を提供す
ることにある。
【０００６】
【課題を解決するための手段】先頭にフレームの始まり
を示すシリアル通信信号と末尾にフレームの終了を示す
シリアル通信信号を付加し、任意のサイズのデータをシ
リアル信号に変調した通信フレームを送信する通信フレ
ーム送信装置において、通信フレームの最後のデータを
特定のアドレスＡに書き込むことにより、前記アドレス
Ａに書き込まれたデータをシリアル信号に変換送信直後
にフレームの終了を示すシリアル通信信号と前記アドレ
スＡにデータを書き込んだ直後に書き込まれたデータを
シリアル信号に変換し送信する直前にフレームの先頭を
示すシリアル通信信号を自動的に付加する通信信号自動
付加手段を具備したことを特徴とする通信フレーム送信
装置。
を示すシリアル通信信号と末尾にフレームの終了を示す
シリアル通信信号を付加し、任意のサイズのデータをシ
リアル信号に変調した通信フレームを送信する通信フレ
ーム送信装置において、通信フレームの最後のデータを
特定のアドレスＡに書き込むことにより、前記アドレス
Ａに書き込まれたデータをシリアル信号に変換送信直後
にフレームの終了を示すシリアル通信信号と前記アドレ
スＡにデータを書き込んだ直後に書き込まれたデータを
シリアル信号に変換し送信する直前にフレームの先頭を
示すシリアル通信信号を自動的に付加する通信信号自動
付加手段を具備したことを特徴とする通信フレーム送信
装置。
【０００７】
【作用】本発明は、フレームの先頭データを本装置に書
き込むだけで、自動的にフレームの始まりを示すシリア
ル通信信号を先頭に付加して書き込みデータを順次シリ
アル信号に変換し出力するため、転送データが確定次第
送信を行うことが可能である。また、書き込まれたデー
タのシリアル信号へ変換を順次行うため、少容量のメモ
リで通信フレーム送信装置を実現できる。また、フレー
ムの終了を示すシリアル通信信号も、フレームの最後の
データを特定のアドレスに書き込むだけのため、データ
の書き込み処理以外の処理を必要としない。
き込むだけで、自動的にフレームの始まりを示すシリア
ル通信信号を先頭に付加して書き込みデータを順次シリ
アル信号に変換し出力するため、転送データが確定次第
送信を行うことが可能である。また、書き込まれたデー
タのシリアル信号へ変換を順次行うため、少容量のメモ
リで通信フレーム送信装置を実現できる。また、フレー
ムの終了を示すシリアル通信信号も、フレームの最後の
データを特定のアドレスに書き込むだけのため、データ
の書き込み処理以外の処理を必要としない。
【０００８】
【発明の実施の形態】以下、図面に基づいて本発明の実
施形態を説明する。図１は、本発明の通信フレーム送信
装置の実施形態を示すブロック図である。また図２は、
図１のフレーム送信装置の動作を説明するためのタイミ
ングチャートである。図１で送信すべきブロックデータ
がある場合、マイクロコンピュータ１は送信用ブロック
データを２ワードのＦＩＦＯ３へデータバスＤＤを通し
てアドレス３Ｃから順次アドレスを増加させブロックデ
ータの最後のデータを特定のアドレスＡ例えばアドレス
３Ｆに書き込む。このときの書き込みアドレスはデコー
ダ２より００〜３Ｆ内であれば全てＦＩＦＯ３に書き込
まれるようになっている。したがって、最後のデータ以
外であれば、アドレス３Ｆ以外のどのアドレスに書き込
んでも同様の動作を行うようにできている。これは、マ
イクロコンピュータのデータ書き込み用プログラムの設
計自由度を高めるためと、マイクロコンピュータの持つ
ＤＭＡ転送機能等を有効に利用できるようにするためで
ある。また、ＦＩＦＯ３にはデータバスからのデータと
同時にデコーダ２からのアドレス３Ｆのときのみ１とな
る信号ＥＤＩも書き込まれるほか、ＦＩＦＯ３に空きが
なくなった場合は信号ＦＵＬを出力しマイクロコンピュ
ータ１がＦＩＦＯ３に書き込み動作中はアクセス待ち状
態になるようになっている。Ｄタイプフィリップフロッ
プ９（以下Ｄ−ＦＦ９）は初期状態として予め出力信号
ＳＴＯは１を出力している。ＦＩＯＦ３にデータが書き
込まれると空の状態を示す信号ＥＭＰが０になり、通信
コントローラ４からは通信フレーム開始指令ＳＴＦが出
力される。エンコーダ５は、通信フレーム開始指令ＳＴ
Ｆが入力されると図３の従来例と同様にバスＰＤへ通信
フレームの開始を示すコードパターンを出力する。次に
ロード信号ＬＤが通信コントローラ４から出力されパラ
レルシリアル変換器６は通信フレームの開始を示すコー
ドパターンがロードされクロック信号ＣＬＫに従ってフ
レームの開始を示すシリアル信号が出力された後、通信
コントローラ４はＦＩＦＯ３へ読み込み信号ＲＤを順次
出力し、ＦＩＦＯ３は順次書き込まれたデータをバスＤ
Ｏへ出力し、図３の従来例と同様にドライバー７からブ
ロックデータがシリアル信号に変換されレベル変換され
た信号ＴＸとして出力される。さらに、ＦＩＦＯ３から
アドレス３Ｆに書き込まれたデータが出力されると出力
信号ＥＤＯが１となり、これを読み込み信号ＲＤの立ち
上がりエッジで通信コントローラ４が読み込むと選択信
号ＳＥＬを出力し、その後通信コントローラ４からはフ
レーム完了信号ＥＮＤＦを出力する。これにより図３従
来例と同様にブロックの最後のデータを出力後に巡回符
号演算器（ＣＲＣ）８からの巡回符号信号ＣＲＤの変調
信号と通信フレームの終了を示すコードパターンが、フ
レーム終了のシリアル信号としてドライバー７から出力
される。また、フレームの最後のデータを読み出した後
はＤ−ＦＦ９の出力信号ＳＴＯが１となり、この次にＦ
ＩＦＯ３から読み出されたデータはフレームの先頭を示
すシリアル通信信号を自動的に付加されてシリアル信号
に変換され出力される。
施形態を説明する。図１は、本発明の通信フレーム送信
装置の実施形態を示すブロック図である。また図２は、
図１のフレーム送信装置の動作を説明するためのタイミ
ングチャートである。図１で送信すべきブロックデータ
がある場合、マイクロコンピュータ１は送信用ブロック
データを２ワードのＦＩＦＯ３へデータバスＤＤを通し
てアドレス３Ｃから順次アドレスを増加させブロックデ
ータの最後のデータを特定のアドレスＡ例えばアドレス
３Ｆに書き込む。このときの書き込みアドレスはデコー
ダ２より００〜３Ｆ内であれば全てＦＩＦＯ３に書き込
まれるようになっている。したがって、最後のデータ以
外であれば、アドレス３Ｆ以外のどのアドレスに書き込
んでも同様の動作を行うようにできている。これは、マ
イクロコンピュータのデータ書き込み用プログラムの設
計自由度を高めるためと、マイクロコンピュータの持つ
ＤＭＡ転送機能等を有効に利用できるようにするためで
ある。また、ＦＩＦＯ３にはデータバスからのデータと
同時にデコーダ２からのアドレス３Ｆのときのみ１とな
る信号ＥＤＩも書き込まれるほか、ＦＩＦＯ３に空きが
なくなった場合は信号ＦＵＬを出力しマイクロコンピュ
ータ１がＦＩＦＯ３に書き込み動作中はアクセス待ち状
態になるようになっている。Ｄタイプフィリップフロッ
プ９（以下Ｄ−ＦＦ９）は初期状態として予め出力信号
ＳＴＯは１を出力している。ＦＩＯＦ３にデータが書き
込まれると空の状態を示す信号ＥＭＰが０になり、通信
コントローラ４からは通信フレーム開始指令ＳＴＦが出
力される。エンコーダ５は、通信フレーム開始指令ＳＴ
Ｆが入力されると図３の従来例と同様にバスＰＤへ通信
フレームの開始を示すコードパターンを出力する。次に
ロード信号ＬＤが通信コントローラ４から出力されパラ
レルシリアル変換器６は通信フレームの開始を示すコー
ドパターンがロードされクロック信号ＣＬＫに従ってフ
レームの開始を示すシリアル信号が出力された後、通信
コントローラ４はＦＩＦＯ３へ読み込み信号ＲＤを順次
出力し、ＦＩＦＯ３は順次書き込まれたデータをバスＤ
Ｏへ出力し、図３の従来例と同様にドライバー７からブ
ロックデータがシリアル信号に変換されレベル変換され
た信号ＴＸとして出力される。さらに、ＦＩＦＯ３から
アドレス３Ｆに書き込まれたデータが出力されると出力
信号ＥＤＯが１となり、これを読み込み信号ＲＤの立ち
上がりエッジで通信コントローラ４が読み込むと選択信
号ＳＥＬを出力し、その後通信コントローラ４からはフ
レーム完了信号ＥＮＤＦを出力する。これにより図３従
来例と同様にブロックの最後のデータを出力後に巡回符
号演算器（ＣＲＣ）８からの巡回符号信号ＣＲＤの変調
信号と通信フレームの終了を示すコードパターンが、フ
レーム終了のシリアル信号としてドライバー７から出力
される。また、フレームの最後のデータを読み出した後
はＤ−ＦＦ９の出力信号ＳＴＯが１となり、この次にＦ
ＩＦＯ３から読み出されたデータはフレームの先頭を示
すシリアル通信信号を自動的に付加されてシリアル信号
に変換され出力される。
【０００９】
【発明の効果】以上述べたように、本発明の方法によれ
ば、転送データが確定次第送信を行うことができるフレ
ーム送信装置を実現できる。また、通信用ＬＳＩに組み
込みの容易な少容量のメモリで実現できる。その他、送
信用データの書き込み動作以外の余分な処理を行う必要
もない。
ば、転送データが確定次第送信を行うことができるフレ
ーム送信装置を実現できる。また、通信用ＬＳＩに組み
込みの容易な少容量のメモリで実現できる。その他、送
信用データの書き込み動作以外の余分な処理を行う必要
もない。
【図１】 本発明のフレーム送信装置の実施形態を示す
図である。
図である。
【図２】 本発明のフレーム送信装置の動作を説明する
ためのタイミングチャートである。
ためのタイミングチャートである。
【図３】 従来のフレーム送信装置の例を示す図であ
る。
る。
【図４】 従来のフレーム送信装置の動作を説明するた
めのタイミングチャートである。
めのタイミングチャートである。
１，１１ マイクロコンピュータ、４，１０ 通信コン
トローラ、５ エンコーダ、６ パラレルシリアル変換
器、７ ドライバー、８ 巡回符号演算器、９Ｄタイプ
フィリップフロップ、１２ デュアルポートＲＡＭ。
トローラ、５ エンコーダ、６ パラレルシリアル変換
器、７ ドライバー、８ 巡回符号演算器、９Ｄタイプ
フィリップフロップ、１２ デュアルポートＲＡＭ。
Claims (2)
- 【請求項１】 先頭にフレームの始まりを示すシリアル
通信信号と末尾にフレームの終了を示すシリアル通信信
号を付加し、任意のサイズのデータをシリアル信号に変
換した通信フレームを送信する通信フレーム送信装置に
おいて、通信フレームの最後のデータを特定のアドレス
Ａに書き込むことにより、前記アドレスＡに書き込まれ
たデータをシリアル信号に変換後送信した直後にフレー
ムの終了を示すシリアル通信信号を自動的に付加し、前
記アドレスＡにデータを書き込んだ直後に書き込まれた
データをシリアル信号に変換後送信する直前にフレーム
の先頭を示すシリアル通信信号を自動的に付加する通信
信号自動付加手段を具備したことを特徴とする通信フレ
ーム送信装置。 - 【請求項２】 通信アドレスＡを含むアドレス領域に書
き込まれたデータおよびそのデータがアドレスＡである
かを示す情報を記憶するファーストインファーストアウ
トメモリ（ＦＩＦＯ）と、前記ＦＩＦＯから出力される
データから巡回符号を求める巡回符号演算手段と、前記
ファーストインファーストアウトメモリ手段から出力さ
れた最後のデータが前記アドレスＡに書き込まれたデー
タかを記憶する記憶手段と、前記ＦＩＦＯにデータが存
在し、前記記憶手段の出力が最後にＦＩＦＯから出力さ
れたデータがアドレスＡに書き込まれたデータの場合、
フレーム開始指令信号を出力した後、ＦＩＦＯの読み出
し指令を順次行い、かつ読み出したデータがアドレスＡ
に書き込まれたデータの場合であることを示している場
合、データ読み出し後に巡回符号出力指令を出力し、さ
らにフレーム終了指令信号を出力する通信制御手段と、
前記フレーム開始指令信号を受けるとフレームの始まり
を示すシリアル通信信号を出力し、前記巡回符号出力指
令にしたがって前記ＦＩＦＯ手段の読み出しデータまた
は前記巡回符号演算手段から出力されるデータをシリア
ル信号に変換し、前記フレーム終了指令を受けるとフレ
ームの終了を示すシリアル信号を出力するシリアル信号
変換手段とを具備したことを特徴とする請求項１の通信
フレーム送信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25083798A JP3447574B2 (ja) | 1998-09-04 | 1998-09-04 | 通信フレーム送信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25083798A JP3447574B2 (ja) | 1998-09-04 | 1998-09-04 | 通信フレーム送信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000083073A JP2000083073A (ja) | 2000-03-21 |
| JP3447574B2 true JP3447574B2 (ja) | 2003-09-16 |
Family
ID=17213762
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25083798A Expired - Fee Related JP3447574B2 (ja) | 1998-09-04 | 1998-09-04 | 通信フレーム送信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3447574B2 (ja) |
-
1998
- 1998-09-04 JP JP25083798A patent/JP3447574B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000083073A (ja) | 2000-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106874224B (zh) | 自动搬运且适应器件的多线SPI-Flash控制器 | |
| US20040107265A1 (en) | Shared memory data transfer apparatus | |
| US20020169904A1 (en) | Data transfer control device, electronic equipment, and data transfer control method | |
| EP0260693B1 (en) | Program mode access control system | |
| JP3680763B2 (ja) | データ転送制御装置及び電子機器 | |
| CN101308450A (zh) | Fifo控制电路及控制方法 | |
| US20050240706A1 (en) | Peripheral device control system | |
| US6445718B1 (en) | Serial interface circuit | |
| US6584512B1 (en) | Communication DMA device for freeing the data bus from the CPU and outputting divided data | |
| JP3447574B2 (ja) | 通信フレーム送信装置 | |
| US5430844A (en) | Communication control system for transmitting, from one data processing device to another, data along with an identification of the address at which the data is to be stored upon reception | |
| US11169947B2 (en) | Data transmission system capable of transmitting a great amount of data | |
| US20080320178A1 (en) | DMA transfer apparatus | |
| US6651114B1 (en) | DMA controller which optimizes transfer rate of data and method therefor | |
| JP2000003332A (ja) | 双方向バスサイズ変換回路 | |
| JP5018047B2 (ja) | 集積回路装置 | |
| JP2007172510A (ja) | Ｄｍａ転送装置 | |
| JP4097377B2 (ja) | マイクロコンピュータ | |
| JPH0814809B2 (ja) | インテリジエントｉ／ｏ装置 | |
| US20050271126A1 (en) | High-speed transmission apparatus | |
| JP3186247B2 (ja) | 通信用ｄｍａコントローラ | |
| JPH08197788A (ja) | プリンタ制御装置の画像データ読出し回路 | |
| JP3343765B2 (ja) | 端末制御装置 | |
| JP2003345515A5 (ja) | ||
| JPS5930298B2 (ja) | デ−タ伝送方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090704 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120704 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |