JPH08139255A - リードフレームおよびそれを用いた半導体集積回路装置 - Google Patents
リードフレームおよびそれを用いた半導体集積回路装置Info
- Publication number
- JPH08139255A JPH08139255A JP6273353A JP27335394A JPH08139255A JP H08139255 A JPH08139255 A JP H08139255A JP 6273353 A JP6273353 A JP 6273353A JP 27335394 A JP27335394 A JP 27335394A JP H08139255 A JPH08139255 A JP H08139255A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- tab
- groove
- lead
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 リードフレーム同志の密着性を低減するリー
ドフレームおよびそれを用いた半導体集積回路装置を提
供する。 【構成】 半導体チップを搭載するタブ２ｃを備えたリ
ードフレーム２であり、リードフレーム２の表面２ａの
外枠部２ｄおよびタブ２ｃにおいて、溝部３が設けら
れ、前記半導体チップのボンディング前に、リードフレ
ーム２を他のリードフレーム２と重ねた際に、２つのリ
ードフレーム２間の接触面積を低減し、前記２つのリー
ドフレーム２間の真空度を低下させる。
ドフレームおよびそれを用いた半導体集積回路装置を提
供する。 【構成】 半導体チップを搭載するタブ２ｃを備えたリ
ードフレーム２であり、リードフレーム２の表面２ａの
外枠部２ｄおよびタブ２ｃにおいて、溝部３が設けら
れ、前記半導体チップのボンディング前に、リードフレ
ーム２を他のリードフレーム２と重ねた際に、２つのリ
ードフレーム２間の接触面積を低減し、前記２つのリー
ドフレーム２間の真空度を低下させる。
Description
【０００１】
【産業上の利用分野】本発明は、リードフレームおよび
それを用いた半導体集積回路装置に関し、特に、半導体
素子を搭載する前のリードフレーム同志の密着を低減す
るリードフレームの構造に関するものである。
それを用いた半導体集積回路装置に関し、特に、半導体
素子を搭載する前のリードフレーム同志の密着を低減す
るリードフレームの構造に関するものである。
【０００２】
【従来の技術】以下に説明する技術は、本発明を研究、
完成するに際し、本発明者によって検討されたものであ
り、その概要は次のとおりである。
完成するに際し、本発明者によって検討されたものであ
り、その概要は次のとおりである。
【０００３】半導体集積回路装置の構成部材の１つであ
るリードフレームは、その表面または裏面に対して加工
を行っていないため、その両面とも平坦性に優れてい
る。
るリードフレームは、その表面または裏面に対して加工
を行っていないため、その両面とも平坦性に優れてい
る。
【０００４】したがって、半導体素子を搭載する前（ペ
レットボンディング前）などに、リードフレームを他の
リードフレームと重ねた場合、リードフレームの外枠部
やタブなどの比較的面積の広い箇所において、前記２つ
のリードフレーム間が真空状態になりやすい。
レットボンディング前）などに、リードフレームを他の
リードフレームと重ねた場合、リードフレームの外枠部
やタブなどの比較的面積の広い箇所において、前記２つ
のリードフレーム間が真空状態になりやすい。
【０００５】なお、前記タブを備えたリードフレームに
ついては、特開昭５５−２１１２８号公報に開示されて
いる。
ついては、特開昭５５−２１１２８号公報に開示されて
いる。
【０００６】
【発明が解決しようとする課題】ところが、前記した技
術において、２つのリードフレームを重ねた場合、リー
ドフレーム間が真空状態になりやすいため、その結果、
２つのリードフレームが密着したまま、離れにくくなる
という問題が発生する。
術において、２つのリードフレームを重ねた場合、リー
ドフレーム間が真空状態になりやすいため、その結果、
２つのリードフレームが密着したまま、離れにくくなる
という問題が発生する。
【０００７】そこで、本発明の目的は、リードフレーム
同志の密着性を低減するリードフレームおよびそれを用
いた半導体集積回路装置を提供することにある。
同志の密着性を低減するリードフレームおよびそれを用
いた半導体集積回路装置を提供することにある。
【０００８】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【０００９】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【００１０】すなわち、本発明によるリードフレーム
は、半導体素子を搭載するタブを備えたリードフレーム
の表裏面のどちらか一方の面あるいは両面に、溝部、凹
部、または凸部が設けられているものである。
は、半導体素子を搭載するタブを備えたリードフレーム
の表裏面のどちらか一方の面あるいは両面に、溝部、凹
部、または凸部が設けられているものである。
【００１１】また、前記溝部、前記凹部、または前記凸
部が、前記リードフレームの外枠部の長手方向に設けら
れているものである。
部が、前記リードフレームの外枠部の長手方向に設けら
れているものである。
【００１２】さらに、前記溝部、前記凹部、または前記
凸部が、前記タブに設けられているものである。
凸部が、前記タブに設けられているものである。
【００１３】また、前記溝部、前記凹部、または前記凸
部が、前記リードフレームの外枠部の長手方向と、前記
タブとの両方に設けられているものである。
部が、前記リードフレームの外枠部の長手方向と、前記
タブとの両方に設けられているものである。
【００１４】なお、前記溝部、前記凹部、または前記凸
部は、前記リードフレームの表面または裏面に沿って蛇
行する波形を形成しているものである。
部は、前記リードフレームの表面または裏面に沿って蛇
行する波形を形成しているものである。
【００１５】また、本発明による半導体集積回路装置
は、前記リードフレームを用いたものであり、前記リー
ドフレームのタブに前記半導体素子が搭載され、かつ前
記半導体素子とその周辺部が封止されているものであ
る。
は、前記リードフレームを用いたものであり、前記リー
ドフレームのタブに前記半導体素子が搭載され、かつ前
記半導体素子とその周辺部が封止されているものであ
る。
【００１６】
【作用】上記した手段によれば、リードフレームの表裏
面のどちらか一方の面あるいは両面に、溝部、凹部、ま
たは凸部が設けられていることにより、２つのリードフ
レームを重ねた際に、２つのリードフレーム間の接触面
積を低減することができる。これにより、２つのリード
フレーム間の真空度を低下することができる。
面のどちらか一方の面あるいは両面に、溝部、凹部、ま
たは凸部が設けられていることにより、２つのリードフ
レームを重ねた際に、２つのリードフレーム間の接触面
積を低減することができる。これにより、２つのリード
フレーム間の真空度を低下することができる。
【００１７】また、前記溝部、前記凹部、または前記凸
部が、前記リードフレームの外枠部の長手方向に、また
は前記タブに、あるいはその両方に設けられていること
により、外枠部またはタブは比較的広い面積を有した箇
所であるため、リードフレームの強度を保ったまま前記
溝部、前記凹部、または前記凸部を形成することができ
る。
部が、前記リードフレームの外枠部の長手方向に、また
は前記タブに、あるいはその両方に設けられていること
により、外枠部またはタブは比較的広い面積を有した箇
所であるため、リードフレームの強度を保ったまま前記
溝部、前記凹部、または前記凸部を形成することができ
る。
【００１８】さらに、前記溝部、前記凹部、または前記
凸部は、リードフレームの表面または裏面に沿って蛇行
する波形を形成しているものであるため、前記同様、リ
ードフレームの強度を保ったまま前記溝部、前記凹部、
または前記凸部を形成することができる。
凸部は、リードフレームの表面または裏面に沿って蛇行
する波形を形成しているものであるため、前記同様、リ
ードフレームの強度を保ったまま前記溝部、前記凹部、
または前記凸部を形成することができる。
【００１９】なお、前記溝部、前記凹部、または前記凸
部が形成されたリードフレームを用いた半導体集積回路
装置であることにより、該半導体集積回路装置の製造工
程において、リードフレーム同志の密着性を低減するこ
とができる。
部が形成されたリードフレームを用いた半導体集積回路
装置であることにより、該半導体集積回路装置の製造工
程において、リードフレーム同志の密着性を低減するこ
とができる。
【００２０】
【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。
に説明する。
【００２１】図１は本発明によるリードフレームの構造
の一実施例を示す図であり、（ａ）はその部分平面図、
（ｂ）は（ａ）の部分平面図におけるＡ−Ａ断面を示す
断面図、図２は本発明のリードフレームを用いた半導体
集積回路装置の構造の一実施例を示す断面図である。
の一実施例を示す図であり、（ａ）はその部分平面図、
（ｂ）は（ａ）の部分平面図におけるＡ−Ａ断面を示す
断面図、図２は本発明のリードフレームを用いた半導体
集積回路装置の構造の一実施例を示す断面図である。
【００２２】まず、本実施例のリードフレームの構成に
ついて説明すると、半導体素子である半導体チップ１を
搭載するタブ２ｃを備えたリードフレーム２であり、リ
ードフレーム２の半導体チップ１を搭載する側の面（以
降、表面２ａという）に溝部３が設けられている。
ついて説明すると、半導体素子である半導体チップ１を
搭載するタブ２ｃを備えたリードフレーム２であり、リ
ードフレーム２の半導体チップ１を搭載する側の面（以
降、表面２ａという）に溝部３が設けられている。
【００２３】なお、溝部３はリードフレーム２の表面２
ａだけでなく、その反対側の面（以降、裏面２ｂとい
う）に設けられていてもよく、さらに、表面２ａと裏面
２ｂとの両面に設けられていてもよい。
ａだけでなく、その反対側の面（以降、裏面２ｂとい
う）に設けられていてもよく、さらに、表面２ａと裏面
２ｂとの両面に設けられていてもよい。
【００２４】また、リードフレーム２では、比較的その
面積の広い部分、例えばリードフレーム２の外枠部２ｄ
またはタブ２ｃなどにおいて、溝部３が設けられてい
る。
面積の広い部分、例えばリードフレーム２の外枠部２ｄ
またはタブ２ｃなどにおいて、溝部３が設けられてい
る。
【００２５】ここで、本実施例で説明するリードフレー
ム２は、溝部３がリードフレーム２の外枠部２ｄの長手
方向と、タブ２ｃとの両方に設けられているものである
が、そのどちらか一方に設けられているものであっても
よい。
ム２は、溝部３がリードフレーム２の外枠部２ｄの長手
方向と、タブ２ｃとの両方に設けられているものである
が、そのどちらか一方に設けられているものであっても
よい。
【００２６】なお、タブ２ｃにおいては、溝部３が十字
形に形成されている。
形に形成されている。
【００２７】また、溝部３の加工については、リードフ
レーム２のタブ２ｃやリード部２ｅなどを形成する際の
エッチング時あるいはプレス時に、その工程の中で加工
する。
レーム２のタブ２ｃやリード部２ｅなどを形成する際の
エッチング時あるいはプレス時に、その工程の中で加工
する。
【００２８】次に、本実施例の半導体集積回路装置の構
成について説明する。
成について説明する。
【００２９】まず、前記半導体集積回路装置は本実施例
のリードフレーム２を用いたものであり、リードフレー
ム２のタブ２ｃに半導体チップ１が搭載され、かつ半導
体チップ１とその周辺部が封止されているものである。
その構成は、半導体チップ１を搭載するタブ２ｃを備え
かつ溝部３が形成されたリードフレーム２と、リードフ
レーム２のリード部２ｅと半導体チップ１の電極１ａと
を電気的に接続する接続部材４と、半導体チップ１およ
び接続部材４さらにその周辺部を封止する封止部材６と
からなる。
のリードフレーム２を用いたものであり、リードフレー
ム２のタブ２ｃに半導体チップ１が搭載され、かつ半導
体チップ１とその周辺部が封止されているものである。
その構成は、半導体チップ１を搭載するタブ２ｃを備え
かつ溝部３が形成されたリードフレーム２と、リードフ
レーム２のリード部２ｅと半導体チップ１の電極１ａと
を電気的に接続する接続部材４と、半導体チップ１およ
び接続部材４さらにその周辺部を封止する封止部材６と
からなる。
【００３０】なお、半導体チップ１は熱硬化性樹脂など
の接着剤５を介してタブ２ｃ上に固定されている。
の接着剤５を介してタブ２ｃ上に固定されている。
【００３１】また、接続部材４は、例えば、ボンディン
グワイヤ、または、はんだバンプなどであり、さらに、
封止部材６は熱硬化性樹脂などである。
グワイヤ、または、はんだバンプなどであり、さらに、
封止部材６は熱硬化性樹脂などである。
【００３２】本実施例によるリードフレームおよびそれ
を用いた半導体集積回路装置の作用および効果について
説明する。
を用いた半導体集積回路装置の作用および効果について
説明する。
【００３３】まず、リードフレーム２の表面２ａまたは
裏面２ｂのどちらか一方、あるいはその両面に、溝部３
が設けられていることにより、半導体チップ１のボンデ
ィング前などに、リードフレーム２を他のリードフレー
ム２と重ねた際に、２つのリードフレーム２間の接触面
積を低減することができる。
裏面２ｂのどちらか一方、あるいはその両面に、溝部３
が設けられていることにより、半導体チップ１のボンデ
ィング前などに、リードフレーム２を他のリードフレー
ム２と重ねた際に、２つのリードフレーム２間の接触面
積を低減することができる。
【００３４】これにより、２つのリードフレーム２間の
真空度を低下することができ、その結果、リードフレー
ム２同志の密着性を低減することができる。
真空度を低下することができ、その結果、リードフレー
ム２同志の密着性を低減することができる。
【００３５】また、溝部３がリードフレーム２の外枠部
２ｄの長手方向と、タブ２ｃとの両方に設けられている
ことにより、外枠部２ｄまたはタブ２ｃは比較的広い面
積を有した箇所であるため、リードフレーム２の強度を
保ったまま溝部３を形成することができる。
２ｄの長手方向と、タブ２ｃとの両方に設けられている
ことにより、外枠部２ｄまたはタブ２ｃは比較的広い面
積を有した箇所であるため、リードフレーム２の強度を
保ったまま溝部３を形成することができる。
【００３６】なお、本実施例の半導体集積回路装置は、
溝部３が形成されたリードフレーム２を用いたものであ
ることにより、前記半導体集積回路装置の製造工程にお
いて、リードフレーム２同志の密着性を低減することが
できるため、その製造性を向上することができる。
溝部３が形成されたリードフレーム２を用いたものであ
ることにより、前記半導体集積回路装置の製造工程にお
いて、リードフレーム２同志の密着性を低減することが
できるため、その製造性を向上することができる。
【００３７】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることは言うまでもない。
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることは言うまでもない。
【００３８】例えば、前記実施例で説明したリードフレ
ームでは、その外枠部とタブとに溝部が設けられている
が、該リードフレームの表面あるいは裏面において、前
記溝部は前記外枠部や前記タブ以外の箇所に設けられて
いてもよい。
ームでは、その外枠部とタブとに溝部が設けられている
が、該リードフレームの表面あるいは裏面において、前
記溝部は前記外枠部や前記タブ以外の箇所に設けられて
いてもよい。
【００３９】また、前記リードフレームは、図３および
図４の本発明の他の実施例のリードフレームの部分平面
図および断面図に示すように、溝部ではなく、凸部７ま
たは凹部８が設けられているものであってもよい。
図４の本発明の他の実施例のリードフレームの部分平面
図および断面図に示すように、溝部ではなく、凸部７ま
たは凹部８が設けられているものであってもよい。
【００４０】ここで、凸部７または凹部８は、図３
（ａ）の部分平面図、図３（ｂ）の断面図、図４（ａ）
の部分平面図、さらに図４（ｂ）の断面図に示すよう
に、リードフレーム２の外枠部２ｄにおいて、所定の長
さを有して形成されたものでもよく、また、図３（ａ）
の部分平面図、図３（ｃ）の断面図、図４（ａ）の部分
平面図、さらに図４（ｂ）の断面図に示すように、局部
的に形成されたものであってもよい。
（ａ）の部分平面図、図３（ｂ）の断面図、図４（ａ）
の部分平面図、さらに図４（ｂ）の断面図に示すよう
に、リードフレーム２の外枠部２ｄにおいて、所定の長
さを有して形成されたものでもよく、また、図３（ａ）
の部分平面図、図３（ｃ）の断面図、図４（ａ）の部分
平面図、さらに図４（ｂ）の断面図に示すように、局部
的に形成されたものであってもよい。
【００４１】なお、凸部７または凹部８は、リードフレ
ーム２の外枠部２ｄだけでなく、タブ２ｃなどに設けら
れていてもよく、また、その両方に設けられていてもよ
い。さらに、外枠部２ｄやタブ２ｃ以外の比較的広い面
積の箇所に設けられていてもよい。
ーム２の外枠部２ｄだけでなく、タブ２ｃなどに設けら
れていてもよく、また、その両方に設けられていてもよ
い。さらに、外枠部２ｄやタブ２ｃ以外の比較的広い面
積の箇所に設けられていてもよい。
【００４２】また、リードフレーム２の表面２ａまたは
裏面２ｂのどちらか一方に設けられていてもよいし、そ
の両面に設けられていてもよい（両面に設けられている
場合、例えば、表面２ａに凸部７が設けられた場合、裏
面２ｂにも凸部７が形成されることになる）。
裏面２ｂのどちらか一方に設けられていてもよいし、そ
の両面に設けられていてもよい（両面に設けられている
場合、例えば、表面２ａに凸部７が設けられた場合、裏
面２ｂにも凸部７が形成されることになる）。
【００４３】なお、リードフレーム２に凸部７または凹
部８が形成されたことによる作用および効果は、前記実
施例で説明したものと同様であるため、その重複説明は
省略する。
部８が形成されたことによる作用および効果は、前記実
施例で説明したものと同様であるため、その重複説明は
省略する。
【００４４】また、図１に示した溝部３は、図５および
図６の本発明の他の実施例のリードフレームの部分平面
図に示すように、図１（ｂ）に示したリードフレーム２
の表面２ａまたは裏面２ｂに沿って蛇行する波形を形成
しているものであってもよい。
図６の本発明の他の実施例のリードフレームの部分平面
図に示すように、図１（ｂ）に示したリードフレーム２
の表面２ａまたは裏面２ｂに沿って蛇行する波形を形成
しているものであってもよい。
【００４５】ここで、図５に示す溝部３は、図１（ｂ）
に示したリードフレーム２の表面２ａに沿って湾曲状の
波形を形成するものであり、また、図６に示す溝部３
は、図１（ｂ）に示したリードフレーム２の表面２ａに
沿って矩形の波形を形成するものである。
に示したリードフレーム２の表面２ａに沿って湾曲状の
波形を形成するものであり、また、図６に示す溝部３
は、図１（ｂ）に示したリードフレーム２の表面２ａに
沿って矩形の波形を形成するものである。
【００４６】なお、溝部３を波形とすることによって、
リードフレーム２の強度を保ったまま溝部３を形成する
ことができる。
リードフレーム２の強度を保ったまま溝部３を形成する
ことができる。
【００４７】また、前記波形の溝部３を、図３および図
４に示した凸部７または凹部８としてもよく、波形の溝
部３、波形の凸部７、または波形の凹部８においても、
図１に示したリードフレーム２の外枠部２ｄもしくはタ
ブ２ｃのどちらか一方に設けられていてもよいし、ある
いは、その両方に設けられていてもよい。
４に示した凸部７または凹部８としてもよく、波形の溝
部３、波形の凸部７、または波形の凹部８においても、
図１に示したリードフレーム２の外枠部２ｄもしくはタ
ブ２ｃのどちらか一方に設けられていてもよいし、ある
いは、その両方に設けられていてもよい。
【００４８】さらに、外枠部２ｄやタブ２ｃ以外の比較
的広い面積の箇所に設けられていてもよいし、また、リ
ードフレーム２の表面２ａまたは裏面２ｂのどちらか一
方に設けられていてもよく、その両面に設けられていて
もよい。
的広い面積の箇所に設けられていてもよいし、また、リ
ードフレーム２の表面２ａまたは裏面２ｂのどちらか一
方に設けられていてもよく、その両面に設けられていて
もよい。
【００４９】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【００５０】（１）．リードフレームの表裏面のどちら
か一方の面あるいは両面に、溝部、凹部、または凸部が
設けられていることにより、２つのリードフレームを重
ねた際に、２つのリードフレーム間の接触面積を低減す
ることができる。
か一方の面あるいは両面に、溝部、凹部、または凸部が
設けられていることにより、２つのリードフレームを重
ねた際に、２つのリードフレーム間の接触面積を低減す
ることができる。
【００５１】これにより、２つのリードフレーム間の真
空度を低下することができ、その結果、リードフレーム
同志の密着性を低減することができる。
空度を低下することができ、その結果、リードフレーム
同志の密着性を低減することができる。
【００５２】（２）．前記溝部、前記凹部、または前記
凸部が、前記リードフレームの外枠部の長手方向に、ま
たは前記タブに、あるいはその両方に設けられているこ
とにより、外枠部またはタブは比較的広い面積を有した
箇所であるため、リードフレームの強度を保ったまま前
記溝部、前記凹部、または前記凸部を形成することがで
きる。
凸部が、前記リードフレームの外枠部の長手方向に、ま
たは前記タブに、あるいはその両方に設けられているこ
とにより、外枠部またはタブは比較的広い面積を有した
箇所であるため、リードフレームの強度を保ったまま前
記溝部、前記凹部、または前記凸部を形成することがで
きる。
【００５３】（３）．前記溝部、前記凹部、または前記
凸部は、リードフレームの表面または裏面に沿って蛇行
する波形を形成しているものであるため、前記同様、リ
ードフレームの強度を保ったまま前記溝部、前記凹部、
または前記凸部を形成することができる。
凸部は、リードフレームの表面または裏面に沿って蛇行
する波形を形成しているものであるため、前記同様、リ
ードフレームの強度を保ったまま前記溝部、前記凹部、
または前記凸部を形成することができる。
【００５４】（４）．前記溝部、前記凹部、または前記
凸部が形成されたリードフレームを用いた半導体集積回
路装置であることにより、該半導体集積回路装置の製造
工程において、リードフレーム同志の密着性を低減する
ことができるため、その製造性を向上することができ
る。
凸部が形成されたリードフレームを用いた半導体集積回
路装置であることにより、該半導体集積回路装置の製造
工程において、リードフレーム同志の密着性を低減する
ことができるため、その製造性を向上することができ
る。
【図１】本発明によるリードフレームの構造の一実施例
を示す図であり、（ａ）はその部分平面図、（ｂ）は
（ａ）の部分平面図におけるＡ−Ａ断面を示す断面図で
ある。
を示す図であり、（ａ）はその部分平面図、（ｂ）は
（ａ）の部分平面図におけるＡ−Ａ断面を示す断面図で
ある。
【図２】本発明のリードフレームを用いた半導体集積回
路装置の構造の一実施例を示す断面図である。
路装置の構造の一実施例を示す断面図である。
【図３】本発明の他の実施例であるリードフレームの構
造の一例を示す図であり、（ａ）はその部分平面図、
（ｂ）は（ａ）の部分平面図におけるＢ−Ｂ断面を示す
断面図、（ｃ）は（ａ）の部分平面図におけるＣ−Ｃ断
面を示す断面図である。
造の一例を示す図であり、（ａ）はその部分平面図、
（ｂ）は（ａ）の部分平面図におけるＢ−Ｂ断面を示す
断面図、（ｃ）は（ａ）の部分平面図におけるＣ−Ｃ断
面を示す断面図である。
【図４】本発明の他の実施例であるリードフレームの構
造の一例を示す図であり、（ａ）はその部分平面図、
（ｂ）は（ａ）の部分平面図におけるＤ−Ｄ断面を示す
断面図、（ｃ）は（ａ）の部分平面図におけるＥＥ断面
を示す断面図である。
造の一例を示す図であり、（ａ）はその部分平面図、
（ｂ）は（ａ）の部分平面図におけるＤ−Ｄ断面を示す
断面図、（ｃ）は（ａ）の部分平面図におけるＥＥ断面
を示す断面図である。
【図５】本発明の他の実施例であるリードフレームの構
造の一例を示す部分平面図である。
造の一例を示す部分平面図である。
【図６】本発明の他の実施例であるリードフレームの構
造の一例を示す部分平面図である。
造の一例を示す部分平面図である。
１ 半導体チップ（半導体素子） １ａ 電極 ２ リードフレーム ２ａ 表面 ２ｂ 裏面 ２ｃ タブ ２ｄ 外枠部 ２ｅ リード部 ３ 溝部 ４ 接続部材 ５ 接着剤 ６ 封止部材 ７ 凸部 ８ 凹部
Claims (6)
- 【請求項１】 半導体素子を搭載するタブを備えたリー
ドフレームであって、前記リードフレームの表裏面のど
ちらか一方の面あるいは両面に、溝部、凹部、または凸
部が設けられていることを特徴とするリードフレーム。 - 【請求項２】 請求項１記載のリードフレームであっ
て、前記溝部、前記凹部、または前記凸部が、前記リー
ドフレームの外枠部の長手方向に設けられていることを
特徴とするリードフレーム。 - 【請求項３】 請求項１記載のリードフレームであっ
て、前記溝部、前記凹部、または前記凸部が、前記タブ
に設けられていることを特徴とするリードフレーム。 - 【請求項４】 請求項１記載のリードフレームであっ
て、前記溝部、前記凹部、または前記凸部が、前記リー
ドフレームの外枠部の長手方向と、前記タブとの両方に
設けられていることを特徴とするリードフレーム。 - 【請求項５】 請求項１，２，３または４記載のリード
フレームであって、前記溝部、前記凹部、または前記凸
部は、前記リードフレームの表面または裏面に沿って蛇
行する波形を形成していることを特徴とするリードフレ
ーム。 - 【請求項６】 請求項１，２，３，４または５記載のリ
ードフレームを用いた半導体集積回路装置であって、前
記リードフレームのタブに前記半導体素子が搭載され、
かつ前記半導体素子とその周辺部が封止されていること
を特徴とする半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6273353A JPH08139255A (ja) | 1994-11-08 | 1994-11-08 | リードフレームおよびそれを用いた半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6273353A JPH08139255A (ja) | 1994-11-08 | 1994-11-08 | リードフレームおよびそれを用いた半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08139255A true JPH08139255A (ja) | 1996-05-31 |
Family
ID=17526720
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6273353A Pending JPH08139255A (ja) | 1994-11-08 | 1994-11-08 | リードフレームおよびそれを用いた半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08139255A (ja) |
-
1994
- 1994-11-08 JP JP6273353A patent/JPH08139255A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3349058B2 (ja) | 複数のｉｃチップを備えた半導体装置の構造 | |
| KR20070009721A (ko) | 반도체 칩 조립체의 형성 방법과 기판 상의 회로로부터반도체 칩으로 와이어 본드부를 형성하는 장치 | |
| JPH11330347A (ja) | 半導体ｉｃ | |
| JP3316409B2 (ja) | 複数のｉｃチップを備えた半導体装置の構造 | |
| JPH08139255A (ja) | リードフレームおよびそれを用いた半導体集積回路装置 | |
| JP2019102467A (ja) | 半導体装置 | |
| US6441472B1 (en) | Semiconductor device and method of manufacturing the same | |
| EP0723293B1 (en) | Semiconductor device with a heat sink and method of producing the heat sink | |
| JP2716405B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0590486A (ja) | 半導体装置 | |
| JP2007281182A (ja) | 樹脂封止型半導体装置 | |
| JP2000196005A (ja) | 半導体装置 | |
| JPH0621315A (ja) | 半導体装置用リードフレーム及び、それを用いた半導体装置 | |
| JPH03228339A (ja) | ボンディングツール | |
| JP2788011B2 (ja) | 半導体集積回路装置 | |
| JPH10256471A (ja) | 複数のｉｃチップを備えた密封型半導体装置の構造 | |
| JPH03230556A (ja) | 半導体装置用リードフレーム | |
| JPH02224348A (ja) | 半導体装置 | |
| JPS61247040A (ja) | 半導体装置の製造方法 | |
| JP3049040B1 (ja) | 半導体装置の製造方法 | |
| JPH11260972A (ja) | 薄型半導体装置 | |
| JPH03276737A (ja) | 半導体装置 | |
| JP3248854B2 (ja) | 複数のｉｃチップを備えた半導体装置の構造 | |
| JP2842854B2 (ja) | 半導体装置の製造方法 | |
| JP4726210B2 (ja) | 半導体装置 |