JPH10256471A - 複数のicチップを備えた密封型半導体装置の構造 - Google Patents

複数のicチップを備えた密封型半導体装置の構造

Info

Publication number
JPH10256471A
JPH10256471A JP5736897A JP5736897A JPH10256471A JP H10256471 A JPH10256471 A JP H10256471A JP 5736897 A JP5736897 A JP 5736897A JP 5736897 A JP5736897 A JP 5736897A JP H10256471 A JPH10256471 A JP H10256471A
Authority
JP
Japan
Prior art keywords
chips
semiconductor device
lead terminals
lead
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5736897A
Other languages
English (en)
Other versions
JP3248853B2 (ja
Inventor
Osamu Miyata
修 宮田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP5736897A priority Critical patent/JP3248853B2/ja
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to US09/155,134 priority patent/US6133637A/en
Priority to PCT/JP1998/000281 priority patent/WO1998033217A1/ja
Priority to KR10-2004-7000090A priority patent/KR100467946B1/ko
Priority to KR10-1998-0707403A priority patent/KR100522223B1/ko
Priority to EP98900725A priority patent/EP0890989A4/en
Publication of JPH10256471A publication Critical patent/JPH10256471A/ja
Priority to US09/612,480 priority patent/US6458609B1/en
Application granted granted Critical
Publication of JP3248853B2 publication Critical patent/JP3248853B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 一つのパッケージ体6にて密封される二つの
ICチップ2,3を備えた半導体装置7において、その
横幅と予備長さ寸法の縮小を図ると共に、製造コストの
低減を図る。 【手段】 前記二つのICチップ2,3を、複数本のリ
ード端子1aを挟んだ状態で互いに向かい合わせにし
て、これら両ICチップと前記リード端子との間の各々
に介挿した導電粒子入り接着フィルム4,5にて互いに
接着する。

Description

【発明の詳細な説明】
【発明の属する技術分野】本発明は、二つのICチップ
を一つの合成樹脂製パッケージ体にて、当該パッケージ
体から前記両ICチップに対する複数本のリード端子が
突出するように密封した半導体装置の構造に関するもの
である。
【従来の技術】一般に、密封型の半導体装置は、各種の
回路素子を形成したICチップを、リードフレームに搭
載し、このICチップにおける接続電極とリードフレー
ムにおける各リード端子との間を、金属ワイヤによるワ
イヤボンディングにて接続したのち、これらの全体を合
成樹脂製のパッケージ体にて密封すると言う構成にして
いる。
【発明が解決しようとする課題】従って、この従来の半
導体装置において、そのICチップにおける回路素子の
数を多くするには、当該ICチップの横幅及び長さ寸法
を大きくするか、複数個のICチップを横に並べた形態
にしなければならないことに加えて、このICチップの
周囲には、リード端子との間を金属ワイヤにてワイヤボ
ンディングするための寸法が必要であって、これら密封
するパッケージ体における横幅及び長さ寸法が可成り大
きくなるから、半導体装置をプリント基板に装着したと
きにおける占有面積が増大し、プリント基板の大型化を
大幅な大型化を招来するのであり、しかも、面倒で、且
つ、不良品の発生率の高い金属ワイヤによるワイヤボン
ディング工程を必要とするから、製造コストも大幅にア
ップするのであった。本発明は、これらの問題を解消し
た半導体装置の構造を提供することを技術的課題とする
ものである。
【課題を解決するための手段】この技術的課題を達成す
るため本発明は、「複数個の接続用電極部を形成した片
面が互いに向かい合わせになるように配設した二つのI
Cチップと、この両ICチップの間に外向きに延びるよ
うに配設した複数本のリード端子と、前記両ICチップ
を密封する合成樹脂製のパッケージとから成り、前記両
ICチップを、その間に前記リード端子を挟んだ形態
で、これら両ICチップと前記リード端子との間の各々
に介挿した導電粒子入り接着フィルムにて、当該両接着
フィルムのうち前記両ICチップにおける各接続用電極
部の箇所を部分的に圧縮変形するようにして互いに接着
する。」と言う構成にした。
【発明の作用・効果】このように構成することにより、
両ICチップを、その間に複数本のリード端子を挟んだ
状態のもとで、両接着フィルムにて、一体的に結合でき
る一方、前記両接着フィルムのうち両ICチップにおけ
る各接続用電極部の箇所において部分的に圧縮変形され
る部分では、当該両接着フィルムに混入されている導電
粒子が互いに接触することになって、両接着フィルムの
うち前記圧縮変形の部分が、厚さ方向についてのみ導電
性を呈することになるから、前記各リード端子を、両I
Cチップの間に挟み付け固着することができる同時に、
両ICチップにおける各接続用電極部に対して確実に電
気的に接続することができるのである。従って、本発明
によると、 .両ICチップを、その間にリード端子を挟んで重ね
合わせた構成であることにより、半導体装置の高さ寸法
が、二つのICチップを重ねる分だけ高くなるものの、
一つの半導体装置における回路素子の数を、その横幅及
び長さ寸法を大きくすることなく、二倍に多くすること
ができる。 .各リード端子を、二つのICチップに対して、この
両ICチップにて挟み付けるように接続するものである
ことにより、従来のように、ICチップの周囲と各リー
ド端子との間に金属ワイヤによるワイヤボンディングを
行うための寸法を設ける必要がないから、前記したよう
にICチップにおける横幅及び長さ寸法を大きくしない
ことと相俟って、これら両ICチップを密封するパッケ
ージ体における横幅及び長さ寸法、ひいては、半導体装
置における横幅及び長さ寸法を、従来の場合よりも大幅
に縮小できるのである。 .両ICチップを、その間に複数本のリード端子を挟
み固着した状態で互いに結合すること、前記各リード端
子に両ICチップを電気的に接続することを、両ICチ
ップのリード端子との間の各々に介挿した接着フィルム
にて同時に行うことができることに加えて、従来におい
て必要であったワイヤボンディング工程を省略できるか
ら、製造工程が著しく簡単になると共に、不良品の発生
率が低くなり、製造コストを大幅に低減できる。と言う
効果を有する。特に、請求項2に記載したように、両I
Cチップにおける回路素子を、当該両ICチップが互い
に向かい合わせになる片面に設けたことにより、両IC
チップにおける回路素子を、その両ICチップによって
相互に保護することができるから、前記両ICチップの
部分を密封する合成樹脂製のパッケージ体を成形すると
きにおいて、及び前記合成樹脂製のパッケージ体と両I
Cチップとの間の熱膨張差によって両ICチップにおけ
る回路素子を損傷することを確実に低減できる利点があ
る。
【発明の実施の形態】以下、本発明の実施の形態を図面
について説明する。図1〜図6は第1の実施形態を示
し、この図において符号1は、多数本のリード端子1a
を内向きに突出するように設けたリードフレームを、符
号2は、前記リードフレーム1の上側に配設したICチ
ップを、符号3は、前記リードフレーム1の下側に配設
したICチップを各々示す。前記両ICチップ2,3の
うちリードフレーム1の上側に位置する一方のICチッ
プ2における下面には、その略中心の部分に図示しない
能動素子又は受動素子等のような回路素子が形成されて
いると共に、この回路素子の外側の部分に複数個の接続
用電極部2aが形成され、これら各接続用電極2aの各
々には、バンプ2bが設けられている。また、リードフ
レーム1の下側に位置する他方のICチップ3における
下面には、その略中心の部分に図示しない能動素子又は
受動素子等のような回路素子が形成されていると共に、
この回路素子の外側の部分に複数個の接続用電極部3a
が形成され、これら各接続用電極3aの各々には、バン
プ3bが設けられている。符号4は、前記一方のICチ
ップ2における下面と、リードフレーム1における上面
との間に介挿した接着フィルムを、符号5は、前記他方
のICチップ3における上面と、リードフレーム1にお
ける下面との間に介挿した接着フィルムを各々示し、こ
れら両接着フィルム4,5には、導電粒子が混入されて
いる。そして、前記一方のICチップ2を、前記リード
フレーム1の上面に対して、その間に接着フィルム4を
挟んで押圧する一方、前記他方ICチップ3を、前記リ
ードフレーム1の下面に対して、その間に接着フィルム
5を挟んで押圧する。この両ICチップ2,3のリード
フレーム1に対する押圧により、前記両接着フィルム
4,5は、互いに接着すると共に、両ICチップ2,3
及びリードフレーム1における各リード端子1aに対し
て接着することになる。これと同時に、前記両接着フィ
ルム4,5のうち両ICチップ2,3における各接続用
電極部2a,3aに設けたバンプ2b,3bに該当する
部分が、このバンプ2b,3bにて、図4に示すよう
に、部分的に圧縮変形されることになり、この圧縮変形
される部分では、これに混入した導電粒子が互いに接触
することになり、その結果、前記両接着フィルム4,5
のうち前記のように圧縮変形される部分が、厚さ方向に
ついてのみ導電性を呈することになるから、両ICチッ
プ2,3における各接続用電極部2a,3aを、前記リ
ードフレーム1における各リそこで、前記した両ICチ
ップ2,3のリードフレーム1に対する押圧を保持した
状態で、前記両接着フィルム4,5を乾燥・硬化するこ
とにより、両ICチップ2,3を、その間に複数本のリ
ード端子1aを挟み固着し、且つ、両ICチップ2,3
を各リード端子1aに対して電気的に接続した状態のも
とで、一体的に結合できるのである。このようにして、
両ICチップ2,3をリードフレーム1に対して固着す
ると、図5に示すように、これら両ICチップ2,3の
全体を密封する合成樹脂製のパッケージ体6を、トラン
スファ成形にて成形し、次いで、図6に示すように、リ
ードフレーム1から切り離したのち、各リード端子1a
のうち前記パッケージ体6の側面から突出する部分を、
パッケージ体6の下面と略同一平面になるように折り曲
げることにより、半導体装置7の完成品とするのであ
る。本発明は、前記したように、二つの両ICチップ
2,3を、その間にリード端子1aを挟んで重ね合わせ
た構成であるから、半導体装置7の高さ寸法が、二つの
ICチップ2,3を重ねた分だけ高くなるものの、一つ
の半導体装置7における回路素子の数を、その横幅及び
長さ寸法を大きくすることなく、二倍に多くすることが
できるのであり、しかも、各リード端子1aを、二つの
ICチップ2,3に対して、この両ICチップにて挟み
付けるように接続するものであることにより、従来のよ
うに、ICチップの周囲と各リード端子との間に金属ワ
イヤによるワイヤボンディングを行うための寸法を設け
る必要がないから、前記したように両ICチップ2,3
における横幅及び長さ寸法を大きくしないことと相俟っ
て、これら両ICチップ2,3を密封するパッケージ体
6における横幅及び長さ寸法、ひいては、半導体装置7
における横幅及び長さ寸法を、従来の場合よりも大幅に
縮小できるのである。その上、両ICチップ2,3を、
その間に複数本のリード端子1aを挟み固着した状態で
互いに結合すること、前記各リード端子1aに両ICチ
ップ2,3を電気的に接続することを、両ICチップ
2,3のリード端子1aとの間の各々に介挿した接着フ
ィルム4,5にて同時に行うことができることに加え
て、従来において必要であったワイヤボンディング工程
を省略できるから、製造工程が著しく簡単になると共
に、不良品の発生率が低くなるのである。また、両IC
チップ2,3を、その各々に回路素子を形成した面が互
いに向かい合わせにすることにより、両ICチップ2,
3における回路素子を、その両ICチップ2,3によっ
て相互に保護することができるのである。更にまた、図
7に示すように、両接着フィルム4,5のうち各リード
端子1aの箇所を、両ICチップ2,3における接続用
電極部2a,3aの各々に設けたバンプ2b,3bにて
同時に部分的に圧縮変形することにより、リード端子1
aに対して両ICチップ2,3を同時に接続することが
できるのである。なお、前記実施の形態は、両ICチッ
プ2,3における各接続用電極部2a,3aの各々にバ
ンプ2b,3bを設けて、この各バンプ2b,3bによ
り、両接着フィルム4,5のうち各リード端子1aの箇
所を部分的に圧縮変形する場合であったが、本発明は、
これに限らず、前記各バンプ2b,3bを、リードフレ
ーム1における各リード端子1a側に設けるようにして
も良く、また、前記バンプを省略し、各リード端子1a
のみによって、両接着フィルム4,5を部分的に圧縮変
形するように構成しても良いことは言うまでもない。
【図面の簡単な説明】
【図1】本発明の実施の形態を示す分解斜視図である。
【図2】図1の縦断正面図である。
【図3】リードフレームに対して二つのICチップを固
着した状態を示す縦断正面図である。
【図4】図3の要部拡大断面図である。
【図5】全体をパッケージ体にて密封した状態を示す縦
断正面図である。
【図6】半導体装置の縦断正面図である。
【図7】別の実施形態を示す要部拡大断面図である。
【符号の説明】
1 リードフレーム 1a リード端子 2,3 ICチップ 2a,3a 接続用電極部 2b,3b バンプ 4,5 接着フィルム 6 パッケージ体 7 半導体装置

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】複数個の接続用電極部を形成した片面が互
    いに向かい合わせになるように配設した二つのICチッ
    プと、この両ICチップの間に外向きに延びるように配
    設した複数本のリード端子と、前記両ICチップを密封
    する合成樹脂製のパッケージとから成り、前記両ICチ
    ップを、その間に前記リード端子を挟んだ形態で、これ
    ら両ICチップと前記リード端子との間の各々に介挿し
    た導電粒子入り接着フィルムにて、当該両接着フィルム
    のうち前記両ICチップにおける各接続用電極部の箇所
    を部分的に圧縮変形するようにして互いに接着したこと
    を特徴とする複数のICチップを備えた密封型半導体装
    置の構造。
  2. 【請求項2】前記「請求項1」において、前記両ICチ
    ップにおける回路素子を、当該両ICチップが互いに向
    かい合わせになる片面に設けたことを特徴とする複数の
    ICチップを備えた密封型半導体装置の構造。
JP5736897A 1997-01-24 1997-03-12 複数のicチップを備えた密封型半導体装置の構造 Expired - Fee Related JP3248853B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP5736897A JP3248853B2 (ja) 1997-03-12 1997-03-12 複数のicチップを備えた密封型半導体装置の構造
PCT/JP1998/000281 WO1998033217A1 (en) 1997-01-24 1998-01-22 Semiconductor device and method for manufacturing thereof
KR10-2004-7000090A KR100467946B1 (ko) 1997-01-24 1998-01-22 반도체 칩의 제조방법
KR10-1998-0707403A KR100522223B1 (ko) 1997-01-24 1998-01-22 반도체장치및그제조방법
US09/155,134 US6133637A (en) 1997-01-24 1998-01-22 Semiconductor device having a plurality of semiconductor chips
EP98900725A EP0890989A4 (en) 1997-01-24 1998-01-22 SEMICONDUCTOR DEVICE AND METHOD FOR PRODUCING THE DEVICE
US09/612,480 US6458609B1 (en) 1997-01-24 2000-07-07 Semiconductor device and method for manufacturing thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5736897A JP3248853B2 (ja) 1997-03-12 1997-03-12 複数のicチップを備えた密封型半導体装置の構造

Publications (2)

Publication Number Publication Date
JPH10256471A true JPH10256471A (ja) 1998-09-25
JP3248853B2 JP3248853B2 (ja) 2002-01-21

Family

ID=13053655

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5736897A Expired - Fee Related JP3248853B2 (ja) 1997-01-24 1997-03-12 複数のicチップを備えた密封型半導体装置の構造

Country Status (1)

Country Link
JP (1) JP3248853B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100319608B1 (ko) * 1999-03-09 2002-01-05 김영환 적층형 반도체 패키지 및 그 제조방법
KR20030057184A (ko) * 2001-12-28 2003-07-04 동부전자 주식회사 반도체패키지 및 그 제조 방법
KR100394030B1 (ko) * 2001-01-15 2003-08-06 앰코 테크놀로지 코리아 주식회사 적층형 반도체 패키지
KR100434706B1 (ko) * 2002-06-21 2004-06-07 주식회사 하이닉스반도체 칩 스택 패키지
KR100548592B1 (ko) * 1998-12-21 2006-06-01 주식회사 하이닉스반도체 적층형 마이크로 비 지 에이 패키지

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100548592B1 (ko) * 1998-12-21 2006-06-01 주식회사 하이닉스반도체 적층형 마이크로 비 지 에이 패키지
KR100319608B1 (ko) * 1999-03-09 2002-01-05 김영환 적층형 반도체 패키지 및 그 제조방법
KR100394030B1 (ko) * 2001-01-15 2003-08-06 앰코 테크놀로지 코리아 주식회사 적층형 반도체 패키지
KR20030057184A (ko) * 2001-12-28 2003-07-04 동부전자 주식회사 반도체패키지 및 그 제조 방법
KR100434706B1 (ko) * 2002-06-21 2004-06-07 주식회사 하이닉스반도체 칩 스택 패키지

Also Published As

Publication number Publication date
JP3248853B2 (ja) 2002-01-21

Similar Documents

Publication Publication Date Title
KR100226737B1 (ko) 반도체소자 적층형 반도체 패키지
JP3349058B2 (ja) 複数のicチップを備えた半導体装置の構造
JP3499202B2 (ja) 半導体装置の製造方法
CN100561737C (zh) 中心焊点芯片的叠层球栅极阵列封装件及其制造方法
KR100263723B1 (ko) 가요성 박막 반도체 패키지
JP4097403B2 (ja) 半導体装置
US5646829A (en) Resin sealing type semiconductor device having fixed inner leads
JPH05109975A (ja) 樹脂封止型半導体装置
JPH09260538A (ja) 樹脂封止型半導体装置及び製造方法とその実装構造
JP2000332055A (ja) フリップチップ実装構造及び実装方法
JP2907801B2 (ja) ボトムリード半導体パッケージ及びその製造方法
JP2915282B2 (ja) プラスチックモールドした集積回路パッケージ
JP3248853B2 (ja) 複数のicチップを備えた密封型半導体装置の構造
JPH05299456A (ja) 樹脂封止型半導体装置
JP2001035961A (ja) 半導体装置及びその製造方法
JP2000156464A (ja) 半導体装置の製造方法
JP3286196B2 (ja) 複数のicチップを備えた密封型半導体装置の構造
JP4189161B2 (ja) リードフレーム及び半導体装置並びにそれらの製造方法
JP3543253B2 (ja) 複数のicチップを備えた半導体装置の構造
JP3543254B2 (ja) 複数のicチップを備えた半導体装置の構造
JPH11186449A (ja) 半導体装置およびその製造方法
JP3248854B2 (ja) 複数のicチップを備えた半導体装置の構造
JP2503029B2 (ja) 薄型構造の半導体装置の製造方法
JP2000260931A (ja) 半導体装置およびその製造方法
JPH0777256B2 (ja) 樹脂封止型半導体装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071109

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101109

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 10

Free format text: PAYMENT UNTIL: 20111109

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111109

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121109

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees