KR100434706B1 - 칩 스택 패키지 - Google Patents

칩 스택 패키지 Download PDF

Info

Publication number
KR100434706B1
KR100434706B1 KR10-2002-0034761A KR20020034761A KR100434706B1 KR 100434706 B1 KR100434706 B1 KR 100434706B1 KR 20020034761 A KR20020034761 A KR 20020034761A KR 100434706 B1 KR100434706 B1 KR 100434706B1
Authority
KR
South Korea
Prior art keywords
chip
flexible tape
stack package
substrate
chip stack
Prior art date
Application number
KR10-2002-0034761A
Other languages
English (en)
Other versions
KR20030097405A (ko
Inventor
김일규
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2002-0034761A priority Critical patent/KR100434706B1/ko
Publication of KR20030097405A publication Critical patent/KR20030097405A/ko
Application granted granted Critical
Publication of KR100434706B1 publication Critical patent/KR100434706B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 패키지의 높이를 감소시킨 칩 스택 패키지를 개시하며, 개시된 본 발명의 칩 스택 패키지는, 서로 대응하는 위치에 표면으로부터 오목하게 들어간 오목패드들과 표면으로부터 볼록하게 돌출된 볼록패드들을 각각 구비한 제1반도체 칩과 제2반도체 칩이 상하의 접착성 물질들 사이에 패터닝된 금속배선을 구비하면서 상기 오목패드와 볼록패드가 상기 금속배선과 전기적으로 연결되도록 접착성 물질 부분이 오픈되어진 유연성 테이프의 개재하에 서로 합착되고, 상기 합착된 제1 및 제2반도체 칩이 상기 칩의 일방향 양측으로 연장 배치된 유연성 테이프 부분의 갱 본딩(gang bonding)에 의해 회로패턴을 구비한 기판 상에 부착됨과 동시에 상기 유연성 테이프의 금속배선과 기판의 회로패턴이 전기적으로 연결되며, 상기 유연성 테이프와의 전기적 접속부가 봉지제로 밀봉되고, 상기 기판 하부면의 볼 랜드 상에 솔더 볼이 부착되어 구성된 것을 특징으로 한다.

Description

칩 스택 패키지{CHIP STACK PACKAGE}
본 발명은 반도체 패키지에 관한 것으로, 보다 상세하게는, 패키지의 높이를 감소시킨 칩 스택 패키지(Chip stack package)에 관한 것이다.
전기/전자 제품의 고성능화가 진행됨에 따라 한정된 크기의 기판에 더 많은 수의 패키지를 실장하기 위한 많은 기술들이 제안 및 연구되고 있다. 그런데, 패키지는 하나의 반도체 칩이 탑재되는 것을 기본으로 하기 때문에 소망하는 용량을 얻는데 한계가 있다.
여기서, 메모리 칩의 용량 증대, 즉, 고집적화를 이룰 수 있는 방법으로는 한정된 공간 내에 보다 많은 수의 셀을 제조해 넣는 기술이 일반적으로 알려져 있다. 그런데, 이와 같은 방법은 정밀한 미세 선폭을 요구하는 등, 고난도의 공정 기술과 많은 개발 시간을 필요로 한다. 따라서, 보다 용이하게 고집적화를 이룰 수 있는 방법으로서 스택킹(stacking) 기술이 개발되었고, 현재 이에 대한 연구가 활발히 진행되고 있다.
반도체 업계에서 말하는 스택킹이란, 적어도 2개 이상의 반도체 칩을 스택하여 메모리 용량을 배가시키는 기술이다. 이러한 스택킹 기술에 의하면, 2개의 64M DRAM급 칩을 스택하여 128M DRAM급으로 구성할 수 있고, 또한, 2개의 128M DRAM급 칩을 스택하여 256M DRAM급으로 구성할 수 있다. 게다가, 스택킹 기술에 의하면, 실장 밀도 및 실장 면적 사용의 효율성 측면에서 잇점을 갖는다.
상기 2개의 반도체 칩을 스택하는 방법으로는 스택된 2개의 칩을 하나의 패키지 내에 내장시키는 방법과 패키징된 2개의 패키지를 스택하는 방법이 있다.
도 1 내지 도 3은 종래 기술에 따른 스택 패키지들을 도시한 단면도로서, 이를 설명하면 다음과 같다.
도 1은 2개의 TSOP(Thin Small Outline Package)을 스택하여 제조한 패키지스택 구조의 단면도로서, 도시된 바와 같이, 2개의 TSOP(11, 12)이 상,하로 배치되어 있으며, 그리고, 연직으로 배치된 각 TSOP(12)의 리드들(11a, 12a)이 전기적으로 상호 연결되어 있다.
도 2는 2개의 칩을 스택하여 제조한 칩 스택 구조의 단면도로서, 도시된 바와 같이, 서로 다른 크기를 가지면서 가장자리에 본딩패드들(도시안됨)이 배열된 2개의 칩들(21, 22)이 페이스-업(face-up) 방향으로 쌓여져 있으며, 각 칩(21, 22)의 본딩패드들은 기판(23)의 회로패턴(23a)과 금속와이어(24)에 의해 전기적으로 연결되어 있다. 또한, 상기 칩들(21, 22) 및 금속와이어(24)를 포함한 기판(23)의 상부면이 봉지제(25)로 밀봉되어 있으며, 상기 기판(23)의 하부면에는 솔더 볼(26)이 부착되어 있다.
도 3은 2개의 칩을 스택하여 제조한 다른 칩 스택 구조의 단면도로서, 도시된 바와 같이, 바텀 칩(31)은 그의 본딩패드(도시안됨) 상에 범프(34)가 형성되어 있으며, 그리고, ACF(Anisotropic Conductive Film : 35)에 의해 기판(33) 상에 부착됨과 동시에 기판(33)의 회로패턴(33a)과 전기적으로 연결되어 있다. 탑 칩(32)은 NCF(Non Conductive Film : 36)에 의해 바텀 칩(31) 상에 부착되어 있으며, 그의 본딩패드(도시안됨)가 금속와이어(37)에 의해 기판(33)의 회로패턴(33a)과 전기적으로 연결되어 있다. 또한, 칩들(31, 32) 및 금속와이어(37)를 포함한 기판(33)의 상부면은 봉지제(38)로 밀봉되어 있다.
그러나, 전술한 종래의 스택 패키지들은 다음과 같은 문제점이 있다.
먼저, 도 1에 도시된 패키지 스택 구조의 경우, 칩의 밀도(density)만 증가시킬 뿐, 데이터 밴드 폭(data band width)을 고정시켜야 하는 한계가 있고, 또한, 리드의 수를 증가시킬 수 없으므로 바텀 칩과 탑 칩의 선택을 위한 칩 선택 핀을 분리하여 하나는 칩 선택(/CS) 단자에 연결하고 다른 하나는 비연결(N/C) 핀에 연결하여 사용하여 하는 바, 반드시 비연결 핀이 존재하여야만 하는 한계가 있다.
그 다음, 도 2 및 도 3에 도시된 칩 스택 구조의 경우, 각 칩의 본딩패드가 가장자리에 배치되어야만 하는 한계가 있으며, 또한, 기판과의 전기적 연결이 금속와이어에 의해 이루어지는 것과 관련해서 상기 금속와이어의 루프(loope)로 인해 패키지의 높이를 낮추는데 한계가 있다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 센터 패드형 반도체 칩이 적용 가능하도록 하면서 패키지의 높이를 감소시킨 칩 스택 패키지를 제공함에 그 목적이 있다.
도 1 내지 도 3은 종래 기술에 따른 스택 패키지들을 도시한 단면도.
도 4a 내지 도 4d는 본 발명의 실시예에 따른 칩 스택 패키지의 제조 공정을 설명하기 위한 단면도.
도 5는 본 발명의 다른 실시예에 따른 칩 스택 패키지를 도시한 단면도.
* 도면의 주요부분에 대한 부호의 설명 *
41 : 바텀 칩 41a : 오목패드
42 : 탑 칩 42a : 볼록패드
43 : 유연성 테이프 43a : 접착 테이프
43b : 금속배선 44 : 기판
45,45a : 봉지제 46 : 솔더 볼
50 : 툴(tool)
상기와 같은 목적을 달성하기 위하여, 본 발명은, 서로 대응하는 위치에 표면으로부터 오목하게 들어간 오목패드들과 표면으로부터 볼록하게 돌출된 볼록패드들을 각각 구비한 제1반도체 칩과 제2반도체 칩이 상하의 접착성 물질들 사이에 패터닝된 금속배선을 구비하면서 상기 오목패드와 볼록패드가 상기 금속배선과 전기적으로 연결되도록 접착성 물질 부분이 오픈되어진 유연성 테이프의 개재하에 서로 합착되고, 상기 합착된 제1 및 제2반도체 칩이 상기 칩의 일방향 양측으로 연장 배치된 유연성 테이프 부분의 갱 본딩(gang bonding)에 의해 회로패턴을 구비한 기판상에 부착됨과 동시에 상기 유연성 테이프의 금속배선과 기판의 회로패턴이 전기적으로 연결되며, 상기 유연성 테이프와의 전기적 접속부가 봉지제로 밀봉되고, 상기 기판 하부면의 볼 랜드 상에 솔더 볼이 부착되어 구성된 칩 스택 패키지를 제공한다.
여기서, 상기 제1 및 제2반도체 칩은 150∼250㎛의 두께를 갖도록 백 그라인딩(back grinding)되며, 상기 볼록패드는 프린팅, 범프 또는 플레이팅 중 어느 하나의 방법으로 형성된다.
상기 유연성 테이프의 금속배선은 10∼100㎛의 두께를 가지며, 상기 기판의 회로패턴과 전기적으로 연결되는 부분이 15×15㎛∼500×500㎛의 크기를 가진다. 또한, 상기 유연성 테이프는 기판과 부착되는 부분이 전도성이 우수한 물질 또는 접착성이 우수한 물질로 플레이팅된다.
상기 봉지제는 제1 및 제2반도체 칩과 유연성 테이프를 포함한 기판의 상부면을 밀봉하거나, 또는, 상기 제1반도체 칩과 유연성 테이프를 밀봉한다.
본 발명에 따르면, 유연성 테이를 사용하여 칩들을 스택하면서 상기 칩들과 기판의 회로패턴간을 전기적으로 연결시키기 때문에 센터 패드형의 반도체 칩들도 용이하게 스택할 수 있으며, 특히, 금속와이어를 사용하지 않는 것으로 인해 패키지의 높이를 감소시킬 수 있다.
(실시예)
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
본 발명은 요철 모양으로 제조된 패드를 갖는 칩들을 금속배선을 갖는 유연성 테이프(flexible tape)를 사용하여 하나의 칩 처럼 동작할 수 있도록 회로 연결을 한 후, 이를 갱 본딩(gang bonding) 방식으로 기판에 부착하고, 이후, 몰딩 및 솔더 볼 부착을 행하여 칩 스택 패키지를 구현하며, 그 자세한 구조 및 제조 공정은 다음과 같다.
도 4a 내지 도 4e는 본 발명의 실시예에 따른 칩 스택 패키지 제조방법을 설명하기 위한 공정별 단면도이다.
도 4a를 참조하면, 공지의 반도체 제조 공정을 통해 상호 대응하게 오목 형상의 본딩패드(41a : 이하, "오목패드"라 칭함)를 구비한 바텀 칩(41)과 볼록 형상의 본딩패드(42b : 이하, "볼록패드"라 칭함)를 구비한 탑 칩(42)을 마련한다. 여기서, 상기 바텀 칩(41)과 탑 칩(42)은 그들간의 스택을 위해 250㎛ 이하의 두께를 갖도록 백 그라인딩(back grinding)된다. 또한, 반도체 칩은 통상 그 표면이 7∼10㎛ 두께의 보호막(passivation)으로 덮혀져 제조되는 것과 관련해서, 상기 오목패드(41a)는 별도로 제작할 필요가 없으며, 반면, 상기 볼록패드(42a)는 별도의 추가 공정, 예컨데, 프린팅(printing), 범핑(bumping) 및 플레이팅(plating)과 같은 공정, 바람직하게, 범핑 공정을 제작한다. 이때, 범프는 금(Au), 구리(Cu) 또는 니켈(Ni) 등 전기적으로 도통할 수 있는 물질로 형성한다.
도 4b를 참조하면, 회로패턴(43b)을 구비한 유연성 테이프(flexible : 43)를 마련한다. 여기서, 상기 유연성 테이프(43)는 상하의 접착성 물질, 즉, 접착 테이프들(43a) 사이에 패터닝된 금속배선(43b)이 개재된 구조이며, 특히, 칩의 패드와기판의 회로와 콘택될 접착 테이프 부분이 오픈(open)된 구조를 갖는다. 또한, 상기 유연성 테이프(43)의 길이는 바텀 칩(41)의 일방향 크기 보다 길게 마련한다. 상기 금속배선(43b)은 구리(Cu), 니켈(Ni) 및 금(Au)으로 구성하거나, 구리(Cu), 니켈(Ni), 크롬(Cr) 및 구리(Cu) 또는 구리(Cu), 니켈(Ni), 코발트(Co) 및 금(Au) 등으로 구성하며, 10∼100㎛의 두께를 갖도록 한다.
상기 유연성 테이프(43)를 개재하여 바텀 칩(41) 상에 탑 칩(42)을 부착시킨다. 이때, 상기 바텀 칩(41)의 오목패드(41a)와 탑 칩(42)의 볼록패드(42a)는 유연성 테이프(43)의 금속배선(43b)과 전기적으로 연결되며, 또한, 상기 유연성 테이프(43)는 일방향의 길이가 바텀 칩(41)의 일방향 크기 보다 크므로, 상기 바텀 칩(41)의 일방향 양측으로 일정 길이만큼이 연장 배치된다.
도 4c를 참조하면, 바텀 칩(41)의 일방향 양측으로 연장 배치된 유연성 테이프의 양단을 회로패턴(도시안됨)을 구비한 기판(44) 상에 툴(tool : 50)을 이용한 공지의 갱 본딩(gang bonding) 방식에 따라 본딩시킨다. 이에 따라, 바텀 칩(41)의 오목패드(41a) 및 탑 칩(42)의 볼록패드(42a)와 전기적으로 연결된 유연성 테이프의 금속배선(43b)은 기판의 회로패턴과 전기적으로 연결되며, 이와 동시에, 상기 바텀 칩(41)과 탑 칩(42)은 물리적으로 기판(44) 상에 부착된다. 여기서, 상기 기판(44)의 회로패턴과 본딩되는 유연성 테이프 부분에서의 금속배선 부분은 그 크기를 15×15㎛∼500×500㎛로 함이 바람직하다. 또한, 상기 기판(44)과 부착되는 유연성 테이프 부분, 즉, 금속배선 부분은 금(Au) 및 은(Ag)과 같은 전도성이 우수한 물질 또는 솔더(solder)와 같은 접착성이 우수한 물질로 플레이팅된다.
도 4d를 참조하면, 외부 영향으로부터 유연성 테이프(43)와 칩들(41, 42)이 보호되도록, 상기 유연성 테이프(43)와 칩들(41, 42)을 포함한 기판(44)의 상부면을 에폭시 몰딩 컴파운드와 같은 봉지제(45)로 밀봉하고, 그리고나서, 기판 하부면의 볼 랜드(도시안됨) 상에 솔더 볼(46)을 부착하여 본 발명에 따른 칩 스택 구조의 스택 패키지를 완성한다. 여기서, 상기 볼 랜드는 150∼700㎛의 직경을 갖도록 함이 바람직하며, 상기 솔더 볼(46)은 주석(Sn)을 기본으로 하고, 납(Pb), 은(Ag), 인듐(In), 비스무트(Bi), 아연(Zn), 구리(Cu), 안티몬(Sb) 등을 선택적으로 추가하여 형성한다.
전술한 바와 같은 본 발명의 칩 스택 패키지에 의하면, 바텀 칩과 탑 칩이 서로 대응하는 위치에 오목패드와 볼록패드를 갖기 때문에, 그들간을 접착할 경우, 접착된 칩들의 전체 두께는 플립 칩(Flip chip) 본딩 방식을 이용하는 종래의 칩 스택 구조 보다도 더욱 감소하게 된다.
또한, 상기 바텀 칩과 탑 칩은 유연성 테이프의 갱 본딩에 의해 기판의 회로패턴과 전기적으로 연결되므로, 와이어 본딩 방식을 이용한 종래의 칩 스택 구조 보다도 패키지의 높이를 줄일 수 있게 된다.
게다가, 종래의 칩 스택 구조의 경우, 가장자리 패드형 칩들만이 적용 가능하지만, 동일한 크기 및 대응하는 위치에 본딩패드들이 구비될 경우, 센터 패드형 칩들도 용이하게 적용될 수 있다.
결과적으로, 본 발명의 칩 스택 구조의 스택 패키지는 본딩패드의 위치에 관계없이 모든 칩들의 적용이 가능하며, 특히, 패키지의 높이를 종래의 그것 보다 현저하게 줄일 수 있다.
한편, 도 5에 도시된 바와 같이, 전술한 본 발명의 실시예에 있어서의 봉지제(45a)는 탑 칩(42)을 밀봉함이 없이 인캡슐레이션(Encapsulation) 공정을 통해 유연성 테이프(43) 및 바텀 칩(41)만을 밀봉하도록 형성할 수도 있다.
이 경우, 전기적 접속부는 밀봉되면서 탑 칩(42)의 후면이 외부로 노출된 것으로 인해, 패키지의 열방출 특성이 향상되며, 특히, 패키지의 높이는 이전 실시예의 그것 보다 더욱 감소된다.
이상에서와 같이, 본 발명은 유연성 테이프를 이용하여 요철 모양의 패드를 갖는 칩들을 상호 접착시키고, 아울러, 상기 칩들을 기판 상에 부착시킴과 동시에 기판의 회로패턴과 전기적으로 연결시키기 때문에, 2개의 칩이 하나의 칩 처럼 동작하도록 할 수 있으며, 또한, 본딩패드의 위치에 관계없이 모든 칩들을 적용하여 칩 스택 구조를 만들 수 있고, 게다가, 패키지의 높이를 종래 보다 현저하게 줄일 수 있다. 부가해서, 본 발명은 갱 본딩 방식으로 전기적 연결을 이루므로, 공정 수를 감소시킬 수 있음은 물론 공정 시간도 단축할 수 있다. 더욱이, 본 발명은 칩의 후면을 노출시킴으로써 열방출 특성을 향상시킬 수 있다.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.

Claims (8)

  1. 서로 대응하는 위치에 표면으로부터 오목하게 들어간 오목패드들과 표면으로부터 볼록하게 돌출된 볼록패드들을 각각 구비한 제1반도체 칩과 제2반도체 칩이 상하의 접착성 물질들 사이에 패터닝된 금속배선을 구비하면서 상기 오목패드와 볼록패드가 상기 금속배선과 전기적으로 연결되도록 접착성 물질 부분이 오픈되어진 유연성 테이프의 개재하에 서로 합착되고,
    상기 합착된 제1 및 제2반도체 칩이 상기 칩의 일방향 양측으로 연장 배치된 유연성 테이프 부분의 갱 본딩(gang bonding)에 의해 회로패턴을 구비한 기판 상에 부착됨과 동시에 상기 유연성 테이프의 금속배선과 기판의 회로패턴이 전기적으로 연결되며,
    상기 유연성 테이프와의 전기적 접속부가 봉지제로 밀봉되고,
    상기 기판 하부면의 볼 랜드 상에 솔더 볼이 부착되어 구성된 것을 특징으로 하는 칩 스택 패키지.
  2. 제 1 항에 있어서, 상기 제1 및 제2반도체 칩은 150∼250㎛의 두께를 갖도록 백 그라인딩(back grinding)된 것을 특징으로 하는 칩 스택 패키지.
  3. 제 1 항에 있어서, 상기 볼록패드는 프린팅, 범프 및 플레이팅으로 구성된 그룹으로부터 선택되는 어느 하나로 형성된 것을 특징으로 하는 칩 스택 패키지.
  4. 제 1 항에 있어서, 상기 유연성 테이프의 금속배선은 10∼100㎛의 두께를 갖는 것을 특징으로 하는 칩 스택 패키지.
  5. 제 1 항에 있어서, 상기 기판의 회로패턴과 전기적으로 연결되는 유연성 테이프의 금속배선 부분은 15×15㎛∼500×500㎛의 크기를 갖는 것을 특징으로 하는 칩 스택 패키지.
  6. 제 1 항에 있어서, 상기 유연성 테이프는 기판과 부착되는 부분이 전도성이 우수한 물질 또는 접착성이 우수한 물질로 플레이팅되어 있는 것을 특징으로 하는 칩 스택 패키지.
  7. 제 1 항에 있어서, 상기 봉지제는 제1 및 제2반도체 칩과 유연성 테이프를 포함한 기판의 상부면을 밀봉하는 것을 특징으로 하는 칩 스택 패키지.
  8. 제 1 항에 있어서, 상기 봉지제는 제1반도체 칩과 유연성 테이프를 밀봉하는 것을 특징으로 하는 칩 스택 패키지.
KR10-2002-0034761A 2002-06-21 2002-06-21 칩 스택 패키지 KR100434706B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0034761A KR100434706B1 (ko) 2002-06-21 2002-06-21 칩 스택 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0034761A KR100434706B1 (ko) 2002-06-21 2002-06-21 칩 스택 패키지

Publications (2)

Publication Number Publication Date
KR20030097405A KR20030097405A (ko) 2003-12-31
KR100434706B1 true KR100434706B1 (ko) 2004-06-07

Family

ID=32387943

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0034761A KR100434706B1 (ko) 2002-06-21 2002-06-21 칩 스택 패키지

Country Status (1)

Country Link
KR (1) KR100434706B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10256471A (ja) * 1997-03-12 1998-09-25 Rohm Co Ltd 複数のｉｃチップを備えた密封型半導体装置の構造
KR19990006189A (ko) * 1997-06-30 1999-01-25 김영환 패턴 필름 및 이를 이용한 적층형 패키지
KR19990051002A (ko) * 1997-12-19 1999-07-05 구본준 적층형 패키지 및 그 제조방법
KR20010073751A (ko) * 2000-01-20 2001-08-03 윤종용 적층 패키지

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10256471A (ja) * 1997-03-12 1998-09-25 Rohm Co Ltd 複数のｉｃチップを備えた密封型半導体装置の構造
KR19990006189A (ko) * 1997-06-30 1999-01-25 김영환 패턴 필름 및 이를 이용한 적층형 패키지
KR19990051002A (ko) * 1997-12-19 1999-07-05 구본준 적층형 패키지 및 그 제조방법
KR20010073751A (ko) * 2000-01-20 2001-08-03 윤종용 적층 패키지

Also Published As

Publication number Publication date
KR20030097405A (ko) 2003-12-31

Similar Documents

Publication Publication Date Title
US7245008B2 (en) Ball grid array package, stacked semiconductor package and method for manufacturing the same
US7061125B2 (en) Semiconductor package with pattern leads and method for manufacturing the same
US6252298B1 (en) Semiconductor chip package using flexible circuit board with central opening
US6337510B1 (en) Stackable QFN semiconductor package
US8283767B1 (en) Dual laminate package structure with embedded elements
US6876074B2 (en) Stack package using flexible double wiring substrate
US7906844B2 (en) Multiple integrated circuit die package with thermal performance
US20100164088A1 (en) Semiconductor package, manufacturing method thereof and ic chip
US7285847B2 (en) Chip stack package, connecting board, and method of connecting chips
US7187070B2 (en) Stacked package module
US5559305A (en) Semiconductor package having adjacently arranged semiconductor chips
US20020003308A1 (en) Semiconductor chip package and method for fabricating the same
KR100631939B1 (ko) 비지에이 패키지와 티에스오피 패키지를 적층하여 형성한반도체 소자
KR100673379B1 (ko) 적층 패키지와 그 제조 방법
KR100434706B1 (ko) 칩 스택 패키지
KR100549311B1 (ko) 반도체패키지
US8519522B2 (en) Semiconductor package
KR100610917B1 (ko) 반도체칩과 섭스트레이트 사이의 와이어 본딩 구조 및이를 이용한 반도체패키지, 그리고 그 반도체패키지의제조 방법
KR100610916B1 (ko) 반도체패키지
KR100501878B1 (ko) 반도체패키지
KR100401019B1 (ko) 반도체패키지 및 그 제조방법
KR100752648B1 (ko) 솔더 조인트 신뢰성이 개선된 반도체 패키지 및 그제조방법
JPH11204565A (ja) 半導体装置
KR100542672B1 (ko) 반도체패키지
KR100406447B1 (ko) 반도체패키지 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110429

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee