JPH08107193A - Ｓｏｉ基板の製造方法 - Google Patents

Ｓｏｉ基板の製造方法

Info

Publication number
JPH08107193A
JPH08107193A JP27417894A JP27417894A JPH08107193A JP H08107193 A JPH08107193 A JP H08107193A JP 27417894 A JP27417894 A JP 27417894A JP 27417894 A JP27417894 A JP 27417894A JP H08107193 A JPH08107193 A JP H08107193A
Authority
JP
Japan
Prior art keywords
substrate
bonded wafer
bonded
soi substrate
outer peripheral
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27417894A
Other languages
English (en)
Japanese (ja)
Inventor
Yuichi Nakayoshi
雄一 中▲吉▼
Akihiro Ishii
明洋 石井
Eriko Hashiguchi
英里子 橋口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KYUSHU KOMATSU DENSHI KK
Sumco Techxiv Corp
Original Assignee
KYUSHU KOMATSU DENSHI KK
Komatsu Electronic Metals Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by KYUSHU KOMATSU DENSHI KK, Komatsu Electronic Metals Co Ltd filed Critical KYUSHU KOMATSU DENSHI KK
Priority to JP27417894A priority Critical patent/JPH08107193A/ja
Priority to TW85100485A priority patent/TW303483B/zh
Publication of JPH08107193A publication Critical patent/JPH08107193A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)
  • Recrystallisation Techniques (AREA)
JP27417894A 1994-09-30 1994-09-30 Ｓｏｉ基板の製造方法 Pending JPH08107193A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP27417894A JPH08107193A (ja) 1994-09-30 1994-09-30 Ｓｏｉ基板の製造方法
TW85100485A TW303483B (enExample) 1994-09-30 1996-01-16

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27417894A JPH08107193A (ja) 1994-09-30 1994-09-30 Ｓｏｉ基板の製造方法

Publications (1)

Publication Number Publication Date
JPH08107193A true JPH08107193A (ja) 1996-04-23

Family

ID=17538129

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27417894A Pending JPH08107193A (ja) 1994-09-30 1994-09-30 Ｓｏｉ基板の製造方法

Country Status (2)

Country Link
JP (1) JPH08107193A (enExample)
TW (1) TW303483B (enExample)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007535158A (ja) * 2004-04-27 2007-11-29 エス．オー．アイ．テック、シリコン、オン、インシュレター、テクノロジーズ チップおよび関連する支持体を製作する方法
JP2011524083A (ja) * 2008-09-02 2011-08-25 エス．オー．アイ．テック シリコン オン インシュレータ テクノロジーズ 漸進トリミング法
US8535117B2 (en) 2009-12-03 2013-09-17 Ebara Corporation Method and apparatus for polishing a substrate having a grinded back surface
CN110854011A (zh) * 2019-09-30 2020-02-28 芯盟科技有限公司 堆叠键合晶圆的处理方法
JP2021145109A (ja) * 2020-03-13 2021-09-24 キオクシア株式会社 貼合装置および貼合方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007535158A (ja) * 2004-04-27 2007-11-29 エス．オー．アイ．テック、シリコン、オン、インシュレター、テクノロジーズ チップおよび関連する支持体を製作する方法
JP4782107B2 (ja) * 2004-04-27 2011-09-28 エス．オー．アイ．テック、シリコン、オン、インシュレター、テクノロジーズ チップおよび関連する支持体を製作する方法
JP2011524083A (ja) * 2008-09-02 2011-08-25 エス．オー．アイ．テック シリコン オン インシュレータ テクノロジーズ 漸進トリミング法
US8535117B2 (en) 2009-12-03 2013-09-17 Ebara Corporation Method and apparatus for polishing a substrate having a grinded back surface
CN110854011A (zh) * 2019-09-30 2020-02-28 芯盟科技有限公司 堆叠键合晶圆的处理方法
JP2021145109A (ja) * 2020-03-13 2021-09-24 キオクシア株式会社 貼合装置および貼合方法

Also Published As

Publication number Publication date
TW303483B (enExample) 1997-04-21

Similar Documents

Publication Publication Date Title
CN101331585B (zh) 贴合基板的制造方法
JP4846915B2 (ja) 貼り合わせウェーハの製造方法
KR100789205B1 (ko) 실리콘 웨이퍼 및 에스오아이 웨이퍼의 제조방법, 그리고그 에스오아이 웨이퍼
JP3395661B2 (ja) Ｓｏｉウエーハの製造方法
JP3324469B2 (ja) Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
US6110391A (en) Method of manufacturing a bonding substrate
US6113721A (en) Method of bonding a semiconductor wafer
JP4277469B2 (ja) 貼り合わせウエーハの製造方法及び貼り合わせウエーハ
JP3328193B2 (ja) 半導体ウエーハの製造方法
JP2011155200A (ja) 貼り合わせウェーハの製造方法
JP2010263084A (ja) Ｓｏｉウェーハの製造方法
JP2662495B2 (ja) 接着半導体基板の製造方法
EP1868230B1 (en) Manufacting method of soi wafer and soi wafer manufactured by this method
JPH08107092A (ja) Ｓｏｉ基板の製造方法
JPH05226305A (ja) 張合せウェハの製造方法
JPH0897111A (ja) Ｓｏｉ基板の製造方法
JP2007214256A (ja) Ｓｏｉウェーハ
KR20040060990A (ko) 접합 웨이퍼의 제조 방법
JPH10209408A (ja) Ｓｏｉ基板の製造方法
JPS61256621A (ja) 接着型半導体基板の製造方法
JPH05109678A (ja) Ｓｏｉ基板の製造方法
TW303483B (enExample)
JP4581349B2 (ja) 貼合せｓｏｉウェーハの製造方法
CN118633150A (zh) 用于制造双绝缘体上半导体结构的方法
JP2011071283A (ja) 貼合せｓｏｉウェーハ及びその製造方法