JPH08102562A - ホール素子 - Google Patents

ホール素子

Info

Publication number
JPH08102562A
JPH08102562A JP6237674A JP23767494A JPH08102562A JP H08102562 A JPH08102562 A JP H08102562A JP 6237674 A JP6237674 A JP 6237674A JP 23767494 A JP23767494 A JP 23767494A JP H08102562 A JPH08102562 A JP H08102562A
Authority
JP
Japan
Prior art keywords
heterojunction
hall element
band gap
hall
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6237674A
Other languages
English (en)
Other versions
JP3567500B2 (ja
Inventor
Takashi Udagawa
隆 宇田川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Holdings Corp
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Priority to JP23767494A priority Critical patent/JP3567500B2/ja
Publication of JPH08102562A publication Critical patent/JPH08102562A/ja
Application granted granted Critical
Publication of JP3567500B2 publication Critical patent/JP3567500B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Measuring Magnetic Variables (AREA)
  • Hall/Mr Elements (AREA)

Abstract

(57)【要約】 【目的】 高感度で特性の温度変化が少ないヘテロ接合
ホール素子を得る。 【構成】 GaInAsとAlInP等、0.64eV以
上のバンドギャップの差が得られるヘテロ接合系により
ホール素子を構成する。 【効果】 高感度で特性の温度変化係数が従来のGaA
sホール素子と同等の0.1%/℃以下に抑制される。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はホール素子に係わり、特
に、高感度特性を与える半導体ヘテロ接合からなるヘテ
ロ接合ホール素子に関する。
【0002】
【従来の技術】ホール素子は一種の磁気センサーであ
り、回転センサーや電流センサー等として利用されてい
る。最近では、ホール素子の高感度化の要望に対応して
半導体ヘテロ接合によって発現される高電子移動度特性
を利用したヘテロ接合ホール素子が開発されている。G
0.47In0.53AsとInPとのヘテロ接合からなるホ
ール素子もその一例である(奥山 忍他,1992年秋
季第53回応用物理学会学術講演会予稿集No.3,10
78頁,講演番号16a−SZC−16)。
【0003】Ga0.47In0.53AsとInPとのヘテロ
接合は高い電子移動度を発現し(小沼 賢二郎他,19
92年秋季第53回応用物理学会学術講演会予稿集No.
1,282頁,講演番号18a−ZE−3)、ホール素
子の高感度化が達成されている。感度と同様、ホール出
力電圧の温度係数αが小さいこともホール素子の重要な
特性である。温度係数αは通常は次の式(1)で求めら
れるホール出力電圧の温度による変化率である。 α(%)={(VT2−VT1)/VT1}/(T2 −T1 ) ……式(1) ここでVT1,VT2は温度T1 ,T2 でのホール出力電圧
である。Ga0.47In0.53As/InPヘテロ接合ホー
ル素子では、αは0.1〜0.2%/℃となっている
(奥山 忍他,1992年秋季第53回応用物理学会学
術講演会予稿集No.3,1078頁,講演番号16a−
SZC−16)。これは、一般的なGaAsホール素子
の0.05%/℃よりは大きい。高性能ホール素子とな
すには高い感度、即ちホール電圧の出力が大きく、且つ
その温度係数が小さい必要がある。
【0004】αは感磁層を構成する半導体材料の禁止帯
幅(バンドギャップ)に依存する。感磁層とは磁界を検知
しホール電圧を発生する機能を担う半導体層のことを言
う。感磁層が単一の半導体層から構成されている場合、
αは感磁層を構成する半導体のバンドギャップが小さい
程、大きくなる傾向がある。例えばInSbの室温での
バンドギャップは0.17eVであり、バンドギャップの
低さに対応してαは約2%/℃と大きい。一方、バンド
ギャップが1.43eVのGaAsではαは約0.05%
/℃と小さくなる。
【0005】ヘテロ接合を含む感磁層の場合、αはヘテ
ロ接合を構成する半導体層のバンドギャップの差に依存
する傾向がある。従来のGa0.47In0.53As/InP
ヘテロ接合系を例にとれば、Ga0.47In0.53Asの室
温でのバンドギャップは0.86eVである(H. C. Case
y, Jr., and M. B. Panish,「HETEROSTRUCTUR LASERS-P
art B」(Academic Press(1978) ,16頁参照)。InPの
それは1.34eVであるからバンドギャップの差は0.
48eVとなる。また、Ga0.47In0.53As/InPヘ
テロ系からなるヘテロ接合ホール素子のαは、従来のI
nSbホール素子約2%/℃に比較すれば約1桁小さく
なっている。
【0006】Ga0.47In0.53As/InPヘテロ接合
系以外では、Al0.3 Ga0.7 As/GaAs系を用い
たヘテロ接合ホール素子がある(田口 隆志他,電子情
報通信学会論文誌C,J70−C巻,5号(198
7),758頁)。Al組成比がwのAlw Ga1-w
sのバンドギャップ((Eg)w )は次の式(2)で与
えられる。 (Eg)w =1.424+1.247・w ……………式(2) w=0.3では、(Eg)w は1.80eVである。Ga
Asのバンドギャップは1.43eVである。従って、両
者のバンドギャップの差は0.37eVとなる。Al0.3
Ga0.7 As/GaAsヘテロ接合ホール素子のαの絶
対値は0.68%/℃となっている(田口 隆志他,電
子情報通信学会論文誌C,J70−C巻,5号(198
7),758頁)。
【0007】また、Ga0.2 In0.8 As/Al0.48
0.52Asヘテロ接合ホール素子も知られている(Y. S
ugiyama, Technical Digest of the 11th Sensor Sympo
sium(1992), 79頁)。Ga0.2 In0.8 Asの室温での
バンドギャップは1.21eVで、Al0.48In0.52As
では1.49eVである(H. C. Casey, Jr., and M. B.Pa
nish,「HETEROSTRUCTUR LASERS-Part B」(Academic Pre
ss(1978), 16頁参照)。従って、バンドギャップの差は
0.28eVとなる。また、電圧駆動の場合のGa0.2
0.8 As/Al0.48In0.52Asヘテロ接合ホール素
子のαは0.54%/℃と報告されている(Y. Sugiyam
a, Technical Digest of the 11th Sensor Symposium(1
992), 79頁)。上記の従来のヘテロ接合系からなるホー
ル素子でも、いずれもGaAsホール素子に比較し高感
度ではあるものの、αはより大きくなっている。
【0008】αが大きいと必然的に使用環境温度による
ホール出力電圧の変化が大きくなる。従って、温度によ
る出力電圧の変動を補償する付帯回路が必要となる。こ
れは工程的にも煩雑さを招き、また付帯回路を設けると
ホール素子を含むシステムの肥大化をもたらす。αを低
下させるには、従来よりも大きなバンドギャップの差、
ひいては大きな伝導帯の不連続性をもたらすヘテロ接合
系を利用する必要がある。
【0009】
【発明が解決しようとする課題】従来のヘテロ接合ホー
ル素子のαを低減するには、バンドギャップの差が大き
い半導体からヘテロ接合を構成する必要がある。また、
高感度特性を得るには高い電子移動度を発現できるヘテ
ロ接合系を用いる必要がある。しかしながら、ホール素
子に適する大きなバンドギャップの差を有するヘテロ接
合系は未だ提案されていない。これが高感度で且つホー
ル出力電圧の温度変化が、従来のGaAsホール素子と
同等に小さいヘテロ接合ホール素子の実現を妨げる一因
であった。高い感度特性とホール出力電圧の小さい温度
変動を与えるヘテロ接合系を新たに見出せれば高性能の
ヘテロ接合ホール素子が供給できる。
【0010】
【課題を解決するための手段】本発明では禁止帯幅が
0.64eV以上である半導体でヘテロ接合を構成するこ
とにより、従来のホール出力電圧の温度変化係数が大き
い欠点を克服し、高感度で且つホール出力電圧の温度変
化が少ないヘテロホール素子を得る。本発明者がヘテロ
接合を構成する半導体材料のバンドギャップ差とホール
素子の温度係数の関係を検討した結果を図3に示す。温
度係数はヘテロ接合を形成する二種の半導体のバンドギ
ャップ差の増大と共に単調に減少していく。バンドギャ
ップの差が0.64eV未満では、素子の実用上適すると
される0.1%程度以下のαを得るのは困難であること
が判明した。0.64eV以上となると0.1%より小さ
いαを得ることが可能となるのが示唆された。このよう
なヘテロ接合はGax In1-x PまたはAlz In1-z
PとGay In1-y Asとの接合によって達成される。
【0011】Gax In1-x PとAlz In1-z Pのバ
ンドギャップ((Eg)x ,(Eg)z )は各々、式
(3)及び式(4)から求められる。 (Eg)x =1.351+0.643・x+0.786・X2 ……式(3) (Eg)z =1.351+2.23・z ……式(4) 上式よりx=0.51±0.02の範囲では(Eg)x
は1.85〜1.91eVとなる。z=0.52±0.0
2の範囲では、(Eg)z は2.47〜2.56eVとな
る。Gay In1-y Asのバンドギャップ((Eg)
y )はGa組成比(y)の関数として次式(5)で与え
られる。 (Eg)y =0.36+1.064・y …………式(5) 式(5)より例えばy=0.8では(Eg)y は1.2
1eVとなる。従って、Ga0.8 In0.2 Asとのバンド
ギャップの差は、x=0.51±0.02のGax In
1-x Pに対しては0.64〜0.70eVとなる。一方、
z=0.52±0.02のAlz In1-z Pに対しては
1.26〜1.35eVとなる。
【0012】本発明では高性能のヘテロ接合を得るに、
Ga組成比(x)が0.49以上0.53以下のGax
1-x PとGa組成比(y)が0.10以上0.40以下
であるGay In1-y Asとからヘテロ接合を構成す
る。または、Al組成比(z)が0.50以上0.54
以下のAlz In1-z PとGa組成比(y)が0.10
以上0.40以下であるGay In1-y Asとでヘテロ
接合を構成する。いずれも、0.64eV以上の禁止帯幅
の差を与えるヘテロ接合系からホール素子を構成する。
【0013】Gax In1-x P/Gay In1-y Asや
Alz In1-z P/Gay In1-yAsヘテロ接合は結
晶基板上に堆積する。Ga組成比(x)が0.51のG
0.51In0.49PとAl組成比zが0.52のAl0.52
In0.48PはGaAsと格子整合するため、半絶縁性の
GaAs単結晶を基板とすると都合が良い。ホール素子
の特性上、xは0.51±0.02の範囲に収納するの
が好ましい。zは0.52±0.02の範囲に収納させ
ると良い。x,zがこの範囲を越えると、これらの層に
ヘテロ接合させるGay In1-y Asに結晶欠陥を誘引
する原因となる。結晶欠陥を多量に内在するヘテロ接合
系では高い電子移動度は顕現されない。よって、高感度
のヘテロ接合ホール素子は実現されない。ホール素子の
感度は母体材料の電子移動度に比例して向上するからで
ある。
【0014】Gax In1-x P若しくはAlz In1-z
Pとヘテロ接合させるGay In1-y AsのGa組成比
(y)は0.30から0.40以下とすると良い。yが
大きくなるとGaAsとの格子の不整合性が大きくなる
からである。格子不整合性が増すとGay In1-y As
の結晶性が悪化し、ホール素子の高感度化の妨げとな
る。yは結晶性の劣化が顕著でなく、高い電子移動度が
得られる0.10〜0.40とする。
【0015】上記のヘテロ接合系は、第IV族若しくは第
VI族の元素をドープしたn型GaxIn1-x Pとアンド
ープか第IV族若しくは第VI族の元素をドープしたGay
In1-y Asから構成する。または、珪素を添加したn
型Alz In1-z Pとアンドープか硫黄若しくは珪素を
ドープしたn型Gay In1-y Asとでヘテロ接合を構
成する。
【0016】本発明に係わるヘテロ接合を構成するに際
し、元素周期律表の第IV族若しくは第VI族の元素をドー
プしたn型Gax In1-x Pとアンドープか第IV族若し
くは第VI族の元素をドープしたGay In1-y Asとで
ヘテロ接合を構成する。n型Gax In1-x PやGay
In1-y Asを得るに適した第IV族若しくは第VI族のド
ーパントとしては、Si,SやSe等がある。これらの
ドーパントを添加してn型のGax In1-x Pを得る場
合、キャリア濃度としては1017〜1018cm-3とすると
高移動度化に適する。このn型Gax In1-x Pとヘテ
ロ接合させるGay In1-y Asはアンドープか上記の
ドーパントを添加したn型とする。高移動度を得るため
には、Gay In1-y Asのキャリア濃度としては10
16cm-3前後が適する。
【0017】n型Gay In1-y Asとのヘテロ接合さ
せるn型Alz In1-z Pを得るには、ドーパントとし
てSiを利用する。周期律表の第VI族のSとSe等を含
む硫化水素(H2 S)やセレン化水素(H2 Se)等の
ドーピングガスを使用してn型のGay In1-y Asが
得られるが、例えばトリメチルAl((CH33
l)等のAl源となる有機化合物と気相反応を起こし、
結晶表面のモホロジーを悪化させる。Siドープのn型
Alz In1-z Pとヘテロ接合させるn型GayIn
1-y Asは、アンドープかS若しくはSiをドープした
n型層とする。ヘテロ接合を構成するAlz In1-z
とGay In1-y Asのキャリア濃度は1017〜1018
cm-3と1016cm-3前後に各々、設定すると高移動度が得
られる。
【0018】Gax In1-x P若しくはAlz In1-z
PとGay In1-y Asの積層の順序には制限はない。
しかし、単一ヘテロ構造とする場合には一般的にはGa
x In1-x PかAlz In1-z Pを基板上やGaAs緩
衝層上に先ず、堆積する。これらの混晶層上によりバン
ドギャップが小さいGay In1-y Asを堆積する。バ
ンドギャップがGay In1-y Asより大きなGax
1-x PやAlz In1-z Pを最表層とすると、入・出
力電極にオーミック性を付与するに困難が伴うからであ
る。
【0019】上記のGay In1-y As等のヘテロ接合
構成層は、液相エピタキシャル成長法(LPE法)、分
子線エピタキシャル成長法(MBE法)や有機金属熱分
解法(MOVPE法)等で成長できる。或はまたMOV
PEとMBEの双方を複合させたMO・MBE法でも得
られる。
【0020】
【作用】ヘテロ接合材料を利用してホール素子を作るに
際し、ヘテロ接合を構成する材料のバンドギャップを規
定することにより、小さな温度係数と高い電子移動度を
得る。
【0021】
【実施例】本発明を実施例を基に詳細に説明する。図1
は本発明に係わるGax In1-xAs(xはGaの組成
比を表す。)ホール素子の平面模式図である。また、図
2は図1に示す破線A−A′の方向の断面模式図であ
る。本実施例では、比抵抗が約107 Ω・cmの面方位
{100}の半絶縁性GaAs単結晶を基板(101)
として使用した。
【0022】基板(101)上には、高抵抗のアンドー
プGaAs層を緩衝層(102)として堆積させた。緩
衝層(102)の厚さは約100nmとした。
【0023】緩衝層(102)上には、感磁層としてS
iをドープしたn型のAl0.52In0.48P層(103)
を設けた。同層のバンドギャップエネルギーは2.51
eVであり、キャリア濃度をHall効果法により測定し
た結果、約1×1018cm-3であった。Siのドーピング
にはモノシランガス(SiH4 )を使用した。膜厚は2
5nmとした。
【0024】Al0.52In0.48P層(103)上には、
アンドープでn型のGa0.82In0.18As感磁層(10
4)を堆積した。同層のバンドギャップエネルギーは
1.23eVであり、キャリア濃度は5×1016cm-3
し、膜厚は700nmとした。この結果ヘテロ接合をなす
n型Al0.52In0.48P層(103)とn型Ga0.82
0.18As感磁層(104)とのバンドギャップエネル
ギー差は1.28eVとなった。
【0025】上記の半導体層は全て常圧のMOVPE法
で成長させた。In源としてはシクロペンタジエニルI
n(C5 5 In)を使用した。Ga,Alの原料には
各々トリメチルGaとトリメチルAlを使用した。As
源、P源はアルシン(AsH3 )、ホスフィン(PH
3 )とした。成長温度は660℃に固定した。
【0026】次に、Ga0.82In0.18As感磁層(10
4)の表面を通常の有機フォトレジスト材で被覆し、そ
の後公知のフォトリソグラフィー技術とエッチング技術
を駆使し、入・出力電極を形成すべき領域並びに感磁部
となす領域をメサ形状に加工した。
【0027】その後、Ga0.82In0.18As感磁層(1
04)の表面を再び有機レジスト材で全面を被覆した。
次に各々、一対をなす入力電極(105)と出力電極
(106)の形成領域に存在する上記レジスト材のみを
公知のフォトリソグラフィー技術を利用して除去し、G
0.82In0.18As感磁層(104)の表面を露出させ
た。その上にGeを重量で約13%程度含むAu・Ge
合金を真空蒸着した。蒸着後、当該ウエハを有機溶剤混
合液に浸し、レジスト材によるリフトオフ法で素子の製
作上、不要となるAu・Ge合金膜を除去した。次に、
オーミック性電極を得るために電極となる合金膜を被着
させたウエハを温度420℃で数分間、熱処理(アロイ
ング)した。
【0028】更に、当該入・出力用の電極(105及び
106)と電気的に連結させてパッド電極(107)を
各電極に設けた。該パッド電極(107)は、上記の如
くメサエッチングにより露出させたGaAs単結晶基板
(101)の表層部に載置させた。これは電極のアロイ
ング時に感磁層に直接歪が掛かるのを防止するためであ
る。
【0029】製作したホール素子の積感度は540V/
A・Tであり、従来のGaAsホール素子の約2から3
倍の積感度が得られた。また、αは従来のヘテロ接合ホ
ール素子より小さく0.07%/℃であった。図3に点
Aとして示す。このαは従来のGaAsのそれとほぼ同
等であった。
【0030】
【発明の効果】ヘテロ接合ホール素子の感度を向上さ
せ、特性の温度変化を低く抑制する効果がある。
【図面の簡単な説明】
【図1】本発明に係わるホール素子の平面模式図であ
る。
【図2】図1の破線A−A′に沿った直線断面の模式図
である。
【図3】ヘテロ接合のバンドギャップ差と温度係数の関
係を示す図である。
【符号の説明】
(101) 基板 (102) 緩衝層 (103) Al0.52In0.48P層 (104) Ga0.82In0.18As感磁層 (105) 入力電極 (106) 出力電極 (107) パッド電極 (108) 酸化膜 (109) ダイシングライン

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 半導体結晶基板上に禁止帯幅の差が0.
    64eV以上である半導体からなるヘテロ接合を具備して
    なることを特徴とするホール素子。
  2. 【請求項2】 ヘテロ接合がGa組成比(x)が0.4
    9以上0.53以下のGax In1-x PとGa組成比
    (y)が0.10以上0.40以下であるGay In
    1-y Asとからなることを特徴とする請求項1に記載の
    ホール素子。
  3. 【請求項3】 ヘテロ接合がAl組成比(z)が0.5
    0以上0.54以下のAlz In1-z PとGa組成比
    (y)が0.10以上0.40以下であるGay In
    1-y Asとからなることを特徴とする請求項1に記載の
    ホール素子。
  4. 【請求項4】 ヘテロ接合が周期律表の第IV族若しくは
    第VI族の元素をドープしたn型Gax In1-x Pとアン
    ドープ若しくは第IV族若しくは第VI族の元素をドープし
    たGay In1-y Asを含むことを特徴とする請求項2
    に記載のホール素子。
  5. 【請求項5】 ヘテロ接合が珪素を添加したn型Alz
    In1-z Pとアンドープ若しくは硫黄若しくは珪素をド
    ープしたn型Gay In1-y Asを含むことを特徴とす
    る請求項3に記載のホール素子。
  6. 【請求項6】 ホール出力電圧の温度係数の絶対値が
    0.1%/℃以下であるヘテロ接合を具備してなること
    を特徴とするホール素子。
JP23767494A 1994-09-30 1994-09-30 ホール素子 Expired - Lifetime JP3567500B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23767494A JP3567500B2 (ja) 1994-09-30 1994-09-30 ホール素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23767494A JP3567500B2 (ja) 1994-09-30 1994-09-30 ホール素子

Publications (2)

Publication Number Publication Date
JPH08102562A true JPH08102562A (ja) 1996-04-16
JP3567500B2 JP3567500B2 (ja) 2004-09-22

Family

ID=17018833

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23767494A Expired - Lifetime JP3567500B2 (ja) 1994-09-30 1994-09-30 ホール素子

Country Status (1)

Country Link
JP (1) JP3567500B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107195772A (zh) * 2014-06-17 2017-09-22 旭化成微电子株式会社 霍尔传感器

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6110886B2 (ja) * 2014-06-17 2017-04-05 旭化成エレクトロニクス株式会社 ホールセンサ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107195772A (zh) * 2014-06-17 2017-09-22 旭化成微电子株式会社 霍尔传感器
CN107195772B (zh) * 2014-06-17 2019-06-25 旭化成微电子株式会社 霍尔传感器

Also Published As

Publication number Publication date
JP3567500B2 (ja) 2004-09-22

Similar Documents

Publication Publication Date Title
US5883564A (en) Magnetic field sensor having high mobility thin indium antimonide active layer on thin aluminum indium antimonide buffer layer
JP3086748B2 (ja) 高電子移動度トランジスタ
JPH0570309B2 (ja)
KR920006434B1 (ko) 공진 터널링 장벽구조장치
JP3567500B2 (ja) ホール素子
EP0678925A1 (en) Magnetic field sensor
JP2000183424A (ja) 化合物半導体多層薄膜及び半導体装置
JP3438294B2 (ja) ホール素子
JP3275895B2 (ja) GaInP系積層構造体の製造方法
JP3044835B2 (ja) 磁電変換素子
JP2980630B2 (ja) 化合物半導体装置
JP3287054B2 (ja) 磁電変換素子
JP2687937B2 (ja) 電界効果トランジスタ
JP2621854B2 (ja) 高移動度トランジスタ
JP3417014B2 (ja) ヘテロ接合ホール素子
JPH0687509B2 (ja) ヘテロ接合磁気センサ
JP3399057B2 (ja) 磁電変換素子
JP2002176169A (ja) GaInP系積層構造体およびそれを用いて作製した電界効果型トランジスタ
JPH05291644A (ja) GaAsホール素子及びその製造方法
JPH06232475A (ja) 磁電変換素子
JP2710783B2 (ja) 半導体装置
JP3399046B2 (ja) ホール素子
JPH0897484A (ja) GaInAsヘテロ接合ホール素子
JP3395277B2 (ja) 磁電変換素子
JP3399044B2 (ja) ホール素子及びその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040127

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040329

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040525

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040607

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150