JPH0799181A - 半導体素子のエッチング検査用パターン及びそのエッチング検査方法 - Google Patents

半導体素子のエッチング検査用パターン及びそのエッチング検査方法

Info

Publication number
JPH0799181A
JPH0799181A JP24190193A JP24190193A JPH0799181A JP H0799181 A JPH0799181 A JP H0799181A JP 24190193 A JP24190193 A JP 24190193A JP 24190193 A JP24190193 A JP 24190193A JP H0799181 A JPH0799181 A JP H0799181A
Authority
JP
Japan
Prior art keywords
etching
pattern
field oxide
oxide film
gate wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP24190193A
Other languages
English (en)
Inventor
Munenori Hidaka
宗徳 日▲高▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Miyazaki Oki Electric Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Miyazaki Oki Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd, Miyazaki Oki Electric Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP24190193A priority Critical patent/JPH0799181A/ja
Publication of JPH0799181A publication Critical patent/JPH0799181A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】 【目的】 グリットラインの半導体基板上にモニタパタ
ーンを新たに作成することにより、光学的なインスペク
ションにて数百倍の倍率で開穴を確認し、判断すること
ができる半導体素子のエッチング検査用パターン及びそ
のエッチング検査方法を提供する。 【構成】 半導体素子のエッチング検査用パターンにお
いて、グリットラインの半導体基板上に形成されるフィ
ールド酸化膜2と、該フィールド酸化膜2上に形成され
るゲート配線3と、全面に形成される絶縁層間膜4とを
有し、該絶縁層間膜4がレジストマスクによりエッチン
グされるモニタパターン11を設ける。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置を製造する
ためのウエハプロセスにおけるエッチング後のエッチン
グ状態のインスペクション(検査)のためのパターンの
構造及びそのインスペクション方法に関する。
【0002】
【従来の技術】従来、半導体装置を製造するためのウエ
ハプロセスのエッチング工程、つまり、ウェットエッチ
ング、等方性ドライエッチング又は異方性ドライエッチ
ングにおいては、仕上がりを確認するため、インスペク
ションをエッチング後に行っていた。
【0003】しかし、このインスペクションは外観を見
るだけでなく(マクロ検査)、エッチングされているか
否かを判断するため、エッチング部を見ているが、サブ
ミクロンパターンのエッチング状態を見るのは不可能と
なってきた。現在は、これらのインスペクションはグリ
ッドライン(スクライブライン)上のパターン開穴部を
見て判断しているが、工程によって色や形状等を検査し
ても判断不可能であった。
【0004】
【発明が解決しようとする課題】このように、以上述べ
た従来の方法では、インスペクションを行っても、開穴
を明確に判断できるパターンがなく、特にコンタクトの
工程は開穴部に下地膜が有り、色が付いており、開穴し
ているかどうか判断がつかないという問題点があった。
【0005】本発明は、上記問題点を解決し、グリット
ラインの半導体基板上に新たにモニタパターンを作成す
ることにより、光学的なインスペクションにて数百倍の
倍率で開穴を確認し、判断することができる半導体素子
のエッチング検査用パターン及びそのエッチング検査方
法を提供することを目的とする。
【0006】
【課題を解決するための手段】本発明は、上記目的を達
成するために、半導体素子のエッチング検査用パターン
において、グリットラインの半導体基板上に形成される
フィールド酸化膜と、該フィールド酸化膜上に形成され
るゲート配線と、全面に形成される絶縁層間膜とを有
し、該層間絶縁膜がレジストマスクによりエッチングさ
れるモニタパターンを設けるようにしたものである。
【0007】また、半導体素子のエッチング検査方法に
おいて、グリットラインの半導体基板上にフィールド酸
化膜を形成し、該フィールド酸化膜上にゲート配線を形
成し、その全面に層間絶縁膜を形成し、前記ゲート配線
の上方にエッチングプロセスによるモニタパターンを形
成し、前記エッチングされる幅を見ることにより、エッ
チング状態を判定するようにしたものである。
【0008】以下、(1)前記ゲート配線の幅と前記モ
ニタパターンの幅とを対比して、ウエハ内のエッチング
の均一性を判定する。(2)前記モニタパターンを2個
並列に形成し、それぞれのモニタパターン間の幅に基づ
いて、エッチング状態を判定する。(3)前記モニタパ
ターンを略十字状に形成し、その広がり形状に基づい
て、エッチング状態を判定する。(4)前記モニタパタ
ーンを前記ゲート配線と、フィールド酸化膜と、半導体
基板とに跨がる傾斜部に形成し、前記半導体基板とフィ
ールド酸化膜との境界線の位置を検査することにより、
エッチング状態を判定する。(5)前記境界線がゲート
配線側に位置するほど過剰エッチングであると判定す
る。
【0009】
【作用】本発明によれば、上記したように、グリットラ
インの半導体基板上に形成されるフィールド酸化膜と、
該フィールド酸化膜上に形成されるゲート配線と、全面
に形成される層間絶縁膜とを有し、該層間絶縁膜がレジ
ストマスクによりエッチングされるモニタパターンを設
ける。
【0010】ここで、レジストにてパターニング形状を
変えて種々の形状のモニタパターンを作成し、エッチン
グした後の形状を見ることにより、エッチング状態を判
定する。また、レジストのパターニングと下地とのずれ
を見ることにより、エッチング状態を判定することがで
きる。
【0011】
【実施例】以下、本発明の実施例について図面を参照し
ながら詳細に説明する。図1は本発明の第1の実施例を
示すグリッドライン上のインスペクション用モニタパタ
ーンを示す断面図、図2はそのインスペクション用モニ
タパターンの平面図である。
【0012】図1において、グリッドライン上のSi基
板1上にフィールド酸化膜2を6000Å生成させ、ゲ
ート配線(多結晶Si,WSi,Al等)工程で、フィ
ールド酸化膜2上にゲート配線3(膜厚2000Å)を
形成する。ただし、この時、フィールド酸化膜2とゲー
ト配線3の間に層間絶縁膜が形成されていても良い。こ
のゲート配線3の上に層間絶縁膜4(膜厚6000Å)
を生成し、その上にレジスト5(膜厚12000Å)を
形成し、該層間絶縁膜4のエッチング用パターニング時
にゲート配線3が形成された領域内に、図2に示すよう
なパターンA,B,Cの形状のパターニングをする。こ
こでは、ウェットエッチング、等方性ドライエッチング
等のエッチング(深さ3000Å)を行う。エッチング
後のインスペクションにてそれぞれのパターン毎に以下
の判定基準を設け判断する。
【0013】以下、そのパターンについて図2を用いて
説明する。まず、図2(a)に示すように、パターンA
はレジストマスクによる1個の開穴部6を形成した場合
であり、このパターンAはしみ込み部(モニタパター
ン)11と下地の多結晶Si,WSi,Al等のゲート
配線3との関係からエッチングの程度が判定できる。つ
まり、しみ込み部11以外の領域とゲート配線3の重な
りからしみ込みの幅を見ることができ、エッチングの程
度が判定できる。そして、下地のサイズを変えることで
しみ込みの幅の大きさを比較、判断できる。このように
して、しみ込みの幅を見ることで、ウエハ内の均一性を
確認できる。
【0014】また、図2(b)に示すように、パターン
Bはレジストマスクによる2つの開穴部7を平行に形成
した場合であり、このパターンBはしみ込み部12の間
隔を見ることでしみ込み幅を判定し、エッチングの程度
を検査できる。更に、図2(c)に示すように、パター
ンCはレジストマスクによる十字状の開穴部8を形成し
た場合であり、このパターンCはしみ込み部13の膨ら
み具合で判定する。つまり、エッチング量が増加すれ
ば、しみ込み部13は、円形になるので、形状を見るこ
とで判断することができる。
【0015】このような3つのパターンは、工程、エッ
チング量、層間絶縁膜の膜厚にて独自に使用する。ただ
し、インスペクションの感度としては、パターンA>パ
ターンB>パターンCの順番であり、しみ込み制御が必
要な工程ではパターンAを使い、しみ込みエッチングが
されたか確認する程度の工程では、パターンCを使用す
る。
【0016】次に、本発明の第2の実施例について説明
する。図3は本発明の第2の実施例を示すグリッドライ
ン上に形成される膜構造を示す断面図、図4は図3にお
けるグリッドライン上に形成される膜構造に層間絶縁膜
エッチング用パターニングを行った状態を示す平面図で
ある。この実施例では、グリッドラインに段差形状の膜
が作成され、異方性ドライエッチングにより、エッチン
グする場合のインスペクション用モニタパターンの作
成、判断基準について説明する。
【0017】図3に示すように、グリットラインのSi
基板20上にフィールド酸化膜21を6000Å生成さ
せ、ゲート配線(多結晶Si,WSi,Al等)工程
で、フィールド酸化膜21上にゲート配線22を形成す
る。ただし、この時フィールド酸化膜21とゲート配線
22の間に層間絶縁膜が形成されていても良い。このゲ
ート配線22上に層間絶縁膜23を生成し、レジスト2
4マスクにより、層間絶縁膜エッチング用パターニング
時に、このゲート配線22が形成された領域上に、図4
に示すようなパターニングを行う。この図4の斜線部の
拡大図は、図5に示すようであり、これを見て、エッチ
ング程度の判定を行う。すなわち、まず、エッチング
後、図5に示すSi基板20を確認し、層間絶縁膜の色
がないとエッチングが終了している。また、図5のよう
に、SiO2 膜21とSi基板20の境界線が、25か
ら26へと矢印で示すように、SiO2 膜21側に移動
していると、エッチング時間が過剰になっていること
が、斜線で示されるモニタパターン28以外の部分のS
iO2 膜21の領域の境界線21aとの差でわかる。
【0018】したがって、エッチングが正常か、エッチ
ング不足か過剰かの判定が可能となる。次に、エッチン
グによる段差が多い膜構造の場合は、図6に示すように
エッチング程度を判定することができる。すなわち、図
6(a)に示すように、エッチング後のSi基板30と
SiO2 膜(フィールド酸化膜)31との境界線の位置
を見ることにより、エッチングの程度を判定できる。例
えば、境界線が41の場合はエッチングが適切である
が、境界線が42ではややエッチング過剰、境界線が4
3では完全にエッチング過剰であると判定することがで
きる。
【0019】また、図6(b)に示すように、エッチン
グ後のSi基板50とSiO2 膜51(フィールド酸化
膜)との境界線の位置を見ることにより、エッチングの
程度を判定できる。例えば、境界線が61の場合はエッ
チングが適切であるが、境界線が62ではややエッチン
グ過剰、境界線が63では完全にエッチング過剰である
と判定することができる。
【0020】なお、図6において、32,52,53は
ゲート配線、33,54は層間絶縁膜、34,55はレ
ジストである。このように、段差が多い場合には、各段
差部の色や形状を見ることで、各膜間のエッチングが正
常か異常かも合わせて判定できるようにしたものであ
る。なお、本発明は上記実施例に限定されるものではな
く、本発明の趣旨に基づいて種々の変形が可能であり、
これらを本発明の範囲から排除するものではない。
【0021】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、上記のように構成したので、以下のような効果
を奏することができる。 (1)エッチング後のしみこみ部(モニタパターン)の
幅がインスペクションで分かり、ウエハ内、ウエハ間の
エッチングの均一性を検査することができる。 (2)インスペクション用レジストマスクパターンの形
状を変えることにより、各工程に合った検査ができる。 (3)傾斜部を有するモニタパターンの形成により、エ
ッチングの程度を適切に検査することができる。
【0022】このように、従来のエッチング後のインス
ペクションで判断できなかった項目が増えるので、より
設計ルールの厳しいデバイスの確認作業が明確になる。
これにより、ウエハのエッチング状態が確実に検査さ
れ、品質の向上及び管理が可能となる。
【図面の簡単な説明】
【図1】本発明の第1の実施例を示すグリッドライン上
のインスペクション用モニタパターンを示す断面図であ
る。
【図2】本発明の第1の実施例を示すグリッドライン上
のインスペクション用モニタパターンの平面図である。
【図3】本発明の第2の実施例を示すグリッドライン上
に形成される膜構造を示す断面図である。
【図4】図3におけるグリッドライン上に形成される膜
構造に層間絶縁膜エッチング用パターニングを行った状
態を示す平面図である。
【図5】図4におけるグリッドライン上に形成される膜
構造の傾斜部の拡大平面図である。
【図6】本発明の第3の実施例を示す多層構造の場合の
グリッドライン上のインスペクション用モニタパターン
を示す断面図である。
【符号の説明】
1,20,30,50 Si基板 2,21,31,51 フィールド酸化膜(SiO2
膜) 3,22,32,52,53 ゲート配線 4,23,33,54 層間絶縁膜 5,24,34,55 レジスト 6,7,8 開穴部 11,12,13 しみ込み部(モニタパターン) 22 ゲート配線 23 層間絶縁膜 25,26,41,42,43,61,62,63
境界線 28 モニタパターン

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】(a)グリットラインの半導体基板上に形
    成されるフィールド酸化膜と、(b)該フィールド酸化
    膜上に形成されるゲート配線と、(c)全面に形成され
    る層間絶縁膜とを有し、(d)該層間絶縁膜がレジスト
    マスクによりエッチングされるモニタパターンを設ける
    ことを特徴とする半導体素子のエッチング検査用パター
    ン。
  2. 【請求項2】 グリットラインの半導体基板上にフィー
    ルド酸化膜を形成し、該フィールド酸化膜上にゲート配
    線を形成し、その全面に層間絶縁膜を形成し、前記ゲー
    ト配線の上方にエッチングプロセスによるモニタパター
    ンを形成し、前記エッチングされる幅を見ることによ
    り、エッチング状態を判定することを特徴とする半導体
    素子のエッチング検査方法。
  3. 【請求項3】 前記ゲート配線の幅と前記モニタパター
    ンの幅とを対比して、ウエハ内のエッチングの均一性を
    判定することを特徴とする請求項2記載の半導体素子の
    エッチング検査方法。
  4. 【請求項4】 前記モニタパターンを2個並列に形成
    し、それぞれのモニタパターン間の幅に基づいて、エッ
    チング状態を判定することを特徴とする請求項2記載の
    半導体素子のエッチング検査方法。
  5. 【請求項5】 前記モニタパターンを略十字状に形成
    し、その広がり形状に基づいて、エッチング状態を判定
    することを特徴とする請求項2記載の半導体素子のエッ
    チング検査方法。
  6. 【請求項6】 前記モニタパターンを前記ゲート配線
    と、フィールド酸化膜と、半導体基板とに跨がる傾斜部
    に形成し、前記半導体基板とフィールド酸化膜との境界
    線の位置を検査することにより、エッチング状態を判定
    することを特徴とする請求項2記載の半導体素子のエッ
    チング検査方法。
  7. 【請求項7】 前記境界線がゲート配線側に位置するほ
    ど過剰エッチングである請求項6記載の半導体素子のエ
    ッチング検査方法。
JP24190193A 1993-09-29 1993-09-29 半導体素子のエッチング検査用パターン及びそのエッチング検査方法 Withdrawn JPH0799181A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24190193A JPH0799181A (ja) 1993-09-29 1993-09-29 半導体素子のエッチング検査用パターン及びそのエッチング検査方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24190193A JPH0799181A (ja) 1993-09-29 1993-09-29 半導体素子のエッチング検査用パターン及びそのエッチング検査方法

Publications (1)

Publication Number Publication Date
JPH0799181A true JPH0799181A (ja) 1995-04-11

Family

ID=17081243

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24190193A Withdrawn JPH0799181A (ja) 1993-09-29 1993-09-29 半導体素子のエッチング検査用パターン及びそのエッチング検査方法

Country Status (1)

Country Link
JP (1) JPH0799181A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990006180A (ko) * 1997-06-30 1999-01-25 김영환 반도체 소자의 디펙트 모니터링 방법 및 이를 이용한 페일 메카니즘 추적 방법
JP2017123391A (ja) * 2016-01-06 2017-07-13 ローム株式会社 孔を有する基板およびその製造方法ならびに赤外線センサおよびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990006180A (ko) * 1997-06-30 1999-01-25 김영환 반도체 소자의 디펙트 모니터링 방법 및 이를 이용한 페일 메카니즘 추적 방법
JP2017123391A (ja) * 2016-01-06 2017-07-13 ローム株式会社 孔を有する基板およびその製造方法ならびに赤外線センサおよびその製造方法

Similar Documents

Publication Publication Date Title
US6168977B1 (en) Method of manufacturing a semiconductor device having conductive patterns
JPH09266197A (ja) 半導体装置およびその製造方法
JPH0799181A (ja) 半導体素子のエッチング検査用パターン及びそのエッチング検査方法
JPS62276552A (ja) パタ−ン形成用マスク及びそれを用いた電子装置の製造方法
US6573603B2 (en) Semiconductor device, and method of manufacturing the same
JP3214279B2 (ja) 半導体装置の製造方法
KR100267409B1 (ko) 반도체 장치 검사 패턴 및 방법
JP3004313B2 (ja) 半導体装置の製造方法
JP2995749B2 (ja) 半導体装置
JPH1022236A (ja) 半導体装置およびその製造方法
KR100356791B1 (ko) 반도체 소자의 퓨즈 형성 방법
JP2767594B2 (ja) 半導体装置の製造方法
JP2853471B2 (ja) 半導体集積回路装置の製造方法
KR100232236B1 (ko) 정렬도 측정용 오버레이 패턴 형성방법
US20020164830A1 (en) Method for inline monitoring of a device's pattern profile
JPH07169813A (ja) ウエハ表面の段差測定方法
KR100663005B1 (ko) 반도체 소자의 콘택홀 검사 방법
JPH0245955A (ja) 半導体装置
JP3890919B2 (ja) 半導体装置の製造方法
KR100210842B1 (ko) 모니터패턴 형성방법
KR100261178B1 (ko) 파인드타겟 감도향상방법
JPH03142820A (ja) 半導体装置の製造方法
JPH02237137A (ja) 半導体装置の製造方法
JPH05175304A (ja) 半導体素子の評価方法
JPH04116948A (ja) 絶縁層貫通孔の寸法測定法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20001226