KR100210842B1 - 모니터패턴 형성방법 - Google Patents

모니터패턴 형성방법 Download PDF

Info

Publication number
KR100210842B1
KR100210842B1 KR1019960075709A KR19960075709A KR100210842B1 KR 100210842 B1 KR100210842 B1 KR 100210842B1 KR 1019960075709 A KR1019960075709 A KR 1019960075709A KR 19960075709 A KR19960075709 A KR 19960075709A KR 100210842 B1 KR100210842 B1 KR 100210842B1
Authority
KR
South Korea
Prior art keywords
monitor pattern
stepped
pattern
chip
monitor
Prior art date
Application number
KR1019960075709A
Other languages
English (en)
Other versions
KR19980056439A (ko
Inventor
이경봉
Original Assignee
구본준
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지반도체주식회사 filed Critical 구본준
Priority to KR1019960075709A priority Critical patent/KR100210842B1/ko
Publication of KR19980056439A publication Critical patent/KR19980056439A/ko
Application granted granted Critical
Publication of KR100210842B1 publication Critical patent/KR100210842B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Automation & Control Theory (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

본 발명의 모니터패턴 형성방법에서는 칩 가장자리에 최대단차를 가진 최대단차모니터패턴과 최소단차를 갖는 최소단차모니터패턴과, 정상모니터패턴을 하지에 각 공정별로 구성하고, 그 상부에 홀패턴을 형성한다.
따라서 칩 내의 단차에 따른 홀 미세상태를 확인하기 위하여 칩 가장자리에 각각의 모니터패턴을 삽입하여 모니터함으로써 칩 내에서 발생할 수 있는 홀 미세 불량을 효과적으로 검출함으로써 디바이스 관리가 용이하다.

Description

모니터패턴 형성방법
제1도는 본 발명의 모니터패턴 형성방법을 단계적으로 도시한 도면이다.
* 도면의 주요부분에 대한 부호의 설명
10 : 기판 11,11' : 최대단차모니터패턴
12,12' : 정상단차모니터패턴 13,13' : 최소단차모니터패턴
본 발명은 모니터패턴에 관한 것으로, 특히 콘택홀 미세 포토공정 진행시 노광장치의 포커스변화 및 웨이퍼 표면 단차 차이에 따라 홀패턴 형성시 불량 발생 유무를 확인하기에 적당한 모니터패턴에 관한 것이다.
콘택홀 포토공정에서 하나의 칩 내부에 형성되는 홀은 수십만개 이상이 되며, 제품이 고집적화되면 홀수는 더욱 많아지게 된다.
이 경우 공정이 진행됨에 따라 칩 내 각 위치별 제각기 다른 단차가 형성되며, 각기 다른 단차 위에 동일한 크기의 홀을 형성시, 포토노광장비의 특성에 의해 포커스 차이가 발생하므로 홀 크기차이, 패턴의 프로차일 차이가 발생하며 단차의 크기가 크면 클수록 이 차이는 더욱 심해진다.
또한, 부분적으로 홀 막힘현상이 발생하여 포커스 마진이 작읍 부위에 불량을 유발시키는 원인이 된다.
그러나, 종래에는 포토노광 공정 진행시, 하지에 형성된 구조의 단차정도를 확인할 방법이 없으며, 모든 패턴을 확인할 수 없음으로 임의의 위치를 랜덤(randon)하게 모니터하는 것이 전부이다.
따라서 가장 단차가 낮은 위치와 높은 위치를 찾아 평가하는 것은 불가능하다.
종래에는 칩 내 홀의 미세한 상태를 확인하기 위하여 단차가 심한 곳을장비로 확인하는 등 사전에 검출하는 데 어려움이 따른다.
본 발명은 이러한 문제점을 해결하고자 안출된 것으로, 모니터링할 수 있는 패턴을 목적으로 한다.
본 발명은 모니터패턴에 관한 것으로, 그 형성방법으로는 칩 가장자리에 최대단차를 가진 최대단차모니터패턴과 최소단차를 갖는 최소단차모니터패턴과, 정상모니터패턴을 하지에 각 공정별로 구성하고, 그 상부에 홀패턴을 형성한다.
따라서 칩 내의 단차에 따른 홀 미세상태를 확인하기 위하여 칩 가장자리에 각각의 모니터패턴을 삽입하여 모니터함으로써 칩 내에서 발생할 수 있는 홀 미세 불량을 효과적으로 검출함으로써 디바이스 관리가 용이하다.
제1도는 본 발명의 모니터패턴 형성방법을 설명하기 위해 도시한 도면이다.
이하, 첨부된 도면을 참조하여 설명하겠다.
본 발명의 모니터패턴 형성방법은 제1도의 (a)와 같이, 우선, 기판(10)상에 적어도 3곳 이상의 단차가 발생된 층 위에 포토레지스트를 도포한다.
그리고 제1도의 (b)와 같이, 포토레지스트가 도포된 기판(10)의 일정영역을 패터닝하여 서로 다른 단차가 형성된 부위에 노광 및 현상공정을 실시한다.
이때, 노광공정시 베스트 포커스(BEST FOCUS)는 칩 내 5포인트 지점에 대한 경사 조정 후, 평균값으로 그 중 베스트 포커스 지점을 지정하여 노광하게 된다.
결국 최대단차가 형성된 지점, 최소단차지점에 상관없이 정상적인 단차가 있는 지점이 베스트 포커스 셋팅 후 노광하게 되므로 제1도의 (b)(c)와 같이, 현상 공정완료 및 식각 공정이 진행된다.
그리고 제1도의 (d)와 같이, 남아있는 포토레지스트를 제거하여 최대단차 모니터패턴(11')과 최소단차모니터패턴(13')와 정상단차 모니터패턴(12')을 형성한다.
그리고 이러한 최대단차모니터패턴(11')과 최소단차모니터패턴(13')와 정상단차모니터패턴(12')는 각각의 칩 가장자리인 스크라이브라인(scribe line)에 형성한다.
이어서 최대단차모니터패턴(11')과 최소단차모니터패턴(13')와 정상단차모니터패턴(12')가 형성된 패턴 상에 홀패턴을 형성한다.
따라서 포커스불량이 발생되었을 때, 베스트 포커스 지점이 변경됨에 따라 세 종류의 모니터패턴(즉, 최대모니터패턴, 최소모니터패턴, 정상적인 모니터패턴) 중 어느 하나에 미세불량이 발생하게 된다.
본 발명의 모니터패턴 형성방법에서는 칩 가장자리의 스크라이브라인(scribe line)에 최대단차모니터패턴, 최소단차모니터패턴, 정상적인 모니터패턴을 제작하여 모니터함으로써 사전에 불량을 검출하여 디바이스를 관리할 수 있다.
본 발명은 칩 가장자리에 최대단차를 가진 최대단차모니터패턴과 최소단차를 갖는 최소단차모니터패턴과, 보통의 모니터패턴을 하지에 각 공정별로 구성하여 상기 도면에 도시된 바와 같이, 그 상부에 홀패턴을 형성한다.
제품이 다양해짐에 따라 사전 설계 및 제품의 문제점이 검출되지 않은 경우 홀 미세 포토공정에서 제품별 단면구조가 각기 다르게 형성되며, 또한 칩 내에서도 부위별 패턴의 단차가 심하게 차이가 난다.
따라서 칩 내의 단차에 따른 홀 미세상태를 확인하기 위하여 칩 가장자리 즉, 스크라이브라인에 각각의 모니터패턴을 삽입하여 모니터함으로써 칩 내에서 발생할 수 있는 홀 미세 불량을 효과적으로 검출함으로써 디바이스 관리가 용이하다.

Claims (2)

  1. 홀의 불량을 체크하기 위한 모니터패턴의 형성방법에 있어서, 적어도 서로 다른 단차가 3개 이상 형성된 패턴 상부에 포토레지스트를 도포하는 단계와, 상기 포토레지스트가 도포된 기판의 일정영역을 패터닝하여 상기 서로 다른 단차가 형성된 부위에 노광 및 현상공정을 실시하는 단계와, 상기 현상이 완료된 패턴을 식각하여 서로 다른 단차가 형성된 최대단차모니터패턴과 최소단차모니터패턴과 정상모니터패턴을 형성하는 단계를 포함하여 이루어져서, 상기 최대단차모니터패턴과 상기 최소단차모니터패턴과 상기 정상적인 모니터패턴을 모니터하여 홀의 불량 발생유무가 확인된 것이 특징인 모니터패턴 형성방법.
  2. 제1항에 있어서, 상기 최대단차모니터패턴과 상기 최소단차모니터패턴과 상기 정상단차모니터패턴은 각각의 칩 가장자리인 스크라이브라인(scribe line)에 형성한 것이 특징인 모니터패턴 형성방법.
KR1019960075709A 1996-12-28 1996-12-28 모니터패턴 형성방법 KR100210842B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960075709A KR100210842B1 (ko) 1996-12-28 1996-12-28 모니터패턴 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960075709A KR100210842B1 (ko) 1996-12-28 1996-12-28 모니터패턴 형성방법

Publications (2)

Publication Number Publication Date
KR19980056439A KR19980056439A (ko) 1998-09-25
KR100210842B1 true KR100210842B1 (ko) 1999-07-15

Family

ID=19491992

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960075709A KR100210842B1 (ko) 1996-12-28 1996-12-28 모니터패턴 형성방법

Country Status (1)

Country Link
KR (1) KR100210842B1 (ko)

Also Published As

Publication number Publication date
KR19980056439A (ko) 1998-09-25

Similar Documents

Publication Publication Date Title
KR100520240B1 (ko) 포토레지스트 패턴 및 그의 형성방법
KR980012203A (ko) 반도체장치 콘택 오픈 검사 방법
KR100210842B1 (ko) 모니터패턴 형성방법
JP2000077312A (ja) 半導体装置
KR19990026444A (ko) 반도체소자의 디펙트 모니터링 방법
JP2975843B2 (ja) 測長用モニター
US5709970A (en) Mask having a pattern for detecting illuminance nonuniformity
US5840446A (en) Mask for monitoring defect
KR100505414B1 (ko) 정렬 키 형성 방법
KR0156172B1 (ko) 반도체 소자의 테스트패턴 형성방법
KR100339414B1 (ko) 반도체 파워 라인 분석용 패드의 형성 방법
KR20000012913A (ko) 반도체장치의 비트라인 컨택 검사방법
KR20010057335A (ko) 테스트 패턴
KR100936718B1 (ko) 포토마스크의 리페어 방법
JPS59182541A (ja) 半導体装置の製造方法
KR0168353B1 (ko) 넌패턴 웨이퍼의 검사방법
JP2766098B2 (ja) レチクルマスクの欠陥検出方法
KR100255087B1 (ko) 더미셀이 형성된 스테퍼용 레티클
KR100244296B1 (ko) 반도체소자의 제조방법.
KR100436771B1 (ko) 반도체소자의감광막패턴형성방법
JP2853471B2 (ja) 半導体集積回路装置の製造方法
KR100241530B1 (ko) 노광장비의 초점값 보정용 다중 초점면 웨이퍼를 이용한 초점값 보정 방법
JPH04124850A (ja) 半導体装置の検査方法
KR100249007B1 (ko) 반도체장치의 모니터 패턴의 제조방법
KR100611071B1 (ko) 반도체 공정에서 마크 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070321

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee