JPH04124850A - 半導体装置の検査方法 - Google Patents

半導体装置の検査方法

Info

Publication number
JPH04124850A
JPH04124850A JP24379790A JP24379790A JPH04124850A JP H04124850 A JPH04124850 A JP H04124850A JP 24379790 A JP24379790 A JP 24379790A JP 24379790 A JP24379790 A JP 24379790A JP H04124850 A JPH04124850 A JP H04124850A
Authority
JP
Japan
Prior art keywords
pattern
teg
teg pattern
resist
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP24379790A
Other languages
English (en)
Inventor
Takatoshi Ushigoe
牛越 貴俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP24379790A priority Critical patent/JPH04124850A/ja
Publication of JPH04124850A publication Critical patent/JPH04124850A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置において製造工程中ウェハに残留す
る有機物を簡便に検出する方法に関する。
〔従来の技術〕
半導体装置は例えば第3図(a) −(d)に示すごと
き工程を経て製造されている。即ち、まず第3図(a)
に示すように、半導体基板1の上に拡散層2を形成し、
さらに眉間絶縁膜3を形成した後、次の拡散領域を形成
すべく周知のホトリソグラフィ技術でレジスト4を用い
て開孔し、それを通じてイオン5′を注入し不純物層5
を得る。この場合にはレジスト4にもイオンが注入され
る。次にそのレジスト4を除去する工程が行われるが、
このレジスト4は例えば第3図(b)に4′で示すよう
に絶縁113の段差部分に非常に除去が困難な膜として
残ってしまうことがある。この工程を経てアニール工程
に移行し、第3図(C)に示すようにアニール膜6を得
るのであるが、この場合、残留レジスト4′は高いアニ
ール温度により、更に強固な膜となって膜6の下に残留
する。この残留レジスト膜は一般に有機物であるから、
以降の工程において悪影響を及ぼす。例えば、その後、
第3図(d)に示すように拡散層5“よりコンタクトを
作り金属配線7を形成する場合には、第3図(d)の平
面図である第3図(e)に示すように、例えば金属配線
7をパターニングするとレジスト残留物4′のところで
パターンが破壊し配線がショートとなることがある。
これは絶縁膜3における段差が大となる程、また層が重
なれば重るほど顕著となる。
(発明が解決しようとする課題] このような有機物の残留物は、例えばSem1conN
EWS 1989.9.P、35−42に記載されてい
るように、金属顕微鏡、走査電子顕微鏡(SEM)等を
用いての観察等により検査されるが、残留物の存在する
場所が特定出来ないため見逃して次の工程に進む可能性
が大である。そのようなことがあれば、不純物汚染、パ
ターン崩れ等が発生し、良好なLSIを歩留り良く実現
することが出来ない。
〔課題を解決するための手段〕
以上述べた有機物の残留による汚染とパターン崩れ等の
問題を解決するために、予め有機物が残留し易いパター
ンを各製造工程についてホトリソグラフィ工程でウェハ
の特定の場所に設け、この場所を有機物の特定の出来る
、例えば、顕微蛍光分光を用いて検査し、この場所の有
機物が完全に除去されるまでその後の除去処理を行い、
次の工程に進めるようにする。
[作 用] 有機物の残留を特定の場所に故意に大きく発生させるた
め、その検査工程における検査位置が特定され、見逃し
の可能性がなくなる。またそれが除去された場合には他
の場所の残留物は完全に除去されていることになるため
、そのウェハを次の工程に移行する上での問題がなくな
る。
(実施例〕 第1図は本発明の方法を実施するために用いられる、多
数の領域からなるウェハ10内の一つ領域についての一
つの工程におけるレチクルマスクを示しており、このレ
チクルマスクはオリエンテーションフラットに直角の方
向のグリッドライン13とそれに平行な方向のグリッド
ライン14により画成されたデバイスエリア11を4チ
ツプ、デバイス検査用のTEG (テスト エレメント
グループ)エリア12を2チップ含んでいる。
これらグリッドラインはデバイスエリアの分離の際に切
断されるものであり、LSIの機能上、不要なものであ
る。
第1図の円で囲む領域Aで示す部分の拡大図である第2
図Ta)に示すように、本発明によるレジスト、即ち有
機物の残留の検査のための残留レジスト検出用TEGは
オリエンテーションフラットに平行なグリッドライン1
4内の適当な個所に設けられた溝により形成されるライ
ンアンドスペース形のものである。又、このTEGパタ
ーンは、各層毎に形成する。第2図(a)において、残
留レジスト検査用TEGはグリッドライン14に平行な
方向に沿って形成された溝(スペース)により形成され
る複数のランド部(ライン)15からなる。
第2図(al内の円Bの拡大斜視図である第2図(bl
に示すように、これらランド部15の高さ、即ち溝の深
さHは少くともデバイスエリアll内で設定されている
最大の段差に等しいものとされ、ランド部15間の幅、
即ちライン幅Wは各マスク層におけるデバイスエリア内
の最小の線幅に等しいものとされる。即ち、残留レジス
ト検出用TEGはレジストの塗布の際にそこへの塗布量
が比較的大となってレジスト厚が大となる傾向のあるグ
リッドライン14の方向にあるから、残留レジスト検出
用TEGとしての役目を果たせるようになる。
特に、グリッドライン14は半導体基板のオリエンテー
ションフラットと平行になるように配置する方が望しい
。また、マスタマスク(図示せず)についてもグリッド
ラインに残留レジスト検出用TEGパターンを入れるが
、これについてもオリエンテーションと平行にそれらT
EGを置くのが望ましい。
このようにホトリソグラフィのマスク全層に残留レジス
ト検出用TEGを入れ、そのTEGパターン上を例えば
顕微蛍光分光で検査し、発光のないものを次の工程に移
し、発光のあるものは再洗浄(レジスト除去)へ回す。
尚、上記残留レジスト検出用TEGはグリッドラインに
形成することが望ましいがその他不要なエリアにTEG
パターンを設けてもよい。
(発明の効果〕 以上述べたように、本発明によればレジスト(有機物)
の残留部分を検出するためのTEGを特定の個所に設け
たので、各工程での残留物検出が容易になり、半導体装
置の歩留りが向上する。
【図面の簡単な説明】
第1図はレチクルマスクおよびそれに設けられる本発明
による残留レジスト検出用TEGの配置を示す図、第2
図(a)はその一部の拡大図、第2図(b)は第2図(
a)の一部の拡大斜視図、第3図(a)〜(e)はレジ
スト残留を説明する図である。 11・・・デバイスエリア、12・・・デバイス用TE
Gエリア、13.14・・・グリッドライン、15・・
・ランド部。 不発日月と盲冗B目する図 第1図 不発日月の主要高βの才広大図 第 図

Claims (3)

    【特許請求の範囲】
  1. (1)デバイス形成領域に所望のデバイスパターンを形
    成すると共に非デバイス形成領域に、前記デバイスパタ
    ーン間の最小幅と同等若しくはそれ以下の幅を有したス
    リットを有するTEGパターンを形成し、その後、第2
    のデバイスパターンを形成する際に用いられたレジスト
    材料の除去情況を前記TEGパターン上で検査すること
    を特徴とする半導体装置の検査方法。
  2. (2)請求項1記載のTEGパターンは、デバイスパタ
    ーンを形成する毎に形成することを特徴とする半導体装
    置の検査方法。
  3. (3)請求項1及び2記載のTEGパターンは、グリッ
    ドライン上に形成されることを特徴とする半導体装置の
    検査方法。
JP24379790A 1990-09-17 1990-09-17 半導体装置の検査方法 Pending JPH04124850A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24379790A JPH04124850A (ja) 1990-09-17 1990-09-17 半導体装置の検査方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24379790A JPH04124850A (ja) 1990-09-17 1990-09-17 半導体装置の検査方法

Publications (1)

Publication Number Publication Date
JPH04124850A true JPH04124850A (ja) 1992-04-24

Family

ID=17109092

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24379790A Pending JPH04124850A (ja) 1990-09-17 1990-09-17 半導体装置の検査方法

Country Status (1)

Country Link
JP (1) JPH04124850A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016018822A (ja) * 2014-07-04 2016-02-01 株式会社Sumco 半導体基板表面の有機物汚染評価方法およびその利用

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016018822A (ja) * 2014-07-04 2016-02-01 株式会社Sumco 半導体基板表面の有機物汚染評価方法およびその利用

Similar Documents

Publication Publication Date Title
US20060105476A1 (en) Photoresist pattern, method of fabricating the same, and method of assuring the quality thereof
US5100508A (en) Method of forming fine patterns
JPH01216278A (ja) 電子的ミクロ構造体におけるランダム欠陥の試験方法
US6025250A (en) Methods including wafer grooves for reducing semiconductor wafer warping and related structure
US20210398910A1 (en) Integrated circuit with scribe lane patterns for defect reduction
JPH04124850A (ja) 半導体装置の検査方法
US5902717A (en) Method of fabricating semiconductor device using half-tone phase shift mask
JP2975843B2 (ja) 測長用モニター
JPH0620903A (ja) 半導体装置の製造方法
US20030141605A1 (en) Method of forming identifying mark on semiconductor wafer
US6068955A (en) Methods of inspecting for mask-defined, feature dimensional conformity between multiple masks
US5385629A (en) After etch test method and apparatus
KR20000012913A (ko) 반도체장치의 비트라인 컨택 검사방법
JP2900380B2 (ja) 半導体装置の製造方法
JPS5914550B2 (ja) 微細加工方法
KR100611071B1 (ko) 반도체 공정에서 마크 형성 방법
KR100209737B1 (ko) 반도체 장치의 얼라인 타겟 형성방법
JPS5835538A (ja) パタ−ンマスクの作製方法
CN116348818A (zh) 在半导体晶片的前表面上制造电子元件组件的方法
KR100210842B1 (ko) 모니터패턴 형성방법
JPH03138938A (ja) 半導体装置の製造方法
EP0289595A1 (en) Multilayer resist structure
JPH09160217A (ja) フォトマスク及びフォトマスクの形成方法
JPH09232249A (ja) 半導体装置の製造方法
JPH0414812A (ja) パターン形成方法