JPH0779145B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0779145B2
JPH0779145B2 JP2117595A JP11759590A JPH0779145B2 JP H0779145 B2 JPH0779145 B2 JP H0779145B2 JP 2117595 A JP2117595 A JP 2117595A JP 11759590 A JP11759590 A JP 11759590A JP H0779145 B2 JPH0779145 B2 JP H0779145B2
Authority
JP
Japan
Prior art keywords
lead
solder
semiconductor device
package
soldered
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2117595A
Other languages
English (en)
Other versions
JPH0372662A (ja
Inventor
誠 北野
朝雄 西村
昭弘 矢口
末男 河合
彰郎 星
一男 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of JPH0372662A publication Critical patent/JPH0372662A/ja
Publication of JPH0779145B2 publication Critical patent/JPH0779145B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • H05K3/3426—Leaded components characterised by the leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10742—Details of leads
    • H05K2201/1075—Shape details
    • H05K2201/10757—Bent leads
    • H05K2201/10772—Leads of a surface mounted component bent for providing a gap between the lead and the pad during soldering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10742—Details of leads
    • H05K2201/10886—Other details
    • H05K2201/10909—Materials of terminal, e.g. of leads or electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2081—Compound repelling a metal, e.g. solder
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に係り、特にはんだ接合部の信頼性
に優れたリードフレームを用いた半導体装置に関する。
〔従来の技術〕
半導体装置のリードはんだ接合部の信頼性を向上させる
従来技術として、特開昭59-36952号公報に記載のよう
に、リード表面全体のはんだぬれ性を良くする方法、特
開昭59-108334号あるいは特開昭61-270856号公報に記載
のように、リードをはんだ接合面の面積が広くなるよう
な形状にする方法が挙げられる。
〔発明が解決しようとする課題〕
近年需要が拡大している面付実装形半導体装置では、リ
ードを基板に直接はんだ付けする構造となっている。と
ころが、一般に半導体装置（パッケージ）と基板の線膨
張係数が異なるため、繰り返しの温度変化に対して、は
んだ接合部に繰り返しの熱ひずみが加わり、はんだ接合
部が熱疲労破壊を起こすことがあり、信頼性の面で問題
となっている。
この問題を解決するための従来技術のうち、リード表面
全体のはんだのぬれ性を良くする方法では、はんだの接
合欠陥によるひずみ集中を防ぐことができるので、はん
だの熱疲労寿命を向上させることができる。しかし、こ
の技術は、接合するはんだの量が多いとリード表面全体
がはんだで覆われてしまう危険性があり、このような場
合には、温度変化による基板とパッケージの相対変位を
リードの曲げ変形で吸収することができなくなるため、
はんだ接合部のひずみは、逆に大きくなり、その結果、
はんだの疲労寿命をかえって低下させてしまう場合があ
る。特に、近年の半導体パッケージのように、リードが
微細化した場合には、過剰にはんだ付けされてしまう可
能性が大きい。
はんだの熱疲労破壊を解決するための他の従来技術すな
わち、はんだの接合面積を広くする方法は、はんだの平
均的なひずみは小さくできるものの、最大のひずみが発
生する部分に対する配慮がされておらず、熱疲労寿命を
向上させる上で、ほとんど効果がない。
本発明はこれら従来技術の欠点を克服して、はんだの量
を適正量に確保してリードのはんだ接合部の耐熱疲労寿
命及び信頼性を向上させることを目的とする。
〔課題を解決するための手段〕
上記目的を達成するためには、はんだ接合部の寸法を最
適にするか、はんだの最大ひずみが発生する部分の厚さ
を厚くすることが有効である。
すなわち本発明の半導体装置は、外部リード部が、面付
実装しようとする基板に水平なはんだ接合される部分と
残余の部分とからなり、残余部分のはんだ付け部分にお
けるはんだ層の厚さが水平はんだ接合部よりも厚くなる
ように、外部リードを４回以上折り曲げることを特徴と
する。従って折り曲げ先端は基板への面付用に供するこ
ととなる。このような態様に最適なのはスモールアウト
ラインパッケージ（SOP）やクワッドフラッドパッケー
ジ（QFP）である。
前記はんだは鉛錫系はんだの使用が実用的である。また
封止体は樹脂特にフィラ入りエポキシ樹脂が実用的であ
る。尚、内部リード部は半導体素子を搭載する部位（タ
ブ）を中央に備え、該タブの周囲に複数本のリードが対
称に若しくは放射状に出るように構成することが望まし
い。
要するに本発明は、実装基板と半導体装置との相対位置
を外部リードの曲げ変形で吸収し得るように外部リード
の前記実装基板側部位にのみ充分量のはんだ付着するよ
うにしたことにある。
〔作用〕
本発明者の検討によれば、面付実装タイプに用いる外部
リードのはんだ接合部の寿命を向上させるためには、最
大ひずみが発生するリード水平部分左端におけるはんだ
層を厚くすれば良いことが明らかとなった（具体的には
後述）。このためには、従来は２回折り曲げて成形した
リードを４回以上折り曲げ、リードの垂直部分と水平部
分の交点におけるはんだ層の厚さを厚くすれば良いこと
となる。
〔実施例〕
以下、本発明の実施例を図を用いて説明する。
本発明の第１実施例によるスモールアウトラインパッケ
ージの斜視図を第１図に示す。本実施例では、リードは
パッケージの対向する２つの側面から引き出されるが、
第１図ではその一側面の一部を示している。各リード２
−1,2−2,…は、パッケージ１の側面から引き出され、
それぞれ折り曲げ点2b,2c,2d,2eの４ケ所で折り曲げら
れ、折り曲げ点2cから2dまでのリードの底面は、折り曲
げ点2eから先端までのリードの底面より高い位置になっ
ている。
第２図は、本発明の第１実施例によるパッケージを基板
に実装した様子を示す側面図である。パッケージ１から
引き出されたリード２は、折り曲げ点2b,2c,2d,2eの４
ケ所で折り曲げられ、基板４に設けられた配線５にはん
だ３により接合されている。折り曲げ点2cから2dまでの
リードのはんだ接合層の厚さt1は、折り曲げ点2eから先
端までのリードのはんだ接合層の厚さt2より大きくなっ
ている。このように、従来のリードではんだ層の最大ひ
ずみが発生するはんだ層左端のはんだ層厚さが少なくと
もt1-t2だけ確保されるためはんだ３の熱疲労寿命を向
上させることができる。
第１実施例で注意しなければならないのは、折り曲げ点
2cから2dまでのリードの剛性を十分にとることである。
第３図にリードの剛性が不足し、パッケージ１を定盤８
の上に置いたとき、パッケージ１の自重により、リード
折り曲げ点2cから2dまでのリードが変形し、折り曲げ点
2cにおけるリード下面が定盤８に接した様子を示す。こ
のようなパッケージを基板に実装しても、はんだ層左端
のはんだ厚さが確保されないため、本発明の効果は現れ
ない。このような不具合を解消するためには、リードを
厚くするか、またはリードの幅を広くするか、あるい
は、折り曲げ点2cから2dまでの距離を短くすれば良い。
また、このような不具合が生じるかどうかを判定するに
は、第３図のようにパッケージを定盤上に置けば容易に
わかるが、はり理論や有限要素法等の解析によっても判
定することができる。
第１実施例は、スモールアウトラインパッケージについ
て説明したが、これと同じガルウイングリードを用いる
クワッドフラットパッケージについても全く同様である
ことは言うまでもない。
次に、スモールアウトラインパッケージあるいはクワッ
ドフラットパッケージで用いられているガルウイングリ
ードと呼ばれるリードのはんだ接合部の従来形式を第４
図に示す。パッケージ１の側面から引き出されたリード
２は、基板４に設けられた配線５とこれに対向するリー
ド水平部分2aの間のはんだ層３により、配線５に接合さ
れている。このパッケージのリード高さをl,リード水平
部2aの長さをS,はんだ層３の厚さをｔとする。このパッ
ケージの場合も、温度変化によりパッケージ側面と基板
のはんだ接合部の間には相対変位が生じ、この変形によ
りはんだ接合部３には、熱ひずみが発生する。
このパッケージと基板の間に20μｍの相対本位を与えた
ときのはんだ層３のひずみ分布の解析結果を第５図に示
す。図より、はんだのひずみは、リード水平部左端で最
大となり、リード先端では、ひずみはほとんど生じない
ことがわかる。従って、第４図のはんだ層３の疲労寿命
を向上させるためには、特にはんだ層３左端に生じるひ
ずみを低減すれば良い。
第６図に相対変位を±20μｍ与えたときのはんだ層厚さ
とはんだ層左端に発生する最大ひずみ範囲の関係の解析
結果を示す。なお、横軸，縦軸とも対数目盛である。図
より、はんだ層が厚いほどひずみは小さくなることがわ
かる。
しかし、実際にははんだ層厚さは、パッケージの自重に
より、押しつぶされるため、最大でも0.1mmが限度であ
る。
以上の解析結果から、ガルウイングリードのはんだ接合
部の寿命を向上させるためには、最大ひずみが発生する
リード水平部分左端におけるはんだ層を厚くすれば良い
ことが明らかとなった。このためには、従来は２回折り
曲げて成形したリードを４回以上折り曲げ、リードの垂
直部分と水平部分の交点におけるはんだ層の厚さを厚く
すれば良いことがわかった。
第２実施例として第７図に示す半導体装置を第１実施例
と同様にして作成した。第７図において、外部リード２
の付根から第２のリード折曲点2cまでの部分の表面に、
はんだをぬれなくする表面処理6dとしてアルミニウムめ
っきを施し、はんだがリードの垂直部分にぬれ上るのを
防止している。
このように、外部リード４回以上の折り曲げの本発明に
おいて、はんだ付けをしない外部リードの部分をはんだ
ぬれ性を抑止する表面処理を施こし、はんだ付けをする
外部リードの部分を、少なくともはんだぬれ性が不十分
な場合にははんだぬれ性表面処理を施こすことにより、
信頼性を更に向上させることができる。
尚、以上の説明では内部リード、ワイヤ、タブ、半導体
素子を図示していないが、これらは各従来タイプの流用
で差し支えない。
〔発明の効果〕
本発明は、以上説明したように構成されているので、以
下に記載されているような効果を有する。
本発明をスモールアウトラインＩリードパッケージある
いはクワッドフラットＩリードパッケージに適用すれ
ば、はんだ接合部の寸法を最適に制御できるので、はん
だ接合部の熱疲労寿命が向上する。
本発明をスモールアウトラインパッケージあるいはクワ
ッドフラットパッケージに適用すれば、はんだ接合層の
最大ひずみが発生する部分の厚さを確保できるので、は
んだ接合部の熱疲労寿命が向上する。
【図面の簡単な説明】
第１図は本発明の第１実施例に係る半導体装置の一部を
示す斜視図、第２図は第１実施例に係る半導体装置を基
板に実装した様子を示す一部断面の側面図、第３図は本
発明の第１実施例に係る半導体装置の代案の一部を示す
側面図、第４図は参考に係る半導体装置を基板に実装し
た様子を示す側面図、第５図は第４図に示した半導体装
置のはんだ接合部のひずみ分布を示す特性図、第６図は
第４図に示した半導体装置のはんだ層厚さとはんだ層の
最大ひずみ範囲の関係を示す特性図、第７図は第２実施
例に係る半導体装置の一部を断面にした側面図である。 １……パッケージ（半導体装置）、２……外部リード、
2a……リード水平部分、2b,2c,2d,2e……リード折り曲
げ点、３……はんだ、４……基板、５……配線、８……
定盤。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 河合 末男 茨城県土浦市神立町502番地 株式会社日 立製作所機械研究所内 (72)発明者 星 彰郎 群馬県高崎市西横手町111番地 株式会社 日立製作所高崎工場内 (72)発明者 清水 一男 群馬県高崎市西横手町111番地 株式会社 日立製作所高崎工場内 (56)参考文献 特開 昭49−89158（ＪＰ，Ａ) 実開 昭60−54340（ＪＰ，Ｕ) 実開 昭64−13152（ＪＰ，Ｕ) 実開 昭62−47146（ＪＰ，Ｕ) 実開 昭63−70133（ＪＰ，Ｕ)

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】半導体素子と、リードフレームと、該リー
    ドフレーム中の内部リード部を前記半導体素子に電気的
    に接続するワイヤと、更にこれらを封止する封止体とか
    ら成る半導体装置において、前記リードフレームにおけ
    る夫々の外部リード部が、面付実装しようとする基板に
    水平なはんだ接合される部分と残余の部分とからなり、
    残余部分のはんだ付部分におけるはんだ層の厚さが水平
    はんだ接合部よりも厚くなるように、外部リードを４回
    以上折り曲げることを特徴とする半導体装置。
  2. 【請求項２】前記折り曲げられた外部リードを備えた装
    置がスモールアウトラインパッケージ（SOP）であるこ
    とを特徴とする請求項１に記載の半導体装置。
  3. 【請求項３】前記折り曲げられた外部リードを備えた装
    置がクワッドフラットパッケージ（QFP）であることを
    特徴とする請求項１に記載の半導体装置。
  4. 【請求項４】外部リードのうち、少なくともはんだ付け
    する部分以外のはんだ付けする部分に隣接する部分をは
    んだぬれ性を抑止する表面処理を施こしたものであるこ
    とを特徴とする請求項１に記載の半導体装置。
JP2117595A 1989-05-10 1990-05-09 半導体装置 Expired - Lifetime JPH0779145B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP11495389 1989-05-10
JP1-114953 1989-05-10

Publications (2)

Publication Number Publication Date
JPH0372662A JPH0372662A (ja) 1991-03-27
JPH0779145B2 true JPH0779145B2 (ja) 1995-08-23

Family

ID=14650736

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2117595A Expired - Lifetime JPH0779145B2 (ja) 1989-05-10 1990-05-09 半導体装置

Country Status (3)

Country Link
US (1) US5041901A (ja)
JP (1) JPH0779145B2 (ja)
KR (1) KR930002813B1 (ja)

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5917707A (en) 1993-11-16 1999-06-29 Formfactor, Inc. Flexible contact structure with an electrically conductive shell
JPH07114218B2 (ja) * 1991-01-09 1995-12-06 株式会社東芝 微小箇所の電気接続方法及び該方法により形成された半導体装置
US5281772A (en) * 1991-10-28 1994-01-25 Delco Electronics Corporation Electrical connector having energy-formed solder stops and methods of making and using the same
JPH0576053U (ja) * 1992-03-16 1993-10-15 アイワ株式会社 面実装電子部品
JPH05343593A (ja) * 1992-06-11 1993-12-24 Nec Corp 接続端子
JPH06125026A (ja) * 1992-10-12 1994-05-06 Ngk Spark Plug Co Ltd 端子構造とこれを用いた入出力端子部材及び配線基板
JP3117828B2 (ja) * 1992-12-28 2000-12-18 ローム株式会社 合成樹脂封止型電子部品及びそのリード端子の曲げ加工方法
US5399902A (en) * 1993-03-04 1995-03-21 International Business Machines Corporation Semiconductor chip packaging structure including a ground plane
US20020053734A1 (en) 1993-11-16 2002-05-09 Formfactor, Inc. Probe card assembly and kit, and methods of making same
US5820014A (en) 1993-11-16 1998-10-13 Form Factor, Inc. Solder preforms
US5455446A (en) * 1994-06-30 1995-10-03 Motorola, Inc. Leaded semiconductor package having temperature controlled lead length
US5491302A (en) * 1994-09-19 1996-02-13 Tessera, Inc. Microelectronic bonding with lead motion
US5573845A (en) * 1994-12-09 1996-11-12 Olin Corporation Superficial coating layer having acicular structures for electrical conductors
US5545850A (en) * 1995-01-13 1996-08-13 Olin Corporation Guard ring for integrated circuit package
US5585670A (en) * 1995-09-05 1996-12-17 Mitsubishi Electric Semiconductor Software Co. Semiconductor device package
US5994152A (en) 1996-02-21 1999-11-30 Formfactor, Inc. Fabricating interconnects and tips using sacrificial substrates
US8033838B2 (en) 1996-02-21 2011-10-11 Formfactor, Inc. Microelectronic contact structure
US6307161B1 (en) * 1996-09-10 2001-10-23 Formfactor, Inc. Partially-overcoated elongate contact structures
TW406454B (en) * 1996-10-10 2000-09-21 Berg Tech Inc High density connector and method of manufacture
US6081035A (en) * 1996-10-24 2000-06-27 Tessera, Inc. Microelectronic bond ribbon design
US6075286A (en) * 1997-06-02 2000-06-13 International Rectifier Corporation Stress clip design
US6300678B1 (en) * 1997-10-03 2001-10-09 Fujitsu Limited I/O pin having solder dam for connecting substrates
CN1134839C (zh) * 1997-12-26 2004-01-14 三星航空产业株式会社 引线框架及涂敷引线框架的方法
JPH11204713A (ja) * 1998-01-09 1999-07-30 Sony Corp 半導体装置用リードフレーム及び半導体装置
US6378758B1 (en) * 1999-01-19 2002-04-30 Tessera, Inc. Conductive leads with non-wettable surfaces
JP2002043730A (ja) * 2000-07-24 2002-02-08 Mitsubishi Electric Corp 集積回路パッケイジの実装方法および集積回路パッケイジ実装基板
US6853558B1 (en) * 2000-10-06 2005-02-08 Artesyn Technologies, Inc. Surface mount power supply device and associated method
US6552275B2 (en) * 2001-04-16 2003-04-22 Intel Corporation Surface mount component
KR100843737B1 (ko) * 2002-05-10 2008-07-04 페어차일드코리아반도체 주식회사 솔더 조인트의 신뢰성이 개선된 반도체 패키지
US7132734B2 (en) * 2003-01-06 2006-11-07 Micron Technology, Inc. Microelectronic component assemblies and microelectronic component lead frame structures
SG143931A1 (en) * 2003-03-04 2008-07-29 Micron Technology Inc Microelectronic component assemblies employing lead frames having reduced-thickness inner lengths
US7183485B2 (en) * 2003-03-11 2007-02-27 Micron Technology, Inc. Microelectronic component assemblies having lead frames adapted to reduce package bow
US20040224541A1 (en) * 2003-05-09 2004-11-11 Murata Co., Ltd. Apparatus and method for forming solder wicking prevention zone and electronic part
US7309923B2 (en) * 2003-06-16 2007-12-18 Sandisk Corporation Integrated circuit package having stacked integrated circuits and method therefor
US6984881B2 (en) * 2003-06-16 2006-01-10 Sandisk Corporation Stackable integrated circuit package and method therefor
US20060267173A1 (en) * 2005-05-26 2006-11-30 Sandisk Corporation Integrated circuit package having stacked integrated circuits and method therefor
KR100660889B1 (ko) * 2005-11-14 2006-12-26 삼성전자주식회사 반도체 패키지의 위스커 결함을 억제하는 인쇄회로기판 및이를 이용한 반도체 패키지 탑재방법
US7737546B2 (en) * 2007-09-05 2010-06-15 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Surface mountable semiconductor package with solder bonding features
US7964956B1 (en) * 2007-12-10 2011-06-21 Oracle America, Inc. Circuit packaging and connectivity
JP5350962B2 (ja) * 2009-09-30 2013-11-27 富士通株式会社 電子部品、基板ユニット及び情報処理装置
DE102010023423A1 (de) * 2010-06-11 2011-12-15 Wago Verwaltungsgesellschaft Mbh Federklemmelement und Reihenklemme
US8638535B2 (en) * 2011-01-10 2014-01-28 Hamilton Sundstrand Corporation Vertical mount transient voltage suppressor array
JP2014192222A (ja) * 2013-03-26 2014-10-06 Shinko Electric Ind Co Ltd リードフレーム及び半導体装置
JP6101151B2 (ja) * 2013-05-22 2017-03-22 日東電工株式会社 回路付きサスペンション基板およびその製造方法
JP6206494B2 (ja) * 2013-06-19 2017-10-04 富士電機株式会社 半導体装置
JP2015176907A (ja) 2014-03-13 2015-10-05 ルネサスエレクトロニクス株式会社 半導体装置
WO2017142741A1 (en) * 2016-02-19 2017-08-24 Alpha Assembly Solutions Inc. Rf shield with selectively integrated solder
US10679477B2 (en) * 2016-05-09 2020-06-09 Herbert S Kobayashi Multicamera video alarm system for remote monitoring and method
US11386759B2 (en) 2016-05-09 2022-07-12 Herbert S Kobayashi Three level detector signal for multicamera video alarm system for remote monitoring and method
WO2019176260A1 (ja) * 2018-03-13 2019-09-19 住友電気工業株式会社 半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4989158A (ja) * 1972-12-29 1974-08-26
JPS5936952A (ja) * 1982-08-25 1984-02-29 Toshiba Corp 半導体装置
JPS6054340U (ja) * 1983-09-21 1985-04-16 株式会社日立製作所 集積回路
JPS6247146U (ja) * 1985-09-10 1987-03-23
JPS6370133U (ja) * 1986-10-24 1988-05-11
JPH0625017Y2 (ja) * 1987-07-14 1994-06-29 日本電気株式会社 Ｌｓｉパッケ−ジのリ−ド構造

Also Published As

Publication number Publication date
US5041901A (en) 1991-08-20
JPH0372662A (ja) 1991-03-27
KR930002813B1 (ko) 1993-04-10
KR900019211A (ko) 1990-12-24

Similar Documents

Publication Publication Date Title
JPH0779145B2 (ja) 半導体装置
JP3383398B2 (ja) 半導体パッケージ
US5252854A (en) Semiconductor device having stacked lead structure
US6340837B1 (en) Semiconductor device and method of fabricating the same
JPH0553066B2 (ja)
US5121300A (en) Lead frame and electronic device employing the same
US5708294A (en) Lead frame having oblique slits on a die pad
JP4572467B2 (ja) マルチチップ半導体装置およびその製造方法
JP2942924B2 (ja) ボールグリッドアレイ半導体パッケージ及びその製造方法
KR960003852B1 (ko) 반도체 장치
KR20040083192A (ko) 솔더 볼 패키지
JP2914626B2 (ja) スリットを有する内部リードを備える半導体チップパッケージ
JPS6215844A (ja) 半導体リ−ドフレ−ム
JP2756791B2 (ja) 樹脂封止型半導体装置
JPH02110960A (ja) 半導体装置
JP2815974B2 (ja) 半導体装置
JP3018211B2 (ja) リードフレーム
JPH0212861A (ja) 樹脂封止型半導体装置
JP2971594B2 (ja) 半導体集積回路装置
JP2692656B2 (ja) 表面実装型半導体装置
US5831332A (en) Semiconductor package for surface mounting
JP2653951B2 (ja) 樹脂封止型半導体装置
JPH065641A (ja) チップキャリア型半導体装置
JP2890841B2 (ja) 樹脂封止型半導体装置
JPH08111470A (ja) Ｂｇａパッケ−ジ及び実装基板、並びにこれらから構成される半導体装置