KR930002813B1 - 리이드프레임 및 그것을 사용한 반도체장치 - Google Patents

리이드프레임 및 그것을 사용한 반도체장치 Download PDF

Info

Publication number
KR930002813B1
KR930002813B1 KR1019900006388A KR900006388A KR930002813B1 KR 930002813 B1 KR930002813 B1 KR 930002813B1 KR 1019900006388 A KR1019900006388 A KR 1019900006388A KR 900006388 A KR900006388 A KR 900006388A KR 930002813 B1 KR930002813 B1 KR 930002813B1
Authority
KR
South Korea
Prior art keywords
lead
solder
semiconductor device
lead frame
chip
Prior art date
Application number
KR1019900006388A
Other languages
English (en)
Other versions
KR900019211A (ko
Inventor
마꼬또 기따노
아사오 니시무라
아끼히로 야구찌
스에오 가와이
아끼오 호시
이찌오 시미즈
Original Assignee
가부시끼가이샤 히다찌세이사꾸쇼
미다 가쓰시게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 히다찌세이사꾸쇼, 미다 가쓰시게 filed Critical 가부시끼가이샤 히다찌세이사꾸쇼
Publication of KR900019211A publication Critical patent/KR900019211A/ko
Application granted granted Critical
Publication of KR930002813B1 publication Critical patent/KR930002813B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • H05K3/3426—Leaded components characterised by the leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10742—Details of leads
    • H05K2201/1075—Shape details
    • H05K2201/10757—Bent leads
    • H05K2201/10772—Leads of a surface mounted component bent for providing a gap between the lead and the pad during soldering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10742—Details of leads
    • H05K2201/10886—Other details
    • H05K2201/10909—Materials of terminal, e.g. of leads or electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2081—Compound repelling a metal, e.g. solder
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

내용 없음.

Description

리이드프레임 및 그것을 사용한 반도체장치
제 1 도는 본 발명의 리이드프레임의 1실시예의 평면도.
제 2 도는 본 발명의 반도체장치의 1실시예의 단면도.
제 3 도는 본 발명의 실시예 1 의 반도체장치의 부분적인 특성부를 도시한 사시도.
제 4 도는 본 발명의 실시예 1 의 반도체장치의 일부단면도.
제 5 도 및 제 6 도는 본 발명의 실시예 1 의 기판상에 탑재된 반도체장치의 일부단면도.
제 7 도는 본 발명의 실시예 2 의 반도체장치의 부분적인 특성부를 도시한 사시도.
제 8 도는 본 발명의 실시예 3 의 반도체장치의 부분적인 특성부를 도시한 사시도.
제 9 도는 본 발명의 실시예 4 의 반도체장치의 부분적인 특성부를 도시한 사시도.
제10도는 본 발명의 실시예 4 의 기판상에 탑재된 반도체장치의 일부단면도.
제11도 및 제13도는 종래의 기판상에 탑재된 반도체장치의 단면도.
제12도는 제11도에 도시한 반도체장치의 땜납습윤율과 땜납 변형 범위 사이의 관계를 나타낸 그래프.
제14도는 제13도의 반도체장치의 땜납접합부의 변형 분포를 나타낸 그래프.
제15도는 제13도의 반도체장치의 땜납층 두께와 땜납층의 최대 변형 범위 사이의 관계를 나타낸 그래프.
제16도는 실시예 5 의 반도체장치의 일부단면도.
제17도는 종래의 반도체장치와 비교해서 실시예 1 의 반도체장치의 땜납습윤율의 도수분포를 나타낸 그래프.
본 발명은 리이드 프레임에 관한 것으로, 특히 땜납접합부의 신뢰성에 우수한 리이드 프레임 및 그것을 사용한 반도체장치에 관한 것이다.
최근, 수요가 급증하고 있는 면탑재형 반도체장치에서는 리이드를 기판에 직접 납땜하고 있었다. 일반적으로 반도체장치(패키지)의 선팽창 계수와 기판의 선팽창 계수는 서로 다르므로, 반복 온도 변화가 일어났을 때 땜납 접합부에 반복적으로 열 변형이 발생하여 열피로에 의한 땜납 접합부의 파괴가 일어난다. 이것은 신뢰성의 점에서 심각한 문제로 된다.
반도체장치의 리이드 땜납 접합부의 신뢰성을 향상시키기 위하여 일본국 특허공개공보 소화 59-36952호에 기재된 리이드의 표면전체의 땜납습윤성을 양호하게 하는 방법과 일본국 특허 공개공보 소화 59-108334호와 61-270856에 기재된 리이드의 땜납접합면적이 넓게 되도록 리이드의 형상을 개선하는 방법이 거론되고 있다. 리이드 표면전체의 땜납습윤성을 양호하게 하는 방법에 따르면, 땜납접합부의 결함에의한 변형의 집중이 방지되므로, 땜납의 열피로 수명을 향상시킬 수 있다. 그러나, 이 방법에 따르면, 땜납의 사용량이 많을 때 리이드의 표면전체가 땜납으로 덮여버릴 위험성이 있다. 이러한 경우에, 온도변화에 의한 기판과 패키지의 상대변위는 리이드의 벤딩변형에 의해 흡수될 수 없으므로, 땜납 접합부에서의 변형이 역으로 크게 된다. 그 결과, 땜납 피로수명이 오히려 저하되는 경우가 있다. 특히, 최근의 반도체 패키지에서와 같이 리이드가 미세화되면, 과잉으로 납땜될 가능성이 크다. 한편, 땜납의 접합면적을 넓게 하는 방법에 따르면, 땜납의 평균적인 뒤틀림은 적게 되지만, 최대 변형이 발생되는 부분에 대한 배려가 되어 있지 않아 열피로 수명을 향상시키는 데에는 거의 효과가 없다는 문제점이 있었다.
본 발명의 목적은 종래기술의 문제점을 해결하기 위해 이루어진 것으로, 땜납의 양을 적정량으로 확보하여 리이드의 땜납접합부의 열피로 수명과 신뢰성을 향상시키는 리이드 프레임을 제공하는 것이다.
본 발명의 다른 목적은 상기 리이드 프레임을 사용한 반도체장치를 제공하는 것이다.
본 발명은 봉하여지는 다수의 내부리이드, 다수의 외부리이드를 포함하고, 적어도 땜납습윤성이 불충분한 경우, 탑재된 기판에 접속되는 외부리이드의 각 끝부에 땜납습윤성을 향상시키도록 표면처리를 실시하고, 외부리이드의 상기 각부와 적어도 인접하는 각 끝부에 땜납습윤성을 억제하도록 표면처리를 실시하는 리이드 프레임을 마련하는 것이다.
또한, 본 발명은 봉하여지는 다수의 내부리이드, 다수의 외부리이드를 포함하고, 각각의 외부리이드가 적어도 4회 구불어져서 각 외부리이드의 수평선단이 기판과 면접합되는 리이드 프레임을 마련하는 것이다.
또한, 본 발명은 적어도 하나의 반도체칩, 리이드 프레임, 상기 리이드 프레임의 내부리이드를 상기 칩에 전기적으로 접속하는 와이어, 상기 칩과 내부리이드 및 와이어를 봉하여 막는 봉지체를 포함하고, 상기 리이드 프레임은 다수의 내부 리이드와 다수의 외부리이드를 가지며, 적어도 땜납습윤성이 불충분한 경우에 땜납습윤성을 향상하도록 표면처리를 실시하는 탑재된 기판에 접속되는 상기 외부리이드의 각 끝부와 땜납습윤성을 억제하도록 표면처리를 실시하는 상기 외부 리이드의 끝부와 적어도 인접하는 끝부를 포함하는 반도체장치를 제공하는 것이다.
또한, 본 발명은 적어도 하나의 반도체칩, 리이드 프레임, 상기 리이드 프레임의 내부리이드를 상기 칩에 전기적으로 접속하는 와이어, 상기 칩과 상기 내부리이드 및 와이어를 봉하여 막는 봉지체를 포함하고, 상기 리이드 프레임은 다수의 내부리이드와 다수의 외부리이드, 적어도 4회 구불어지는 각각의 외부리이드와 기판에 면접합되는 각각의 외부리이드의 수평선단부를 포함하는 반도체장치를 제공하는 것이다.
몇명의 본 발명자들에 의해 연구된 면내장 IC패키지의 땜납 접합부의 열피로 강도판단에 대한 것이 일본국 Society of Mechanical Engineers(A edition) Vol. 54, No.505,p.1709 내지 1715(1988년 9월 발행)에 기재되어 있다. 이 연구에 따라 본 발명자들은 반도체장치의 외부리이드가 납땜되었을 때 납땜높이와 열 변형 사이의 관계를 연구하였다. 제11도에 도시한 바와같이 스몰아웃라인 I리이드 패키지(SOI)나 쿼드플래트 I패키지(QFI)에서 사용된 소위 버트(butt)리이드라 불리우는 리이드의 땜납접합부를 갖는 반도체장치를 사용하였다.
제11도에서, 패키기(1)의 한쪽에서 인출된 리이드(2)는 땜납(3)에 의해 기판(4)위에 형성된 랜드(5)에 결합된다. 이 패키지에서는 리이드의 높이가 "ℓ"로써 규정되어 있고, 땜납의 습윤높이가 "h"로써 규정되어 있다. 습윤높이는 납땜하기 위해 사용된 땜납의 양과 리이드 표면의 땜납 습윤성에 의해 결정된다. 습윤높이는 땜납량이 많을 수록 또는 습윤성이 양호할 수록 크게 된다. 통상, 봉하여 막기 위해서는 선팽창 계수가 대략 20×10-6/℃인 수지가 사용된다. 또, 기판으로써는 통상 선팽창 계수가 대략 10×10-6/℃인 글라스 에폭시판 또는 선팽창 계수가 10×10-6/℃이하인 세라믹판이 사용된다. 패키지(1)과 기판(4)의 선팽창 계수가 상기한 바와같이 서로 다르기 때문에, 온도변화에 의해 패키지의 측면과 기판의 땜납 접합부 사이에 상대변위가 발생되고, 이 변위에 의해 땜납접합부(3)에 열 변형이 발생한다.
제12도에는 상대변위를 ±20㎛부여했을 때 리이드 높이(ℓ)에 대한 땜납습윤높이(h)의 비율, 즉 땜납습윤을 (h/ℓ)과 땜납(3)의변형 범위 사이의 관계의 해석 결과를 나타낸다. 가로축은 대수 눈금을 사용한다.
제12도에서, 변형 범위는 모든 리이드 높이에서 땜납습윤율이 25% 내지 45%인 모든 경우에 거의 최소인 것이 명백하게 된다. 땜납습윤율이 25%보다 작거나 45%보다 클때, 변형 범위는 크게 된다. 이것은 버트리이드의 땜납습윤 높이에서 최적값이 존재한다는 것을 의미한다.
이 이유는 다음과 같다. 땜납습윤율이 25%보다 작은 범위에서는 습윤율이 작을 수록 패키지와 기판의 상대변위에 의해 땜납접합부에서 발생된 모멘트에 대항하는 땜납의 양이 작게 되므로, 발생된 변형은 크게 된다. 반대로, 땜납습윤율이 45%보다 큰 범위에서는 땜납으로 덮여지는 리이드의 길이가 길게되므로, 상대변위를 흡수하기 위하여 필요한 리이드의 자유변형 부분의 길이가 짧게 되어 땜납 접합부에서 발생된 모멘트가 크게 되므로 변형이 크게 된다. 습윤율이 25% 내지 45%의 범위 일 때, 상술한 땜납의 변형을 크게 하는 2개의 요인이 서로 부정하여 최적상태로 된다. 여기서는 2개의 요인중의 전자만을 언급하였고, 전체 리이드의 습윤특성을 향상시키도록 하였다. 그러나, 본 발명자들은 땜납이 너무 습윤되었을 때에도 피로수명이 저하된다는 사실을 수량적으로 발견하였다.
그러나, 땜납습윤율(h/ℓ)이 25% 내지 45%의 범위로 되었다고 하더라도 제11도에 도시한 바와같은 종래의 반도체장치는 제17도의 곡선 B로 나타낸 바와같이 땜납습윤율의 도수분포가 넓으므로, 열피로 수명과 신뢰성에서 향상된 반도체장치를 제공하는 것이 불가능하게 된다. 또, 이러한 경우에 각각의 외부리이드의 납땜된 부분에 브리지 현상을 일으켜 바람직하지 않은 단락을 발생하므로 신뢰성이 저하된다. 본 발명에 따르면, 이러한 결함을 극복할 수 있다.
본 발명에 따르면, 리이드 프레임은 봉지체로 봉하여지는 다수의 내부리이드와 다수의 외부리이드를 포함하고, 탑재된 기판에 접속된 상기 내부리이드의 각 끝부는 땜납습윤성이 적어도 불충분하게 된 경우에 땜납습윤성을 향상하도록 표면 처리가 실시되고, 외부리이드의 끝부에 적어도 인접하는 각 끝부는 땜납습윤성을 억제하도록 표면처리가 실시된다.
땜납습윤성이 불충분 하다는 것은 리이드 프레임이 강철, 알루미늄등으로 이루어져서 납땜이 실시될 때 땜납으로 접합하는 데 불충분하다는 것을 의미한다. 반대로, 땜납습윤성이 충분하다는 것은 리이드 프레임이 구리, 철, 니켈 및 이들 금속의 합금으로 이루어져 있다는 것을 의미한다. 땜납습윤성을 향상시키기 위한 표면처리는 외부리이드의 땜납습윤성이 불충분할 때 실행해야 한다. 반대로, 외부리이드의 땜납습윤성이 충분할 때 이러한 표면처리를 생략하는 것이 신뢰성을 향상시키기 위해서 바람직하다.
납땜되어야할 끝부에 적어도 인접하는 부분에는 땜납습윤성을 억제하도록 표면처리가 실시되고 있다.
제 1 도에 본 발명의 리이드 프레임의 1예를 도시한다. 제 1 도에서, 칩패드(12)는 칩패드 지지프레임(14)를 거쳐서 외부프레임(17) 및 (17')에 접속되어 있다. 다수의 내부리이드(13)과 다수의 외부리이드(2)는 일체로 형성되어 지지프레임(15)를 거쳐서 접속되어 있다. 외부리이드(2)는 땜납습윤성을 향상시키기 위해 표면처리가 실시된 끝부(7a)와 땜납습윤성을 억제시키기 위해 표면처리가 실시된 인접하는 끝부(6a)를 갖는다. 외부프레임(17) 및 (17')는 지지프레임(16)에 의해 접속되어 있다.
땜납습윤성을 억제하기 위해 표면처리된 부분(6a)는 일반적으로 프린트 회로판의 제작에서 사용된 땜납레지스트재료등의 수지를 코팅하고, 땜납습윤특성이 없는 재료를 도금, 스퍼터링, 압착등에 의해 리이드 표면에 접합하고, 리이드 표면을 산화등에 의해 변질시키는 방법으로 형성할 수 있다. 리이드 표면을 변질시키는 방법의 경우에서는 산화막이 납땜하기 위해 사용된 플럭스에 의해 침지되어서는 안된다. 땜납레지스트 이 수지로써는 폴리이미드, 폴리아미드이미드, 에폭시 수지등의 수지를 통상적으로 사용할 수 있다.
땜납습윤성을 향상시키기 위해 표면처리된 부분(7a)는 땜납도금, 땜납침지, 니켈도금등의 반도체장치의 리이드에 대해 통상적으로 사용된 표면처리에 의해 형성할 수가 있다. 또, 구리, 금등의 양호한 땜납습윤성을 갖는 금속을 도금, 스퍼터링, 압착등에 의해 리이드 표면에 접합시킬 수가 있다.
본 발명에서는 표면처리의 각종 조합, 예를들면(ⅰ)외부리이드가 양호한 땜납습윤성을 갖는 금속으로 이루어졌을때 납땜되어야할 끝부를 제외한 부분만이 땜납습윤성을 억제하기 위해 표면처리가 실시되고, (ⅱ)외부리이드의 재료의 종류에 관계 없이 납땜되어야할 외부리이드의 끝부에 땜납습윤성을 향상시키기 위해 표면처리를 실시하며, 외부리이드의 나머지 부분에 땜납습윤성을 억제하기 위해 표면처리를 실시하고, (ⅲ)외부리이드의 표면전체에 땜납습윤성을 향상시키기 위해 표면처리를 실시하고, 납땜되지 않을 부분에 땜납습윤성을 억제시키기 위해 표면처리를 실시하는 것이 가능하다.
본 발명에서는 상기한 3개의 경우중의 어느 하나를 리이드 프레임에 사용된 재료 및 반도체장치의 구조의 따라 사용할 수 있다.
납땜으로써는 통상적으로 사용된 것, 예를들면 납 및 주석, 특히 납-주석열 공융땜낮(Pb40%, Sn60%)을 표함하는 땜납을 사용할 수 있다.
봉지체로써는 필터를 함유한 에폭시 수지등의 통상적으로 사용된 수지를 사용할 수 있다.
리이드 프레임은 칩패드를 탑재한 부분이 중심에 형성되고, 다수의 내부리이드가 칩패드 주위에 대칭적으로 또는 방사형으로 배치되는 구조를 취한다. 다수의 외부리이드는 땜납습윤성을 향상시키기 위해 표면처리가 실시된 끝부(h)와 땜납습윤성을 억제하기 위해 표면처리가 실시된 나머지 부분을 포함하고, 끝부(h)의 길이는 제 4 도에 도시한 바와같이 외부리이드의 선단에서 오른쪽으로 비스듬히 구부려진 곳까지의 길이(ℓ)의 25% 내지 25%인 것이 바람직하다.
본 발명의 반도체장치는 적어도 하나의 반도체칩, 리이드 프레임, 상기 리이드 프레임의 내부리이드를 상기 칩에 전기적으로 접속하는 와이어를 포함하고, 상기 리이드 프레임은 다수의 내부리이드와 다수의 외부리이드, 탑재된 기판에 접속되어 땜납습윤성이 적어도 불충분한 경우에 땜납습윤성을 향사시키도록 표면처리가 실시되는 상기 외부리이드의 각 끝부, 땜납습윤특성을 억제시키도록 표면처리가 실시되는 외부리이드의 끝부에 적어도 인접하는 각부를 포함한다. 특히, 바람직하게는 제 4 도에 도시한 바와같이 각 외부 리이드는 외부리이드의 선단에서 오른쪽으로 비스듬히 구불어진곳 까지의 길이(ℓ)의 25% 내지 45%에서 끝부(h)의 길이를 갖는 것이다. 반도체장치의 최적인 실시예의 예는 스몰인 라인 I리이드 패키지(SOI)와 쿼드 플레트 I리이드 패키지(QFI)이다.
제 2 도는 본 발명의 반도체장치의 1예를 도시한 것이다.
제 2 도는 칩(9)가 칩패드(12)에 탑재되고, 칩(9)의 전극이 와이어(10)에 의해 내부리이드(13)에 전기적으로 접속되어 있는 스몰아웃라인 I리이드 패키지의 단면도를 도시한 것이다. 칩, 내부리이드 및 와이어는 필터를 함유한 에폭시수지(11)에 의해 봉하여진다. 내부리이드(2)는 땜납습윤성을 향상시키기 위해 표면처리가 실시된 끝부(7a)와 땜납습윤성을 억제시키기 위해 표면처리가 실시된 부분(6a)를 포함하고 있다. 제 2 도의 반도체장치는 칩을 칩패드상에 탑재하고, 칩을 내부리이드(13)에 전기적으로 접속하고, 지지프레임(15), (15')와 외부프레임(17), (17')에 의해 둘러싸인 부분을 필터를 함유한 에폭시 수지등의 수지에 의해 봉하여막고, 지지프레임(15), (15')의 전체와 칩 및 지지프레임(14)일부를 제거하기 위해 절단하고, 외부리이드(2)를 구부리는 것에 의해 형성된다.
본 발명의 반도체장치는 리이드 프레임이 다수의 내부리이드와 다수의 외부리이드, 적어도 4회 구부러지는 각각의 외부리이드와 기판과 면접합되는 각각의 외부리이드의 수평선단을 갖는 또 하나의 형태를 취한다. 이러한 장치는 스몰아웃라인 패키지(SOP)와 쿼드플래트 패키지(QFP)이다.
본 발명에 따르면, 탑재된 기판과 반도체장치의 상대위치는 외부리이드의 벤딩에 의해 변형을 흡수하고, 탑재된 기판에 접합되는 외부리이드의 수형선단에 부착되는 땜납의 양이 충분하게 되도록 결정된다.
이 경우에, 납땜부를 제외한 외부리이드의 부분에 땜납습윤성을 억제하기 위해 표면처리를 실시하고, 납땜되어야할 부분에 땜납습윤성을 향상시키기 위해 표면처리를 실시하는 것에 의해 반도체장치의 신뢰성을 더욱 향상할 수가 있다.
어느 경우에서나 반도체장치의 외부리이드의 땜납습윤높이는 납땜하기 위해 사용된 땜납량과 리이드 표면의 땜납습윤성에 의해 결정된다. 땜납량이 크게 되거나 땜납습윤성이 양호하게 될 수록 습윤높이는 크게된다. 일반적으로, 선팽창 계수가 대략 20×10-6/℃인 수지가 봉지체로써 사용되고 있고, 선팽창 계수가 대략 10×10-6/℃ 인 글라스 에폭시판 또는 선팽창 계수가 10×10-6/℃이하인 세라믹판이 기판으로써 사용되고 있다. 패키지와 기판의 선팽창 계수가 서로 다르므로, 온도변화에 의해 패키지의 측면과 땜납접합부 사이에서 상대변위가 일어난다. 열 변형은 이 변위에 의해 땜납접합부에서 발생된 것으로 보인다.
본 발명자들은 버트리이드의 땜납의 습윤높이에 대한 땜납의 적합한 양이 존재한다는 것을 발견하였다.
땜납의 양이 너무 적으면, 패키지와 기판의 상대변위에 의해 땜납접합부에서 발생된 모멘트에 대항해서 땜납의 양이 작게 되므로 발생된 변형이 크게 된다. 반면에, 땜납의 양이 너무 크면, 땜납에 의해 제어된 리이드 부분이 너무 길게 된다. 그 결과, 상대변위를 흡수하기 위해 필요한 외부리이드의 자유변형 부분의 길이가 짧게 되어 땜납접합부에서 발생된 모멘트가 크게 되므로 변형이 크게 된다. 따라서, 땜납이 양을 본 발명에 따라 적정량으로 되도록 조절하면, 땜납의 변형을 확대시키는 2개의 요인이 서로 부정하여 최적인 상태를 마련한다. 이러한 상태는 본 발명의 특정 처리에 의해 얻을 수 있다.1
발생된 변형을 저하시키고, 땜납의 피로수명을 향상시키기 위해서 제17도의 곡선 B로 나타낸 바와 같이 도수분포가 매우 넓은 외부리이드의 끝부분에서 납땜의 높이를 간단하게 선택하는 것은 불충분하므로, 반도체 장치는 열피로 수명 및 신뢰성에서 불충분하다. 반대로, 납땜되지 않을 외부리이드의 부분에 땜납습윤성을 억제시키기 위하여 표면처리를 실시하고, 납땜되어야할 외부리이드의 끝부분에 땜납습윤성을 향상시키기 위하여 표면처리를 실시하여 땜납습윤율(h/ℓ)을 25% 내지 45%로 되도록 하면, 제17도의 A로 나타낸 바와 같이 도수분포가 매우 좁게 된다. 이것은 본 발명의 매우 놀라운 효과이다.
[실시예 1]
제 3 도는 패키지의 양쪽에서 인출된 외부리이드를 갖는 스몰아웃라인 I 리이드 패키지의 한쪽면의 일부를 나타낸 사시도이다. 외부리이드(2-1)의 표면부(7a), (6a)의 일부가 내부구조를 도시하기 위하여 제거되어 있다. 패키지(1)의 한쪽에서 인출된 각각의 외부리이드(2-1) 내지 (2-4)는 땜납습윤성을 향상시키기 위해 끝부분(7a)에 땜납도금에 의해 표면처리가 실시되고, 땜납습윤성을 억제시키기 위해 납땜되지 않을 외부리이드의 나머지 부분(6a)에 알루미늄 도금에 의해 표면처리가 실시된다. 제 4 도는 패키지(1)에서 인출된 내부리이드의 단면도이다. 외부리이드(2)의 끝에서 표면처리된 부분(7a)는 리이드 높이(ℓ)의 25% 내지 45%의 범위내에 있다.
제 5 도 및 제 6 도는 기판(4) 위에 형성된 랜드(5)에 탑재된 땜납(3)을 접합하기 위해 사용한 경우의 패키지(1)에서 인출된 외부리이드(2)의 단면도이다. 제 5 도는 탑재할 때에 사용되는 땜납(3)의 양이 적은 경우를 도시한 것이다. 이 경우에, 표면(7a)는 양호한 습윤성을 가지므로, 땜납(3)은 습윤에 의해 표면(7a)의 상단까지 올라가고, 땜납습윤 높이는 표면(7a)의 높이에서 유지된다. 반대로, 제 6 도는 탑재할 때에 사용되는 땜납(3)의 양이 많을 때의 경우를 나타낸 것이다. 이 경우에, 표면(6a)에는 습윤특성이 없기 때문에 땜납(3)의 습윤높이는 표면(7a)의 상단을 초과하지 않는다.
상기한 바와 같이, 본 발명에 따르면 땜납습윤높이(h)를 탑재시에 사용된 땜납의 양에 관계없이 리이드 높이(ℓ)의 25% 내지 45%의 범위내로 제어할 수 있으므로, 땜납접합부의 열피로 수명을 향상할 수 있다.
또, 땜납습윤성을 억제하기 위한 표면처리(6a)는 납땜되어야할 외부리이드의 끝부분 이외의 모든 부분에 대해서 항상 필요한 것은 아니다. 패키지와 가까운 외부리이드와 땜납접합부에서 충분히 멀리 떨어진 부분은 종종 땜납습윤성을 억제시키기 위한 표면처리가 불필요하게 된다.
제17도는 본 발명(곡선 A)의 실시예 1에 따른 땜납습윤율의 도수분포와 제11도의 종래의 반도체장치(곡선 B)의 땜납습윤율의 도수분포의 측정결과를 도시한 것이다. 각각의 경우에서는 제 4 도에 도시한 땜납습윤율(h/ℓ)이 30%로 되도록 제어되고, 땜납의 양이 동일하게 사용된다.
제17도에서 명백한 바와 같이 본 발명에 따른 외부리이드의 땜납습윤율의 도수분포가 종래 기술과 비교해서 매우 작은 것을 알수 있다. 따라서, 땜납습윤율을 최적의 상태로 제어할 수 있어 땜납접합부의 열피로 수명을 향상할 수 있다.
[실시예 2]
제 7 도에 도시한 바와 같은 반도체 장치를 마련하였다. 제 7 도에서, 패키지(1)의 한쪽에서 인출된 외부리이드(2-1) 내지 (2-4)는 양호한 땜납습윤성을 갖는 구리로 이루어져 있다. 각각의 외부리이드의 끝부분(7b)는 표면처리가 실시되어 있지 않다. 외부리이드의 각각의 나머지 부분(6b)는 땜납습윤성을 억제시키기 위해 알루미늄 도금(h/ℓ=30%)에 의해 표면처리가 실시되어 있다.
땜납습윤 높이는 상술한 바와 같이 실시예 1과 같은 방법으로 제어할 수 있으므로, 땜납접합부의 열피로 수명을 향상시킬 수 있다. 리이드 프레임을 형성하기 이한 재료로써는 현재 널리 사용되고 있는 구리의 합금, 니켈, 금, 은 또는 이들 금속의 합금을 사용할 수 있다.
[실시예 3]
제 8 도에 도시한 바와 같은 반도체 장치를 마련하였다. 제 8 도에서, 패키지(1)의 한쪽에서 인출된 각각의 외부리이드(2-1) 내지 (2-4)의 표면전체는 땜납습윤성을 향상시키기 위해 땜납도금에 의해 표면처리가 실시되어 있다. 끝부분(7c) (h/ℓ=30%)를 제외한 각 부분(6c)는 땜납습윤성을 억제시키기 위해 알루미늄 도금에 의해 표면처리가 실시되어 있다.
땜납습윤높이는 상술한 바와 같이 실시예 1과 같은 방법으로 제어할 수 있으므로, 땜납접합부의 열피로 수명을 향상시킬 수 있다.
실시예 1 내지 3에서는 외부리이드의 끝부분에 땜납습윤성을 향상시키기 위한 표면처리가 항상 필요한 것은 아니다. 그러나, 표면처리를 실시하는 것에 의해 신뢰성을 더욱더 향상시킬 수가 있다.
또한, 2종류의 표면처리는 패키지의 조립전이나 조립도중 또는 패키지의 조립후에 리이드 프레임에 실시할 수가 있다. 또한, 실시예 1 내지 3에서는 스몰아웃라인 I 리이드 패키지에 대해서 설명하였다. 그러나, 이것에 한정되는 것은 아니고 버트리이드를 사용한 쿼드플래트 I 리이드에도 마찬가지로 본 발명을 적용할 수가 있다.
[실시예 4]
제 9 도에 도시한 바와 같은 반도체장치(스몰아웃라인 패키지)를 마련하였다. 제 9 도에서, 패키지(1)에서 인출된 외부리이드(2-1) 내지 (2-4)는 점(2b), (2c), (2d), (2e)에서 4회 구부러진다. 벤딩점(2c)에서 (2d)까지의 부분은 벤딩점(2e)에서 선단까지의 부분보다 높게 되어 있다.
제10도는 기판상에 탑재된 제 9 도의 외부리이드의 단면도이다. 패키지(1)에서 인출된 외부리이드(2)는 점(2b), (2c), (2d), (2e)에서 4회 구불어져서 기판(4) 위에 형성된 랜드(5)에 땜납(3)으로써 접속된다. 벤딩점(2c) 내지 (2d)와 랜드(5)사이의 땜납접합부의 두께 t1은 벤딩점(2e)에서 선단까지와 랜드(5) 사이의 땜납접합층의 두께 t2보다 크게 되어 있다.
두께(t1-t2)는 적어도 최대 변형이 기판에 탑재된 종래의 반도체 장치의 땜납층에서 발생되는 왼쪽끝으로부터 땜납층에서 확보되므로, 땜납(3)의 열피로 수명을 최대 변형의 발생을 억제하는 것에 의해 향상할 수 있다.
이 경우에는 벤딩점(2c) 내지 (2d)에서 부분에 대해 충분한 강성을 취해야 한다는 것을 주지해야 한다.
골윙(gullwing) 리이드를 사용한 쿼드플래트 패키지를 스몰아웃라인 패키지에 사용하였을 때 동일한 결과를 얻을 수 있다.
[비교예 1]
제13도에 스몰아웃라인 패키지 또는 쿼드플래트 패키지에서 사용된 소위 "골윙 리이드"라 불리우는 종래의 리이드의 땜납접합부를 도시한다. 패키지(1)의 한쪽에서 인출된 리이드(2)는 리이드(2)의 수평부(2d)에서 땜납층(3)을 거쳐서 기판(4) 위에 형성된 랜드(5)에 접합되어 있다.
패키지의 리이드 높이는 "ℓ"로 취해지고, 수평부(2d)의 길이는 "s"로, 땜납층(3)의 두께는 "t"로써 취해진다. 이 패키지에서는 온도변화에 의해 상대변위가 패키지의 측면과 기판의 땜납접합부 사이에서 발생된다. 이 변위에 의해 열 변형이 땜납접합부(3)에서 발생된다.
제14도는 패키지와 기판사이에 20㎛의 상대변위를 부여했을 때 땜납층(3)의 뒤틀림 분포의 해설결과를 도시한 것이다. 제14도에서 명백한 바와 같이 땜납의 변형은 리이드의 수평부 왼쪽끝에서 최대로 되고, 리이드의 선단에는 변형이 거의 발생하지 않는 것을 알 수 이다. 따라서, 제13도의 땜납층(13)의 피로수명을 향상하기 위하여, 특히 땜납층(3)의 왼쪽끝에서 발생된 변형을 저감하는 것이 필요하다.
제15도는 상대변위를 ±20㎛ 부여했을 때 땜납층의 두께와 땜납층이 왼쪽끝에서 발생된 최대 변형 범위 사이의 관계의 해설결과를 도시한 것이다. 제15도에서, 가로축 및 세로축은 모두 대수 눈금을 취하고 있다. 제15도에서 명백한 바와 같이 땜납층이 두껍게 될수록 변형은 작게 된다는 것을 알 수 있다.
그러나, 실제에 있어서는 땜납층의 두께가 패키지의 하중에 의해 저감되므로, 땜납층의 두께는 최대 0.1mm이다.
상기의 결과에서 명백한 바와 같이 골윙리이드의 땜납접합부의 수명을 향상시키기 위하여 최대 변형이 발생되는 리이드의 수평부의 왼쪽끝에서 땜납층의 두께를 증가시키는 것이 필요하다는 것을 알 수 있다. 이를 위해서, 종래 기술에 따라 2회 구부린 외부리이드를 외부리이드의 수직부분과 외부리이드의 수평부분의 교차점에서의 두께를 증가시키기 위하여 적어도 4회 구부려야 한다.
[실시예 5]
제16도에 도시한 바와 같은 반도체 장치를 상술한 실시예 1 내지 4와 동일한 방법으로 마련하였다. 제16도에서는 외부리이드의 수직부분(벤딩점(2c)에서 (2b)까지)에 땜납습윤을 금지시키기 위하여 패키지(1)의 한쪽에서 벤딩점(2c)까지의 외부리이드의 부분에 땜납습윤성을 억제시키기 위한 알루미늄 도금에 의해 표면처리(6d)가 실시되어 있다. 이 표면처리에 의해 신뢰성이 실시예 4의 경우와 비교해서 현저하게 향상되었다.
상기한 실시예 1 내지 5에서는 내부리이드, 와이어, 칩패드, 반도체칩등을 도시하지 않았지만, 이것은 특별히 한정되는 것은 아니고 종래의 것을 사용할 수 있다.
상술한 바와 같이, 본 발명을 스몰아우라인 I 리이드 패키지 또는 쿼드플래트 I 리이드 패키지에 적용하였을 때, 땜납접합부의 크기가 최적인 상태하에서 제어되므로 땜납접합부의 열피로 수명을 더욱 향상할 수 있다.
또한, 본 발명을 스몰아웃라인 패키지 또는 쿼드플래트 패키지에 적용하였을 때, 땜납접합부의 두께는 그곳에 발생된 최대 변형을 저감시키도록 확보되므로, ㄷ의 열피로 수명을 더욱 향상할 수가 있다.

Claims (20)

  1. 봉하여지는 다수의 내부리이드(13), 다수의 외부리이드(2), 기판에 접속되어 상기 외부리이드의 땜납습윤성이 적어도 불충분한 경우에 땜납습윤성을 향상시키도록 표면처리가 실시되는 상기 외부리이드의 각각의 끝부와 상기 외부리이드의 끝부에 적어도 인접해서 땜납습윤성을 억제시키도록 표면처리가 실시되는 각부를 포함하는 리이드 프레임.
  2. 특허청구의 범위 제 1 항에 있어서, 상기 땜납은 납과 주석을 함유한 땜납인 리이드 프레임.
  3. 특허청구의 범위 제 1 항에 있어서, 칩패드(12)가 중심에 형성되고, 다수의 내부리이드가 상기 칩패드 주위에 대칭적으로 또는 방사형으로 배치되는 구조를 갖는 리이드 프레임.
  4. 특허청구의 범위 제 1 항에 있어서, 땜납습윤성을 향상시키기 위한 표면처리는 외부리이드 선단에서 구부러지는 점까지의 거리(ℓ)의 25% 내지 45%의 범위내에서 외부리이드의 끝부에 실행되는 리이드 프레임.
  5. 적어도 하나의 반도체칩(9), 리이드 프레임, 상기 리이드 프레임의 내부리이드를 상기 칩에 전기적으로 접속하는 와이어(10)과 상기 칩, 상기 내부리이드 및 상기 와이어를 봉하여 막는 봉지체(11)을 포함하며, 상기 리이드 프레임은 다수의 내부리이드와 다수의 외부리이드, 기판에 접속되어 땜납습윤성이 적어도 불충분한 경우에 땜납습윤성을 향상시키기 위하여 표면처리가 실시되는 상기 외부리이드의 각각의 끝부와 상기 각각의 끝부에 적어도 인접해서 땜납습윤성을 억제시키기 위해서 표면처리가 실시되는 각부를 포함하는 반도체장치.
  6. 특허청구의 범위 제 5 항에 있어서, 상기 땜납은 납 및 주석을 함유한 땜납인 반도체장치.
  7. 특허청구의 범위 제 5 항에 있어서, 상기 봉지체는 수지인 반도체장치.
  8. 특허청구의 범위 제 5 항에 있어서, 상기 리이드 프레임은 칩패드(12)가 중심에 형성되고, 다수의 내부리이드가 상기 칩패드 주위에 대칭적으로 또는 방사형으로 배치되는 구조를 갖는 반도체장치.
  9. 특허청구의 범위 제 5 항에 있어서, 땜납습윤성을 향상시키기 위한 표면처리는 외부리이드 선단에서 구부러지는 점까지의 거리의 25% 내지 45%의 범위내에서 외부리이드의 끝부에 실행되는 반도체장치.
  10. 적어도 하나의 반도체칩, 리이드 프레임, 상기 칩에 상기 리이드 프레임의 내부리이드를 전기적으로 접속하는 와이어와 상기 칩, 상기 내부리이드 및 상기 와이어를 봉하여 막는 봉지체를 포함하며, 상기 리이드 프레임은 다수의 내부리이드와 다수의 외부리이드, 외부리이드의 선단에서 구부러지는 점까지의 거리의 25% 내지 45%의 범위내에서 외부리이드의 끝부에 납과 주식을 함유한 땜납에 의해 습윤되는 표면처리가 실시되는 각각의 외부리이드의 끝부와 상기 각각의 끝부에 적어도 인접해서 납과 주석을 함유한 땜납에 대해서 습윤성을 억제시키기 위하여 표면처리가 실시되는 각부를 포함하는 반도체장치.
  11. 특허청구의 범위 제10항에 있어서, 상기 장치는 스몰아웃라인 I 리이드 패키지인 반도체장치.
  12. 특허청구의 범위 제10항에 있어서, 상기 장치는 쿼드플래트 I 리이드 패키지인 반도체장치.
  13. 적어도 하나의 반도체칩, 리이드 프레임, 상기 칩에 상기 리이드 프레임의 내부리이드를 전기적으로 접속하는 와이어와 상기 칩, 상기 내부리이드 및 상기 와이어를 봉하여 막는 봉지체를 포함하며, 상기 리이드 프레임은 다수의 내부리이드와 각각의 외부리이드가 적어도 4회 구부러지는 다수의 외부리이드와 기판에 면접합되는 각각의 외부리이드의 수평선단을 포함하고, 상기 선단으로 부터 제 3 의 벤딩부(2c 내지 2d)의 위치는 상기 수평선단부 보다 높게 위치되는 반도체장치.
  14. 특허청구의 범위 제13항에 있어서, 상기 장치는 스몰아웃라인 패키지인 반도체장치.
  15. 특허청구의 범위 제13항에 있어서, 상기 장치는 쿼드플래트 패키지인 반도체장치.
  16. 봉하여지는 다수의 내부리이드와 각각의 외부리이드가 적어도 4회 구부러지는 다수의 외부리이드와 기판에 면접합되는 상기 각각의 외부리이드의 수평선단부를 포함하는 리이드 프레임.
  17. 특허청구의 범위 제16항에 있어서, 칩패드(12)가 중심에 형성되고, 다수의 내부리이드가 상기 칩패드 주위에 대칭적으로 또는 방사형으로 배치되는 구조를 갖는 리이드 프레임.
  18. 특허청구의 범위 제13항에 있어서, 납땜되어야할 부분에서 인접하는 외부리이드의 적어도 일부분에는 땜납습윤성을 억제시키기 위해 표면처리가 실시되는 반도체장치.
  19. 특허청구의 범위 제 1 항에 있어서, 땜납습윤성을 향상시키기 위한 표면처리는 땜납도금, 땜납침지 또는 니켈도금인 리이드 프레임.
  20. 특허청구의 범위 제 1 항에 있어서, 땜납습윤성을 억제하기 위한 표면처리은 수지코팅, 알루미늄도금, 알루미늄 스퍼터링 또는 산화인 리이드 프레임.
KR1019900006388A 1989-05-10 1990-05-07 리이드프레임 및 그것을 사용한 반도체장치 KR930002813B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP11495389 1989-05-10
JP114953/89 1989-05-10
JP1-114953 1989-05-10

Publications (2)

Publication Number Publication Date
KR900019211A KR900019211A (ko) 1990-12-24
KR930002813B1 true KR930002813B1 (ko) 1993-04-10

Family

ID=14650736

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900006388A KR930002813B1 (ko) 1989-05-10 1990-05-07 리이드프레임 및 그것을 사용한 반도체장치

Country Status (3)

Country Link
US (1) US5041901A (ko)
JP (1) JPH0779145B2 (ko)
KR (1) KR930002813B1 (ko)

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5917707A (en) 1993-11-16 1999-06-29 Formfactor, Inc. Flexible contact structure with an electrically conductive shell
JPH07114218B2 (ja) * 1991-01-09 1995-12-06 株式会社東芝 微小箇所の電気接続方法及び該方法により形成された半導体装置
US5281772A (en) * 1991-10-28 1994-01-25 Delco Electronics Corporation Electrical connector having energy-formed solder stops and methods of making and using the same
JPH0576053U (ja) * 1992-03-16 1993-10-15 アイワ株式会社 面実装電子部品
JPH05343593A (ja) * 1992-06-11 1993-12-24 Nec Corp 接続端子
JPH06125026A (ja) * 1992-10-12 1994-05-06 Ngk Spark Plug Co Ltd 端子構造とこれを用いた入出力端子部材及び配線基板
JP3117828B2 (ja) * 1992-12-28 2000-12-18 ローム株式会社 合成樹脂封止型電子部品及びそのリード端子の曲げ加工方法
US5399902A (en) * 1993-03-04 1995-03-21 International Business Machines Corporation Semiconductor chip packaging structure including a ground plane
US20020053734A1 (en) 1993-11-16 2002-05-09 Formfactor, Inc. Probe card assembly and kit, and methods of making same
US5820014A (en) 1993-11-16 1998-10-13 Form Factor, Inc. Solder preforms
US5455446A (en) * 1994-06-30 1995-10-03 Motorola, Inc. Leaded semiconductor package having temperature controlled lead length
US5491302A (en) * 1994-09-19 1996-02-13 Tessera, Inc. Microelectronic bonding with lead motion
US5573845A (en) * 1994-12-09 1996-11-12 Olin Corporation Superficial coating layer having acicular structures for electrical conductors
US5545850A (en) * 1995-01-13 1996-08-13 Olin Corporation Guard ring for integrated circuit package
US5585670A (en) * 1995-09-05 1996-12-17 Mitsubishi Electric Semiconductor Software Co. Semiconductor device package
US5994152A (en) 1996-02-21 1999-11-30 Formfactor, Inc. Fabricating interconnects and tips using sacrificial substrates
US8033838B2 (en) 1996-02-21 2011-10-11 Formfactor, Inc. Microelectronic contact structure
US6307161B1 (en) * 1996-09-10 2001-10-23 Formfactor, Inc. Partially-overcoated elongate contact structures
TW406454B (en) * 1996-10-10 2000-09-21 Berg Tech Inc High density connector and method of manufacture
US6081035A (en) * 1996-10-24 2000-06-27 Tessera, Inc. Microelectronic bond ribbon design
US6075286A (en) * 1997-06-02 2000-06-13 International Rectifier Corporation Stress clip design
US6300678B1 (en) * 1997-10-03 2001-10-09 Fujitsu Limited I/O pin having solder dam for connecting substrates
CN1134839C (zh) * 1997-12-26 2004-01-14 三星航空产业株式会社 引线框架及涂敷引线框架的方法
JPH11204713A (ja) * 1998-01-09 1999-07-30 Sony Corp 半導体装置用リードフレーム及び半導体装置
US6378758B1 (en) * 1999-01-19 2002-04-30 Tessera, Inc. Conductive leads with non-wettable surfaces
JP2002043730A (ja) * 2000-07-24 2002-02-08 Mitsubishi Electric Corp 集積回路パッケイジの実装方法および集積回路パッケイジ実装基板
US6853558B1 (en) * 2000-10-06 2005-02-08 Artesyn Technologies, Inc. Surface mount power supply device and associated method
US6552275B2 (en) * 2001-04-16 2003-04-22 Intel Corporation Surface mount component
KR100843737B1 (ko) * 2002-05-10 2008-07-04 페어차일드코리아반도체 주식회사 솔더 조인트의 신뢰성이 개선된 반도체 패키지
US7132734B2 (en) * 2003-01-06 2006-11-07 Micron Technology, Inc. Microelectronic component assemblies and microelectronic component lead frame structures
SG143931A1 (en) * 2003-03-04 2008-07-29 Micron Technology Inc Microelectronic component assemblies employing lead frames having reduced-thickness inner lengths
US7183485B2 (en) * 2003-03-11 2007-02-27 Micron Technology, Inc. Microelectronic component assemblies having lead frames adapted to reduce package bow
US20040224541A1 (en) * 2003-05-09 2004-11-11 Murata Co., Ltd. Apparatus and method for forming solder wicking prevention zone and electronic part
US7309923B2 (en) * 2003-06-16 2007-12-18 Sandisk Corporation Integrated circuit package having stacked integrated circuits and method therefor
US6984881B2 (en) * 2003-06-16 2006-01-10 Sandisk Corporation Stackable integrated circuit package and method therefor
US20060267173A1 (en) * 2005-05-26 2006-11-30 Sandisk Corporation Integrated circuit package having stacked integrated circuits and method therefor
KR100660889B1 (ko) * 2005-11-14 2006-12-26 삼성전자주식회사 반도체 패키지의 위스커 결함을 억제하는 인쇄회로기판 및이를 이용한 반도체 패키지 탑재방법
US7737546B2 (en) * 2007-09-05 2010-06-15 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Surface mountable semiconductor package with solder bonding features
US7964956B1 (en) * 2007-12-10 2011-06-21 Oracle America, Inc. Circuit packaging and connectivity
JP5350962B2 (ja) * 2009-09-30 2013-11-27 富士通株式会社 電子部品、基板ユニット及び情報処理装置
DE102010023423A1 (de) * 2010-06-11 2011-12-15 Wago Verwaltungsgesellschaft Mbh Federklemmelement und Reihenklemme
US8638535B2 (en) * 2011-01-10 2014-01-28 Hamilton Sundstrand Corporation Vertical mount transient voltage suppressor array
JP2014192222A (ja) * 2013-03-26 2014-10-06 Shinko Electric Ind Co Ltd リードフレーム及び半導体装置
JP6101151B2 (ja) * 2013-05-22 2017-03-22 日東電工株式会社 回路付きサスペンション基板およびその製造方法
JP6206494B2 (ja) * 2013-06-19 2017-10-04 富士電機株式会社 半導体装置
JP2015176907A (ja) 2014-03-13 2015-10-05 ルネサスエレクトロニクス株式会社 半導体装置
WO2017142741A1 (en) * 2016-02-19 2017-08-24 Alpha Assembly Solutions Inc. Rf shield with selectively integrated solder
US10679477B2 (en) * 2016-05-09 2020-06-09 Herbert S Kobayashi Multicamera video alarm system for remote monitoring and method
US11386759B2 (en) 2016-05-09 2022-07-12 Herbert S Kobayashi Three level detector signal for multicamera video alarm system for remote monitoring and method
WO2019176260A1 (ja) * 2018-03-13 2019-09-19 住友電気工業株式会社 半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4989158A (ko) * 1972-12-29 1974-08-26
JPS5936952A (ja) * 1982-08-25 1984-02-29 Toshiba Corp 半導体装置
JPS6054340U (ja) * 1983-09-21 1985-04-16 株式会社日立製作所 集積回路
JPS6247146U (ko) * 1985-09-10 1987-03-23
JPS6370133U (ko) * 1986-10-24 1988-05-11
JPH0625017Y2 (ja) * 1987-07-14 1994-06-29 日本電気株式会社 Ｌｓｉパッケ−ジのリ−ド構造

Also Published As

Publication number Publication date
JPH0779145B2 (ja) 1995-08-23
US5041901A (en) 1991-08-20
JPH0372662A (ja) 1991-03-27
KR900019211A (ko) 1990-12-24

Similar Documents

Publication Publication Date Title
KR930002813B1 (ko) 리이드프레임 및 그것을 사용한 반도체장치
KR100239406B1 (ko) 표면 실장형 반도체 패키지 및 그 제조 방법
US5708567A (en) Ball grid array semiconductor package with ring-type heat sink
US7541667B2 (en) Semiconductor device and method of manufacturing the same
US6133068A (en) Increasing the gap between a lead frame and a semiconductor die
JP2520575B2 (ja) 集積回路チップ・パッケ―ジを基板の表面に電気的に且つ機械的に接続する弾力性リ―ド及びこれの製造方法
JP3848723B2 (ja) 半導体装置の実装構造体及びその検査方法
US5926731A (en) Method for controlling solder bump shape and stand-off height
KR100201036B1 (ko) 범프, 범프를 갖는 반도체 칩 및 패키지 그리고 실장 방법 및 반도체 장치
US6340837B1 (en) Semiconductor device and method of fabricating the same
JP2001230360A (ja) 半導体集積回路装置およびその製造方法
US20040075168A1 (en) Semiconductor device bonded on circuit board via coil spring
US5334873A (en) Semiconductor packages with centrally located electrode pads
WO2020195847A1 (ja) 電子装置および電子装置の製造方法
JP3003653B2 (ja) ボールグリッドアレイ型半導体装置
JP3005177B2 (ja) 半導体パッケージの実装構造
JP2023167778A (ja) 半導体装置
JPS6193654A (ja) 樹脂封止型半導体装置
JPS62199022A (ja) 半導体装置の実装具
JPH11145363A (ja) 半導体装置
JP3013133B2 (ja) 複合リ−ドフレ−ム
JP3540249B2 (ja) 半導体デバイスパッケージの外部リードを外部電極に接続する方法
JP2730304B2 (ja) 半導体装置
KR19990000416A (ko) 외부 리드에 구리가 도금된 리드 프레임을 사용하는 반도체 칩 패키지 및 그 제조방법
JPH01227465A (ja) リードフレーム

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030401

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee