JPS5936952A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS5936952A
JPS5936952A JP57146176A JP14617682A JPS5936952A JP S5936952 A JPS5936952 A JP S5936952A JP 57146176 A JP57146176 A JP 57146176A JP 14617682 A JP14617682 A JP 14617682A JP S5936952 A JPS5936952 A JP S5936952A
Authority
JP
Japan
Prior art keywords
lead frame
layer
copper
semiconductor device
thermal expansion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57146176A
Other languages
English (en)
Inventor
Hisaharu Sakurai
桜井　寿春
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Tokyo Shibaura Electric Co Ltd filed Critical Toshiba Corp
Priority to JP57146176A priority Critical patent/JPS5936952A/ja
Publication of JPS5936952A publication Critical patent/JPS5936952A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は半導体装置に関し、さらに詳しくは高強度かつ
高熱伝導性のリードフレームを用いた半導体装置に関す
るものである。
〔発明の技術的背景〕
半導体装置のパッケージには１、大量生産が可能で経済
性が高いために樹脂封止形パッケージが多く採用されて
いる。この形式のパッケージは、通常金属条をプレス加
工ないしケミカルエツチング加工したものをリードフレ
ームとして用いている。
このリードフレームは半導体素子を載置するダイ部とリ
ード部とからなり、連結部によって多数個連結され、所
定のパターンに形成されている。リードフレームを用い
た半導体装置の組立を、第１図により説明する。所望の
パターンを形成したリードフレームのダイ２及び内部リ
ード６に銀メッキ４を施し、その銀メッキされたダイ２
上に、１〜ｌＱＦ＆ｆｆｉ口程度の素子を形成したノリ
コンペレット５を半田又はペースト層６によって固着し
、ペレット５上の電極７と銀メッキされた内部リード６
とは金（Ａｕ　）線などの金属細＃Ｊ８でワイヤボンデ
ィングをして、先ず半導体素子（ペレット）５とリード
フレームとを電気的機械的に接続する。
次に、半導体素子５、金属細線８、ダイ２及び内部リー
ド６の装置主要部を、エポキシ樹脂９のトランスファ成
形法などによって封止し、リードフレームの連結部（図
示せず）を分離し、外部り−ド１０を°所望形状に曲げ
るなどの手順を経て、同図に図示した個々の半導体装置
１を得ていた。
ところで従来、リードフレーム用の素材としては、コバ
ール（ｐｅ−Ｎｉ−Ｃｏ合金）と４２７０イ（４２Ｎｉ
−５８Ｆｅ合金）が一般的に用いられている。コバール
や４２アロイ　は、優れた利点がある一方、最近ではリ
ードフレームの厚さが０．１〜０．２朋というように薄
くなってゆくに従い、下記（ｊ）〜（ｉｉｉ）の問題点
が現れ、その対策の必要に迫られている。。
〔従来技術の問題点〕
（１）コバール、４２アロイは、硬度が高く、リードフ
レームとして必要な機械的強度に優れ、また熱膨張係数
がＳｌペレットと近似しているので、リードフレームの
ダイ上にペレッｌ固着載置してもペレットに歪が生じに
＜＜、そのため大きなペレットまで載置することが可能
であるという長所がある一方、熱伝導率が悪く、薄い形
のリードフレームを作ると熱抵抗が無視できないという
欠点がある。ちなみに燐青銅、無酸素銅を例にとって０
〜３００℃の温度範囲における熱膨張係数及び熱伝導率
を比較すれば第１表のごとくである。なおＳｉペレット
の熱膨張係数はその温度範囲で約２８Ｘ１０　／℃であ
る。
第１表 へ （ｉｉ）コバール、４２７０イには金線のワイヤボンデ
ィングをすることは難しく、金線ボンディングをするた
めにＩ′ｉ第１図に示したように金線ボンディングが可
能な金、銀等のメッキを施す必要がある。ところがパタ
ーンを形成した後のリードフレームにメッキを施すこと
はリードフレームの変形′ｆＣふ・こしやすぐ、不良率
を高めることとなる。
（ｉｉｉ）金線をワイヤボンディングすることのできる
リードフレームとして、ＳＵＳ　４１０やＳＯ８４３０
のステンレス鋼に薄く銅層を被株した材料を用いること
が提案されている（特開昭５６−４３７４７　）。しか
し、外部リードのはんだ伺けの際に、薄い銅被覆層が溶
解し、はんだ付は性の悪いステンレス鋼が露出した２す
るという欠点がある。
〔発明の目的〕
本発明の目的は、樹脂封止形半導体装置のリードフレー
ムとして、■機械的強凹が優れ、■金銀等のメッキ層が
不必要であり、■熱膨張係数がＳｉベレットと近似であ
るため、大きなＳｉペレットを載置することができ、■
低熱抵抗であって熱放散がよく、加えて■はんだイ１け
性が優れている、これらすべての点に満足できるリード
フレームを得ることによって、改良さｆＬだ半導体装置
を提供することにある。
〔発明の概要〕
本発明は、上記目的を解決できるリードフレームとして
、４２７０イ、アンバー、コバール等、すなわち鉄及び
ニッケルを基体とした合金でありかつ、熱膨張係数が６
０　Ｘ　１ｏ−７７℃以下の素材を心金層とし、該心金
層の少なくとも半導体素子をマウントするダイ接続面及
び金層細線をワイヤボンディングする内部リード接続面
に、純銅又はリン脱酸銅等の鋼材をクラッド°またはメ
ッキ等により被覆層を形成したリードフレームを用いた
半導体装置であり、該心金層として用いる上記合金は、
機械的強度に優れ、低熱膨張係数をもち、加えてはんだ
付は性がよく、該被覆層として用いる上記銅は、熱伝導
性に優れ、金線のワイヤボンディングが可能であり、加
えてはんだ付は性がよい。これら両層の素材の特性を利
用して、特にペレット歪が少なくかつ、低熱抵抗の半導
体装置を得ることが本発明の特徴である。
〔発明の実施例〕
°まず、・アンバー（３６％Ｎｉと６４％ｐｅ合金）及
び４２７０イ（４２チＮｉと５８チＦｅ合金ンのそれぞ
れ０．１５ｔｙｔｙｔ厚のリボンを心金層とし、その心
金層の両面全面に純銅をクラッドして被覆層を形成し、
これを実施例のリードフレーム材料とした。対照例とし
てＳＵＳ　４３０の０．１５１１１＃ｌ厚のリボンに同
様綿パ銅をクラッドしたものをとった。
第６図は、実施例と対照例のリードフレーム材料につい
て、熱膨張係数の測定結果を示す。横軸に、心金層と被
覆層で構成されたリードフレーム材料に対する被覆層の
重量構成率であるところの銅被覆率ｆｒ−％単位でとり
、縦軸に、０〜３００℃の温度範囲で測定した平均熱膨
張係数１Ｘ１０／１：、単位でとった。
熱膨張係数を０〜３００℃の温度範囲で測定した理由は
、半導体装置の使用温度条件はその温度範囲と考えるこ
とができ、また熱膨張係数の変曲点が４００〜５００℃
にあることを考慮したからである。
第６図かられかるように、アンバーを心金層として２０
％銅被覆層を形成したものは、４２７０イ単体の場合と
同一な熱膨張係数を示している。°また４２アロイを心
金層として３０％銅被覆層を形成したものであっても、
５ＵＳ４３０単体の場合よりもはる、かに低い熱膨張係
数を示している。熱膨張係数の所望値はペレットの大き
さ等の装置の設計条件によって決められるものであるか
ら、心金層の素材として、鉄及びニッケルを基体とした
合金でありかつ熱膨張係数が０〜３００℃の温度範囲に
おいて６０Ｘ１０／ｌｌｌ：以下であるものを用いれば
、その心金層に銅を被覆したリードフレーム材料のうち
から所望の熱膨張係数値をもつものを自由に選択できる
ことがわかる。
第４図は、上記実施例と対照例の、リードフレーム材料
について熱伝導率の測定結果を示したもので、横軸に純
銅の被覆率（％）をとり、縦軸に熱伝導率をｃ　ａ　１
７ｃｍ・ｓｅｃ・℃の単位でとっている。
第４図から、例えばアンバーや４２７０イを心金層とし
、２０％の銅被覆率にしたものは熱伝導係数が０．２２
　ｃａｌ／ｚ　＊　ｓｅｃ　ｅ　℃であって、従来使用
されていた４２７０イやコバール単体の場合（第１表参
照）に比べて５〜９倍も高くなり、特に熱放散が必要な
場合に使用されるリン青銅の値以上になることかられか
るように、本発明に使用されるリードフレーム材料は極
めて熱伝導係数が高い°ものである。
心金層として用いる低熱膨張係数の鉄及びニッケル基体
の合金は、鉄とニッケルの合計成分が８０％以上のもの
のうちから選択されればよい。鉄とニッケル以外にコバ
ルト、クロム等の他の成分を含む合金であってもよい。
被覆層として用いる銅は電気銅、脱酸銅、無酸素銅及び
それに類似する合金が使用でき、クラッドあるいはメッ
キ等によって心金層に被覆する。銅被覆はリードフレー
ムのプレス加工やケミカルエツチング加工の前に行われ
るから、プレス加工後のメッキのようにリードフレーム
の変形を生ずることはない。被覆層は半導体素子が固着
されるダイ面と金属細線がボンディングされる内部リー
ド面に形成されれば十分であるが、片面全面特に両面全
面に被覆するのが経済的であり、両面被覆にすればバイ
メタル現象を防止できる。
以上説明゛したところはリードフレーム材料である銅被
覆条について試験した結果であるが、その材料を用いて
製造した半導体装置の特性は、この結果によって簡単に
予測することはできない。従って実施例によって半導体
装置を製作して検討した。
第２図に製作した半導体装置の断面図を示す。リードフ
レーム用材料は、１５μｍ厚の純銅全１２０μｍ厚の４
２７０イ条の両面全面にクラッドして全厚０．１５ｍｔ
ｔｔ厚、銅被覆率約２０％とした材料である。この材料
をプレス加工してリードフレームとして使用した。従っ
て、第２図に示すように、リードフレームのダイ２、内
部リード６、外部リード１０のいずれも、４２アロイの
心金層２１と純銅の被覆層２２゜２２′とで構成されて
いる。プレス加工したリードフレームは従来例（第１図
）のように金銀のメッキをすることなく、半導体素子５
をマウントペースト６でダイ２に固着し、金線８によっ
て電極７と内部リード６とをワイヤボンディングで安定
的に接続できた。組み立てたリードフレームは従来と同
様方法で樹脂封止することで本発明の半導体装置を得た
。
同時に、実施例に対し、リードフレームのマウント方法
を■銅合金フレームに半田マウント、■銅合金フレーム
にペーストマウント、■４２アロイフレームにペースト
マウントとした３種類の半導体装置を比較例として製作
した。
以上実施例と比較例のシリコンペレットに生ずる歪量を
測定するためペレット表面（第２図の２３の個所）にス
トレインゲージを配置し、マウント時の応力及びモール
ド時の応力を測定した。その結果を第５図に示した。
第５図にみるように、本発明の半導体装置では使用する
リードフレームが機械的強度崎優れかつ、その熱膨張係
数はシリコンベレットの値に近いため、従来使用されて
いる４２７０イ単独のリードフレームと略同様なマウン
ト時応力の結果が得られている。
故に銅合金単体よりなるリードフレームを用いた場合よ
り、マウント時の応力は小さく従って大きなペレットま
で載置できることがわかる。特にリニアＩＣ等において
は素子をマウントした時に生じた歪は樹脂封止によって
も本質的には解消できないので、素子マウント時の歪は
、最終的なリニア特性を満足させる為にもまた安定した
品質全行る為にもできるだけ少なくすることが望°まし
いが、本発明で使用するリードフレームは歪を少なくで
きることまた歪を心金層の累月と銅被捷率とによって制
御可能であるという大きな利点がある、 又、実施例と比較例の熱抵抗を測定するため、４２７０
イ単体のフレームを使用したところの比較例■のパッケ
ージを用いてその熱抵抗を比較したところ、実施例は３
０％以上も低減していることが確認された。
〔発明の効果〕
以上実施例による効果を具体的に説明したように、本発
明によれば次の諸点の効果を挙げることができる。
（１）アンバーや４２７０イに銅被覆率２０　％として
製造した実施例の半導体装置にみるように、従来装置に
おけるペレット歪と同程度のペレット歪でありながら従
来よりも大幅に熱放散のよい半導体装置が得られ、特性
の向上と安定性を高めることができる。
（２）リードフレーム表面に銅被覆層があるため、金線
のワイヤボンディングを金銀等のメッキを介さずにする
ことができる。そのためメッキとメッキ検査などの工程
、メッキ工程中のフレームの変形、高価な貴金属の資材
の面で有利である。
（３）リードフレームのはんだ付は性は申し分ない、以
上の様に本発明によれば、特性面においても有効であり
、かつ貴金属メッキが不要でリードフレームが安価に製
造でき、その結果最終的に安価な半導体装１ｆｉ、　′
ｆｒ：提供できる。
【図面の簡単な説明】
第１図は従来の樹脂封止形半導体装置の縦断面図、第２
図は本発明の同形半導体装置の縦断面図、第６図および
第４図は本発明で使用するＩＪ−）”フレームの特性説
明グラフ、第５図は本発明半導体装置の効ゝ果を説明す
るグラフである。 ２・グイ、６・・・内部リード、５・・・半導体素子、
７・・電極、８・・・金属細線、９・・・樹脂、２１・
・・ｒ９金層、２２．２２’・・破覆層。 ”Ｌｔ’ｒ出願人　東京芝浦電気株式会社第１図　　　
　　　　　第２図 第３図 ＠被覆率　（’／、） 呂　　　　　　第４図 ダＩ波覆牽（％）

Claims (1)

    【特許請求の範囲】
  1. １　リードフレームのダイ上に半導体素子を固着して接
    続し、リードフレームのリードと半導体素子の電極とを
    金属細線で接続し、そして装置主要部を樹脂封止してな
    る半導体装置において、上記リードフレームが心金層と
    被株層とからなり、該心金層には、鉄及びニッケルを基
    体とした合金でありかつ、熱膨張係数が０〜３００℃の
    温度範囲において６０　Ｘ　１０−７／℃以下である素
    材が用いられ、該被覆層には、調料が用いられ、そして
    該被覆層は上記リードフレームの少なくとも半導体素子
    及び金属卸ｊ線の接続面において該心金層を被覆してい
    ることを特徴とする半導体装置。
JP57146176A 1982-08-25 1982-08-25 半導体装置 Pending JPS5936952A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57146176A JPS5936952A (ja) 1982-08-25 1982-08-25 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57146176A JPS5936952A (ja) 1982-08-25 1982-08-25 半導体装置

Publications (1)

Publication Number Publication Date
JPS5936952A true JPS5936952A (ja) 1984-02-29

Family

ID=15401848

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57146176A Pending JPS5936952A (ja) 1982-08-25 1982-08-25 半導体装置

Country Status (1)

Country Link
JP (1) JPS5936952A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0132849A2 (en) * 1983-07-27 1985-02-13 Olin Corporation Clad metal lead frame substrates
US5041901A (en) * 1989-05-10 1991-08-20 Hitachi, Ltd. Lead frame and semiconductor device using the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0132849A2 (en) * 1983-07-27 1985-02-13 Olin Corporation Clad metal lead frame substrates
EP0132849A3 (en) * 1983-07-27 1986-11-26 Olin Corporation Clad metal lead frame substrates
US5041901A (en) * 1989-05-10 1991-08-20 Hitachi, Ltd. Lead frame and semiconductor device using the same

Similar Documents

Publication Publication Date Title
US5343073A (en) Lead frames having a chromium and zinc alloy coating
US5521432A (en) Semiconductor device having improved leads comprising palladium plated nickel
KR100318818B1 (ko) 리드프레임에대한보호피막결합
US7256481B2 (en) Leadframes for improved moisture reliability and enhanced solderability of semiconductor devices
US4355082A (en) Ultra-thin wire for semiconductor connections
JPH08111484A (ja) リードフレーム
JPH0778929A (ja) アルミニウム・クラッド・リードフレーム，その作成方法および同リードフレームを利用する半導体デバイス
US4065625A (en) Lead frame for a semiconductor device
EP1037277B1 (en) Lead frame and method of fabricating a lead frame
JPS62197292A (ja) Ｓｉ半導体素子をＣｕ基合金製リードフレームに少ない残留熱歪ではんだ付けする方法
KR100380214B1 (ko) 리드프레임 및 리드프레임용 구리합금
JPS5936952A (ja) 半導体装置
JPS60147148A (ja) 半導体装置用リ−ドフレ−ム
JPS61140160A (ja) 半導体用リ−ドフレ−ム
JPS5933851A (ja) 気密封止半導体容器
JP3444981B2 (ja) リードフレーム及びリードフレーム用素材
US4905074A (en) Interdiffusion resistant Fe-Ni alloys having improved glass sealing property
JPS6256597A (ja) 電子部品のメツキ方法
JPS6232622B2 (ja)
JPS61242051A (ja) 半導体装置
US20230369179A1 (en) Semiconductor device
JPH0558259B2 (ja)
JPS639957A (ja) 半導体リ−ドフレ−ム
JP2920783B2 (ja) ボンデイングワイヤー
JP2005158771A (ja) 半導体装置およびその製造方法