JPH0778983A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH0778983A JPH0778983A JP22158093A JP22158093A JPH0778983A JP H0778983 A JPH0778983 A JP H0778983A JP 22158093 A JP22158093 A JP 22158093A JP 22158093 A JP22158093 A JP 22158093A JP H0778983 A JPH0778983 A JP H0778983A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- base layer
- base
- well
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 36
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 108091006146 Channels Proteins 0.000 claims description 25
- 239000012535 impurity Substances 0.000 claims description 20
- 238000000034 method Methods 0.000 claims description 20
- 238000000206 photolithography Methods 0.000 claims description 20
- 238000010438 heat treatment Methods 0.000 claims description 11
- 102000004129 N-Type Calcium Channels Human genes 0.000 claims description 7
- 108090000699 N-Type Calcium Channels Proteins 0.000 claims description 7
- 230000003647 oxidation Effects 0.000 claims description 6
- 238000007254 oxidation reaction Methods 0.000 claims description 6
- 230000002093 peripheral effect Effects 0.000 claims description 6
- 150000002500 ions Chemical class 0.000 claims description 4
- 230000015556 catabolic process Effects 0.000 abstract description 14
- 238000009792 diffusion process Methods 0.000 abstract description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 11
- 230000006866 deterioration Effects 0.000 abstract description 7
- 238000004904 shortening Methods 0.000 abstract description 2
- 229920005591 polysilicon Polymers 0.000 abstract 2
- 239000010410 layer Substances 0.000 description 197
- 239000011229 interlayer Substances 0.000 description 9
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 238000005468 ion implantation Methods 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000002542 deteriorative effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
ド酸化膜の段差を軽減し、この部分での耐圧の劣化及び
短絡不良を防ぐ。また、製造工期の短縮と製造コストの
低減を図る。 【構成】半導体基板端部のスクライブ領域において、チ
ャネルストッパー層9を第2のウェル層6a及び第3の
ベース層7cの内部表面に形成する。これにより、この
部分でのフィールド酸化膜12の段差が軽減され、多結
晶シリコンによるゲート電極3を形成する際にこの段差
下部に多結晶シリコンが残らず、耐圧の劣化や短絡不良
を防ぐ。また、EQR電極4aを形成した際にEQR電
極の中間での断線がなくなり、耐圧の劣化を防ぐ。さら
に、チャネルストッパー層9を形成するために行ってい
たフォトリソグラフィ工程が削減でき、製造工期短縮と
製造コスト削減が図れる。
Description
方法に関し、特に縦型二重拡散MOSFETを有する半
導体装置及びその製造方法に関する。
3に示すような構造になっている。同図において、N+
型のドレイン層4とこの上にエピタキシアル成長法によ
って形成されたN- 型のドレイン層5とからなる半導体
基板に、N- 型のドレイン層5内にあって耐圧を決定す
る外周部領域となるP- 型の第1のウェル層6aと、半
導体基板端部でスクライブ領域となるP- 型の第2のウ
ェル層6bが形成されている。さらに、N- 型のドレイ
ン層5内にはゲート・チャネル領域となるP型の第1の
ベース層7aが形成され、これと同じ厚さでP- 型の第
1のウェル層6a内にはP型の第2のベース層7bが、
P- 型の第2のウェル層6b内にはP型の第3のベース
層7Cが形成されている。P型の第1のベース層7a内
にはN型のソース層8が形成され、これと同じ厚さでP
型の第3のベース層7Cの表面にN型のチャネルストッ
パー9がN- 型のドレイン層5とP- 型の第2のウェル
層6bにまたがって形成されている。N型のソース層8
内にはP+ 型のバックゲート層10が形成され、これと
同じ厚さでP型の第2のベース層7b内にはP+ 型のベ
ースコンタクト層11が形成されている。N- 型のドレ
イン層5とN型のソース層8との間のP型の第1のベー
ス層7a上及びP- 型の第1のウェル層6a上にはゲー
ト酸化膜13を介して多結晶シリコンを用いたゲート電
極3が形成され、さらにP+ 型のベースコンタクト層1
1とN型のチャネルストッパー層9との間のP型の第2
のベース層7b上及びP- 型の第1のウェル層6a上及
びN- 型のドレイン層5上にはフィールド酸化膜12が
形成されている。ゲート電極3とフィールド酸化膜12
は層間絶縁膜14で覆われており、この層間絶縁膜14
をソース層8の一部とバックゲート層10の部分及びベ
ースコンタクト層11の部分で開孔してソース電極2を
形成し、さらにチャネルストッパー層9の部分で開孔し
EQR電極4aが形成されている。ソース電極2とEQ
R電極4aは表面保護膜15で覆われており、また半導
体基板の下面にはドレイン電極1が形成されている。
ETの製造方法を示すものである。すなわち、まず同図
(a)に示すように、N+ 型のドレイン層4とこの上に
エピタキシアル成長法によって形成されたN- 型のドレ
イン層5とからなる半導体基板に、フィールド酸化膜1
2を形成する。続いて、このフィールド酸化膜12にフ
ォトリソグラフィ法により開孔部を設け、耐圧を決定す
る外周部領域となるP- 型の第2のウェル層6bと半導
体基板端部でスクライブ領域となるP- 型の第2のウェ
ル層6bをP型不純物のイオン注入と熱処理により同時
に形成する。
た後にフォトリソグラフィ法によりドレイン層5上の一
部と第1のウェル層6a上の一部と第2のウェル層6b
上とこの第2のウェル層6bと接するドレイン層5上で
約5μm内側にフィールド酸化膜12を開孔する。
化することによりゲート酸化膜13を形成した後、この
ゲート酸化膜13上に多結晶シリコンを推積させ、フォ
トリソグラフィ法により第1のウェル層6a上のフィー
ルド酸化膜12上の一部と第1のウェル層6aより内側
のドレイン層5上の一部を残してゲート電極3を形成
し、その後、P型不純物のイオン注入と熱処理によりゲ
ートチャネル領域となるP型の第1のベース層7aとP
型の第2のベース層7bとP型の第3のベース層7cと
を同時に形成する。
ソグラフィ法により第3のベース層7C上とこの第3の
ベース層7cと接するドレイン層5上で約8μm内側に
フィールド酸化膜12を開孔する。
ソグラフィ法によりフォトレジスト膜16を第1のベー
ス層7aの中央部とゲート電極3上の一部とフィールド
酸化膜12上の一部と第2のベース層7b上に残し、N
型不純物のイオン注入と熱処理によりN型のソース層8
とN型のチャネルストッパー層9を同時に形成した後、
フォトレジスト膜16を除去する。
ソグラフィ法によりフォトレジスト膜16をソース層8
の間の第1のベース層7aの露出部分上と第2のベース
層7b上で開孔し、P型不純物のイオン注入と熱処理に
よりP+ 型のバックゲート層10とP+ 型のベースコン
タクト層11を同時に形成した後、フォトレジスト膜1
6を除去する。
極3とフィールド酸化膜12の上に例えばCVD法によ
り層間絶縁膜14を形成した後、フォトリソグラフィ法
によりソース層8上の一部とバックゲート層10上とベ
ースコンタクト層11上及びチャネルストッパー層9上
で層間絶縁膜14を開孔する。
膜14上にソース層8とバックゲート層10とベースコ
ンタクト層11でオーミック接触するソース電極2とチ
ャネルストッパー層9でオーミック接触するEQR電極
4aを形成する。
電極2とEQR電極4aの上に例えばCVD法により表
面保護膜15を形成した後、半導体基板の下面にドレイ
ン電極1を形成する。これにより、図3に示した構造の
縦型二重拡散MOSFETが得られる。
重拡散MOSFETでは、図4(b)に示す工程で第2
のウェル層6bと接するドレイン層5上で約5μm内側
にフィールド酸化膜12を開孔しているため、この部分
でのフィールド酸化膜12の段差が大きくなり、図4
(c)に示す工程で多結晶シリコン層をエッチングした
際にフィールド酸化膜12の下部に多結晶シリコンが残
り、耐圧の劣化や短絡不良を起こす問題点があった。
ールド酸化膜12の段差が大きいためEQR電極の中間
で断線し、耐圧の劣化を起こす問題点があった。
Tにおいて、フィールド酸化膜の段差を軽減し、この部
分での耐圧の劣化及び短絡不良を防ぐことができ、また
製造工程の短縮と製造コストの低減をはかることができ
る構造及びその製造方法を提供することにある。
型二重拡散MOSFETは、ドレイン層となる第1導電
型の半導体基板と、この半導体基板内に設けられゲート
・チャネル領域となる第2導電型の第1のベース層と、
この第1のベース層内部の表面に設けられ不純物濃度の
高い第1導電型のソース層と、前記第1のベース層表面
の前記ソース層の中央部に設けられソース層とほぼ同じ
厚さに形成された不純物濃度の高い第2導電型のバック
ゲート層と、前記半導体基板内に設けられ前記第1のベ
ース層の周囲に設けられ外周部領域となる不純物濃度の
低い第2導電型の第1のウェル層と、この第1のウェル
層内部の表面に設けられ前記第1のベース層と同時に形
成された第2のベース層と、この第2のベース層内部の
表面に設けられ前記バックゲート層と同時に形成された
ベースコンタクト層と、前記半導体基板の端部で前記第
1のウェル層の周囲に設けられ第1のウェル層と同時に
形成されたスクライブ領域となる第2のウェル層と、こ
の第2のウェル層内部の表面に設けられ前記第2のベー
ス層と同時に形成された第3のベース層と、この第3の
ベース層内部の表面に設けられ前記ソース層と同時に形
成されたチャネルストッパー層を有するものである。
製造方法は、縦型二重拡散MOSFET、特にそのスク
ライブ領域の形成方法において、フィールド酸化膜を形
成する工程と、フォトリソグラフィ法によりフィールド
酸化膜に開孔部を設ける工程と、前記開孔されたスクラ
イブ領域にP型不純物イオンの注入と熱処理を施しN型
のドレイン層にPウェル層を形成する工程と、熱酸化し
た後フォトリソグラフィ法により前記形成したPウェル
層の開孔部より約2μm外側に開孔端を有する開孔部を
設ける工程と、前記開孔部をとおしてP型の不純物をイ
オン注入しベース層を形成する工程と、ベース層を形成
した開孔部を通してN型不純物のイオン注入と熱処理に
より前記ベース層内にN型のチャネルストッパー層を形
成する工程とを含み、チャネルストッパー層を形成する
フォトリソグラフィ工程を削除したことを特徴として構
成される。
る。図1は本発明の一実施例のNチャネル縦型二重拡散
MOSFETを示す断面図である。
とこの上にエピタキシアル成長法によって形成されたN
- 型のドレイン層5とからなる半導体基板に、N- 型の
ドレイン層5内にあって耐圧を決定する外周部領域とな
るP- 型の第1のウェル層6aと半導体基板端部でスク
ライブ領域となるP- 型の第2のウェル層6bが形成さ
れている。さらに、ドレイン層5内の表面にはゲート・
チャネル領域となるP型の第1のベース層7aが形成さ
れ、これと同じ厚さで第1のウェル層6a内の表面には
P型の第2のベース層7bが、第2のウェル層6b内の
表面にはP型の第3のベース層7Cが形成されている。
第1のベース層7a内の表面にはN型のソース層8が形
成され、これと同じ厚さで第3のベース層7C内の表面
にはN型のチャネルストッパー層9が形成されている。
ソース層8内の表面にはP+ 型のバックゲート層10が
形成され、これと同じ厚さで第2のベース層7b内の表
面にはP+ 型のベースコンタクト層11が形成されてい
る。ドレイン層5とソース層8との間の第1のベース層
7a上及び第1のウェル層6a上にはゲート酸化膜13
を介して多結晶シリコンを用いたゲート電極3が形成さ
れ、さらにベースコンタクト層11とチャネルストッパ
ー層9との間の第2のベース層7b上及び第1のウェル
層6a上及びドレイン層5上及び第2のウェル層6b上
及び第3のベース層7C上にはフィールド酸化膜12が
形成されている。ゲート電極3とフィールド酸化膜12
は層間絶縁膜14で覆われており、この層間絶縁膜14
をソース層8の一部とバックゲート層10の部分及びベ
ースコンタクト層11の部分で開孔して例えばアルミニ
ウムからなるソース電極2を形成し、さらにチャネルス
トッパー層9の部分で開孔し例えばアルミニウムからな
るEQR電極4が形成されている。ソース電極2とEQ
R電極4は表面保護膜15で覆われており、また半導体
基板の下面にはドレイン電極1が形成されている。すな
わち、上記の縦型二重拡散MOSFETでは、チャネル
ストッパー層9を第3のベース層7Cの内部に形成した
ものである。このような構造であれば、チャネルストッ
パー層9上のフィールド酸化膜12の段差が軽減され、
EQR電極4が中間で断線することがなく耐圧の劣化を
防ぐことができる。
て説明する。まず、図2(a)に示すように、N+ 型の
ドレイン層4とこの上にエピタキシアル成長法によって
形成されたN- のドレイン層5とからなる半導体基板に
フィールド酸化膜12を形成する。続いて、このフィー
ルド酸化膜12にフォトリソグラフィ法により開孔部を
設け、耐圧を決定する外周部領域となるP- 型の第1の
ウェル層6aと半導体基板端部でスクライブ領域となる
P- 型の第2のウェル層6bをP型不純物のイオン注入
と熱処理により同時に形成する。この第2のウェル層6
bは、従来のチャネルストッパー層と同様の長さで形成
されている。
た後にフォトリソグラフィ法によりドレイン層5上の一
部と第1のウェル層6a上の一部と第2のウェル層6b
上で約2μm外側にフィールド酸化膜12を開孔する。
化することによりゲート酸化膜13を形成した後、この
ゲート酸化膜13上に多結晶シリコンを推積させ、フォ
トリソグラフィ法により第1のウェル層6a上のフィー
ルド酸化膜12上の一部と第1のウェル層6aより内側
のドレイン層5上の一部を残してゲート電極3を形成
し、その後、P型不純物のイオン注入と熱処理によりゲ
ートチャネル領域となるP型の第1のベース層7aとP
型の第2のベース層7bとP型の第3のベース層7c
を、それぞれドレイン層5内、第1のウェル層6a内、
第2のウェル層6b内に同時に形成する。
ソグラフィ法によりフォトレジスト膜16を第1のベー
ス層6aの中央部とゲート電極3上の一部とフィールド
酸化膜12上の一部と第2のベース層7b上に残し、N
型不純物のイオン注入と熱処理により第1のベース層6
a内にN型のソース層8と第3のベース層7c内にN型
のチャネルストッパー層9を同時に形成した後、フォト
レジスト膜16を除去する。
ソグラフィ法によりフォトレジスト膜16をソース層8
の間の第1のベース層7aの露出部分上と第2のベース
層7b上で開孔し、P型不純物のイオン注入と熱処理に
よりP+ 型のバックゲート層10とP+ 型のベースコン
タクト層11を同時に形成した後、フォトレジスト膜1
6を除去する。
極3とフィールド酸化膜12の上に例えばCVD法によ
り層間絶縁膜14を形成した後、フォトリソグラフィ法
によりソース層8上の一部とバックゲート層10上とベ
ースコンタクト層11及びチャネルストッパー層9上で
層間絶縁膜14を開孔する。
膜14上にソース層8とバックゲート層10とベースコ
ンタクト層11でオーミック接触するソース電極2とチ
ャネルストッパー層でオーミック接触するEQR電極4
aを形成する。
電極2とEQR電極4aの上に例えばCVD法により表
面保護膜15を形成した後、半導体基板の下面にドレイ
ン電極1を形成する。これにより、図1に示した構造の
縦型二重拡散MOSFETが得られる。
(b)で示すように第2のウェル層6b上のフィールド
酸化膜12を約2μm外側に開孔しているため、この部
分でのフィールド酸化膜12の段差が軽減され、同図
(c)で示すように、多結晶シリコンによるゲート電極
3を形成する際にフィールド酸化膜12の段差下部に多
結晶シリコンが残らず、耐圧の劣化や短絡不良を防ぐこ
とができる。
ベース層7cの内部に形成するため、フィールド酸化膜
12で自己整合的に形成可能となり、図4(d)に示す
ような従来の半導体装置の製造方法で行っていたフォト
リソグラフィ工程の削減ができ、製造工期の短縮と製造
コストの削減が図れる。
拡散MOSFETにおいて、チャネルストッパー層を第
3のベース層内の表面に形成したので、この部分でのフ
ィールド酸化膜の段差を軽減でき、ゲート電極としての
多結晶シリコン層を形成する際にフィールド酸化膜の段
差の下部に多結晶シリコンが残らず、耐圧の劣化や短絡
不良を防ぐ効果を有する。
極の中間での断線がなくなり、耐圧の劣化を防ぐ効果を
有する。
ために行っていたフォトリソグラフィ工程を削減するこ
とができ、製造工期の短縮と製造コストの低減が図れる
効果を有する。
である。
するために工程順に示した半導体チップの断面図であ
る。
図である。
を説明するために工程順に示した半導体チップの断面図
である。
Claims (2)
- 【請求項1】 ドレイン層となる第1導電型の半導体基
板と、この半導体基板内に設けられゲート・チャネル領
域となる第2導電型の第1のベース層と、この第1のベ
ース層内部の表面に設けられ不純物濃度の高い第1導電
型のソース層と、前記第1のベース層表面の前記ソース
層の中央部に設けられソース層とほぼ同じ厚さに形成さ
れた不純物濃度の高い第2導電型のバックゲート層と、
前記半導体基板内に設けられ前記第1のベース層の周囲
に設けられ外周部領域となる不純物濃度の低い第2導電
型の第1のウェル層と、この第1のウェル層内部の表面
に設けられ前記第1のベース層と同時に形成された第2
のベース層と、この第2のベース層内部の表面に設けら
れ前記バックゲート層と同時に形成されたベースコンタ
クト層と、前記半導体基板の端部で前記第1のウェル層
の周囲に設けられ第1のウェル層と同時に形成されたス
クライブ領域となる第2のウェル層と、この第2のウェ
ル層表面に設けられ前記第2のベース層と同時に形成さ
れた第3のベース層と、この第3のベース層表面に設け
られ前記ソース層と同時に形成されたチャネルストッパ
ー層とを有する半導体装置において、前記第3のベース
層は前記第2のウェル内部に設けられ、前記チャネルス
トッパー層は前記第3のベース層内部に設けられたこと
を特徴とする半導体装置。 - 【請求項2】 縦型二重拡散MOSFETを有する半導
体装置、特にそのスクライブ領域の形成方法において、
フィールド酸化膜を形成する工程と、フォトリソグラフ
ィ法によりフフィールド酸化膜に開孔部を設ける工程
と、前記開孔されたスクライブ領域にP型不純物イオン
の注入と熱処理を施しN型のドレイン層にウェル層を形
成する工程と、熱酸化した後フォトリソグラフィ法によ
り前記形成したPウェル層の開孔部より約2μm外側に
開孔端を有する開孔部を設ける工程と、前記開孔部をと
おしてP型の不純物をイオン注入しベース層を形成する
工程と、ベース層を形成した開孔部を通してN型不純物
のイオン注入と熱処理により前記ベース層内にN型のチ
ャネルストッパー層を形成する工程とを含み、チャネル
ストッパー層を形成するフォトリソグラフィ工程を削除
したことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5221580A JP3071615B2 (ja) | 1993-09-07 | 1993-09-07 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5221580A JP3071615B2 (ja) | 1993-09-07 | 1993-09-07 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0778983A true JPH0778983A (ja) | 1995-03-20 |
JP3071615B2 JP3071615B2 (ja) | 2000-07-31 |
Family
ID=16768975
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5221580A Expired - Fee Related JP3071615B2 (ja) | 1993-09-07 | 1993-09-07 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3071615B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002151692A (ja) * | 2000-11-07 | 2002-05-24 | Fuji Electric Co Ltd | 半導体装置の製造方法 |
KR100384560B1 (ko) * | 1995-06-30 | 2003-08-06 | 주식회사 하이닉스반도체 | 반도체소자및그제조방법 |
WO2010023797A1 (ja) * | 2008-08-29 | 2010-03-04 | パナソニック株式会社 | 半導体装置及びその製造方法 |
-
1993
- 1993-09-07 JP JP5221580A patent/JP3071615B2/ja not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100384560B1 (ko) * | 1995-06-30 | 2003-08-06 | 주식회사 하이닉스반도체 | 반도체소자및그제조방법 |
JP2002151692A (ja) * | 2000-11-07 | 2002-05-24 | Fuji Electric Co Ltd | 半導体装置の製造方法 |
WO2010023797A1 (ja) * | 2008-08-29 | 2010-03-04 | パナソニック株式会社 | 半導体装置及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3071615B2 (ja) | 2000-07-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6518623B1 (en) | Semiconductor device having a buried-channel MOS structure | |
US7449403B2 (en) | Method for manufacturing semiconductor device | |
JPH04152536A (ja) | Mis型半導体装置の製造方法 | |
US5401678A (en) | Transistor and method for fabricating the same | |
JPH10125906A (ja) | 半導体装置及びその製造方法 | |
JP2834058B2 (ja) | 半導体装置の製造方法 | |
JPH0778983A (ja) | 半導体装置及びその製造方法 | |
US5759900A (en) | Method for manufacturing MOSFET | |
JPH05283687A (ja) | 半導体素子の製造方法 | |
JPH11145457A (ja) | 縦型電界効果トランジスタ | |
JPS6197967A (ja) | 半導体装置およびその製造方法 | |
JPH06177376A (ja) | Mos電界効果半導体装置の製造方法 | |
JPH0338839A (ja) | 半導体装置の製造方法 | |
JP2757491B2 (ja) | 半導体装置の製造方法 | |
JPS60241259A (ja) | リ−ド・オンリ−・メモリの製造方法 | |
JPH11168210A (ja) | 半導体装置の製造方法 | |
JP2004221245A (ja) | 半導体装置及びその製造方法 | |
JP3848782B2 (ja) | 半導体装置の製造方法 | |
JPH11204783A (ja) | 半導体装置およびその製造方法 | |
KR930001290B1 (ko) | 고 접합파괴전압을 갖는 모오스 트랜지스터 및 그 제조방법 | |
JPH03120836A (ja) | 半導体装置 | |
KR970011767B1 (ko) | 반도체 소자 및 그의 제조방법 | |
JPH06216379A (ja) | 半導体装置及びその製造方法 | |
JPH0475388A (ja) | 半導体装置およびその製造方法 | |
JPH08186252A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000509 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090526 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090526 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100526 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100526 Year of fee payment: 10 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100526 Year of fee payment: 10 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100526 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110526 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120526 Year of fee payment: 12 |
|
LAPS | Cancellation because of no payment of annual fees |