JPH0772829A - 液晶駆動電圧発生回路 - Google Patents
液晶駆動電圧発生回路Info
- Publication number
- JPH0772829A JPH0772829A JP5219858A JP21985893A JPH0772829A JP H0772829 A JPH0772829 A JP H0772829A JP 5219858 A JP5219858 A JP 5219858A JP 21985893 A JP21985893 A JP 21985893A JP H0772829 A JPH0772829 A JP H0772829A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- liquid crystal
- bias
- drive voltage
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 190
- 238000005513 bias potential Methods 0.000 claims abstract description 101
- 230000004044 response Effects 0.000 claims description 10
- 238000010586 diagram Methods 0.000 description 33
- 239000011159 matrix material Substances 0.000 description 16
- 239000013256 coordination polymer Substances 0.000 description 8
- 230000008859 change Effects 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3692—Details of drivers for data electrodes suitable for passive matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
- G09G3/3681—Details of drivers for scan electrodes suitable for passive matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3696—Generation of voltages supplied to electrode drivers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/664—Non-linear conversion not otherwise provided for in subgroups of H03M1/66
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2011—Display of intermediate tones by amplitude modulation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/76—Simultaneous conversion using switching tree
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Nonlinear Science (AREA)
- Optics & Photonics (AREA)
- Mathematical Physics (AREA)
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 消費電力を小さくすると共に、波形のなまり
も少ない液晶駆動電圧発生回路を得る。 【構成】 バイアス回路２３０と、バイアス電位調整回
路４００とを有し、バイアス回路２３０から液晶パネル
駆動用の液晶駆動電圧を発生する。バイアス発生回路２
３０は、直列に接続された抵抗２１１〜２１５と、これ
に並列に接続され、制御信号ＣＰ１によってオン／オフ
制御されるバイアス抵抗可変回路２３１〜２３５とから
構成される。バイアス電位調整回路４００は、直列に接
続された抵抗２７１〜２７５，３０１〜３０５が２組並
列に接続され、制御信号Ｃ１〜Ｃ５によって各抵抗をオ
ン、オフするスイッチ回路２８１〜２８５，３１１〜３
１５とを有する。複数の抵抗のうち１組はバイアス可変
抵抗回路２３１〜２３５を制御する制御信号ＣＰ１によ
って第２の電源電位端子２０３とバイアス回路２３０と
の間からオフされる。
も少ない液晶駆動電圧発生回路を得る。 【構成】 バイアス回路２３０と、バイアス電位調整回
路４００とを有し、バイアス回路２３０から液晶パネル
駆動用の液晶駆動電圧を発生する。バイアス発生回路２
３０は、直列に接続された抵抗２１１〜２１５と、これ
に並列に接続され、制御信号ＣＰ１によってオン／オフ
制御されるバイアス抵抗可変回路２３１〜２３５とから
構成される。バイアス電位調整回路４００は、直列に接
続された抵抗２７１〜２７５，３０１〜３０５が２組並
列に接続され、制御信号Ｃ１〜Ｃ５によって各抵抗をオ
ン、オフするスイッチ回路２８１〜２８５，３１１〜３
１５とを有する。複数の抵抗のうち１組はバイアス可変
抵抗回路２３１〜２３５を制御する制御信号ＣＰ１によ
って第２の電源電位端子２０３とバイアス回路２３０と
の間からオフされる。
Description
【０００１】
【産業上の利用分野】本発明は、液晶表示装置の駆動装
置に用いられる液晶駆動電圧発生回路、特に駆動電圧を
変えてコントラストを調整する集積回路化に適した液晶
駆動電圧発生回路に関するものである。
置に用いられる液晶駆動電圧発生回路、特に駆動電圧を
変えてコントラストを調整する集積回路化に適した液晶
駆動電圧発生回路に関するものである。
【０００２】
【従来の技術】液晶パネルの駆動電圧発生回路として、
例えば特願平４−５４８１４号に記載されるものがあ
る。この駆動電圧発生回路では、バイアス電位調整回路
を付加させることにより、従来外付け部品であったコン
トラスト調整用の可変抵抗を不要にした。また、駆動電
圧発生回路のバイアス回路を構成する抵抗とバイアス電
位調整回路の抵抗の温度係数を同一とすることにより、
抵抗の温度による変化をキャンセルできた。
例えば特願平４−５４８１４号に記載されるものがあ
る。この駆動電圧発生回路では、バイアス電位調整回路
を付加させることにより、従来外付け部品であったコン
トラスト調整用の可変抵抗を不要にした。また、駆動電
圧発生回路のバイアス回路を構成する抵抗とバイアス電
位調整回路の抵抗の温度係数を同一とすることにより、
抵抗の温度による変化をキャンセルできた。
【０００３】
【発明が解決しようとする課題】しかしながら、上述の
液晶駆動電圧発生回路では消費電力と画質を良くするこ
ととがトレードオフの関係となり、両者を同時に満足す
る液晶駆動電圧発生回路が望まれていた。
液晶駆動電圧発生回路では消費電力と画質を良くするこ
ととがトレードオフの関係となり、両者を同時に満足す
る液晶駆動電圧発生回路が望まれていた。
【０００４】
【課題を解決するための手段】この発明の液晶駆動電圧
発生回路は、前述の課題を解決するために、第１の電源
電位に接続され、液晶駆動用バイアス電位を出力するバ
イアス回路と、第２の電源電位とバイアス回路との間に
接続され、バイアス電位を調整するバイアス電位調整回
路とを有し、バイアス回路から液晶パネル駆動用の液晶
駆動電圧を発生する。
発生回路は、前述の課題を解決するために、第１の電源
電位に接続され、液晶駆動用バイアス電位を出力するバ
イアス回路と、第２の電源電位とバイアス回路との間に
接続され、バイアス電位を調整するバイアス電位調整回
路とを有し、バイアス回路から液晶パネル駆動用の液晶
駆動電圧を発生する。
【０００５】ここで、この発明の液晶駆動電圧発生回路
に用いるバイアス発生回路は、直列に接続された複数の
抵抗手段と、これら抵抗手段にそれぞれ並列に接続さ
れ、制御信号によってオン／オフ制御されるバイアス回
路抵抗可変回路とから構成される。
に用いるバイアス発生回路は、直列に接続された複数の
抵抗手段と、これら抵抗手段にそれぞれ並列に接続さ
れ、制御信号によってオン／オフ制御されるバイアス回
路抵抗可変回路とから構成される。
【０００６】また、この発明の液晶駆動電圧発生回路に
用いるバイアス電位調整回路は、直列に接続された複数
の抵抗手段が２組並列に接続され、これら抵抗手段にそ
れぞれ並列に接続され、それぞれが制御信号によって各
抵抗手段を短絡／非短絡制御されるスイッチ回路とを有
する。なお、複数の抵抗手段のうち１組はバイアス回路
可変抵抗回路を制御する制御信号によって第２の電源電
位とバイアス回路との間から非接続状態となる。
用いるバイアス電位調整回路は、直列に接続された複数
の抵抗手段が２組並列に接続され、これら抵抗手段にそ
れぞれ並列に接続され、それぞれが制御信号によって各
抵抗手段を短絡／非短絡制御されるスイッチ回路とを有
する。なお、複数の抵抗手段のうち１組はバイアス回路
可変抵抗回路を制御する制御信号によって第２の電源電
位とバイアス回路との間から非接続状態となる。
【０００７】
【作用】この発明の液晶駆動電圧発生回路に用いるバイ
アス電位調整回路は、各スイッチ回路に与えられる制御
信号およびバイアス回路可変抵抗回路を制御する制御信
号によって全体としての抵抗値が制御され、結果として
バイアス電位調整回路に与える電位レベルを制御する。
アス電位調整回路は、各スイッチ回路に与えられる制御
信号およびバイアス回路可変抵抗回路を制御する制御信
号によって全体としての抵抗値が制御され、結果として
バイアス電位調整回路に与える電位レベルを制御する。
【０００８】また、この発明の液晶駆動電圧発生回路に
用いるバイアス発生回路は入力される制御信号にしたが
って、直列に接続された抵抗手段の抵抗値が変わるよう
作用し、結果として液晶パネル駆動用の液晶駆動電圧が
変更されるのである。
用いるバイアス発生回路は入力される制御信号にしたが
って、直列に接続された抵抗手段の抵抗値が変わるよう
作用し、結果として液晶パネル駆動用の液晶駆動電圧が
変更されるのである。
【０００９】
【実施例】図１は、本発明の第１の実施例の液晶駆動電
圧発生回路の回路図、図２は、この液晶駆動電圧発生回
路が用いられる液晶マトリクスパネル駆動装置の一構成
例を示す回路図である。まず最初に液晶マトリクスパネ
ル駆動装置について図２を参照しつつ説明する。
圧発生回路の回路図、図２は、この液晶駆動電圧発生回
路が用いられる液晶マトリクスパネル駆動装置の一構成
例を示す回路図である。まず最初に液晶マトリクスパネ
ル駆動装置について図２を参照しつつ説明する。
【００１０】液晶マトリクスパネル駆動装置は、液晶パ
ネル１０を駆動する装置である。液晶パネル１０は、複
数の走査電極１１とそれと交差配置された複数の信号電
極１２とを有し、その各交差箇所には、図示しない液晶
がマトリクス状に配列されている。この液晶マトリクス
パネル駆動装置には、液晶駆動電圧である選択電圧ＶS1
， ＶS2 及び非選択電圧ＶNS1 ，ＶNS2を有する信号を
発生する液晶駆動電圧発生回路２０と、所定の信号レベ
ルがシフトして繰り返すパターンのレベルを有する信号
が出力される走査回路３０とが設けられている。走査回
路３０の出力には、走査回路３０の出力信号とこの出力
信号がインバータ３１で反転された信号とによってオ
ン，オフ制御される電子スイッチ回路３２が接続されて
いる。電子スイッチ回路３２は、走査回路３０の出力信
号及びその反転信号によってオン，オフ制御される複数
の電子スイッチ３２ａ，３２ｂで構成される。これらの
電子スイッチ３２ａ，３２ｂは液晶駆動電圧発生回路２
０の出力と走査電極１１との間の導通／非導通を制御す
る。
ネル１０を駆動する装置である。液晶パネル１０は、複
数の走査電極１１とそれと交差配置された複数の信号電
極１２とを有し、その各交差箇所には、図示しない液晶
がマトリクス状に配列されている。この液晶マトリクス
パネル駆動装置には、液晶駆動電圧である選択電圧ＶS1
， ＶS2 及び非選択電圧ＶNS1 ，ＶNS2を有する信号を
発生する液晶駆動電圧発生回路２０と、所定の信号レベ
ルがシフトして繰り返すパターンのレベルを有する信号
が出力される走査回路３０とが設けられている。走査回
路３０の出力には、走査回路３０の出力信号とこの出力
信号がインバータ３１で反転された信号とによってオ
ン，オフ制御される電子スイッチ回路３２が接続されて
いる。電子スイッチ回路３２は、走査回路３０の出力信
号及びその反転信号によってオン，オフ制御される複数
の電子スイッチ３２ａ，３２ｂで構成される。これらの
電子スイッチ３２ａ，３２ｂは液晶駆動電圧発生回路２
０の出力と走査電極１１との間の導通／非導通を制御す
る。
【００１１】液晶マトリクスパネル駆動装置にはさらに
液晶の点灯／非点灯を決定するシリアルデータをパラレ
ルデータに変換する直／並列変換回路４０が設けられ
る。直／並列変換回路４０の出力にはラインメモリ４１
が接続されている。ラインメモリ４１の出力には、ライ
ンメモリ４１の出力信号と、この出力信号がインバータ
４２で反転された信号とによってオン，オフ制御される
電子スイッチ回路４３が接続されている。電子スイッチ
回路４３は、ラインメモリ４１の出力信号及びその反転
信号によってオン，オフ制御される複数の電子スイッチ
４３ａ，４３ｂで構成されている。複数の電子スイッチ
４３ａ，４３ｂは、液晶駆動電圧発生回路２０の出力と
信号電極１２との間の導通／非導通を制御している。
液晶の点灯／非点灯を決定するシリアルデータをパラレ
ルデータに変換する直／並列変換回路４０が設けられ
る。直／並列変換回路４０の出力にはラインメモリ４１
が接続されている。ラインメモリ４１の出力には、ライ
ンメモリ４１の出力信号と、この出力信号がインバータ
４２で反転された信号とによってオン，オフ制御される
電子スイッチ回路４３が接続されている。電子スイッチ
回路４３は、ラインメモリ４１の出力信号及びその反転
信号によってオン，オフ制御される複数の電子スイッチ
４３ａ，４３ｂで構成されている。複数の電子スイッチ
４３ａ，４３ｂは、液晶駆動電圧発生回路２０の出力と
信号電極１２との間の導通／非導通を制御している。
【００１２】この液晶マトリクスパネル駆動装置では、
走査回路３０から所定の信号が出力されると、電子スイ
ッチ回路３２の電子スイッチ３２ａ，３２ｂがオン，オ
フ動作する。この動作により、液晶駆動電圧発生回路２
０から出力された選択電圧ＶS1及び非選択電圧ＶNS1を
有する信号が電子スイッチ回路３２を通して液晶パネル
１０の走査電極１１に入力される。これと同時に、液晶
の点灯／非点灯を決定するシリアルデータが直／並列変
換回路４０でパラレルデータに変換される。パラレルデ
ータはラインメモリ４１を介して電子スイッチ回路４３
の電子スイッチ４３ａ，４３ｂに供給され、電子スイッ
チ４３ａ，４３ｂがオン，オフ動作する。したがって、
液晶駆動電圧発生回路２０により出力された液晶の選択
電圧ＶS2及び非選択電圧ＶNS2を有する信号が電子スイ
ッチ４３ａ，４３ｂを通して液晶パネル１０の信号電極
１２へ与えられる。そのため、走査電極１１と信号電極
１２に印加された信号の持つ電位の差により、液晶パネ
ル１０内の液晶が点灯／非点灯する。
走査回路３０から所定の信号が出力されると、電子スイ
ッチ回路３２の電子スイッチ３２ａ，３２ｂがオン，オ
フ動作する。この動作により、液晶駆動電圧発生回路２
０から出力された選択電圧ＶS1及び非選択電圧ＶNS1を
有する信号が電子スイッチ回路３２を通して液晶パネル
１０の走査電極１１に入力される。これと同時に、液晶
の点灯／非点灯を決定するシリアルデータが直／並列変
換回路４０でパラレルデータに変換される。パラレルデ
ータはラインメモリ４１を介して電子スイッチ回路４３
の電子スイッチ４３ａ，４３ｂに供給され、電子スイッ
チ４３ａ，４３ｂがオン，オフ動作する。したがって、
液晶駆動電圧発生回路２０により出力された液晶の選択
電圧ＶS2及び非選択電圧ＶNS2を有する信号が電子スイ
ッチ４３ａ，４３ｂを通して液晶パネル１０の信号電極
１２へ与えられる。そのため、走査電極１１と信号電極
１２に印加された信号の持つ電位の差により、液晶パネ
ル１０内の液晶が点灯／非点灯する。
【００１３】次に本発明の第１の実施例の液晶駆動電圧
発生回路について図１を参照しつつ説明する。第１の実
施例の液晶駆動電圧発生回路は、高電源電位Ｖａが印加
される第１電源電位入力端子２０１と、ノード１０２
と、低電源電位Ｖｂが印加される第２電源電位入力端子
２０３と、第１選択信号ＣＰ１が入力される第１選択信
号入力端子２０４と、第２選択信号ＣＰ２が入力される
第２選択信号入力端子２０５と、選択電圧ＶS1 ，ＶS2
及び非選択電圧ＶNS1，ＶNS2を有する信号を出力する第
１〜第４出力端子２０６〜２０９と、論理レベルを有す
る第１〜第５の制御信号（例えば、コントラストデータ
信号）Ｃ１〜Ｃ５を入力する第１〜第５の制御信号入力
端子２２１〜２２５とを有している。
発生回路について図１を参照しつつ説明する。第１の実
施例の液晶駆動電圧発生回路は、高電源電位Ｖａが印加
される第１電源電位入力端子２０１と、ノード１０２
と、低電源電位Ｖｂが印加される第２電源電位入力端子
２０３と、第１選択信号ＣＰ１が入力される第１選択信
号入力端子２０４と、第２選択信号ＣＰ２が入力される
第２選択信号入力端子２０５と、選択電圧ＶS1 ，ＶS2
及び非選択電圧ＶNS1，ＶNS2を有する信号を出力する第
１〜第４出力端子２０６〜２０９と、論理レベルを有す
る第１〜第５の制御信号（例えば、コントラストデータ
信号）Ｃ１〜Ｃ５を入力する第１〜第５の制御信号入力
端子２２１〜２２５とを有している。
【００１４】第１電源電位入力端子２０１とノード２０
２との間には、液晶駆動用バイアス電位Ｖ１〜Ｖ５を有
する信号を出力するバイアス回路２３０が接続されてい
る。バイアス回路２３０の出力には、第２選択信号入力
端子２０５から入力される第２選択信号ＣＰ２とこの第
２選択信号ＣＰ２がインバータ２３６で反転された信号
とによってオン，オフ制御される電子スイッチ回路２６
１a〜２６４bが接続される。電子スイッチ回路２６１a
〜２６４bの出力には第１〜第４の出力端子２０６〜２
０９が接続されている。ノード２０２と第２電源電位入
力端子２０３との間には、バイアス電位Ｖ１〜Ｖ５を調
整するバイアス電位調整回路４００が接続されている。
２との間には、液晶駆動用バイアス電位Ｖ１〜Ｖ５を有
する信号を出力するバイアス回路２３０が接続されてい
る。バイアス回路２３０の出力には、第２選択信号入力
端子２０５から入力される第２選択信号ＣＰ２とこの第
２選択信号ＣＰ２がインバータ２３６で反転された信号
とによってオン，オフ制御される電子スイッチ回路２６
１a〜２６４bが接続される。電子スイッチ回路２６１a
〜２６４bの出力には第１〜第４の出力端子２０６〜２
０９が接続されている。ノード２０２と第２電源電位入
力端子２０３との間には、バイアス電位Ｖ１〜Ｖ５を調
整するバイアス電位調整回路４００が接続されている。
【００１５】バイアス電位調整回路４００は、複数個の
直列に接続された第１抵抗手段（例えば、分圧抵抗）２
７１〜２７５からなる第１抵抗分圧回路と、複数個の直
列に接続された第２抵抗手段（例えば、分圧抵抗）３０
１〜３０５からなる第２抵抗分圧回路とを有する。第１
抵抗分圧回路はノード２０２と第２電源電位入力端子２
０３との間に接続され、第２抵抗分圧回路はノード２０
２と第２電源電位入力端子２０３との間に第１のスイッ
チ回路２９１を介して接続される。第１のスイッチ回路
２９１はその制御端子が第１選択信号入力端子２０４に
接続されている。第１のスイッチ回路２９１は第１選択
信号ＣＰ１により、第２抵抗分圧回路の一端と第２電源
電位入力端子２０３との間の導通／非導通を制御してい
る。第１の実施例においては第１のスイッチ回路２９１
はＮＭＯＳＦＥＴで構成されている。
直列に接続された第１抵抗手段（例えば、分圧抵抗）２
７１〜２７５からなる第１抵抗分圧回路と、複数個の直
列に接続された第２抵抗手段（例えば、分圧抵抗）３０
１〜３０５からなる第２抵抗分圧回路とを有する。第１
抵抗分圧回路はノード２０２と第２電源電位入力端子２
０３との間に接続され、第２抵抗分圧回路はノード２０
２と第２電源電位入力端子２０３との間に第１のスイッ
チ回路２９１を介して接続される。第１のスイッチ回路
２９１はその制御端子が第１選択信号入力端子２０４に
接続されている。第１のスイッチ回路２９１は第１選択
信号ＣＰ１により、第２抵抗分圧回路の一端と第２電源
電位入力端子２０３との間の導通／非導通を制御してい
る。第１の実施例においては第１のスイッチ回路２９１
はＮＭＯＳＦＥＴで構成されている。
【００１６】各第１抵抗手段２７１〜２７５には第２〜
第６スイッチ回路２８１〜２８５が並列に接続されてい
る。第１の実施例では第２〜第６スイッチ回路２８１〜
２８５はそれぞれＮＭＯＳＦＥＴで構成されている。各
第２抵抗手段３０１〜３０５には第７〜第１１スイッチ
回路３１１〜３１５が並列に接続されている。第１の実
施例では第７〜第１１スイッチ回路３１１〜３１５につ
いてもそれぞれＮＭＯＳＦＥＴで構成されている。第２
及び第７スイッチ回路２８１ ，３１１の制御端子は共
通に第１の制御信号入力端子２２１に接続されている。
第３及び第８スイッチ回路２８２ ，３１２の制御端子
は共通に第２の制御信号入力端子２２２に接続されてい
る。第４及び第９スイッチ回路２８３ ，３１３の制御
端子は共通に第３の制御信号入力端子２２３に接続され
ている。第５及び第１０スイッチ回路２８４ ，３１４
の制御端子は共通に第４の制御信号入力端子２２４に接
続されている。第６及び第１２スイッチ回路２８５ ，
３１５の制御端子は共通に第５の制御信号入力端子２２
５に接続されている。したがって、第２〜第６スイッチ
回路２８１〜２８５および第７〜第１１スイッチ回路３
１１〜３１５はそれぞれ第１〜第５の制御信号Ｃ１〜Ｃ
５に応答して第１抵抗手段２７１〜２７５および第２抵
抗手段３０１〜３０５のそれぞれを短絡させる。
第６スイッチ回路２８１〜２８５が並列に接続されてい
る。第１の実施例では第２〜第６スイッチ回路２８１〜
２８５はそれぞれＮＭＯＳＦＥＴで構成されている。各
第２抵抗手段３０１〜３０５には第７〜第１１スイッチ
回路３１１〜３１５が並列に接続されている。第１の実
施例では第７〜第１１スイッチ回路３１１〜３１５につ
いてもそれぞれＮＭＯＳＦＥＴで構成されている。第２
及び第７スイッチ回路２８１ ，３１１の制御端子は共
通に第１の制御信号入力端子２２１に接続されている。
第３及び第８スイッチ回路２８２ ，３１２の制御端子
は共通に第２の制御信号入力端子２２２に接続されてい
る。第４及び第９スイッチ回路２８３ ，３１３の制御
端子は共通に第３の制御信号入力端子２２３に接続され
ている。第５及び第１０スイッチ回路２８４ ，３１４
の制御端子は共通に第４の制御信号入力端子２２４に接
続されている。第６及び第１２スイッチ回路２８５ ，
３１５の制御端子は共通に第５の制御信号入力端子２２
５に接続されている。したがって、第２〜第６スイッチ
回路２８１〜２８５および第７〜第１１スイッチ回路３
１１〜３１５はそれぞれ第１〜第５の制御信号Ｃ１〜Ｃ
５に応答して第１抵抗手段２７１〜２７５および第２抵
抗手段３０１〜３０５のそれぞれを短絡させる。
【００１７】バイアス回路２３０は複数個の直列に接続
された第３抵抗手段（例えば、分圧抵抗）２１１〜２１
５からなる第３抵抗分圧回路と、第３抵抗手段２１１〜
２１５のそれぞれに並列に接続されたバイアス抵抗可変
回路２３１〜２３５とから構成される。各バイアス抵抗
可変回路２３１〜２３５は、制御端子が第１選択信号入
力端子２０４に接続されている第１２〜第１６スイッチ
回路２４１〜２４５と、この第１２〜第１６スイッチ回
路２４１〜２４５にそれぞれ直列に接続される第４抵抗
手段２５１〜２５５とから構成される。各第３抵抗手段
２１１〜２１５のノード２０２側の一端は第１〜第５の
出力２２１〜２２５となっており、この第１〜第５の出
力からはそれぞれバイアス電位Ｖ１〜Ｖ５を有する信号
が出力される。第１２〜第１６スイッチ回路２４１〜２
４５は第１選択信号ＣＰ１によりオン／オフ制御される
ため、第３抵抗分圧回路の各抵抗値は見掛け上第１選択
信号ＣＰ１に応答して変化することになる。
された第３抵抗手段（例えば、分圧抵抗）２１１〜２１
５からなる第３抵抗分圧回路と、第３抵抗手段２１１〜
２１５のそれぞれに並列に接続されたバイアス抵抗可変
回路２３１〜２３５とから構成される。各バイアス抵抗
可変回路２３１〜２３５は、制御端子が第１選択信号入
力端子２０４に接続されている第１２〜第１６スイッチ
回路２４１〜２４５と、この第１２〜第１６スイッチ回
路２４１〜２４５にそれぞれ直列に接続される第４抵抗
手段２５１〜２５５とから構成される。各第３抵抗手段
２１１〜２１５のノード２０２側の一端は第１〜第５の
出力２２１〜２２５となっており、この第１〜第５の出
力からはそれぞれバイアス電位Ｖ１〜Ｖ５を有する信号
が出力される。第１２〜第１６スイッチ回路２４１〜２
４５は第１選択信号ＣＰ１によりオン／オフ制御される
ため、第３抵抗分圧回路の各抵抗値は見掛け上第１選択
信号ＣＰ１に応答して変化することになる。
【００１８】図３は第１の実施例のバイアス回路２３０
を示した回路図である。以下、第１の実施例のバイアス
回路２３０を図３を用いて更に詳細に説明する。第１の
実施例のバイアス回路２３０の第１２および第１３スイ
ッチ回路２４１ ，２４２はそれぞれＰＭＯＳＦＥＴ２
４１ａ ，２４２ａおよびこれらＰＭＯＳＦＥＴ２４１
ａ ，２４１ｂのゲートと第１選択信号入力端子２０４
との間に接続されたインバータ２４１ｂ，２４２ｂとか
ら構成される。また、第１４〜第１６スイッチ回路２４
３〜２４５はＮＭＯＳＦＥＴ２４３ａ〜２４５ａ、ＰＭ
ＯＳＦＥＴ２４３ｂ〜２４５ｂおよびインバータ２４３
ｃ〜２４５ｃとからそれぞれ構成される。ＮＭＯＳＦＥ
Ｔ２４３ａ〜２４５ａとＰＭＯＳＦＥＴ２４３ｂ〜２４
５ｂとは並列に接続され、ＰＭＯＳＦＥＴ２４３ｂ〜２
４５ｂのゲートはインバータ２４３ｃ〜２４５ｃを介し
てＮＭＯＳＦＥＴ２４３ａ〜２４５ａのゲートと共通に
第１選択信号入力端子２０４に接続される。
を示した回路図である。以下、第１の実施例のバイアス
回路２３０を図３を用いて更に詳細に説明する。第１の
実施例のバイアス回路２３０の第１２および第１３スイ
ッチ回路２４１ ，２４２はそれぞれＰＭＯＳＦＥＴ２
４１ａ ，２４２ａおよびこれらＰＭＯＳＦＥＴ２４１
ａ ，２４１ｂのゲートと第１選択信号入力端子２０４
との間に接続されたインバータ２４１ｂ，２４２ｂとか
ら構成される。また、第１４〜第１６スイッチ回路２４
３〜２４５はＮＭＯＳＦＥＴ２４３ａ〜２４５ａ、ＰＭ
ＯＳＦＥＴ２４３ｂ〜２４５ｂおよびインバータ２４３
ｃ〜２４５ｃとからそれぞれ構成される。ＮＭＯＳＦＥ
Ｔ２４３ａ〜２４５ａとＰＭＯＳＦＥＴ２４３ｂ〜２４
５ｂとは並列に接続され、ＰＭＯＳＦＥＴ２４３ｂ〜２
４５ｂのゲートはインバータ２４３ｃ〜２４５ｃを介し
てＮＭＯＳＦＥＴ２４３ａ〜２４５ａのゲートと共通に
第１選択信号入力端子２０４に接続される。
【００１９】電子スイッチ回路２６０は、第２選択信号
入力端子２０５に接続されたインバータ２３６と、入力
が第１電源電位入力端子２０１に接続され、出力が第１
出力端子２０６に接続され、制御入力が第２選択信号入
力端子２０５に接続された第１電子スイッチ２６１ａ
と、入力がバイアス回路２３０の第５出力２２５に接続
され、出力が第１出力端子２０６に接続され、制御入力
がインバータ２３６の出力に接続された第２電子スイッ
チ２６１ｂと、入力がバイアス回路２３０の第１出力２
２１に接続され、出力が第２出力端子２０７に接続さ
れ、制御入力がインバータ２３６の出力に接続された第
３電子スイッチ２６２ａと、入力がバイアス回路２３０
の第４出力２２４に接続され、出力が第２出力端子２０
７に接続され、制御入力が第２選択信号入力端子２０５
に接続された第４電子スイッチ２６２ｂと、入力がバイ
アス回路２３０の第２出力２２２に接続され、出力が第
３出力端子２０８に接続され、制御入力がインバータ２
３６の出力に接続された第５電子スイッチ２６３ａと、
入力がバイアス回路２３０の第３出力２２３に接続さ
れ、出力が第３出力端子２０８に接続され、制御入力が
第２選択信号入力端子２０５に接続された第６電子スイ
ッチ２６３ｂと、入力が第１電源電位入力端子２０１に
接続され、出力が第４出力端子２０９に接続され、制御
入力がインバータ２３６の出力に接続された第７電子ス
イッチ２６４ａと、入力がバイアス回路２３０の第５出
力２２５に接続され、出力が第４出力端子２０９に接続
され、制御入力が第２選択信号入力端子２０５に接続さ
れた第８電子スイッチ２６３ｂとから構成されている。
入力端子２０５に接続されたインバータ２３６と、入力
が第１電源電位入力端子２０１に接続され、出力が第１
出力端子２０６に接続され、制御入力が第２選択信号入
力端子２０５に接続された第１電子スイッチ２６１ａ
と、入力がバイアス回路２３０の第５出力２２５に接続
され、出力が第１出力端子２０６に接続され、制御入力
がインバータ２３６の出力に接続された第２電子スイッ
チ２６１ｂと、入力がバイアス回路２３０の第１出力２
２１に接続され、出力が第２出力端子２０７に接続さ
れ、制御入力がインバータ２３６の出力に接続された第
３電子スイッチ２６２ａと、入力がバイアス回路２３０
の第４出力２２４に接続され、出力が第２出力端子２０
７に接続され、制御入力が第２選択信号入力端子２０５
に接続された第４電子スイッチ２６２ｂと、入力がバイ
アス回路２３０の第２出力２２２に接続され、出力が第
３出力端子２０８に接続され、制御入力がインバータ２
３６の出力に接続された第５電子スイッチ２６３ａと、
入力がバイアス回路２３０の第３出力２２３に接続さ
れ、出力が第３出力端子２０８に接続され、制御入力が
第２選択信号入力端子２０５に接続された第６電子スイ
ッチ２６３ｂと、入力が第１電源電位入力端子２０１に
接続され、出力が第４出力端子２０９に接続され、制御
入力がインバータ２３６の出力に接続された第７電子ス
イッチ２６４ａと、入力がバイアス回路２３０の第５出
力２２５に接続され、出力が第４出力端子２０９に接続
され、制御入力が第２選択信号入力端子２０５に接続さ
れた第８電子スイッチ２６３ｂとから構成されている。
【００２０】第１〜第８電子スイッチ２６１ａ〜２６４
ｂは第２選択信号入力端子２０５から入力される第２選
択信号ＣＰ２とそれがインバータ２３６で反転された信
号とによって交互にオン，オフ動作する。したがって、
電子スイッチ回路２６０は第１〜第４出力端子から高電
源電位Ｖaおよびバイアス電位Ｖ１〜Ｖ５を選択電圧ＶS
1 ，ＶS2及び非選択電圧ＶNS1，ＶNS2としてこれらの電
位レベルを有した信号をそれぞれ出力する機能を有して
いる。
ｂは第２選択信号入力端子２０５から入力される第２選
択信号ＣＰ２とそれがインバータ２３６で反転された信
号とによって交互にオン，オフ動作する。したがって、
電子スイッチ回路２６０は第１〜第４出力端子から高電
源電位Ｖaおよびバイアス電位Ｖ１〜Ｖ５を選択電圧ＶS
1 ，ＶS2及び非選択電圧ＶNS1，ＶNS2としてこれらの電
位レベルを有した信号をそれぞれ出力する機能を有して
いる。
【００２１】ここで、第１の実施例の液晶駆動電圧発生
回路では第１電源電位入力端子２０１に印加される高電
源電位Ｖａを５Ｖ、第２電源電位入力端子２０３に印加
される低電源電位Ｖｂを０Ｖに設定している。また、第
３抵抗手段２１１〜２１５の抵抗値は全て同一の３ＫΩ
に設定している。さらに、第４抵抗手段２５１〜２５５
の抵抗値は全て同一の１．５ＫΩである。各第１抵抗手
段２７１〜２７５の抵抗値を２７５〜２７１の順に０．
５ＫΩ、１．０ＫΩ、２．０ＫΩ、４．０ＫΩ、８．０
ＫΩに設定している。すなわち、第１抵抗手段２７４の
抵抗値は第１抵抗手段２７５の抵抗値の２倍、第１抵抗
手段２７３の抵抗値は第１抵抗手段２７４の抵抗値の２
倍、第１抵抗手段２７２の抵抗値は第１抵抗手段２７３
の抵抗値の２倍、第１抵抗手段２７１の抵抗値は第１抵
抗手段２７２の抵抗値の２倍となるように設定する。し
たがって第１抵抗手段２７５〜２７１の抵抗値の比は第
１抵抗手段２７５：第１抵抗手段２７４：第１抵抗手段
２７３：第１抵抗手段２７２：第１抵抗手段２７１＝
１：２：４：８：１６となる。同様に、第２抵抗手段３
０１〜３０５の抵抗値の比は第２抵抗手段３０５：第２
抵抗手段３０４：第２抵抗手段３０３：第２抵抗手段３
０２：第２抵抗手段３０１＝１：２：４：８：１６とな
るようそれぞれの抵抗値を０．２５ＫΩ、０．５ＫΩ、
１．０ＫΩ、２．０ＫΩ、４．０ＫΩに設定している。
回路では第１電源電位入力端子２０１に印加される高電
源電位Ｖａを５Ｖ、第２電源電位入力端子２０３に印加
される低電源電位Ｖｂを０Ｖに設定している。また、第
３抵抗手段２１１〜２１５の抵抗値は全て同一の３ＫΩ
に設定している。さらに、第４抵抗手段２５１〜２５５
の抵抗値は全て同一の１．５ＫΩである。各第１抵抗手
段２７１〜２７５の抵抗値を２７５〜２７１の順に０．
５ＫΩ、１．０ＫΩ、２．０ＫΩ、４．０ＫΩ、８．０
ＫΩに設定している。すなわち、第１抵抗手段２７４の
抵抗値は第１抵抗手段２７５の抵抗値の２倍、第１抵抗
手段２７３の抵抗値は第１抵抗手段２７４の抵抗値の２
倍、第１抵抗手段２７２の抵抗値は第１抵抗手段２７３
の抵抗値の２倍、第１抵抗手段２７１の抵抗値は第１抵
抗手段２７２の抵抗値の２倍となるように設定する。し
たがって第１抵抗手段２７５〜２７１の抵抗値の比は第
１抵抗手段２７５：第１抵抗手段２７４：第１抵抗手段
２７３：第１抵抗手段２７２：第１抵抗手段２７１＝
１：２：４：８：１６となる。同様に、第２抵抗手段３
０１〜３０５の抵抗値の比は第２抵抗手段３０５：第２
抵抗手段３０４：第２抵抗手段３０３：第２抵抗手段３
０２：第２抵抗手段３０１＝１：２：４：８：１６とな
るようそれぞれの抵抗値を０．２５ＫΩ、０．５ＫΩ、
１．０ＫΩ、２．０ＫΩ、４．０ＫΩに設定している。
【００２２】なお、第１抵抗手段２７５〜２７１および
第２抵抗手段３０１〜３０５の抵抗値の比を第２電源電
位入力端子２０３から離れる度にその抵抗値が２倍にな
るように設定しているが、これは厳密に２倍とする必要
はなく、±１５％程度の範囲内であればよい。
第２抵抗手段３０１〜３０５の抵抗値の比を第２電源電
位入力端子２０３から離れる度にその抵抗値が２倍にな
るように設定しているが、これは厳密に２倍とする必要
はなく、±１５％程度の範囲内であればよい。
【００２３】次に、第１の実施例の液晶駆動電圧発生回
路の動作を説明する。この動作説明では図１の液晶駆動
電圧発生回路を１／１６デューティの図２の液晶パネル
１０に適用した場合を対象としており、液晶駆動電圧発
生回路のバイアス数は１／５である。
路の動作を説明する。この動作説明では図１の液晶駆動
電圧発生回路を１／１６デューティの図２の液晶パネル
１０に適用した場合を対象としており、液晶駆動電圧発
生回路のバイアス数は１／５である。
【００２４】図１に示した第１の実施例の液晶駆動電圧
発生回路において、第１選択信号ＣＰ１および第２選択
信号ＣＰ２は図示しない選択信号発生回路より出力され
る。第１選択信号ＣＰ１は第１スイッチ回路（ＮＭＯＳ
ＦＥＴ）２９１と第１２〜第１６スイッチ回路２４１〜
２４６とを同時にオン／オフさせるよう制御する。ま
た、図示しないコントラストデータ発生回路から出力さ
れるコントラストデータＣ１〜Ｃ５を２進コードと考
え、Ｃ１側を上位ビット、Ｃ５側を下位ビットとし、そ
れらのコントラストデータＣ１〜Ｃ５の５ビットデータ
を１６進表示した値をコントラストデータコードと定義
する。
発生回路において、第１選択信号ＣＰ１および第２選択
信号ＣＰ２は図示しない選択信号発生回路より出力され
る。第１選択信号ＣＰ１は第１スイッチ回路（ＮＭＯＳ
ＦＥＴ）２９１と第１２〜第１６スイッチ回路２４１〜
２４６とを同時にオン／オフさせるよう制御する。ま
た、図示しないコントラストデータ発生回路から出力さ
れるコントラストデータＣ１〜Ｃ５を２進コードと考
え、Ｃ１側を上位ビット、Ｃ５側を下位ビットとし、そ
れらのコントラストデータＣ１〜Ｃ５の５ビットデータ
を１６進表示した値をコントラストデータコードと定義
する。
【００２５】図１に示した第１の実施例の液晶駆動電圧
発生回路に電源を投入すると、ノード２０２の電位（バ
イアス電位Ｖ５）は、低電源電位Ｖb ＝０Ｖであるた
め、０Ｖ以上の電位レベルになる。このバイアス電位Ｖ
５とコントラストデータコードとの関係を次の表１に示
すと共に、コントラストデータＣ１〜Ｃ５のタイムチャ
ートとそれに対応したバイアス電位Ｖ５を図４に示す。
発生回路に電源を投入すると、ノード２０２の電位（バ
イアス電位Ｖ５）は、低電源電位Ｖb ＝０Ｖであるた
め、０Ｖ以上の電位レベルになる。このバイアス電位Ｖ
５とコントラストデータコードとの関係を次の表１に示
すと共に、コントラストデータＣ１〜Ｃ５のタイムチャ
ートとそれに対応したバイアス電位Ｖ５を図４に示す。
【００２６】
【表１】
【００２７】まず、図１に示した第１の実施例の液晶駆
動電圧発生回路の制御信号入力端子２２１〜２２５に図
示しないコントラストデータ発生回路から出力されたコ
ントラストデータＣ１〜Ｃ５が入力される。このコント
ラストデータＣ１〜Ｃ５が全て“Ｌ”レベル（コントラ
ストデータコードでは“００”）のとき、第２〜第６の
スイッチ回路２８１〜２８５および第７〜第１１スイッ
チ回路３１１〜３１５が全てオフする。そのため、第１
抵抗手段２７１〜２７５および第２抵抗手段３０１〜３
０５の抵抗値の合成抵抗値（約５．１７ＫΩ）と、バイ
アス回路２３０の抵抗値との合成抵抗値（約５ＫΩ）と
で、Ｖａ−Ｖｂ＝５Ｖを分圧した約２．５４Ｖがノード
２０２上の電位レベル（バイアス電位Ｖ５）となる。
動電圧発生回路の制御信号入力端子２２１〜２２５に図
示しないコントラストデータ発生回路から出力されたコ
ントラストデータＣ１〜Ｃ５が入力される。このコント
ラストデータＣ１〜Ｃ５が全て“Ｌ”レベル（コントラ
ストデータコードでは“００”）のとき、第２〜第６の
スイッチ回路２８１〜２８５および第７〜第１１スイッ
チ回路３１１〜３１５が全てオフする。そのため、第１
抵抗手段２７１〜２７５および第２抵抗手段３０１〜３
０５の抵抗値の合成抵抗値（約５．１７ＫΩ）と、バイ
アス回路２３０の抵抗値との合成抵抗値（約５ＫΩ）と
で、Ｖａ−Ｖｂ＝５Ｖを分圧した約２．５４Ｖがノード
２０２上の電位レベル（バイアス電位Ｖ５）となる。
【００２８】コントラストデータコードが“０１”（即
ち、コントラストデータＣ１〜Ｃ４が“Ｌ”レベルで、
コントラストデータＣ５のみが“Ｈ”レベル）のとき、
第６スイッチ回路２８５および第１１スイッチ回路３１
５のみがオンする。この第６スイッチ回路２８５のオン
抵抗および第１１スイッチ回路３１５のオン抵抗と第１
抵抗手段２７１〜２７４および第２抵抗手段３０１〜３
０４の抵抗値の合成抵抗値（約５．０４ＫΩ）と、バイ
アス回路２３０の抵抗値との合成抵抗値（約１５ＫΩ）
とで、Ｖａ−Ｖｂ＝５Ｖを分圧した約２．５１Ｖがバイ
アス電位Ｖ５となる。
ち、コントラストデータＣ１〜Ｃ４が“Ｌ”レベルで、
コントラストデータＣ５のみが“Ｈ”レベル）のとき、
第６スイッチ回路２８５および第１１スイッチ回路３１
５のみがオンする。この第６スイッチ回路２８５のオン
抵抗および第１１スイッチ回路３１５のオン抵抗と第１
抵抗手段２７１〜２７４および第２抵抗手段３０１〜３
０４の抵抗値の合成抵抗値（約５．０４ＫΩ）と、バイ
アス回路２３０の抵抗値との合成抵抗値（約１５ＫΩ）
とで、Ｖａ−Ｖｂ＝５Ｖを分圧した約２．５１Ｖがバイ
アス電位Ｖ５となる。
【００２９】コントラストデータが“０２”（即ち、コ
ントラストデータＣ１〜Ｃ３，Ｃ５が“Ｌ”レベル、Ｃ
４のみが“Ｈ”レベル）のとき、第５スイッチ回路２８
４および第１０スイッチ回路３１４のみがオンする。こ
の第５スイッチ回路２８４および第１０スイッチ回路３
１４のオン抵抗と第１抵抗手段２７１〜２７３，２７５
および第２抵抗手段３０１〜３０３，３０５の抵抗値の
合成抵抗値（約４．８７ＫΩ）と、バイアス回路２３０
の抵抗値との合成抵抗値（約５ＫΩ）とで、Ｖａ−Ｖｂ
＝５Ｖを分圧した約２．４７Ｖがバイアス電位Ｖ５とな
る。
ントラストデータＣ１〜Ｃ３，Ｃ５が“Ｌ”レベル、Ｃ
４のみが“Ｈ”レベル）のとき、第５スイッチ回路２８
４および第１０スイッチ回路３１４のみがオンする。こ
の第５スイッチ回路２８４および第１０スイッチ回路３
１４のオン抵抗と第１抵抗手段２７１〜２７３，２７５
および第２抵抗手段３０１〜３０３，３０５の抵抗値の
合成抵抗値（約４．８７ＫΩ）と、バイアス回路２３０
の抵抗値との合成抵抗値（約５ＫΩ）とで、Ｖａ−Ｖｂ
＝５Ｖを分圧した約２．４７Ｖがバイアス電位Ｖ５とな
る。
【００３０】コントラストデータが“０３”（即ち、コ
ントラストデータＣ１〜Ｃ３が“Ｌ”レベル、Ｃ４，Ｃ
５が“Ｈ”レベル）のとき、第４，５，１０および１１
スイッチ回路２８４，２８５，３１４および３１５がオ
ンする。この第４，５，１０および１１スイッチ回路２
８４，２８５，３１４および３１５のオン抵抗と第１抵
抗手段２７１〜２７３および第２抵抗手段３０１〜３０
３の抵抗値の合成抵抗値（約４．７４ＫΩ）と、バイア
ス回路２３０の抵抗値との合成抵抗値（約５ＫΩ）と
で、Ｖａ−Ｖｂ＝５Ｖを分圧した約２．４３Ｖがバイア
ス電位Ｖ５となる。
ントラストデータＣ１〜Ｃ３が“Ｌ”レベル、Ｃ４，Ｃ
５が“Ｈ”レベル）のとき、第４，５，１０および１１
スイッチ回路２８４，２８５，３１４および３１５がオ
ンする。この第４，５，１０および１１スイッチ回路２
８４，２８５，３１４および３１５のオン抵抗と第１抵
抗手段２７１〜２７３および第２抵抗手段３０１〜３０
３の抵抗値の合成抵抗値（約４．７４ＫΩ）と、バイア
ス回路２３０の抵抗値との合成抵抗値（約５ＫΩ）と
で、Ｖａ−Ｖｂ＝５Ｖを分圧した約２．４３Ｖがバイア
ス電位Ｖ５となる。
【００３１】以下同様に、図４に示すように、コントラ
ストデータコードが“０４”から順に“１Ｅ”まで変化
したとき、第２〜第６のスイッチ回路２８１〜２８５お
よび第７〜第１１スイッチ回路３１１〜３１５がコント
ラストデータに対応してオンすることになる。したがっ
て、第２〜第６のスイッチ回路２８１〜２８５および第
７〜第１１スイッチ回路３１１〜３１５のオン抵抗を考
慮したバイアス電位調整回路４００の合成抵抗値と、バ
イアス回路２３０との合成抵抗値（約５ＫΩ）とで、Ｖ
ａ−Ｖｂ＝５Ｖを分圧した分圧値とで決まるがバイアス
電位Ｖ５が徐々に低くなっていく。
ストデータコードが“０４”から順に“１Ｅ”まで変化
したとき、第２〜第６のスイッチ回路２８１〜２８５お
よび第７〜第１１スイッチ回路３１１〜３１５がコント
ラストデータに対応してオンすることになる。したがっ
て、第２〜第６のスイッチ回路２８１〜２８５および第
７〜第１１スイッチ回路３１１〜３１５のオン抵抗を考
慮したバイアス電位調整回路４００の合成抵抗値と、バ
イアス回路２３０との合成抵抗値（約５ＫΩ）とで、Ｖ
ａ−Ｖｂ＝５Ｖを分圧した分圧値とで決まるがバイアス
電位Ｖ５が徐々に低くなっていく。
【００３２】そして、コントラストデータコードが“１
Ｅ”のとき、コントラストデータＣ５のみが“Ｌ”レベ
ルであり、Ｃ１〜Ｃ４が“Ｈ”レベルのため、第２〜第
５のスイッチ回路２８１〜２８４および第７〜第１０ス
イッチ回路３１１〜３１４がオンする。これら第２〜第
５のスイッチ回路２８１〜２８４および第７〜第１０ス
イッチ回路３１１〜３１４のオン抵抗の合成抵抗と第６
及び第１１スイッチ回路２８５および３０５の合成抵抗
値（約０．３２ＫΩ）と、バイアス回路２３０との合成
抵抗値（約５ＫΩ）とで、Ｖａ−Ｖｂ＝５Ｖを分圧した
約０．３０Ｖがバイアス電位Ｖ５となる。
Ｅ”のとき、コントラストデータＣ５のみが“Ｌ”レベ
ルであり、Ｃ１〜Ｃ４が“Ｈ”レベルのため、第２〜第
５のスイッチ回路２８１〜２８４および第７〜第１０ス
イッチ回路３１１〜３１４がオンする。これら第２〜第
５のスイッチ回路２８１〜２８４および第７〜第１０ス
イッチ回路３１１〜３１４のオン抵抗の合成抵抗と第６
及び第１１スイッチ回路２８５および３０５の合成抵抗
値（約０．３２ＫΩ）と、バイアス回路２３０との合成
抵抗値（約５ＫΩ）とで、Ｖａ−Ｖｂ＝５Ｖを分圧した
約０．３０Ｖがバイアス電位Ｖ５となる。
【００３３】コントラストデータコードが“１Ｆ”のと
き、コントラストデータＣ１〜Ｃ５の全てが“Ｈ”レベ
ルとなるため、第２〜第６のスイッチ回路２８１〜２８
５および第７〜第１１スイッチ回路３１１〜３１５の全
てがオンする。これら第２〜第６のスイッチ回路２８１
〜２８５および第７〜第１１スイッチ回路３１１〜３１
５のオン抵抗の合成抵抗値（約０．１８ＫΩ）と、バイ
アス回路２３０との合成抵抗値（約５ＫΩ）とで、Ｖａ
−Ｖｂ＝５Ｖを分圧した約０．１７Ｖがバイアス電位Ｖ
５となる。
き、コントラストデータＣ１〜Ｃ５の全てが“Ｈ”レベ
ルとなるため、第２〜第６のスイッチ回路２８１〜２８
５および第７〜第１１スイッチ回路３１１〜３１５の全
てがオンする。これら第２〜第６のスイッチ回路２８１
〜２８５および第７〜第１１スイッチ回路３１１〜３１
５のオン抵抗の合成抵抗値（約０．１８ＫΩ）と、バイ
アス回路２３０との合成抵抗値（約５ＫΩ）とで、Ｖａ
−Ｖｂ＝５Ｖを分圧した約０．１７Ｖがバイアス電位Ｖ
５となる。
【００３４】このように、コントラストデータコードが
決まれば、バイアス電位Ｖ５が決定されることになる。
したがって、表１及び図４から明らかなように、図示し
ないコントラストデータ発生回路より出力されたコント
ラストデータＣ１〜Ｃ５により、バイアス電位Ｖ５は
０．１７〜２．５４Ｖの範囲を３２段階に、コントラス
トデータコードが大きくなるにつれ、バイアス電位調整
回路４００によって単調減少するように制御される。
決まれば、バイアス電位Ｖ５が決定されることになる。
したがって、表１及び図４から明らかなように、図示し
ないコントラストデータ発生回路より出力されたコント
ラストデータＣ１〜Ｃ５により、バイアス電位Ｖ５は
０．１７〜２．５４Ｖの範囲を３２段階に、コントラス
トデータコードが大きくなるにつれ、バイアス電位調整
回路４００によって単調減少するように制御される。
【００３５】第３抵抗手段２１１と第３抵抗手段２１２
との接続点における電位であるバイアス電位Ｖ１と、以
下同様に各第３抵抗手段２１２〜２１５の接続点おける
電位であるバイアス電位Ｖ２，Ｖ３，Ｖ４，Ｖ５とにお
いて、コントラストデータＣ１〜Ｃ５によって調整可能
なバイアス電位Ｖ５を基準にして、他のバイアス電位Ｖ
１〜Ｖ４を表すと、それぞれ次のようになり、バイアス
電位Ｖ５によって他のバイアス電位Ｖ１〜Ｖ４が決定さ
れる。
との接続点における電位であるバイアス電位Ｖ１と、以
下同様に各第３抵抗手段２１２〜２１５の接続点おける
電位であるバイアス電位Ｖ２，Ｖ３，Ｖ４，Ｖ５とにお
いて、コントラストデータＣ１〜Ｃ５によって調整可能
なバイアス電位Ｖ５を基準にして、他のバイアス電位Ｖ
１〜Ｖ４を表すと、それぞれ次のようになり、バイアス
電位Ｖ５によって他のバイアス電位Ｖ１〜Ｖ４が決定さ
れる。
【００３６】
【数１】
【００３７】したがって、液晶の駆動電圧（Ｖａ−Ｖ
５）の調整範囲は、２．４６〜４．８３Ｖとなる。この
電圧範囲は、１／１６デューティの液晶の２５℃におけ
る一般的な駆動電圧が約４．２Ｖ程度であり、液晶の製
造変化や、温度変化に対して液晶駆動電圧が３．９〜
４．５Ｖに変化しても、充分に対応できる電圧レベルで
ある。
５）の調整範囲は、２．４６〜４．８３Ｖとなる。この
電圧範囲は、１／１６デューティの液晶の２５℃におけ
る一般的な駆動電圧が約４．２Ｖ程度であり、液晶の製
造変化や、温度変化に対して液晶駆動電圧が３．９〜
４．５Ｖに変化しても、充分に対応できる電圧レベルで
ある。
【００３８】また、図４に示されように、コントラスト
データＣ１〜Ｃ５によって調整される電圧の１ステップ
幅は、約７０mVと細かくなっており、液晶のコントラス
トの微小調整もできるようになっている。もし、７０mV
程度の細かい調整が不要なときには、コントラストデー
タＣ１〜Ｃ５、第１抵抗手段２７１〜２７５、第２抵抗
手段３０１〜３０５、第３抵抗手段２１１〜２１５およ
び第４抵抗手段２５１〜２５５の数は、５組から４組あ
るいは３組に減らせばよい。
データＣ１〜Ｃ５によって調整される電圧の１ステップ
幅は、約７０mVと細かくなっており、液晶のコントラス
トの微小調整もできるようになっている。もし、７０mV
程度の細かい調整が不要なときには、コントラストデー
タＣ１〜Ｃ５、第１抵抗手段２７１〜２７５、第２抵抗
手段３０１〜３０５、第３抵抗手段２１１〜２１５およ
び第４抵抗手段２５１〜２５５の数は、５組から４組あ
るいは３組に減らせばよい。
【００３９】図５は、図１の第１選択信号入力端子２０
４から入力される選択信号ＣＰ１および第２選択信号入
力端子２０５から入力される選択信号ＣＰ２と、出力端
子２０６〜２０９から出力される選択電圧ＶS1，ＶS2及
び非選択電圧ＶNS1，ＶNS2の電圧波形図である。
４から入力される選択信号ＣＰ１および第２選択信号入
力端子２０５から入力される選択信号ＣＰ２と、出力端
子２０６〜２０９から出力される選択電圧ＶS1，ＶS2及
び非選択電圧ＶNS1，ＶNS2の電圧波形図である。
【００４０】図５に示すような第１選択信号ＣＰ１が図
示しない選択信号発生回路から発生され、第１選択信号
入力端子２０４に入力されると、バイアス電位Ｖ１〜Ｖ
５が決定される。そして、第２選択信号ＣＰ２が図示し
ない選択信号発生回路から発生され、第２選択信号入力
端子２０５に入力されると、この第２選択信号ＣＰ２と
それがインバータ２３６で反転された信号とによって、
第１〜第７電子スイッチ２６１ａ〜１４４ａと第２〜第
８電子スイッチ１４１ｂ〜１４４ｂとが交互にオン／オ
フ動作し、バイアス回路２３０から出力されたバイアス
電位Ｖ１〜Ｖ５が第１〜第４出力端子２１１〜２１４へ
出力される。
示しない選択信号発生回路から発生され、第１選択信号
入力端子２０４に入力されると、バイアス電位Ｖ１〜Ｖ
５が決定される。そして、第２選択信号ＣＰ２が図示し
ない選択信号発生回路から発生され、第２選択信号入力
端子２０５に入力されると、この第２選択信号ＣＰ２と
それがインバータ２３６で反転された信号とによって、
第１〜第７電子スイッチ２６１ａ〜１４４ａと第２〜第
８電子スイッチ１４１ｂ〜１４４ｂとが交互にオン／オ
フ動作し、バイアス回路２３０から出力されたバイアス
電位Ｖ１〜Ｖ５が第１〜第４出力端子２１１〜２１４へ
出力される。
【００４１】第１出力端子２０６からは、第２選択信号
ＣＰ２が“Ｈ”レベルのときにバイアス電位Ｖａが、第
２選択信号ＣＰ２が“Ｌ”レベルのときにバイアス電位
Ｖ５の選択電圧ＶNS1が出力される。第２出力端子２０
７からは、第２選択信号ＣＰ２が“Ｈ”レベルのときに
バイアス電位Ｖ４が、第２選択信号ＣＰ２が“Ｌ”レベ
ルのときにバイアス電位Ｖ１の非選択電圧ＶS1が出力さ
れる。第３出力端子２０８からは、第２選択信号ＣＰ２
が“Ｈ”レベルのときにバイアス電位Ｖ５が、第２選択
信号ＣＰ２が“Ｌ”レベルのときにバイアス電位Ｖa の
選択電圧ＶS2が出力される。また、第４出力端子２０９
からは、第２選択信号ＣＰ２が“Ｈ”レベルのときにバ
イアス電位Ｖ２が、第２選択信号ＣＰ２が“Ｌ”レベル
のときにバイアス電位Ｖ３の非選択電圧ＶNS2が出力さ
れる。
ＣＰ２が“Ｈ”レベルのときにバイアス電位Ｖａが、第
２選択信号ＣＰ２が“Ｌ”レベルのときにバイアス電位
Ｖ５の選択電圧ＶNS1が出力される。第２出力端子２０
７からは、第２選択信号ＣＰ２が“Ｈ”レベルのときに
バイアス電位Ｖ４が、第２選択信号ＣＰ２が“Ｌ”レベ
ルのときにバイアス電位Ｖ１の非選択電圧ＶS1が出力さ
れる。第３出力端子２０８からは、第２選択信号ＣＰ２
が“Ｈ”レベルのときにバイアス電位Ｖ５が、第２選択
信号ＣＰ２が“Ｌ”レベルのときにバイアス電位Ｖa の
選択電圧ＶS2が出力される。また、第４出力端子２０９
からは、第２選択信号ＣＰ２が“Ｈ”レベルのときにバ
イアス電位Ｖ２が、第２選択信号ＣＰ２が“Ｌ”レベル
のときにバイアス電位Ｖ３の非選択電圧ＶNS2が出力さ
れる。
【００４２】第１および第２出力端子２０６，２０７か
ら出力された選択電圧ＶS1及び非選択電圧ＶNS1を有す
る信号は、図２に示した液晶マトリックス駆動装置の電
子スイッチ回路３２を構成する電子スイッチ３２ａ，３
２ｂに与えられる。電子スイッチ３２ａ，３２ｂは走査
回路３０の出力信号およびその出力信号がインバータ３
１によって反転された反転信号によってオン／オフ制御
される。電子スイッチ３２ａ，３２ｂを通った選択電圧
ＶS1及び非選択電圧ＶNS1を有する信号は液晶マトリッ
クス駆動装置の走査電極１１に与えられる。
ら出力された選択電圧ＶS1及び非選択電圧ＶNS1を有す
る信号は、図２に示した液晶マトリックス駆動装置の電
子スイッチ回路３２を構成する電子スイッチ３２ａ，３
２ｂに与えられる。電子スイッチ３２ａ，３２ｂは走査
回路３０の出力信号およびその出力信号がインバータ３
１によって反転された反転信号によってオン／オフ制御
される。電子スイッチ３２ａ，３２ｂを通った選択電圧
ＶS1及び非選択電圧ＶNS1を有する信号は液晶マトリッ
クス駆動装置の走査電極１１に与えられる。
【００４３】また、第３および第４出力端子２０８，２
０９から出力された選択電圧ＶS2及び非選択電圧ＶNS2
を有する信号は、図２に示した液晶マトリックス駆動装
置の電子スイッチ回路４３を構成する電子スイッチ４３
ａ，４３ｂに与えられる。電子スイッチ４３ａ，４３ｂ
はラインメモリ４１の出力信号およびその出力信号がイ
ンバータ４２によって反転された反転信号によってオン
／オフ制御される。電子スイッチ４３ａ，４３ｂを通っ
た選択電圧ＶS2及び非選択電圧ＶNS2を有する信号は液
晶マトリックス駆動装置の信号電極１２に与えられる。
０９から出力された選択電圧ＶS2及び非選択電圧ＶNS2
を有する信号は、図２に示した液晶マトリックス駆動装
置の電子スイッチ回路４３を構成する電子スイッチ４３
ａ，４３ｂに与えられる。電子スイッチ４３ａ，４３ｂ
はラインメモリ４１の出力信号およびその出力信号がイ
ンバータ４２によって反転された反転信号によってオン
／オフ制御される。電子スイッチ４３ａ，４３ｂを通っ
た選択電圧ＶS2及び非選択電圧ＶNS2を有する信号は液
晶マトリックス駆動装置の信号電極１２に与えられる。
【００４４】ここで、液晶の点灯／非点灯のコントラス
トは、ある電圧領域で、液晶の走査電極１１と信号電極
１２との電位差で決定される。そのため、表１のコント
ラストデータＣ１〜Ｃ５によって液晶のコントラストの
調整が行える。
トは、ある電圧領域で、液晶の走査電極１１と信号電極
１２との電位差で決定される。そのため、表１のコント
ラストデータＣ１〜Ｃ５によって液晶のコントラストの
調整が行える。
【００４５】次に第１の実施例の液晶駆動電圧発生回路
の消費電流およびその出力波形のなまりについて説明す
る。この説明では前述した第１の実施例の液晶駆動電圧
発生回路の条件に加え、第１の実施例の液晶駆動電圧発
生回路の第１〜第４の電子スイッチ回路２６１ａ〜２６
２ｂのオン抵抗値はすべて２ＫΩ、第５〜第８の電子ス
イッチ回路２６３ａ〜２６４ｂのオン抵抗値はすべて１
ＫΩとする。第２選択信号ＣＰ２の周波数は７５Ｈｚと
する。
の消費電流およびその出力波形のなまりについて説明す
る。この説明では前述した第１の実施例の液晶駆動電圧
発生回路の条件に加え、第１の実施例の液晶駆動電圧発
生回路の第１〜第４の電子スイッチ回路２６１ａ〜２６
２ｂのオン抵抗値はすべて２ＫΩ、第５〜第８の電子ス
イッチ回路２６３ａ〜２６４ｂのオン抵抗値はすべて１
ＫΩとする。第２選択信号ＣＰ２の周波数は７５Ｈｚと
する。
【００４６】また、図２に示した液晶マトリックス駆動
装置の電子スイッチ３２ａ，３２ｂのオン抵抗値は５６
ＫΩ、電子スイッチ４３ａ，４３ｂのオン抵抗値は７５
ＫΩとする。走査電極１１の１本当りの容量は２７０ｐ
Ｆ、信号電極１２の１本当りの容量は１００ｐＦとす
る。更に、液晶マトリックス駆動装置は走査電極１１を
１６本、信号電極１２を１００本有しているとする。
装置の電子スイッチ３２ａ，３２ｂのオン抵抗値は５６
ＫΩ、電子スイッチ４３ａ，４３ｂのオン抵抗値は７５
ＫΩとする。走査電極１１の１本当りの容量は２７０ｐ
Ｆ、信号電極１２の１本当りの容量は１００ｐＦとす
る。更に、液晶マトリックス駆動装置は走査電極１１を
１６本、信号電極１２を１００本有しているとする。
【００４７】さて、以上のような条件において図５の出
力波形図を参照しつつ第１の実施例の液晶駆動電圧発生
回路の消費電流およびその出力波形のなまりについて説
明する。第１の選択信号ＣＰ１が“Ｈ”レベルである最
初の期間をＴ１、“Ｌ”レベルである最初の期間をＴ
２、次に“Ｈ”レベルである期間をＴ３、続く“Ｌ”レ
ベルである期間をＴ４、続く“Ｈ”レベルである期間を
Ｔ５と定義する。なお、これらの期間Ｔ１〜Ｔ５は全て
等しい長さである。また、コントラストデータＣ１〜Ｃ
５はすべて“Ｌ”レベルであり、第２出力端子２０７か
ら出力される非選択電圧ＶNS1を有する信号が走査電極
１１に与えられ、走査電極１１の電位レベルがＶ４から
Ｖ１に変化する場合について以下に説明する。
力波形図を参照しつつ第１の実施例の液晶駆動電圧発生
回路の消費電流およびその出力波形のなまりについて説
明する。第１の選択信号ＣＰ１が“Ｈ”レベルである最
初の期間をＴ１、“Ｌ”レベルである最初の期間をＴ
２、次に“Ｈ”レベルである期間をＴ３、続く“Ｌ”レ
ベルである期間をＴ４、続く“Ｈ”レベルである期間を
Ｔ５と定義する。なお、これらの期間Ｔ１〜Ｔ５は全て
等しい長さである。また、コントラストデータＣ１〜Ｃ
５はすべて“Ｌ”レベルであり、第２出力端子２０７か
ら出力される非選択電圧ＶNS1を有する信号が走査電極
１１に与えられ、走査電極１１の電位レベルがＶ４から
Ｖ１に変化する場合について以下に説明する。
【００４８】まず、期間Ｔ１において第１選択信号ＣＰ
１は“Ｈ”レベルである。このとき、第２選択信号ＣＰ
２が“Ｈ”レベルの状態では第２出力端子２０７からは
非選択電圧ＶNS1としてバイアス電位Ｖ４レベルを有す
る信号が出力される。コントラストデータＣ１〜Ｃ５は
すべて“Ｌ”レベルであるため、第１スイッチ回路２９
１はオン、第２〜第１１スイッチ回路２８１〜２８５，
３０１〜３０５は全てオフ、第１２〜第１６スイッチ回
路２４１〜２４５は全てオンしている。したがって、バ
イアス電位調整回路４００の合成抵抗値は約５．１７Ｋ
Ω、バイアス回路２３０の合成抵抗値は約５ＫΩなる。
Ｖａ−Ｖｂ＝５Ｖであるため、期間Ｔ１における消費電
流は０．４９２ｍＡとなる。
１は“Ｈ”レベルである。このとき、第２選択信号ＣＰ
２が“Ｈ”レベルの状態では第２出力端子２０７からは
非選択電圧ＶNS1としてバイアス電位Ｖ４レベルを有す
る信号が出力される。コントラストデータＣ１〜Ｃ５は
すべて“Ｌ”レベルであるため、第１スイッチ回路２９
１はオン、第２〜第１１スイッチ回路２８１〜２８５，
３０１〜３０５は全てオフ、第１２〜第１６スイッチ回
路２４１〜２４５は全てオンしている。したがって、バ
イアス電位調整回路４００の合成抵抗値は約５．１７Ｋ
Ω、バイアス回路２３０の合成抵抗値は約５ＫΩなる。
Ｖａ−Ｖｂ＝５Ｖであるため、期間Ｔ１における消費電
流は０．４９２ｍＡとなる。
【００４９】次に、期間Ｔ２において第１選択信号ＣＰ
１は“Ｌ”レベルである。このとき、第２選択信号ＣＰ
２が“Ｈ”レベルであり、第２出力端子２０７からは非
選択電圧ＶNS1としてバイアス電位Ｖ４レベルを有する
信号が出力される。コントラストデータＣ１〜Ｃ５はす
べて“Ｌ”レベルであるため、第１〜第１６スイッチ回
路２９１，２８１〜２８５，３０１〜３０５，２４１〜
２４５は全てオフしている。したがって、バイアス電位
調整回路４００の合成抵抗値は約１５．５ＫΩ、バイア
ス回路２３０の合成抵抗値は約１５ＫΩなる。Ｖａ−Ｖ
ｂ＝５Ｖであるため、期間Ｔ２における消費電流は０．
１６４ｍＡとなる。
１は“Ｌ”レベルである。このとき、第２選択信号ＣＰ
２が“Ｈ”レベルであり、第２出力端子２０７からは非
選択電圧ＶNS1としてバイアス電位Ｖ４レベルを有する
信号が出力される。コントラストデータＣ１〜Ｃ５はす
べて“Ｌ”レベルであるため、第１〜第１６スイッチ回
路２９１，２８１〜２８５，３０１〜３０５，２４１〜
２４５は全てオフしている。したがって、バイアス電位
調整回路４００の合成抵抗値は約１５．５ＫΩ、バイア
ス回路２３０の合成抵抗値は約１５ＫΩなる。Ｖａ−Ｖ
ｂ＝５Ｖであるため、期間Ｔ２における消費電流は０．
１６４ｍＡとなる。
【００５０】期間Ｔ３においては、第１選択信号ＣＰ１
は“Ｈ”レベルである。このとき、第２選択信号ＣＰ２
が“Ｈ”レベルの状態では第２出力端子２０７からは非
選択電圧ＶNS1としてバイアス電位Ｖ１レベルを有する
信号が出力される。このため、期間Ｔ３において走査電
極１１の電位レベルがＶ４からＶ１に変化する。コント
ラストデータＣ１〜Ｃ５はすべて“Ｌ”レベルであるた
め、第１スイッチ回路２９１はオン、第２〜第１１スイ
ッチ回路２８１〜２８５，３０１〜３０５は全てオフ、
第１２〜第１６スイッチ回路２４１〜２４５は全てオン
している。したがって、バイアス電位調整回路４００の
合成抵抗値は約５．１７ＫΩ、バイアス回路２３０の合
成抵抗値は約５ＫΩなる。Ｖａ−Ｖｂ＝５Ｖであるた
め、期間Ｔ３における消費電流は０．４９２ｍＡとな
る。
は“Ｈ”レベルである。このとき、第２選択信号ＣＰ２
が“Ｈ”レベルの状態では第２出力端子２０７からは非
選択電圧ＶNS1としてバイアス電位Ｖ１レベルを有する
信号が出力される。このため、期間Ｔ３において走査電
極１１の電位レベルがＶ４からＶ１に変化する。コント
ラストデータＣ１〜Ｃ５はすべて“Ｌ”レベルであるた
め、第１スイッチ回路２９１はオン、第２〜第１１スイ
ッチ回路２８１〜２８５，３０１〜３０５は全てオフ、
第１２〜第１６スイッチ回路２４１〜２４５は全てオン
している。したがって、バイアス電位調整回路４００の
合成抵抗値は約５．１７ＫΩ、バイアス回路２３０の合
成抵抗値は約５ＫΩなる。Ｖａ−Ｖｂ＝５Ｖであるた
め、期間Ｔ３における消費電流は０．４９２ｍＡとな
る。
【００５１】図６は期間Ｔ３における第２出力端子２０
７の出力信号の電位レベルの経時的変化をを示す図であ
る。図６からわかるように出力信号の電位レベルは第１
選択信号ＣＰ１および第２選択信号ＣＰ２のようにディ
ジタル的な変化ではなく緩やかな曲線で表されるようア
ナログ的に変化する。このアナログ的に変化する期間
（なまり）は約６５．７mＳとなる。このなまりは第２
選択信号ＣＰ２のパルス幅の約７．８９％である。
７の出力信号の電位レベルの経時的変化をを示す図であ
る。図６からわかるように出力信号の電位レベルは第１
選択信号ＣＰ１および第２選択信号ＣＰ２のようにディ
ジタル的な変化ではなく緩やかな曲線で表されるようア
ナログ的に変化する。このアナログ的に変化する期間
（なまり）は約６５．７mＳとなる。このなまりは第２
選択信号ＣＰ２のパルス幅の約７．８９％である。
【００５２】期間Ｔ４においては、第１選択信号ＣＰ１
は“Ｌ”レベルである。このとき、第２選択信号ＣＰ２
が“Ｌ”レベルであり、第２出力端子２０７からは非選
択電圧ＶNS1としてバイアス電位Ｖ１レベルを有する信
号が出力される。コントラストデータＣ１〜Ｃ５はすべ
て“Ｌ”レベルであるため、第１〜第１６スイッチ回路
２９１，２８１〜２８５，３０１〜３０５，２４１〜２
４５は全てオフしている。したがって、バイアス電位調
整回路４００の合成抵抗値は約１５．５ＫΩ、バイアス
回路２３０の合成抵抗値は約１５ＫΩなる。Ｖａ−Ｖｂ
＝５Ｖであるため、期間Ｔ４における消費電流は０．１
６４ｍＡとなる。
は“Ｌ”レベルである。このとき、第２選択信号ＣＰ２
が“Ｌ”レベルであり、第２出力端子２０７からは非選
択電圧ＶNS1としてバイアス電位Ｖ１レベルを有する信
号が出力される。コントラストデータＣ１〜Ｃ５はすべ
て“Ｌ”レベルであるため、第１〜第１６スイッチ回路
２９１，２８１〜２８５，３０１〜３０５，２４１〜２
４５は全てオフしている。したがって、バイアス電位調
整回路４００の合成抵抗値は約１５．５ＫΩ、バイアス
回路２３０の合成抵抗値は約１５ＫΩなる。Ｖａ−Ｖｂ
＝５Ｖであるため、期間Ｔ４における消費電流は０．１
６４ｍＡとなる。
【００５３】期間Ｔ５は期間Ｔ１と状態が全く同じであ
るためその説明は省略する。以後、期間Ｔ１〜Ｔ４が繰
り返されることになる。ここで、走査電極１１の電位レ
ベルがＶ４からＶ１に変化するときの第１の実施例の液
晶駆動電圧発生回路の消費電流は期間Ｔ１〜Ｔ４の平均
消費電流を意味する。前述したように各期間Ｔ１〜Ｔ４
の長さは等しいため、平均消費電流は単純平均化した約
０．３２８ｍＡとなる。
るためその説明は省略する。以後、期間Ｔ１〜Ｔ４が繰
り返されることになる。ここで、走査電極１１の電位レ
ベルがＶ４からＶ１に変化するときの第１の実施例の液
晶駆動電圧発生回路の消費電流は期間Ｔ１〜Ｔ４の平均
消費電流を意味する。前述したように各期間Ｔ１〜Ｔ４
の長さは等しいため、平均消費電流は単純平均化した約
０．３２８ｍＡとなる。
【００５４】なお、上述のケースはコントラストデータ
Ｃ１〜Ｃ５はすべて“Ｌ”レベルであるという第１の実
施例の液晶駆動電圧発生回路の消費電流が最少のケース
を説明した。これとは対称的に、コントラストデータＣ
１〜Ｃ５はすべて“Ｈ”レベルである第１の実施例の液
晶駆動電圧発生回路の消費電流が最大のケースを上述の
説明と同様に計算すると、平均消費電流が約０．６４６
ｍＡとなり、出力波形のなまりは第２選択信号ＣＰ２の
パルス幅の約７．８９％である。
Ｃ１〜Ｃ５はすべて“Ｌ”レベルであるという第１の実
施例の液晶駆動電圧発生回路の消費電流が最少のケース
を説明した。これとは対称的に、コントラストデータＣ
１〜Ｃ５はすべて“Ｈ”レベルである第１の実施例の液
晶駆動電圧発生回路の消費電流が最大のケースを上述の
説明と同様に計算すると、平均消費電流が約０．６４６
ｍＡとなり、出力波形のなまりは第２選択信号ＣＰ２の
パルス幅の約７．８９％である。
【００５５】ここで、比較する対象として特願平４−５
４８１４号に記載されている第１実施例の液晶駆動電圧
発生回路を用いた。この液晶駆動電圧発生回路の出力波
形のなまりが約７．８９％になるように設定したとき、
最少の平均消費電流は約０．５０９ｍＡ、最大の平均消
費電流は約０．９８６ｍＡとなる。
４８１４号に記載されている第１実施例の液晶駆動電圧
発生回路を用いた。この液晶駆動電圧発生回路の出力波
形のなまりが約７．８９％になるように設定したとき、
最少の平均消費電流は約０．５０９ｍＡ、最大の平均消
費電流は約０．９８６ｍＡとなる。
【００５６】したがって、この発明の第１の実施例の液
晶駆動電圧発生回路は特願平４−５４８１４号に記載さ
れている第１実施例の液晶駆動電圧発生回路に比べて、
最少消費電流で約０．１８１ｍＡ（約３５．６％）、最
大消費電流で約０．３４０ｍＡ（約３４．５％）の減少
となっている。
晶駆動電圧発生回路は特願平４−５４８１４号に記載さ
れている第１実施例の液晶駆動電圧発生回路に比べて、
最少消費電流で約０．１８１ｍＡ（約３５．６％）、最
大消費電流で約０．３４０ｍＡ（約３４．５％）の減少
となっている。
【００５７】さらに第１実施例の液晶駆動電圧発生回路
の回路構成を変更せずに期間Ｔ１〜Ｔ４の長さを代える
ことにより平均消費電流を小さくすることが可能であ
る。期間Ｔ１〜Ｔ４の長さをＴ１：Ｔ２：Ｔ３：Ｔ４＝
１：２：１：２とした例を第２の実施例として説明す
る。
の回路構成を変更せずに期間Ｔ１〜Ｔ４の長さを代える
ことにより平均消費電流を小さくすることが可能であ
る。期間Ｔ１〜Ｔ４の長さをＴ１：Ｔ２：Ｔ３：Ｔ４＝
１：２：１：２とした例を第２の実施例として説明す
る。
【００５８】図７はこの発明の第２の実施例における第
１および第２の選択信号ＣＰ１，ＣＰ２および第１〜第
４出力端子２０６〜２０９の出力信号の波形図である。
以下図７および図１を参照しつつこの発明の第２の実施
例の液晶駆動電圧発生回路の動作を説明する。
１および第２の選択信号ＣＰ１，ＣＰ２および第１〜第
４出力端子２０６〜２０９の出力信号の波形図である。
以下図７および図１を参照しつつこの発明の第２の実施
例の液晶駆動電圧発生回路の動作を説明する。
【００５９】まず、期間Ｔ１において第１選択信号ＣＰ
１は“Ｈ”レベルである。このとき、第２選択信号ＣＰ
２が“Ｈ”レベルの状態では第２出力端子２０７からは
非選択電圧ＶNS1としてバイアス電位Ｖ４レベルを有す
る信号が出力される。コントラストデータＣ１〜Ｃ５は
すべて“Ｌ”レベルであるため、第１スイッチ回路２９
１はオン、第２〜第１１スイッチ回路２８１〜２８５，
３０１〜３０５は全てオフ、第１２〜第１６スイッチ回
路２４１〜２４５は全てオンしている。したがって、バ
イアス電位調整回路４００の合成抵抗値は約５．１７Ｋ
Ω、バイアス回路２３０の合成抵抗値は約５ＫΩなる。
Ｖａ−Ｖｂ＝５Ｖであるため、期間Ｔ１における消費電
流は０．４９２ｍＡとなる。
１は“Ｈ”レベルである。このとき、第２選択信号ＣＰ
２が“Ｈ”レベルの状態では第２出力端子２０７からは
非選択電圧ＶNS1としてバイアス電位Ｖ４レベルを有す
る信号が出力される。コントラストデータＣ１〜Ｃ５は
すべて“Ｌ”レベルであるため、第１スイッチ回路２９
１はオン、第２〜第１１スイッチ回路２８１〜２８５，
３０１〜３０５は全てオフ、第１２〜第１６スイッチ回
路２４１〜２４５は全てオンしている。したがって、バ
イアス電位調整回路４００の合成抵抗値は約５．１７Ｋ
Ω、バイアス回路２３０の合成抵抗値は約５ＫΩなる。
Ｖａ−Ｖｂ＝５Ｖであるため、期間Ｔ１における消費電
流は０．４９２ｍＡとなる。
【００６０】次に、期間Ｔ２において第１選択信号ＣＰ
１は“Ｌ”レベルである。このとき、第２選択信号ＣＰ
２は“Ｈ”レベルであり、第２出力端子２０７からは非
選択電圧ＶNS1としてバイアス電位Ｖ４レベルを有する
信号が出力される。コントラストデータＣ１〜Ｃ５はす
べて“Ｌ”レベルであるため、第１〜第１６スイッチ回
路２９１，２８１〜２８５，３０１〜３０５，２４１〜
２４５は全てオフしている。したがって、バイアス電位
調整回路４００の合成抵抗値は約１５．５ＫΩ、バイア
ス回路２３０の合成抵抗値は約１５ＫΩなる。Ｖａ−Ｖ
ｂ＝５Ｖであるため、期間Ｔ２における消費電流は０．
１６４ｍＡとなる。
１は“Ｌ”レベルである。このとき、第２選択信号ＣＰ
２は“Ｈ”レベルであり、第２出力端子２０７からは非
選択電圧ＶNS1としてバイアス電位Ｖ４レベルを有する
信号が出力される。コントラストデータＣ１〜Ｃ５はす
べて“Ｌ”レベルであるため、第１〜第１６スイッチ回
路２９１，２８１〜２８５，３０１〜３０５，２４１〜
２４５は全てオフしている。したがって、バイアス電位
調整回路４００の合成抵抗値は約１５．５ＫΩ、バイア
ス回路２３０の合成抵抗値は約１５ＫΩなる。Ｖａ−Ｖ
ｂ＝５Ｖであるため、期間Ｔ２における消費電流は０．
１６４ｍＡとなる。
【００６１】期間Ｔ３においては、第１選択信号ＣＰ１
は“Ｈ”レベルである。このとき、第２選択信号ＣＰ２
が“Ｈ”レベルの状態では第２出力端子２０７からは非
選択電圧ＶNS1としてバイアス電位Ｖ１レベルを有する
信号が出力される。このため、期間Ｔ３において走査電
極１１の電位レベルがＶ４からＶ１に変化する。コント
ラストデータＣ１〜Ｃ５はすべて“Ｌ”レベルであるた
め、第１スイッチ回路２９１はオン、第２〜第１１スイ
ッチ回路２８１〜２８５，３０１〜３０５は全てオフ、
第１２〜第１６スイッチ回路２４１〜２４５は全てオン
している。したがって、バイアス電位調整回路４００の
合成抵抗値は約５．１７ＫΩ、バイアス回路２３０の合
成抵抗値は約５ＫΩなる。Ｖａ−Ｖｂ＝５Ｖであるた
め、期間Ｔ３における消費電流は０．４９２ｍＡとな
る。
は“Ｈ”レベルである。このとき、第２選択信号ＣＰ２
が“Ｈ”レベルの状態では第２出力端子２０７からは非
選択電圧ＶNS1としてバイアス電位Ｖ１レベルを有する
信号が出力される。このため、期間Ｔ３において走査電
極１１の電位レベルがＶ４からＶ１に変化する。コント
ラストデータＣ１〜Ｃ５はすべて“Ｌ”レベルであるた
め、第１スイッチ回路２９１はオン、第２〜第１１スイ
ッチ回路２８１〜２８５，３０１〜３０５は全てオフ、
第１２〜第１６スイッチ回路２４１〜２４５は全てオン
している。したがって、バイアス電位調整回路４００の
合成抵抗値は約５．１７ＫΩ、バイアス回路２３０の合
成抵抗値は約５ＫΩなる。Ｖａ−Ｖｂ＝５Ｖであるた
め、期間Ｔ３における消費電流は０．４９２ｍＡとな
る。
【００６２】期間Ｔ４においては、第１選択信号ＣＰ１
は“Ｌ”レベルである。このとき、第２選択信号ＣＰ２
は“Ｌ”レベルであり、第２出力端子２０７からは非選
択電圧ＶNS1としてバイアス電位Ｖ１レベルを有する信
号が出力される。コントラストデータＣ１〜Ｃ５はすべ
て“Ｌ”レベルであるため、第１〜第１６スイッチ回路
２９１，２８１〜２８５，３０１〜３０５，２４１〜２
４５は全てオフしている。したがって、バイアス電位調
整回路４００の合成抵抗値は約１５．５ＫΩ、バイアス
回路２３０の合成抵抗値は約１５ＫΩなる。Ｖａ−Ｖｂ
＝５Ｖであるため、期間Ｔ４における消費電流は０．１
６４ｍＡとなる。
は“Ｌ”レベルである。このとき、第２選択信号ＣＰ２
は“Ｌ”レベルであり、第２出力端子２０７からは非選
択電圧ＶNS1としてバイアス電位Ｖ１レベルを有する信
号が出力される。コントラストデータＣ１〜Ｃ５はすべ
て“Ｌ”レベルであるため、第１〜第１６スイッチ回路
２９１，２８１〜２８５，３０１〜３０５，２４１〜２
４５は全てオフしている。したがって、バイアス電位調
整回路４００の合成抵抗値は約１５．５ＫΩ、バイアス
回路２３０の合成抵抗値は約１５ＫΩなる。Ｖａ−Ｖｂ
＝５Ｖであるため、期間Ｔ４における消費電流は０．１
６４ｍＡとなる。
【００６３】期間Ｔ５は期間Ｔ１と状態が全く同じであ
るためその説明は省略する。以後、第１の実施例と同様
に期間Ｔ１〜Ｔ４が繰り返されることになる。ここで、
走査電極１１の電位レベルがＶ４からＶ１に変化すると
きの第２の実施例の液晶駆動電圧発生回路の消費電流は
期間Ｔ１〜Ｔ４の平均消費電流を意味する。前述したよ
うに期間Ｔ２，Ｔ４の長さは期間Ｔ１，Ｔ３の長さの２
倍であるため、平均消費電流（コントラストデータＣ１
〜Ｃ５はすべて“Ｌ”レベルであるという第２の実施例
の液晶駆動電圧発生回路の消費電流が最少のケース）は
約０．２７３ｍＡとなる。
るためその説明は省略する。以後、第１の実施例と同様
に期間Ｔ１〜Ｔ４が繰り返されることになる。ここで、
走査電極１１の電位レベルがＶ４からＶ１に変化すると
きの第２の実施例の液晶駆動電圧発生回路の消費電流は
期間Ｔ１〜Ｔ４の平均消費電流を意味する。前述したよ
うに期間Ｔ２，Ｔ４の長さは期間Ｔ１，Ｔ３の長さの２
倍であるため、平均消費電流（コントラストデータＣ１
〜Ｃ５はすべて“Ｌ”レベルであるという第２の実施例
の液晶駆動電圧発生回路の消費電流が最少のケース）は
約０．２７３ｍＡとなる。
【００６４】また、期間Ｔ３における出力信号の電位レ
ベルは第１の実施例と同様に、第１選択信号ＣＰ１およ
び第２選択信号ＣＰ２のようにディジタル的な変化では
なく緩やかな曲線で表されるようアナログ的に変化す
る。そしてこのアナログ的に変化する期間（なまり）
は、やはり第１の実施例と同様に第２選択信号ＣＰ２の
パルス幅の約７．８９％である。
ベルは第１の実施例と同様に、第１選択信号ＣＰ１およ
び第２選択信号ＣＰ２のようにディジタル的な変化では
なく緩やかな曲線で表されるようアナログ的に変化す
る。そしてこのアナログ的に変化する期間（なまり）
は、やはり第１の実施例と同様に第２選択信号ＣＰ２の
パルス幅の約７．８９％である。
【００６５】なお、コントラストデータＣ１〜Ｃ５はす
べて“Ｈ”レベルである第２の実施例の液晶駆動電圧発
生回路の消費電流が最大のケースを上述の説明と同様に
計算すると、平均消費電流が約０．５４０ｍＡとなり、
出力波形のなまりは第２選択信号ＣＰ２のパルス幅の約
７．８９％である。
べて“Ｈ”レベルである第２の実施例の液晶駆動電圧発
生回路の消費電流が最大のケースを上述の説明と同様に
計算すると、平均消費電流が約０．５４０ｍＡとなり、
出力波形のなまりは第２選択信号ＣＰ２のパルス幅の約
７．８９％である。
【００６６】以上のように、第２の実施例の液晶駆動電
圧発生回路では、第１の実施例の液晶駆動電圧発生回路
と比較すると、波形のなまりは変わらず、最少の消費電
流が約０．０５５ｍＡ（約１６．８％）、最大の消費電
流が約０．１０７ｍＡ（約１６．６％）減少している。
圧発生回路では、第１の実施例の液晶駆動電圧発生回路
と比較すると、波形のなまりは変わらず、最少の消費電
流が約０．０５５ｍＡ（約１６．８％）、最大の消費電
流が約０．１０７ｍＡ（約１６．６％）減少している。
【００６７】第３実施例の液晶駆動電圧発生回路ではさ
らに平均消費電流を小さくするため、第１実施例の液晶
駆動電圧発生回路の回路構成を変更せずに期間Ｔ１〜Ｔ
４の長さをＴ１：Ｔ２：Ｔ３：Ｔ４＝１：３：１：３と
した。
らに平均消費電流を小さくするため、第１実施例の液晶
駆動電圧発生回路の回路構成を変更せずに期間Ｔ１〜Ｔ
４の長さをＴ１：Ｔ２：Ｔ３：Ｔ４＝１：３：１：３と
した。
【００６８】図８はこの発明の第３の実施例における第
１および第２の選択信号ＣＰ１，ＣＰ２および第１〜第
４出力端子２０６〜２０９の出力信号の波形図である。
第３の実施例の液晶駆動電圧発生回路の動作は第１の実
施例の液晶駆動電圧発生回路の動作と同じであるため、
その説明を省略する。
１および第２の選択信号ＣＰ１，ＣＰ２および第１〜第
４出力端子２０６〜２０９の出力信号の波形図である。
第３の実施例の液晶駆動電圧発生回路の動作は第１の実
施例の液晶駆動電圧発生回路の動作と同じであるため、
その説明を省略する。
【００６９】第３の実施例の液晶駆動電圧発生回路で
は、最少平均消費電流（コントラストデータＣ１〜Ｃ５
はすべて“Ｌ”レベルであるケース）は約０．２４６ｍ
Ａ、最大平均消費電流（コントラストデータＣ１〜Ｃ５
はすべて“Ｈ”レベルであるケース）は約０．４８６ｍ
Ａとなる。なお、出力波形のなまりは第２選択信号ＣＰ
２のパルス幅の約７．８９％であり、第１の実施例の液
晶駆動電圧発生回路と同じである。
は、最少平均消費電流（コントラストデータＣ１〜Ｃ５
はすべて“Ｌ”レベルであるケース）は約０．２４６ｍ
Ａ、最大平均消費電流（コントラストデータＣ１〜Ｃ５
はすべて“Ｈ”レベルであるケース）は約０．４８６ｍ
Ａとなる。なお、出力波形のなまりは第２選択信号ＣＰ
２のパルス幅の約７．８９％であり、第１の実施例の液
晶駆動電圧発生回路と同じである。
【００７０】以下同様にして、消費電流を小さくするた
めに期間Ｔ１〜Ｔ４の長さを最大Ｔ１：Ｔ２：Ｔ３：Ｔ
４＝１：８：１：８までにすることが可能である。ここ
で、期間Ｔ１〜Ｔ４の長さをＴ１：Ｔ２：Ｔ３：Ｔ４＝
１：８：１：８としたとき、最少平均消費電流（コント
ラストデータＣ１〜Ｃ５はすべて“Ｌ”レベルであるケ
ース）は約０．２００ｍＡ、最大平均消費電流（コント
ラストデータＣ１〜Ｃ５はすべて“Ｈ”レベルであるケ
ース）は約０．３９７ｍＡとなる。なお、出力波形のな
まりは第２選択信号ＣＰ２のパルス幅の約７．８９％で
あり、第１の実施例の液晶駆動電圧発生回路と同じであ
る。
めに期間Ｔ１〜Ｔ４の長さを最大Ｔ１：Ｔ２：Ｔ３：Ｔ
４＝１：８：１：８までにすることが可能である。ここ
で、期間Ｔ１〜Ｔ４の長さをＴ１：Ｔ２：Ｔ３：Ｔ４＝
１：８：１：８としたとき、最少平均消費電流（コント
ラストデータＣ１〜Ｃ５はすべて“Ｌ”レベルであるケ
ース）は約０．２００ｍＡ、最大平均消費電流（コント
ラストデータＣ１〜Ｃ５はすべて“Ｈ”レベルであるケ
ース）は約０．３９７ｍＡとなる。なお、出力波形のな
まりは第２選択信号ＣＰ２のパルス幅の約７．８９％で
あり、第１の実施例の液晶駆動電圧発生回路と同じであ
る。
【００７１】第２および第３の実施例では消費電流を小
さくするために期間Ｔ１〜Ｔ４の長さを変えたが、抵抗
が有する抵抗値を変えて消費電流を小さくすることも可
能である。各抵抗が有する抵抗値を変えた例である第４
の実施例について以下に説明する。
さくするために期間Ｔ１〜Ｔ４の長さを変えたが、抵抗
が有する抵抗値を変えて消費電流を小さくすることも可
能である。各抵抗が有する抵抗値を変えた例である第４
の実施例について以下に説明する。
【００７２】第４の実施例の液晶駆動電圧発生回路の回
路構成は、第１の実施例の液晶駆動電圧発生回路と同じ
である。したがって、図１を参照しつつ第４の実施例の
液晶駆動電圧発生回路について説明する。
路構成は、第１の実施例の液晶駆動電圧発生回路と同じ
である。したがって、図１を参照しつつ第４の実施例の
液晶駆動電圧発生回路について説明する。
【００７３】第４の実施例の液晶駆動電圧発生回路にお
いては、第１抵抗手段２７１〜２７５のそれぞれが有す
る各抵抗値を第１抵抗手段２７５〜２７１の順に、０．
８ＫΩ、１．６ＫΩ、３．２ＫΩ、６．４ＫΩ、１２．
８ＫΩに設定している。また、第２抵抗手段３０１〜３
０５のそれぞれが有する各抵抗値を第２抵抗手段３０５
〜３０１の順に、０．２ＫΩ、０．４ＫΩ、０．８Ｋ
Ω、１．６ＫΩ、３．２ＫΩに設定している。さらに、
第３抵抗手段２１１〜２１５のそれぞれの抵抗値は全て
同一の５ＫΩに、第４抵抗手段２５１〜２５５のそれぞ
れの抵抗値は全て同一の１．２５ＫΩに設定している。
いては、第１抵抗手段２７１〜２７５のそれぞれが有す
る各抵抗値を第１抵抗手段２７５〜２７１の順に、０．
８ＫΩ、１．６ＫΩ、３．２ＫΩ、６．４ＫΩ、１２．
８ＫΩに設定している。また、第２抵抗手段３０１〜３
０５のそれぞれが有する各抵抗値を第２抵抗手段３０５
〜３０１の順に、０．２ＫΩ、０．４ＫΩ、０．８Ｋ
Ω、１．６ＫΩ、３．２ＫΩに設定している。さらに、
第３抵抗手段２１１〜２１５のそれぞれの抵抗値は全て
同一の５ＫΩに、第４抵抗手段２５１〜２５５のそれぞ
れの抵抗値は全て同一の１．２５ＫΩに設定している。
【００７４】なお、第１の実施例と同様に、第１抵抗手
段２７５〜２７１および第２抵抗手段３０１〜３０５の
抵抗値の比を第２電源電位入力端子２０３から離れる度
にその抵抗値が２倍になるように設定しているが、これ
は厳密に２倍とする必要はなく、±１５％程度の範囲内
であればよい。なお、その他の条件については第１の実
施例と同一である。
段２７５〜２７１および第２抵抗手段３０１〜３０５の
抵抗値の比を第２電源電位入力端子２０３から離れる度
にその抵抗値が２倍になるように設定しているが、これ
は厳密に２倍とする必要はなく、±１５％程度の範囲内
であればよい。なお、その他の条件については第１の実
施例と同一である。
【００７５】さて、以上のような条件に設定された第４
の実施例の液晶駆動電圧発生回路を第１の実施例の液晶
駆動電圧発生回路と同一の条件で動作させた場合、第１
および第２の選択信号ＣＰ１，ＣＰ２と第１〜第４の出
力端子２０２〜２０９の出力信号の波形図は第１の実施
例と同じく図５のようになる。
の実施例の液晶駆動電圧発生回路を第１の実施例の液晶
駆動電圧発生回路と同一の条件で動作させた場合、第１
および第２の選択信号ＣＰ１，ＣＰ２と第１〜第４の出
力端子２０２〜２０９の出力信号の波形図は第１の実施
例と同じく図５のようになる。
【００７６】第４の実施例の液晶駆動電圧発生回路の消
費電流を期間Ｔ１〜Ｔ４の長さをＴ１：Ｔ２：Ｔ３：Ｔ
４＝１：１：１：１として第１の実施例と同様に計算す
ると、最少平均消費電流（コントラストデータＣ１〜Ｃ
５はすべて“Ｌ”レベルであるケース）は約０．３０１
ｍＡ、最大平均消費電流（コントラストデータＣ１〜Ｃ
５はすべて“Ｈ”レベルであるケース）は約０．５８１
ｍＡとなる。なお、出力波形のなまりは第２選択信号Ｃ
Ｐ２のパルス幅の約７．８９％であり、第１の実施例の
液晶駆動電圧発生回路と同じである。
費電流を期間Ｔ１〜Ｔ４の長さをＴ１：Ｔ２：Ｔ３：Ｔ
４＝１：１：１：１として第１の実施例と同様に計算す
ると、最少平均消費電流（コントラストデータＣ１〜Ｃ
５はすべて“Ｌ”レベルであるケース）は約０．３０１
ｍＡ、最大平均消費電流（コントラストデータＣ１〜Ｃ
５はすべて“Ｈ”レベルであるケース）は約０．５８１
ｍＡとなる。なお、出力波形のなまりは第２選択信号Ｃ
Ｐ２のパルス幅の約７．８９％であり、第１の実施例の
液晶駆動電圧発生回路と同じである。
【００７７】さらに消費電流を小さくするために期間Ｔ
１〜Ｔ４の長さをＴ１：Ｔ２：Ｔ３：Ｔ４＝１：２：
１：２〜１：８：１：８までにすることが可能である。
期間Ｔ１〜Ｔ４の長さに対する最少平均消費電流（コン
トラストデータＣ１〜Ｃ５はすべて“Ｌ”レベルである
ケース）、最大平均消費電流（コントラストデータＣ１
〜Ｃ５はすべて“Ｈ”レベルであるケース）および出力
波形のなまり（第２選択信号ＣＰ２のパルス幅に対する
もの）を表２に示している。
１〜Ｔ４の長さをＴ１：Ｔ２：Ｔ３：Ｔ４＝１：２：
１：２〜１：８：１：８までにすることが可能である。
期間Ｔ１〜Ｔ４の長さに対する最少平均消費電流（コン
トラストデータＣ１〜Ｃ５はすべて“Ｌ”レベルである
ケース）、最大平均消費電流（コントラストデータＣ１
〜Ｃ５はすべて“Ｈ”レベルであるケース）および出力
波形のなまり（第２選択信号ＣＰ２のパルス幅に対する
もの）を表２に示している。
【００７８】
【表２】
【００７９】表２からわかるように、第４の実施例の液
晶駆動電圧発生回路では第１の実施例の液晶駆動電圧発
生回路に比べて、より消費電流が小さくなっている。
晶駆動電圧発生回路では第１の実施例の液晶駆動電圧発
生回路に比べて、より消費電流が小さくなっている。
【００８０】第１〜第４の実施例では消費電力に注目し
て第１および第２の選択信号ＣＰ１，ＣＰ２のタイミン
グおよび液晶駆動電圧発生回路の抵抗が有する抵抗値を
変えてみた。しかしながら、液晶駆動電圧発生回路の抵
抗が有する抵抗値を変えることにより、出力波形のなま
りを小さくすることが可能である。この様な例を第５の
実施例として以下に示す。
て第１および第２の選択信号ＣＰ１，ＣＰ２のタイミン
グおよび液晶駆動電圧発生回路の抵抗が有する抵抗値を
変えてみた。しかしながら、液晶駆動電圧発生回路の抵
抗が有する抵抗値を変えることにより、出力波形のなま
りを小さくすることが可能である。この様な例を第５の
実施例として以下に示す。
【００８１】第５の実施例の液晶駆動電圧発生回路の回
路構成は、第１の実施例の液晶駆動電圧発生回路と同じ
である。したがって、図１を参照しつつ第５の実施例の
液晶駆動電圧発生回路について説明する。
路構成は、第１の実施例の液晶駆動電圧発生回路と同じ
である。したがって、図１を参照しつつ第５の実施例の
液晶駆動電圧発生回路について説明する。
【００８２】第５の実施例の液晶駆動電圧発生回路にお
いては、第１抵抗手段２７１〜２７５のそれぞれが有す
る各抵抗値を第１抵抗手段２７５〜２７１の順に、１．
６ＫΩ、３．２ＫΩ、６．４ＫΩ、１２．８ＫΩ、２
５．６ＫΩ、に設定している。また、第２抵抗手段３０
１〜３０５のそれぞれが有する各抵抗値を第２抵抗手段
３０５〜３０１の順に、０．１ＫΩ、０．２ＫΩ、０．
４ＫΩ、０．８ＫΩ、１．６ＫΩに設定している。さら
に、第３抵抗手段２１１〜２１５のそれぞれの抵抗値は
全て同一の１０ＫΩに、第４抵抗手段２５１〜２５５の
それぞれの抵抗値は全て同一の０．６２５ＫΩに設定し
ている。
いては、第１抵抗手段２７１〜２７５のそれぞれが有す
る各抵抗値を第１抵抗手段２７５〜２７１の順に、１．
６ＫΩ、３．２ＫΩ、６．４ＫΩ、１２．８ＫΩ、２
５．６ＫΩ、に設定している。また、第２抵抗手段３０
１〜３０５のそれぞれが有する各抵抗値を第２抵抗手段
３０５〜３０１の順に、０．１ＫΩ、０．２ＫΩ、０．
４ＫΩ、０．８ＫΩ、１．６ＫΩに設定している。さら
に、第３抵抗手段２１１〜２１５のそれぞれの抵抗値は
全て同一の１０ＫΩに、第４抵抗手段２５１〜２５５の
それぞれの抵抗値は全て同一の０．６２５ＫΩに設定し
ている。
【００８３】なお、第１の実施例と同様に、第１抵抗手
段２７５〜２７１および第２抵抗手段３０１〜３０５の
抵抗値の比を第２電源電位入力端子２０３から離れる度
にその抵抗値が２倍になるように設定しているが、これ
は厳密に２倍とする必要はなく、±１５％程度の範囲内
であればよい。なお、その他の条件については第１の実
施例と同一である。
段２７５〜２７１および第２抵抗手段３０１〜３０５の
抵抗値の比を第２電源電位入力端子２０３から離れる度
にその抵抗値が２倍になるように設定しているが、これ
は厳密に２倍とする必要はなく、±１５％程度の範囲内
であればよい。なお、その他の条件については第１の実
施例と同一である。
【００８４】さて、以上のような条件に設定された第５
の実施例の液晶駆動電圧発生回路を第１の実施例の液晶
駆動電圧発生回路と同一の条件で動作させた場合、第１
および第２の選択信号ＣＰ１，ＣＰ２と第１〜第４の出
力端子２０２〜２０９の出力信号の波形図は第１の実施
例と同じく図５のようになる。
の実施例の液晶駆動電圧発生回路を第１の実施例の液晶
駆動電圧発生回路と同一の条件で動作させた場合、第１
および第２の選択信号ＣＰ１，ＣＰ２と第１〜第４の出
力端子２０２〜２０９の出力信号の波形図は第１の実施
例と同じく図５のようになる。
【００８５】第５の実施例の液晶駆動電圧発生回路の消
費電流を期間Ｔ１〜Ｔ４の長さをＴ１：Ｔ２：Ｔ３：Ｔ
４＝１：１：１：１として第１の実施例と同様に計算す
ると、最少平均消費電流（コントラストデータＣ１〜Ｃ
５はすべて“Ｌ”レベルであるケース）は約０．４５２
ｍＡ、最大平均消費電流（コントラストデータＣ１〜Ｃ
５はすべて“Ｈ”レベルであるケース）は約０．８５２
ｍＡとなる。なお、出力波形のなまりを第１の実施例と
同様に測定してみると、出力波形のアナログ的に変化す
る期間（なまり）は約６２．０mＳとなる。このなまり
は第２選択信号ＣＰ２のパルス幅の約７．４４％であ
る。以上のように第５の実施例の液晶駆動電圧発生回路
では消費電流は第１の実施例よりも大きくなったが、出
力波形のなまりは第１の実施例よりも小さくなってい
る。
費電流を期間Ｔ１〜Ｔ４の長さをＴ１：Ｔ２：Ｔ３：Ｔ
４＝１：１：１：１として第１の実施例と同様に計算す
ると、最少平均消費電流（コントラストデータＣ１〜Ｃ
５はすべて“Ｌ”レベルであるケース）は約０．４５２
ｍＡ、最大平均消費電流（コントラストデータＣ１〜Ｃ
５はすべて“Ｈ”レベルであるケース）は約０．８５２
ｍＡとなる。なお、出力波形のなまりを第１の実施例と
同様に測定してみると、出力波形のアナログ的に変化す
る期間（なまり）は約６２．０mＳとなる。このなまり
は第２選択信号ＣＰ２のパルス幅の約７．４４％であ
る。以上のように第５の実施例の液晶駆動電圧発生回路
では消費電流は第１の実施例よりも大きくなったが、出
力波形のなまりは第１の実施例よりも小さくなってい
る。
【００８６】さらに消費電流を小さくするためにの第５
の液晶駆動電圧発生回路の期間Ｔ１〜Ｔ４の長さをＴ
１：Ｔ２：Ｔ３：Ｔ４＝１：２：１：２〜１：８：１：
８までにすることが可能である。期間Ｔ１〜Ｔ４の長さ
に対する最少平均消費電流（コントラストデータＣ１〜
Ｃ５はすべて“Ｌ”レベルであるケース）、最大平均消
費電流（コントラストデータＣ１〜Ｃ５はすべて“Ｈ”
レベルであるケース）および出力波形のなまり（第２選
択信号ＣＰ２のパルス幅に対するもの）を表２に示して
いる。
の液晶駆動電圧発生回路の期間Ｔ１〜Ｔ４の長さをＴ
１：Ｔ２：Ｔ３：Ｔ４＝１：２：１：２〜１：８：１：
８までにすることが可能である。期間Ｔ１〜Ｔ４の長さ
に対する最少平均消費電流（コントラストデータＣ１〜
Ｃ５はすべて“Ｌ”レベルであるケース）、最大平均消
費電流（コントラストデータＣ１〜Ｃ５はすべて“Ｈ”
レベルであるケース）および出力波形のなまり（第２選
択信号ＣＰ２のパルス幅に対するもの）を表２に示して
いる。
【００８７】さて、第１〜第５の実施例では１／１６デ
ューティー、１／５バイアス、駆動電圧調整範囲２．４
６〜４．８３Ｖ、１ステップ幅約７０ｍＶとして、３２
段階のコントラスト調整が可能な液晶駆動電圧発生回路
について説明を行ってきた。そこで第６の実施例では１
／３２デューティー、１／７バイアスの液晶パネルに用
いられる液晶駆動電圧発生回路を説明する。
ューティー、１／５バイアス、駆動電圧調整範囲２．４
６〜４．８３Ｖ、１ステップ幅約７０ｍＶとして、３２
段階のコントラスト調整が可能な液晶駆動電圧発生回路
について説明を行ってきた。そこで第６の実施例では１
／３２デューティー、１／７バイアスの液晶パネルに用
いられる液晶駆動電圧発生回路を説明する。
【００８８】第６の実施例の液晶駆動電圧発生回路は図
１に示した第１の実施例の液晶駆動電圧発生回路のバイ
アス電位調整回路４００に代えて、図９に示した他のバ
イアス電位調整回路９００を用いる。第６の実施例の液
晶駆動電圧発生回路においてその他の回路は第１の実施
例の液晶駆動電圧発生回路と同じであるため説明を省略
し、図９を参照しつつ他のバイアス電位調整回路９００
の説明のみを行う。
１に示した第１の実施例の液晶駆動電圧発生回路のバイ
アス電位調整回路４００に代えて、図９に示した他のバ
イアス電位調整回路９００を用いる。第６の実施例の液
晶駆動電圧発生回路においてその他の回路は第１の実施
例の液晶駆動電圧発生回路と同じであるため説明を省略
し、図９を参照しつつ他のバイアス電位調整回路９００
の説明のみを行う。
【００８９】他のバイアス電位調整回路９００ではコン
トラスト調整のためのコントラストデータの数をＣ１〜
Ｃ６の６ビットとした。したがって、他のバイアス電位
調整回路９００は、複数個の直列に接続された第１抵抗
手段（例えば、分圧抵抗）２７１〜２７６からなる第１
抵抗分圧回路と、複数個の直列に接続された第２抵抗手
段（例えば、分圧抵抗）３０１〜３０６からなる第２抵
抗分圧回路とを有する。第１抵抗分圧回路はノード２０
２と第２電源電位入力端子２０３との間に接続され、第
２抵抗分圧回路はノード２０２と第２電源電位入力端子
２０３との間に第１のスイッチ回路２９１を介して接続
される。第１のスイッチ回路２９１はその制御端子が第
１選択信号入力端子２０４に接続されている。第１のス
イッチ回路２９１は第１選択信号ＣＰ１により、第２抵
抗分圧回路の一端と第２電源電位入力端子２０３との間
の導通／非導通を制御している。第６の実施例において
は第１のスイッチ回路２９１はＮＭＯＳＦＥＴで構成さ
れている。
トラスト調整のためのコントラストデータの数をＣ１〜
Ｃ６の６ビットとした。したがって、他のバイアス電位
調整回路９００は、複数個の直列に接続された第１抵抗
手段（例えば、分圧抵抗）２７１〜２７６からなる第１
抵抗分圧回路と、複数個の直列に接続された第２抵抗手
段（例えば、分圧抵抗）３０１〜３０６からなる第２抵
抗分圧回路とを有する。第１抵抗分圧回路はノード２０
２と第２電源電位入力端子２０３との間に接続され、第
２抵抗分圧回路はノード２０２と第２電源電位入力端子
２０３との間に第１のスイッチ回路２９１を介して接続
される。第１のスイッチ回路２９１はその制御端子が第
１選択信号入力端子２０４に接続されている。第１のス
イッチ回路２９１は第１選択信号ＣＰ１により、第２抵
抗分圧回路の一端と第２電源電位入力端子２０３との間
の導通／非導通を制御している。第６の実施例において
は第１のスイッチ回路２９１はＮＭＯＳＦＥＴで構成さ
れている。
【００９０】各第１抵抗手段２７１〜２７６には第２〜
第６および第１７スイッチ回路２８１〜２８６が並列に
接続されている。第６の実施例では第２〜第６および第
１７スイッチ回路２８１〜２８６はそれぞれＮＭＯＳＦ
ＥＴで構成されている。各第２抵抗手段３０１〜３０６
には第７〜第１１および第１８スイッチ回路３１１〜３
１６が並列に接続されている。第１の実施例では第７〜
第１１スイッチ回路３１１〜３１６についてもそれぞれ
ＮＭＯＳＦＥＴで構成されている。第２及び第７スイッ
チ回路２８１ ，３１１の制御端子は共通に第１の制御
信号入力端子２２１に接続されている。第３及び第８ス
イッチ回路２８２ ，３１２の制御端子は共通に第２の
制御信号入力端子２２２に接続されている。第４及び第
９スイッチ回路２８３ ，３１３の制御端子は共通に第
３の制御信号入力端子２２３に接続されている。第５及
び第１０スイッチ回路２８４ ，３１４の制御端子は共
通に第４の制御信号入力端子２２４に接続されている。
第６及び第１２スイッチ回路２８５ ，３１５の制御端
子は共通に第５の制御信号入力端子２２５に接続されて
いる。第１７及び第１８スイッチ回路２８６ ，３１６
の制御端子は共通に第６の制御信号入力端子２２６に接
続されている。したがって、第２〜第６および第１７ス
イッチ回路２８１〜２８６および第７〜第１１および第
１８スイッチ回路３１１〜３１６はそれぞれ第１〜第６
の制御信号Ｃ１〜Ｃ６に応答して第１抵抗手段２７１〜
２７６および第２抵抗手段３０１〜３０６のそれぞれを
短絡させる。
第６および第１７スイッチ回路２８１〜２８６が並列に
接続されている。第６の実施例では第２〜第６および第
１７スイッチ回路２８１〜２８６はそれぞれＮＭＯＳＦ
ＥＴで構成されている。各第２抵抗手段３０１〜３０６
には第７〜第１１および第１８スイッチ回路３１１〜３
１６が並列に接続されている。第１の実施例では第７〜
第１１スイッチ回路３１１〜３１６についてもそれぞれ
ＮＭＯＳＦＥＴで構成されている。第２及び第７スイッ
チ回路２８１ ，３１１の制御端子は共通に第１の制御
信号入力端子２２１に接続されている。第３及び第８ス
イッチ回路２８２ ，３１２の制御端子は共通に第２の
制御信号入力端子２２２に接続されている。第４及び第
９スイッチ回路２８３ ，３１３の制御端子は共通に第
３の制御信号入力端子２２３に接続されている。第５及
び第１０スイッチ回路２８４ ，３１４の制御端子は共
通に第４の制御信号入力端子２２４に接続されている。
第６及び第１２スイッチ回路２８５ ，３１５の制御端
子は共通に第５の制御信号入力端子２２５に接続されて
いる。第１７及び第１８スイッチ回路２８６ ，３１６
の制御端子は共通に第６の制御信号入力端子２２６に接
続されている。したがって、第２〜第６および第１７ス
イッチ回路２８１〜２８６および第７〜第１１および第
１８スイッチ回路３１１〜３１６はそれぞれ第１〜第６
の制御信号Ｃ１〜Ｃ６に応答して第１抵抗手段２７１〜
２７６および第２抵抗手段３０１〜３０６のそれぞれを
短絡させる。
【００９１】上述のような構成の第６の実施例の液晶駆
動電圧発生回路において、第１電源電位入力端子２０１
に印加される高電源電位Ｖａを１０Ｖ、第２電源電位入
力端子２０３に印加される低電源電位Ｖｂを０Ｖに設定
する。また、第３抵抗手段２１１，２１２，２１４，２
１５の抵抗値は全て同一の６ＫΩに設定する。第３抵抗
手段２１３の抵抗値は１８ＫΩに設定する。さらに、第
４抵抗手段２５１，２５２，２５４，２５５の抵抗値は
全て同一の０．８５ＫΩとする。第４抵抗手段２５３の
抵抗値は２．５５ＫΩとする。各第１抵抗手段２７１〜
２７６の抵抗値を２７６〜２７１の順に０．６５ＫΩ、
１．３ＫΩ、２．６ＫΩ、５．２ＫΩ、１０．４ＫΩ、
２０．８ＫΩに設定する。すなわち、第１抵抗手段２７
６〜２７１の抵抗値の比は第１抵抗手段２７６：第１抵
抗手段２７５：第１抵抗手段２７４：第１抵抗手段２７
３：第１抵抗手段２７２：第１抵抗手段２７１＝１：
２：４：８：１６：３２となる。同様に、第２抵抗手段
３０１〜３０６の抵抗値の比は第２抵抗手段３０６：第
２抵抗手段３０５：第２抵抗手段３０４：第２抵抗手段
３０３：第２抵抗手段３０２：第２抵抗手段３０１＝
１：２：４：８：１６：３２となるようそれぞれの抵抗
値を０．０９５ＫΩ、０．１９ＫΩ、０．３８ＫΩ、
０．７６ＫΩ、１．５２ＫΩ、３．０４ＫΩに設定す
る。
動電圧発生回路において、第１電源電位入力端子２０１
に印加される高電源電位Ｖａを１０Ｖ、第２電源電位入
力端子２０３に印加される低電源電位Ｖｂを０Ｖに設定
する。また、第３抵抗手段２１１，２１２，２１４，２
１５の抵抗値は全て同一の６ＫΩに設定する。第３抵抗
手段２１３の抵抗値は１８ＫΩに設定する。さらに、第
４抵抗手段２５１，２５２，２５４，２５５の抵抗値は
全て同一の０．８５ＫΩとする。第４抵抗手段２５３の
抵抗値は２．５５ＫΩとする。各第１抵抗手段２７１〜
２７６の抵抗値を２７６〜２７１の順に０．６５ＫΩ、
１．３ＫΩ、２．６ＫΩ、５．２ＫΩ、１０．４ＫΩ、
２０．８ＫΩに設定する。すなわち、第１抵抗手段２７
６〜２７１の抵抗値の比は第１抵抗手段２７６：第１抵
抗手段２７５：第１抵抗手段２７４：第１抵抗手段２７
３：第１抵抗手段２７２：第１抵抗手段２７１＝１：
２：４：８：１６：３２となる。同様に、第２抵抗手段
３０１〜３０６の抵抗値の比は第２抵抗手段３０６：第
２抵抗手段３０５：第２抵抗手段３０４：第２抵抗手段
３０３：第２抵抗手段３０２：第２抵抗手段３０１＝
１：２：４：８：１６：３２となるようそれぞれの抵抗
値を０．０９５ＫΩ、０．１９ＫΩ、０．３８ＫΩ、
０．７６ＫΩ、１．５２ＫΩ、３．０４ＫΩに設定す
る。
【００９２】なお、第１抵抗手段２７６〜２７１および
第２抵抗手段３０６〜３０１の抵抗値の比を第２電源電
位入力端子２０３から離れる度にその抵抗値が２倍にな
るように設定しているが、これは厳密に２倍とする必要
はなく、±１０％程度の範囲内であればよい。
第２抵抗手段３０６〜３０１の抵抗値の比を第２電源電
位入力端子２０３から離れる度にその抵抗値が２倍にな
るように設定しているが、これは厳密に２倍とする必要
はなく、±１０％程度の範囲内であればよい。
【００９３】以上のように設定された第６の実施例の液
晶駆動電圧発生回路では、コントラストデータＣ１〜Ｃ
６によってバイアス電位Ｖ５を調整して、６４段階のコ
ントラスト調整ができる。
晶駆動電圧発生回路では、コントラストデータＣ１〜Ｃ
６によってバイアス電位Ｖ５を調整して、６４段階のコ
ントラスト調整ができる。
【００９４】ここで、第３抵抗手段２１１と第３抵抗手
段２１２との接続点における電位であるバイアス電位Ｖ
１と、以下同様に各第３抵抗手段２１２〜２１５の接続
点おける電位であるバイアス電位Ｖ２，Ｖ３，Ｖ４，Ｖ
５とにおいて、コントラストデータＣ１〜Ｃ６によって
調整可能なバイアス電位Ｖ５を基準にして、他のバイア
ス電位Ｖ１〜Ｖ４を表すと、それぞれ次のようになり、
バイアス電位Ｖ５によって他のバイアス電位Ｖ１〜Ｖ４
が決定される。
段２１２との接続点における電位であるバイアス電位Ｖ
１と、以下同様に各第３抵抗手段２１２〜２１５の接続
点おける電位であるバイアス電位Ｖ２，Ｖ３，Ｖ４，Ｖ
５とにおいて、コントラストデータＣ１〜Ｃ６によって
調整可能なバイアス電位Ｖ５を基準にして、他のバイア
ス電位Ｖ１〜Ｖ４を表すと、それぞれ次のようになり、
バイアス電位Ｖ５によって他のバイアス電位Ｖ１〜Ｖ４
が決定される。
【００９５】
【数２】
【００９６】また、液晶の駆動電圧（Ｖａ−Ｖ５）の調
整範囲は、５．０〜１０．０Ｖとなる。この電圧範囲
は、１／３２デューティの液晶の駆動電圧として充分に
対応できる電圧レベルである。コントラストデータＣ１
〜Ｃ６により調整される電圧の１ステップ当りの幅は８
０ｍＶであり、第６の実施例の液晶駆動電圧発生回路に
よれば液晶パネルのコントラストの微小調整も可能であ
る。
整範囲は、５．０〜１０．０Ｖとなる。この電圧範囲
は、１／３２デューティの液晶の駆動電圧として充分に
対応できる電圧レベルである。コントラストデータＣ１
〜Ｃ６により調整される電圧の１ステップ当りの幅は８
０ｍＶであり、第６の実施例の液晶駆動電圧発生回路に
よれば液晶パネルのコントラストの微小調整も可能であ
る。
【００９７】図１０は、第６の実施例の液晶駆動電圧発
生回路の第１選択信号入力端子２０４から入力される選
択信号ＣＰ１および第２選択信号入力端子２０５から入
力される選択信号ＣＰ２と、出力端子２０６〜２０９か
ら出力される選択電圧ＶS1，ＶS2及び非選択電圧ＶNS
1，ＶNS2の電圧波形図である。
生回路の第１選択信号入力端子２０４から入力される選
択信号ＣＰ１および第２選択信号入力端子２０５から入
力される選択信号ＣＰ２と、出力端子２０６〜２０９か
ら出力される選択電圧ＶS1，ＶS2及び非選択電圧ＶNS
1，ＶNS2の電圧波形図である。
【００９８】第６の実施例の液晶駆動電圧発生回路の消
費電流およびその出力波形のなまりについて図１０を参
照しつつ説明する。この説明では前述した第６の実施例
の液晶駆動電圧発生回路の条件に加え、第１の実施例の
液晶駆動電圧発生回路の第１〜第４の電子スイッチ回路
２６１ａ〜２６２ｂのオン抵抗値はすべて０．４ＫΩ、
第５〜第８の電子スイッチ回路２６３ａ〜２６４ｂのオ
ン抵抗値はすべて１ＫΩとする。第２選択信号ＣＰ２の
周波数は７５Ｈｚとする。
費電流およびその出力波形のなまりについて図１０を参
照しつつ説明する。この説明では前述した第６の実施例
の液晶駆動電圧発生回路の条件に加え、第１の実施例の
液晶駆動電圧発生回路の第１〜第４の電子スイッチ回路
２６１ａ〜２６２ｂのオン抵抗値はすべて０．４ＫΩ、
第５〜第８の電子スイッチ回路２６３ａ〜２６４ｂのオ
ン抵抗値はすべて１ＫΩとする。第２選択信号ＣＰ２の
周波数は７５Ｈｚとする。
【００９９】また、図２に示した液晶マトリックス駆動
装置の電子スイッチ３２ａ，３２ｂのオン抵抗値は１
１．２ＫΩ、電子スイッチ４３ａ，４３ｂのオン抵抗値
は７５ＫΩとする。走査電極１１の１本当りの容量は２
７０ｐＦ、信号電極１２の１本当りの容量は１４０ｐＦ
とする。更に、液晶マトリックス駆動装置は走査電極１
１を３２本、信号電極１２を１００本有しているとす
る。
装置の電子スイッチ３２ａ，３２ｂのオン抵抗値は１
１．２ＫΩ、電子スイッチ４３ａ，４３ｂのオン抵抗値
は７５ＫΩとする。走査電極１１の１本当りの容量は２
７０ｐＦ、信号電極１２の１本当りの容量は１４０ｐＦ
とする。更に、液晶マトリックス駆動装置は走査電極１
１を３２本、信号電極１２を１００本有しているとす
る。
【０１００】さて、以上のような条件に加え、期間Ｔ１
〜Ｔ５が全て等しいような第１および第２の選択信号Ｃ
Ｐ１，ＣＰ２が図１０のように第６の実施例の液晶駆動
電圧発生回路に入力されているとする。第１の実施例と
同様にして消費電流およびその出力波形のなまりについ
て求めると、期間Ｔ１における消費電流は０．９５８ｍ
Ａとなる。期間Ｔ２における消費電流は０．１２１ｍＡ
となる。期間Ｔ３においては、走査電極１１の電位レベ
ルがＶ４からＶ１に変化する。この期間Ｔ３における消
費電流は０．４９２ｍＡとなり、出力波形のなまりは第
２選択信号ＣＰ２のパルス幅の約６．８９％である。期
間Ｔ４における消費電流は０．１２１ｍＡとなる。
〜Ｔ５が全て等しいような第１および第２の選択信号Ｃ
Ｐ１，ＣＰ２が図１０のように第６の実施例の液晶駆動
電圧発生回路に入力されているとする。第１の実施例と
同様にして消費電流およびその出力波形のなまりについ
て求めると、期間Ｔ１における消費電流は０．９５８ｍ
Ａとなる。期間Ｔ２における消費電流は０．１２１ｍＡ
となる。期間Ｔ３においては、走査電極１１の電位レベ
ルがＶ４からＶ１に変化する。この期間Ｔ３における消
費電流は０．４９２ｍＡとなり、出力波形のなまりは第
２選択信号ＣＰ２のパルス幅の約６．８９％である。期
間Ｔ４における消費電流は０．１２１ｍＡとなる。
【０１０１】期間Ｔ５は期間Ｔ１と状態が全く同じであ
るためその説明は省略する。以後、期間Ｔ１〜Ｔ４が繰
り返されることになる。ここで、走査電極１１の電位レ
ベルがＶ４からＶ１に変化するときの第６の実施例の液
晶駆動電圧発生回路の消費電流は期間Ｔ１〜Ｔ４の平均
消費電流を意味する。前述したように各期間Ｔ１〜Ｔ４
の長さは等しいため、平均消費電流は単純平均化した約
０．５４０ｍＡとなる。
るためその説明は省略する。以後、期間Ｔ１〜Ｔ４が繰
り返されることになる。ここで、走査電極１１の電位レ
ベルがＶ４からＶ１に変化するときの第６の実施例の液
晶駆動電圧発生回路の消費電流は期間Ｔ１〜Ｔ４の平均
消費電流を意味する。前述したように各期間Ｔ１〜Ｔ４
の長さは等しいため、平均消費電流は単純平均化した約
０．５４０ｍＡとなる。
【０１０２】なお、上述のケースはコントラストデータ
Ｃ１〜Ｃ６はすべて“Ｌ”レベルであるという第６の実
施例の液晶駆動電圧発生回路の消費電流が最少のケース
を説明した。これとは対称的に、コントラストデータＣ
１〜Ｃ６がすべて“Ｈ”レベルである第６の実施例の液
晶駆動電圧発生回路の消費電流が最大のケースを上述の
説明と同様に計算すると、平均消費電流が約１．０４８
ｍＡとなる。
Ｃ１〜Ｃ６はすべて“Ｌ”レベルであるという第６の実
施例の液晶駆動電圧発生回路の消費電流が最少のケース
を説明した。これとは対称的に、コントラストデータＣ
１〜Ｃ６がすべて“Ｈ”レベルである第６の実施例の液
晶駆動電圧発生回路の消費電流が最大のケースを上述の
説明と同様に計算すると、平均消費電流が約１．０４８
ｍＡとなる。
【０１０３】第２〜第５の実施例と同様にして、第６の
実施例の液晶駆動電圧発生回路においては消費電流を小
さくするために期間Ｔ１〜Ｔ４の長さを最大Ｔ１：Ｔ
２：Ｔ３：Ｔ４＝１：９：１：９までにすることが可能
である。ここで、期間Ｔ１〜Ｔ４の長さをＴ１：Ｔ２：
Ｔ３：Ｔ４＝１：９：１：９としたとき、最少平均消費
電流（コントラストデータＣ１〜Ｃ５はすべて“Ｌ”レ
ベルであるケース）は約０．２０５ｍＡ、最大平均消費
電流（コントラストデータＣ１〜Ｃ５はすべて“Ｈ”レ
ベルであるケース）は約０．４０２ｍＡとなる。なお、
出力波形のなまりは第２選択信号ＣＰ２のパルス幅の約
６．８９％である。
実施例の液晶駆動電圧発生回路においては消費電流を小
さくするために期間Ｔ１〜Ｔ４の長さを最大Ｔ１：Ｔ
２：Ｔ３：Ｔ４＝１：９：１：９までにすることが可能
である。ここで、期間Ｔ１〜Ｔ４の長さをＴ１：Ｔ２：
Ｔ３：Ｔ４＝１：９：１：９としたとき、最少平均消費
電流（コントラストデータＣ１〜Ｃ５はすべて“Ｌ”レ
ベルであるケース）は約０．２０５ｍＡ、最大平均消費
電流（コントラストデータＣ１〜Ｃ５はすべて“Ｈ”レ
ベルであるケース）は約０．４０２ｍＡとなる。なお、
出力波形のなまりは第２選択信号ＣＰ２のパルス幅の約
６．８９％である。
【０１０４】次にこの発明の第７の実施例の液晶駆動電
圧発生回路について説明する。第７の実施例の液晶駆動
電圧発生回路は図１に示した第１の実施例の液晶駆動電
圧発生回路のバイアス回路２３０に代えて図１１に示し
た他のバイアス回路１１００を、電子スイッチ回路２６
０に代えて図１２に示した他の電子スイッチ回路１２０
０を用いると共に、第１〜第１１のスイッチ回路２９
１，２８１〜２８５，３０１〜３０５をＰＭＯＳＦＥＴ
で構成した。
圧発生回路について説明する。第７の実施例の液晶駆動
電圧発生回路は図１に示した第１の実施例の液晶駆動電
圧発生回路のバイアス回路２３０に代えて図１１に示し
た他のバイアス回路１１００を、電子スイッチ回路２６
０に代えて図１２に示した他の電子スイッチ回路１２０
０を用いると共に、第１〜第１１のスイッチ回路２９
１，２８１〜２８５，３０１〜３０５をＰＭＯＳＦＥＴ
で構成した。
【０１０５】ここで図１１を参照しつつ第７の実施例の
液晶駆動電圧発生回路に用いた他のバイアス回路１１０
０の回路構成について説明する。なお、図３に示される
バイアス回路２３０と同一部分には同一符号を付してそ
の説明を省略する。
液晶駆動電圧発生回路に用いた他のバイアス回路１１０
０の回路構成について説明する。なお、図３に示される
バイアス回路２３０と同一部分には同一符号を付してそ
の説明を省略する。
【０１０６】バイアス回路１１００は第３抵抗手段２１
１〜２１５と、第３抵抗手段２１１〜２１５のそれぞれ
に並列に接続されたバイアス抵抗可変回路１２３１〜１
２３５とから構成される。バイアス抵抗可変回路１２３
１，１２３２は、それぞれＮＭＯＳＦＥＴ２４１ｃ ，
２４２ｃおよびこれらと直列に接続された第４抵抗手段
２５１，２５２およびインバータ２４１ｂ，２４２ｂと
から構成される。インバータ２４１ｂ，２４２ｂは、Ｐ
ＭＯＳＦＥＴ２４１ｃ ，２４１ｃのゲートと第１選択
信号入力端子２０４との間に接続される。バイアス抵抗
可変回路１２３３〜１２３５は、第４抵抗手段２５３〜
２５５、ＰＭＯＳＦＥＴ２４３ｄ〜２４５ｄ、ＮＭＯＳ
ＦＥＴ２４３ｅ〜２４５ｅおよびインバータ２４３ｃ〜
２４５ｃとから構成される。ＰＭＯＳＦＥＴ２４３ｄ〜
２４５ｄとＮＭＯＳＦＥＴ２４３ｅ〜２４５ｅとはたが
いに並列に接続されてアナログスイッチを構成し、この
アナログスイッチと第４抵抗手段２５１〜２５５とが直
列に接続される。ＮＭＯＳＦＥＴ２４３ｅ〜２４５ｅの
ゲートはインバータ２４３ｃ〜２４５ｃを介してＰＭＯ
ＳＦＥＴ２４３ｄ〜２４５ｄのゲートと共通に第１選択
信号入力端子２０４に接続される。
１〜２１５と、第３抵抗手段２１１〜２１５のそれぞれ
に並列に接続されたバイアス抵抗可変回路１２３１〜１
２３５とから構成される。バイアス抵抗可変回路１２３
１，１２３２は、それぞれＮＭＯＳＦＥＴ２４１ｃ ，
２４２ｃおよびこれらと直列に接続された第４抵抗手段
２５１，２５２およびインバータ２４１ｂ，２４２ｂと
から構成される。インバータ２４１ｂ，２４２ｂは、Ｐ
ＭＯＳＦＥＴ２４１ｃ ，２４１ｃのゲートと第１選択
信号入力端子２０４との間に接続される。バイアス抵抗
可変回路１２３３〜１２３５は、第４抵抗手段２５３〜
２５５、ＰＭＯＳＦＥＴ２４３ｄ〜２４５ｄ、ＮＭＯＳ
ＦＥＴ２４３ｅ〜２４５ｅおよびインバータ２４３ｃ〜
２４５ｃとから構成される。ＰＭＯＳＦＥＴ２４３ｄ〜
２４５ｄとＮＭＯＳＦＥＴ２４３ｅ〜２４５ｅとはたが
いに並列に接続されてアナログスイッチを構成し、この
アナログスイッチと第４抵抗手段２５１〜２５５とが直
列に接続される。ＮＭＯＳＦＥＴ２４３ｅ〜２４５ｅの
ゲートはインバータ２４３ｃ〜２４５ｃを介してＰＭＯ
ＳＦＥＴ２４３ｄ〜２４５ｄのゲートと共通に第１選択
信号入力端子２０４に接続される。
【０１０７】次に、図１２を参照しつつ第７の実施例の
液晶駆動電圧発生回路に用いた他の電子スイッチ回路１
２００の回路構成について説明する。なお、図１に示さ
れる電子スイッチ回路２６０と同一部分には同一符号を
付してその説明を省略する。
液晶駆動電圧発生回路に用いた他の電子スイッチ回路１
２００の回路構成について説明する。なお、図１に示さ
れる電子スイッチ回路２６０と同一部分には同一符号を
付してその説明を省略する。
【０１０８】電子スイッチ回路２６０は、第２選択信号
入力端子２０５に接続されたインバータ２３７と、入力
が第１電源電位入力端子２０１に接続され、出力が第１
出力端子２０６に接続され、制御入力がインバータ２３
７の出力に接続された第１電子スイッチ２６１ａと、入
力がバイアス回路２３０の第５出力２２５に接続され、
出力が第１出力端子２０６に接続され、制御入力が第２
選択信号入力端子２０５に接続された第２電子スイッチ
２６１ｂと、入力がバイアス回路２３０の第１出力２２
１に接続され、出力が第２出力端子２０７に接続され、
制御入力が第２選択信号入力端子２０５に接続された第
３電子スイッチ２６２ａと、入力がバイアス回路２３０
の第４出力２２４に接続され、出力が第２出力端子２０
７に接続され、制御入力がインバータ２３７の出力に接
続された第４電子スイッチ２６２ｂと、入力がバイアス
回路２３０の第２出力２２２に接続され、出力が第３出
力端子２０８に接続され、制御入力が第２選択信号入力
端子２０５に接続された第５電子スイッチ２６３ａと、
入力がバイアス回路２３０の第３出力２２３に接続さ
れ、出力が第３出力端子２０８に接続され、制御入力が
インバータ２３７の出力に接続された第６電子スイッチ
２６３ｂと、入力が第１電源電位入力端子２０１に接続
され、出力が第４出力端子２０９に接続され、制御入力
が第２選択信号入力端子２０５に接続された第７電子ス
イッチ２６４ａと、入力がバイアス回路２３０の第５出
力２２５に接続され、出力が第４出力端子２０９に接続
され、制御入力がインバータ２３７の出力に接続された
第８電子スイッチ２６３ｂとから構成されている。
入力端子２０５に接続されたインバータ２３７と、入力
が第１電源電位入力端子２０１に接続され、出力が第１
出力端子２０６に接続され、制御入力がインバータ２３
７の出力に接続された第１電子スイッチ２６１ａと、入
力がバイアス回路２３０の第５出力２２５に接続され、
出力が第１出力端子２０６に接続され、制御入力が第２
選択信号入力端子２０５に接続された第２電子スイッチ
２６１ｂと、入力がバイアス回路２３０の第１出力２２
１に接続され、出力が第２出力端子２０７に接続され、
制御入力が第２選択信号入力端子２０５に接続された第
３電子スイッチ２６２ａと、入力がバイアス回路２３０
の第４出力２２４に接続され、出力が第２出力端子２０
７に接続され、制御入力がインバータ２３７の出力に接
続された第４電子スイッチ２６２ｂと、入力がバイアス
回路２３０の第２出力２２２に接続され、出力が第３出
力端子２０８に接続され、制御入力が第２選択信号入力
端子２０５に接続された第５電子スイッチ２６３ａと、
入力がバイアス回路２３０の第３出力２２３に接続さ
れ、出力が第３出力端子２０８に接続され、制御入力が
インバータ２３７の出力に接続された第６電子スイッチ
２６３ｂと、入力が第１電源電位入力端子２０１に接続
され、出力が第４出力端子２０９に接続され、制御入力
が第２選択信号入力端子２０５に接続された第７電子ス
イッチ２６４ａと、入力がバイアス回路２３０の第５出
力２２５に接続され、出力が第４出力端子２０９に接続
され、制御入力がインバータ２３７の出力に接続された
第８電子スイッチ２６３ｂとから構成されている。
【０１０９】以上のように構成された第７の実施例の液
晶駆動電圧発生回路には第１電源電位入力端子２０１に
低電源電位Ｖｂを第２電源電位入力端子２０３に高電源
電位Ｖaを印加する。なお、第７の実施例の液晶駆動電
圧発生回路において上述した以外の回路については、第
１の実施例の液晶駆動電圧発生回路と同一である。
晶駆動電圧発生回路には第１電源電位入力端子２０１に
低電源電位Ｖｂを第２電源電位入力端子２０３に高電源
電位Ｖaを印加する。なお、第７の実施例の液晶駆動電
圧発生回路において上述した以外の回路については、第
１の実施例の液晶駆動電圧発生回路と同一である。
【０１１０】図１３は、第７の実施例の液晶駆動電圧発
生回路の第１選択信号入力端子２０４から入力される選
択信号ＣＰ１および第２選択信号入力端子２０５から入
力される選択信号ＣＰ２と、出力端子２０６〜２０９か
ら出力される選択電圧ＶS1，ＶS2及び非選択電圧ＶNS
1，ＶNS2の電圧波形図である。
生回路の第１選択信号入力端子２０４から入力される選
択信号ＣＰ１および第２選択信号入力端子２０５から入
力される選択信号ＣＰ２と、出力端子２０６〜２０９か
ら出力される選択電圧ＶS1，ＶS2及び非選択電圧ＶNS
1，ＶNS2の電圧波形図である。
【０１１１】第７の実施例の液晶駆動電圧発生回路の制
御信号入力端子２２１〜２２５に図示しないコントラス
トデータ発生回路から出力されたコントラストデータＣ
１〜Ｃ５が全て“Ｌ”レベルのとき、第２〜第６のスイ
ッチ回路２８１〜２８５および第７〜第１１スイッチ回
路３１１〜３１５が全てオンする。そのため、第１抵抗
手段２７１〜２７５および第２抵抗手段３０１〜３０５
のそれぞれの両端が短絡される。即ち、第１の実施例と
は全く逆に、コントラストデータコードが“００”のと
き液晶駆動電圧（Ｖ５-Ｖｂ）が一番大きく約５．０Ｖ
となり、コントラストデータコードが“１Ｆ”のとき液
晶駆動電圧（Ｖ５-Ｖｂ）が一番小さく約２．４６Ｖと
なる。
御信号入力端子２２１〜２２５に図示しないコントラス
トデータ発生回路から出力されたコントラストデータＣ
１〜Ｃ５が全て“Ｌ”レベルのとき、第２〜第６のスイ
ッチ回路２８１〜２８５および第７〜第１１スイッチ回
路３１１〜３１５が全てオンする。そのため、第１抵抗
手段２７１〜２７５および第２抵抗手段３０１〜３０５
のそれぞれの両端が短絡される。即ち、第１の実施例と
は全く逆に、コントラストデータコードが“００”のと
き液晶駆動電圧（Ｖ５-Ｖｂ）が一番大きく約５．０Ｖ
となり、コントラストデータコードが“１Ｆ”のとき液
晶駆動電圧（Ｖ５-Ｖｂ）が一番小さく約２．４６Ｖと
なる。
【０１１２】また、第１の実施例とは逆に各電位Ｖａ，
Ｖｂ，Ｖ１〜Ｖ５の関係は、Ｖｂ＜Ｖ１＜Ｖ２＜Ｖ３＜
Ｖ４＜Ｖ５≦Ｖａとなっている。また、１／５デューテ
ィの場合、Ｖ１〜Ｖ４のレベルは次のように表される。
Ｖｂ，Ｖ１〜Ｖ５の関係は、Ｖｂ＜Ｖ１＜Ｖ２＜Ｖ３＜
Ｖ４＜Ｖ５≦Ｖａとなっている。また、１／５デューテ
ィの場合、Ｖ１〜Ｖ４のレベルは次のように表される。
【０１１３】
【数３】
【０１１４】さて、以上のような条件に設定された第７
の実施例の液晶駆動電圧発生回路をその他の条件は第１
の実施例の液晶駆動電圧発生回路と同一の条件で動作さ
せた場合、第１および第２の選択信号ＣＰ１，ＣＰ２と
第１〜第４の出力端子２０２〜２０９の出力信号の波形
図を図１３として示す。
の実施例の液晶駆動電圧発生回路をその他の条件は第１
の実施例の液晶駆動電圧発生回路と同一の条件で動作さ
せた場合、第１および第２の選択信号ＣＰ１，ＣＰ２と
第１〜第４の出力端子２０２〜２０９の出力信号の波形
図を図１３として示す。
【０１１５】第７の実施例の液晶駆動電圧発生回路の最
少平均消費電流、最大平均消費電流、出力波形のなまり
は第１の実施例とほぼ同様の利点があるという結果が得
られる。
少平均消費電流、最大平均消費電流、出力波形のなまり
は第１の実施例とほぼ同様の利点があるという結果が得
られる。
【０１１６】さらに、この発明の第８の実施例の液晶駆
動電圧発生回路を説明する。第８の実施例の液晶駆動電
圧発生回路では図１に示した第１の実施例の液晶駆動電
圧発生回路の第１〜第１１のスイッチ回路２９１，２８
１〜２８５，３０１〜３０５をＮＭＯＳＦＥＴとＰＭＯ
ＳＦＥＴとからなり、ＮＭＯＳＦＥＴと同じ動作をする
アナログスイッチでで構成した。
動電圧発生回路を説明する。第８の実施例の液晶駆動電
圧発生回路では図１に示した第１の実施例の液晶駆動電
圧発生回路の第１〜第１１のスイッチ回路２９１，２８
１〜２８５，３０１〜３０５をＮＭＯＳＦＥＴとＰＭＯ
ＳＦＥＴとからなり、ＮＭＯＳＦＥＴと同じ動作をする
アナログスイッチでで構成した。
【０１１７】この第８の実施例の液晶駆動電圧発生回路
の最少平均消費電流、最大平均消費電流、出力波形のな
まりは第１の実施例とほぼ同様の利点があるという結果
が得られる。
の最少平均消費電流、最大平均消費電流、出力波形のな
まりは第１の実施例とほぼ同様の利点があるという結果
が得られる。
【０１１８】次にこの発明の第９の実施例の液晶駆動電
圧発生回路を説明する。この発明の第９の実施例の液晶
駆動電圧発生回路では図１に示した第１の実施例の液晶
駆動電圧発生回路のバイアス電位調整回路４００を図１
４に示す他のバイアス電位調整回路１４００で構成し
た。
圧発生回路を説明する。この発明の第９の実施例の液晶
駆動電圧発生回路では図１に示した第１の実施例の液晶
駆動電圧発生回路のバイアス電位調整回路４００を図１
４に示す他のバイアス電位調整回路１４００で構成し
た。
【０１１９】図１４は第９の実施例の液晶駆動電圧発生
回路で用いるバイアス電位調整回路１４００を示す図で
ある。バイアス電位調整回路１４００は、複数個の直列
に接続された第１抵抗手段（例えば、分圧抵抗）２７１
〜２７５からなる第１抵抗分圧回路と、複数個の直列に
接続された第２抵抗手段（例えば、分圧抵抗）３０１〜
３０５からなる第２抵抗分圧回路とを有する。第１抵抗
分圧回路はノード２０２と第２電源電位入力端子２０３
との間に接続され、第２抵抗分圧回路はノード２０２と
第２電源電位入力端子２０３との間に第１９のスイッチ
回路２９２を介して接続される。第１９のスイッチ回路
２９２はその制御端子が第１選択信号入力端子２０４に
接続され、一方の電極がノード２０２に、他方の電極が
第２抵抗分圧回路に接属されている。第１９のスイッチ
回路２９２は第１選択信号ＣＰ１により、第２抵抗分圧
回路の一端と第２電源電位入力端子２０３との間の導通
／非導通を制御している。第９の実施例においては第１
９のスイッチ回路２９２はＮＭＯＳＦＥＴで構成されて
いる。
回路で用いるバイアス電位調整回路１４００を示す図で
ある。バイアス電位調整回路１４００は、複数個の直列
に接続された第１抵抗手段（例えば、分圧抵抗）２７１
〜２７５からなる第１抵抗分圧回路と、複数個の直列に
接続された第２抵抗手段（例えば、分圧抵抗）３０１〜
３０５からなる第２抵抗分圧回路とを有する。第１抵抗
分圧回路はノード２０２と第２電源電位入力端子２０３
との間に接続され、第２抵抗分圧回路はノード２０２と
第２電源電位入力端子２０３との間に第１９のスイッチ
回路２９２を介して接続される。第１９のスイッチ回路
２９２はその制御端子が第１選択信号入力端子２０４に
接続され、一方の電極がノード２０２に、他方の電極が
第２抵抗分圧回路に接属されている。第１９のスイッチ
回路２９２は第１選択信号ＣＰ１により、第２抵抗分圧
回路の一端と第２電源電位入力端子２０３との間の導通
／非導通を制御している。第９の実施例においては第１
９のスイッチ回路２９２はＮＭＯＳＦＥＴで構成されて
いる。
【０１２０】各第１抵抗手段２７１〜２７５には第２〜
第６スイッチ回路２８１〜２８５が並列に接続されてい
る。第１の実施例では第２〜第６スイッチ回路２８１〜
２８５はそれぞれＮＭＯＳＦＥＴで構成されている。各
第２抵抗手段３０１〜３０５には第７〜第１１スイッチ
回路３１１〜３１５が並列に接続されている。第１の実
施例では第７〜第１１スイッチ回路３１１〜３１５につ
いてもそれぞれＮＭＯＳＦＥＴで構成されている。第２
及び第７スイッチ回路２８１ ，３１１の制御端子は共
通に第１の制御信号入力端子２２１に接続されている。
第３及び第８スイッチ回路２８２ ，３１２の制御端子
は共通に第２の制御信号入力端子２２２に接続されてい
る。第４及び第９スイッチ回路２８３ ，３１３の制御
端子は共通に第３の制御信号入力端子２２３に接続され
ている。第５及び第１０スイッチ回路２８４ ，３１４
の制御端子は共通に第４の制御信号入力端子２２４に接
続されている。第６及び第１２スイッチ回路２８５ ，
３１５の制御端子は共通に第５の制御信号入力端子２２
５に接続されている。したがって、第２〜第６スイッチ
回路２８１〜２８５および第７〜第１１スイッチ回路３
１１〜３１５はそれぞれ第１〜第５の制御信号Ｃ１〜Ｃ
５に応答して第１抵抗手段２７１〜２７５および第２抵
抗手段３０１〜３０５のそれぞれを短絡させる。
第６スイッチ回路２８１〜２８５が並列に接続されてい
る。第１の実施例では第２〜第６スイッチ回路２８１〜
２８５はそれぞれＮＭＯＳＦＥＴで構成されている。各
第２抵抗手段３０１〜３０５には第７〜第１１スイッチ
回路３１１〜３１５が並列に接続されている。第１の実
施例では第７〜第１１スイッチ回路３１１〜３１５につ
いてもそれぞれＮＭＯＳＦＥＴで構成されている。第２
及び第７スイッチ回路２８１ ，３１１の制御端子は共
通に第１の制御信号入力端子２２１に接続されている。
第３及び第８スイッチ回路２８２ ，３１２の制御端子
は共通に第２の制御信号入力端子２２２に接続されてい
る。第４及び第９スイッチ回路２８３ ，３１３の制御
端子は共通に第３の制御信号入力端子２２３に接続され
ている。第５及び第１０スイッチ回路２８４ ，３１４
の制御端子は共通に第４の制御信号入力端子２２４に接
続されている。第６及び第１２スイッチ回路２８５ ，
３１５の制御端子は共通に第５の制御信号入力端子２２
５に接続されている。したがって、第２〜第６スイッチ
回路２８１〜２８５および第７〜第１１スイッチ回路３
１１〜３１５はそれぞれ第１〜第５の制御信号Ｃ１〜Ｃ
５に応答して第１抵抗手段２７１〜２７５および第２抵
抗手段３０１〜３０５のそれぞれを短絡させる。
【０１２１】この第９の実施例の液晶駆動電圧発生回路
の最少平均消費電流、最大平均消費電流、出力波形のな
まりは第１の実施例とほぼ同様の利点があるという結果
が得られる。
の最少平均消費電流、最大平均消費電流、出力波形のな
まりは第１の実施例とほぼ同様の利点があるという結果
が得られる。
【０１２２】次にこの発明の第１０の実施例の液晶駆動
電圧発生回路を説明する。この発明の第１０の実施例の
液晶駆動電圧発生回路では第７の実施例の液晶駆動電圧
発生回路のバイアス電位調整回路４００を図１４に示す
他のバイアス電位調整回路１４００で構成した。
電圧発生回路を説明する。この発明の第１０の実施例の
液晶駆動電圧発生回路では第７の実施例の液晶駆動電圧
発生回路のバイアス電位調整回路４００を図１４に示す
他のバイアス電位調整回路１４００で構成した。
【０１２３】この第１０の実施例の液晶駆動電圧発生回
路の最少平均消費電流、最大平均消費電流、出力波形の
なまりは第７の実施例とほぼ同様の利点があるという結
果が得られる。
路の最少平均消費電流、最大平均消費電流、出力波形の
なまりは第７の実施例とほぼ同様の利点があるという結
果が得られる。
【０１２４】次にこの発明の第１１の実施例の液晶駆動
電圧発生回路を説明する。この発明の第１１の実施例の
液晶駆動電圧発生回路では第９の実施例の液晶駆動電圧
発生回路のバイアス電位調整回路１４００の第２〜第１
１および第１９のスイッチ回路２８１〜２８５，３０１
〜３０５，２９２をＮＭＯＳＦＥＴとＰＭＯＳＦＥＴと
からなり、ＮＭＯＳＦＥＴと同じ動作をするアナログス
イッチでで構成した。
電圧発生回路を説明する。この発明の第１１の実施例の
液晶駆動電圧発生回路では第９の実施例の液晶駆動電圧
発生回路のバイアス電位調整回路１４００の第２〜第１
１および第１９のスイッチ回路２８１〜２８５，３０１
〜３０５，２９２をＮＭＯＳＦＥＴとＰＭＯＳＦＥＴと
からなり、ＮＭＯＳＦＥＴと同じ動作をするアナログス
イッチでで構成した。
【０１２５】この第１１の実施例の液晶駆動電圧発生回
路の最少平均消費電流、最大平均消費電流、出力波形の
なまりは第９の実施例とほぼ同様の利点があるという結
果が得られる。
路の最少平均消費電流、最大平均消費電流、出力波形の
なまりは第９の実施例とほぼ同様の利点があるという結
果が得られる。
【０１２６】次にこの発明の第１２の実施例の液晶駆動
電圧発生回路を説明する。この発明の第１２の実施例の
液晶駆動電圧発生回路では図１に示した第１の実施例の
液晶駆動電圧発生回路のバイアス電位調整回路４００を
図１５に示す他のバイアス電位調整回路１５００で構成
した。
電圧発生回路を説明する。この発明の第１２の実施例の
液晶駆動電圧発生回路では図１に示した第１の実施例の
液晶駆動電圧発生回路のバイアス電位調整回路４００を
図１５に示す他のバイアス電位調整回路１５００で構成
した。
【０１２７】図１５は第１２の実施例の液晶駆動電圧発
生回路で用いるバイアス電位調整回路１５００を示す図
である。バイアス電位調整回路１５００は、複数個の直
列に接続された第１抵抗手段（例えば、分圧抵抗）２７
１〜２７５からなる第１抵抗分圧回路と、この第１抵抗
手段２７１〜２７５それぞれと並列に接続された第６〜
第１０の調整抵抗可変回路３２１〜３２５とから構成さ
れる。第１抵抗分圧回路はノード２０２と第２電源電位
入力端子２０３との間に接続される。第６〜第１０の調
整抵抗可変回路３２１〜３２５はそれぞれ第５抵抗手段
３３１〜３３５とこれらにそれぞれ直列に接続され、制
御端子が第１の制御信号入力端子２０４に接続される第
２０〜第２４スイッチ回路３４１〜３４５とを有する。
第１２の実施例では第２０〜第２４スイッチ回路３４１
〜３４５はＮＭＯＳＦＥＴで構成されている。
生回路で用いるバイアス電位調整回路１５００を示す図
である。バイアス電位調整回路１５００は、複数個の直
列に接続された第１抵抗手段（例えば、分圧抵抗）２７
１〜２７５からなる第１抵抗分圧回路と、この第１抵抗
手段２７１〜２７５それぞれと並列に接続された第６〜
第１０の調整抵抗可変回路３２１〜３２５とから構成さ
れる。第１抵抗分圧回路はノード２０２と第２電源電位
入力端子２０３との間に接続される。第６〜第１０の調
整抵抗可変回路３２１〜３２５はそれぞれ第５抵抗手段
３３１〜３３５とこれらにそれぞれ直列に接続され、制
御端子が第１の制御信号入力端子２０４に接続される第
２０〜第２４スイッチ回路３４１〜３４５とを有する。
第１２の実施例では第２０〜第２４スイッチ回路３４１
〜３４５はＮＭＯＳＦＥＴで構成されている。
【０１２８】各第１抵抗手段２７１〜２７５には第２〜
第６スイッチ回路２８１〜２８５が並列に接続されてい
る。第１２の実施例では第２〜第６スイッチ回路２８１
〜２８５はそれぞれＮＭＯＳＦＥＴで構成されている。
第２スイッチ回路２８１の制御端子は第１の制御信号入
力端子２２１に接続されている。第３スイッチ回路２８
２の制御端子は第２の制御信号入力端子２２２に接続さ
れている。第４スイッチ回路２８３の制御端子は第３の
制御信号入力端子２２３に接続されている。第５スイッ
チ回路２８４の制御端子は第４の制御信号入力端子２２
４に接続されている。第６スイッチ回路２８５の制御端
子は第５の制御信号入力端子２２５に接続されている。
したがって、第２〜第６スイッチ回路２８１〜２８５は
それぞれ第１〜第５の制御信号Ｃ１〜Ｃ５に応答して第
１抵抗手段２７１〜２７５それぞれを短絡させる。
第６スイッチ回路２８１〜２８５が並列に接続されてい
る。第１２の実施例では第２〜第６スイッチ回路２８１
〜２８５はそれぞれＮＭＯＳＦＥＴで構成されている。
第２スイッチ回路２８１の制御端子は第１の制御信号入
力端子２２１に接続されている。第３スイッチ回路２８
２の制御端子は第２の制御信号入力端子２２２に接続さ
れている。第４スイッチ回路２８３の制御端子は第３の
制御信号入力端子２２３に接続されている。第５スイッ
チ回路２８４の制御端子は第４の制御信号入力端子２２
４に接続されている。第６スイッチ回路２８５の制御端
子は第５の制御信号入力端子２２５に接続されている。
したがって、第２〜第６スイッチ回路２８１〜２８５は
それぞれ第１〜第５の制御信号Ｃ１〜Ｃ５に応答して第
１抵抗手段２７１〜２７５それぞれを短絡させる。
【０１２９】この第１２の実施例の液晶駆動電圧発生回
路の最少平均消費電流、最大平均消費電流、出力波形の
なまりは第１の実施例とほぼ同様の利点があるという結
果が得られる。
路の最少平均消費電流、最大平均消費電流、出力波形の
なまりは第１の実施例とほぼ同様の利点があるという結
果が得られる。
【０１３０】次にこの発明の第１３の実施例の液晶駆動
電圧発生回路を説明する。この発明の第１３の実施例の
液晶駆動電圧発生回路では第７の実施例の液晶駆動電圧
発生回路のバイアス電位調整回路４００を図１５に示す
他のバイアス電位調整回路１５００で構成した。
電圧発生回路を説明する。この発明の第１３の実施例の
液晶駆動電圧発生回路では第７の実施例の液晶駆動電圧
発生回路のバイアス電位調整回路４００を図１５に示す
他のバイアス電位調整回路１５００で構成した。
【０１３１】この第１３の実施例の液晶駆動電圧発生回
路の最少平均消費電流、最大平均消費電流、出力波形の
なまりは第７の実施例とほぼ同様の利点があるという結
果が得られる。
路の最少平均消費電流、最大平均消費電流、出力波形の
なまりは第７の実施例とほぼ同様の利点があるという結
果が得られる。
【０１３２】なお、この発明は上記実施例に限られるも
のでなく、種々の変形が可能である。例えば、バイアス
電位調整回路として、図１５に示したバイアス電位調整
回路１５００の第５抵抗手段３３１〜３３５と第２０〜
第２４スイッチ回路３４１〜３４５とを逆に接続した例
である図１６に示したバイアス電位調整回路１６００を
用いることもできる。また、バイアス回路２３０の第１
〜第５のバイアス抵抗可変回路２３１〜２３５の第４抵
抗手段２５１〜２５５と第１２〜第１６スイッチ回路２
４１〜２４５とを逆に接続した例である図１７に示した
バイアス回路１７００を用いることもできる。
のでなく、種々の変形が可能である。例えば、バイアス
電位調整回路として、図１５に示したバイアス電位調整
回路１５００の第５抵抗手段３３１〜３３５と第２０〜
第２４スイッチ回路３４１〜３４５とを逆に接続した例
である図１６に示したバイアス電位調整回路１６００を
用いることもできる。また、バイアス回路２３０の第１
〜第５のバイアス抵抗可変回路２３１〜２３５の第４抵
抗手段２５１〜２５５と第１２〜第１６スイッチ回路２
４１〜２４５とを逆に接続した例である図１７に示した
バイアス回路１７００を用いることもできる。
【０１３３】さらに、第１および第２選択信号ＣＰ１，
ＣＰ２を同時に変化するようにして図１８に示すような
出力波形を得ることも可能である。
ＣＰ２を同時に変化するようにして図１８に示すような
出力波形を得ることも可能である。
【０１３４】
【発明の効果】以上詳細に説明したように、この発明に
よれば、バイアス電位調整回路およびバイアス回路に選
択信号によって制御される電圧調整手段を設けたため、
従来の液晶駆動電圧発生回路に比べ、消費電力が小さく
しかも波形のなまりも少ない液晶駆動電圧発生回路が得
られる。
よれば、バイアス電位調整回路およびバイアス回路に選
択信号によって制御される電圧調整手段を設けたため、
従来の液晶駆動電圧発生回路に比べ、消費電力が小さく
しかも波形のなまりも少ない液晶駆動電圧発生回路が得
られる。
【図１】本発明の第１の実施例を示す液晶駆動電圧発生
回路の回路図。
回路の回路図。
【図２】液晶マトリクスパネル駆動装置の回路ブロック
図。
図。
【図３】本発明の第１の実施例のバイアス回路の回路
図。
図。
【図４】図１のコントラストデータＣ１〜Ｃ５とバイア
ス電位Ｖ５を示す図。
ス電位Ｖ５を示す図。
【図５】本発明の第１の実施例の選択信号ＣＰ１，ＣＰ
２に対する出力波形図。
２に対する出力波形図。
【図６】第２出力端子の出力信号レベルを示す図。
【図７】本発明の第２の実施例の選択信号ＣＰ１，ＣＰ
２に対する出力波形図。
２に対する出力波形図。
【図８】本発明の第３の実施例の選択信号ＣＰ１，ＣＰ
２に対する出力波形図。
２に対する出力波形図。
【図９】本発明の第６の実施例のバイアス電位調整回路
の回路図。
の回路図。
【図１０】本発明の第６の実施例の選択信号ＣＰ１，Ｃ
Ｐ２に対する出力波形図。
Ｐ２に対する出力波形図。
【図１１】本発明の第７の実施例のバイアス回路の回路
図。
図。
【図１２】本発明の第７の実施例の電子スイッチ回路の
回路図。
回路図。
【図１３】本発明の第７の実施例の選択信号ＣＰ１，Ｃ
Ｐ２に対する出力波形図。
Ｐ２に対する出力波形図。
【図１４】本発明の第９の実施例のバイアス電位調整回
路の回路図。
路の回路図。
【図１５】本発明の第１２の実施例のバイアス電位調整
回路の回路図。
回路の回路図。
【図１６】本発明の他の構成のバイアス電位調整回路の
回路図。
回路図。
【図１７】本発明の他の構成のバイアス回路の回路図。
【図１８】選択信号ＣＰ１，ＣＰ２を同時に変化させた
ときの出力波形図。
ときの出力波形図。
１０ 液晶パネル １１ 走査電極 １２ 信号電極 ３２，４３ 電子スイッ
チ回路 ２０１，２０３ 第１，第２
電源電位入力端子 ２０６〜２０９ 第１〜第４
出力端子 ２２１〜２２６ 制御信号入
力端子 ２３０ バイアス回
路 ２１１〜２１５ 分圧抵抗 ２６０ 電子スイッ
チ回路 ２６１ａ，２６１ｂ〜２６４ａ，２６４ｂ 電子スイッ
チ ４００ バイアス電
位調整回路 ２９１，２７１〜２７５ 第１〜第６
のスイッチ回路 ２７１〜２７６ 第１の抵抗
手段 ３０１〜３０５ 第２の抵抗
手段 ３１１〜３１５ 第７〜第１
１のスイッチ回路 ２４１〜２４５ 第１２〜第
１６のスイッチ回路 ２１１〜２１５ 第３の抵抗
手段 ２５１〜２５５ 第４の抵抗
手段 Ｃ１〜Ｃ６ コントラ
ストデータ ＣＰ１，ＣＰ２ 第１，第２
選択信号
チ回路 ２０１，２０３ 第１，第２
電源電位入力端子 ２０６〜２０９ 第１〜第４
出力端子 ２２１〜２２６ 制御信号入
力端子 ２３０ バイアス回
路 ２１１〜２１５ 分圧抵抗 ２６０ 電子スイッ
チ回路 ２６１ａ，２６１ｂ〜２６４ａ，２６４ｂ 電子スイッ
チ ４００ バイアス電
位調整回路 ２９１，２７１〜２７５ 第１〜第６
のスイッチ回路 ２７１〜２７６ 第１の抵抗
手段 ３０１〜３０５ 第２の抵抗
手段 ３１１〜３１５ 第７〜第１
１のスイッチ回路 ２４１〜２４５ 第１２〜第
１６のスイッチ回路 ２１１〜２１５ 第３の抵抗
手段 ２５１〜２５５ 第４の抵抗
手段 Ｃ１〜Ｃ６ コントラ
ストデータ ＣＰ１，ＣＰ２ 第１，第２
選択信号
Claims (5)
- 【請求項１】 複数の液晶駆動用バイアス電位を出力す
るバイアス回路と、前記バイアス電位を調整するバイア
ス電位調整回路とを備え、前記バイアス回路から出力さ
れる複数のバイアス電位に基づいて液晶駆動電圧を発生
する液晶駆動電圧発生回路において、 前記バイアス回路は第１電源電位端子に接続され、か
つ、複数の第１抵抗手段が直列接続された第１抵抗手段
群と前記第１抵抗手段の抵抗値を第１の制御信号に応答
して変化させるバイアス抵抗可変回路とを有し、 前記バイアス電位調整回路は前記バイアス回路と第２電
源電位端子との間に接続され、かつ第１端子および第２
端子をそれぞれ有する複数の直列接続された第２抵抗手
段からなる第２抵抗手段群と、この第２抵抗手段とそれ
ぞれ並列に接続され、第３端子に入力される信号に応答
して第１端子および第２端子間の導通／非導通を制御す
る複数の第１スイッチ回路と、第１の制御信号に応答し
て導通／非導通を制御する第２スイッチ回路を介して前
記第２抵抗手段群と並列に接続され、第１端子および第
２端子をそれぞれ有する複数の直列接続された第３抵抗
手段からなる第３抵抗手段群と、この第３抵抗手段とそ
れぞれ並列に接続され、第３端子に入力される信号に応
答して第１端子および第２端子間の導通／非導通を制御
する複数の第３スイッチ回路と、その各第１および第３
スイッチ回路の第３端子に接続され第２の制御信号をそ
れぞれ入力する複数の制御信号入力端子とを有すること
を特徴とする液晶駆動電圧発生回路。 - 【請求項２】 前記バイアス抵抗可変回路は前記第１抵
抗手段のそれぞれと並列に接続される複数の抵抗可変回
路を有することを特徴とする請求項１記載の液晶駆動電
圧発生回路。 - 【請求項３】 前記複数の抵抗可変回路のそれぞれは、
抵抗手段と、この抵抗手段に直列に接続され、前記第１
の制御信号に応答して導通／非導通を制御するスイッチ
回路とを有することを特徴とする請求項２記載の液晶駆
動電圧発生回路。 - 【請求項４】 前記バイアス回路から複数のバイアス電
位を受け取り、第３の制御信号に基づいて前記複数のバ
イアス電位を選択して出力する出力回路をさらに有する
ことを特徴とする請求項１記載の液晶駆動電圧発生回
路。 - 【請求項５】 前記第１の制御信号は第１の状態である
期間と第２の状態である期間とを有し、前記第１の制御
信号が第１の状態のときは前記第２のスイッチ回路およ
び第３のスイッチ回路を導通状態にし、前記第１の制御
信号が第２の状態のときは前記第２のスイッチ回路およ
び第３のスイッチ回路を非導通状態にし、かつ前記第１
の制御信号が第１の状態である期間が前記第１の制御信
号が第２の状態である期間より短いことを特徴とする請
求項３記載の液晶駆動電圧発生回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21985893A JP3159843B2 (ja) | 1993-09-03 | 1993-09-03 | 液晶駆動電圧発生回路 |
| KR1019940020308A KR100264364B1 (ko) | 1993-09-03 | 1994-08-17 | 액정 구동전압 발생회로 |
| US08/297,120 US5498932A (en) | 1993-09-03 | 1994-08-29 | Drive voltage generating circuit having a contrast control function |
| EP94113651A EP0642112B1 (en) | 1993-09-03 | 1994-09-01 | Drive voltage generating circuit having a contrast control function |
| DE69415446T DE69415446T2 (de) | 1993-09-03 | 1994-09-01 | Einrichtung zur Steuerspannungserzeugung mit Kontrastregelung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21985893A JP3159843B2 (ja) | 1993-09-03 | 1993-09-03 | 液晶駆動電圧発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0772829A true JPH0772829A (ja) | 1995-03-17 |
| JP3159843B2 JP3159843B2 (ja) | 2001-04-23 |
Family
ID=16742165
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21985893A Expired - Fee Related JP3159843B2 (ja) | 1993-09-03 | 1993-09-03 | 液晶駆動電圧発生回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5498932A (ja) |
| EP (1) | EP0642112B1 (ja) |
| JP (1) | JP3159843B2 (ja) |
| KR (1) | KR100264364B1 (ja) |
| DE (1) | DE69415446T2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005037746A (ja) * | 2003-07-16 | 2005-02-10 | Mitsubishi Electric Corp | 画像表示装置 |
| JP2006047943A (ja) * | 2004-07-02 | 2006-02-16 | Nec Electronics Corp | 階調電圧選択回路、ドライバ回路、液晶駆動回路、液晶表示装置 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5689278A (en) * | 1995-04-03 | 1997-11-18 | Motorola | Display control method |
| US5867057A (en) * | 1996-02-02 | 1999-02-02 | United Microelectronics Corp. | Apparatus and method for generating bias voltages for liquid crystal display |
| KR100446525B1 (ko) * | 1996-06-25 | 2004-11-03 | 삼성전자주식회사 | 밧데리 용량 표시 장치 및 방법 |
| JP2000066644A (ja) * | 1998-08-25 | 2000-03-03 | Sony Corp | プラズマアドレス型液晶表示装置の駆動装置 |
| TW521240B (en) * | 1998-12-10 | 2003-02-21 | Sanyo Electric Co | Liquid crystal driving integrated circuit |
| JP3573984B2 (ja) | 1998-12-15 | 2004-10-06 | 三洋電機株式会社 | 液晶駆動集積回路 |
| JP3584830B2 (ja) | 1999-03-30 | 2004-11-04 | セイコーエプソン株式会社 | 半導体装置並びにそれを用いた液晶装置及び電子機器 |
| JP3799869B2 (ja) * | 1999-03-30 | 2006-07-19 | セイコーエプソン株式会社 | 電源回路を搭載した半導体装置並びにそれを用いた液晶装置及び電子機器 |
| KR100489874B1 (ko) * | 2001-05-23 | 2005-05-17 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 |
| JP5143599B2 (ja) * | 2008-03-13 | 2013-02-13 | オンセミコンダクター・トレーディング・リミテッド | 液晶駆動装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4646079A (en) * | 1984-09-12 | 1987-02-24 | Cornell Research Foundation, Inc. | Self-scanning electroluminescent display |
| JPS6429925U (ja) * | 1987-08-13 | 1989-02-22 | ||
| DE4009404A1 (de) * | 1990-03-23 | 1991-09-26 | Telefonbau & Normalzeit Gmbh | Schaltungsanordnung zur spannungsversorgung der zeilen- und spaltentreiber einer fluessigkristallanzeigevorrichtung |
| JP2695981B2 (ja) * | 1990-10-05 | 1998-01-14 | 株式会社東芝 | 液晶表示器駆動電源回路 |
| US5336978A (en) * | 1991-11-18 | 1994-08-09 | Alessio David S | Drive circuit for electroluminescent lamps |
| JPH05257120A (ja) * | 1992-03-13 | 1993-10-08 | Oki Electric Ind Co Ltd | 液晶駆動電圧発生回路 |
-
1993
- 1993-09-03 JP JP21985893A patent/JP3159843B2/ja not_active Expired - Fee Related
-
1994
- 1994-08-17 KR KR1019940020308A patent/KR100264364B1/ko not_active IP Right Cessation
- 1994-08-29 US US08/297,120 patent/US5498932A/en not_active Expired - Lifetime
- 1994-09-01 EP EP94113651A patent/EP0642112B1/en not_active Expired - Lifetime
- 1994-09-01 DE DE69415446T patent/DE69415446T2/de not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005037746A (ja) * | 2003-07-16 | 2005-02-10 | Mitsubishi Electric Corp | 画像表示装置 |
| US7375710B2 (en) | 2003-07-16 | 2008-05-20 | Mitsubishi Denki Kabushiki Kaisha | Image display apparatus having gradation potential generating circuit |
| JP2006047943A (ja) * | 2004-07-02 | 2006-02-16 | Nec Electronics Corp | 階調電圧選択回路、ドライバ回路、液晶駆動回路、液晶表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0642112A1 (en) | 1995-03-08 |
| DE69415446D1 (de) | 1999-02-04 |
| KR950009312A (ko) | 1995-04-21 |
| US5498932A (en) | 1996-03-12 |
| KR100264364B1 (ko) | 2000-08-16 |
| JP3159843B2 (ja) | 2001-04-23 |
| EP0642112B1 (en) | 1998-12-23 |
| DE69415446T2 (de) | 1999-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3594125B2 (ja) | Ｄａ変換器およびそれを用いた液晶駆動装置 | |
| KR100348644B1 (ko) | 중간 탭을 구비하는 전압 증배기 | |
| KR100339807B1 (ko) | Ｄａ 변환기 및 이를 사용한 액정구동장치 | |
| KR101270457B1 (ko) | 디지털-아날로그 변환기 | |
| US6750839B1 (en) | Grayscale reference generator | |
| US6028598A (en) | Liquid crystal driving power supply circuit | |
| JP3159843B2 (ja) | 液晶駆動電圧発生回路 | |
| US20100182348A1 (en) | Signal voltage generation circuit, display panel driving device, and display apparatus | |
| KR19990006574A (ko) | 디지털-아날로그 변환기와 회로기판과 전자기기 및 액정표시장치 | |
| KR20040025648A (ko) | 감마 보정 회로 및 감마 보정 회로를 구비한 패널 구동 장치 | |
| US7385581B2 (en) | Driving voltage control device, display device and driving voltage control method | |
| JPH10260664A (ja) | 液晶駆動回路とこれを用いた液晶装置 | |
| US6424281B1 (en) | DAC with adjusting digital codes corresponded to reference voltages | |
| US7295142B2 (en) | Digital-to-analog converter with short integration time constant | |
| JP4348318B2 (ja) | 階調表示基準電圧発生回路および液晶駆動装置 | |
| JPH05257120A (ja) | 液晶駆動電圧発生回路 | |
| US7088356B2 (en) | Power source circuit | |
| US5508715A (en) | Data selection circuit | |
| JP3981526B2 (ja) | 液晶駆動用電源回路並びにそれを用いた液晶装置及び電子機器 | |
| KR100592220B1 (ko) | 디지털/아날로그 컨버터 및 그를 이용한 액정표시장치의 소스 구동 회로 | |
| US20080164923A1 (en) | Delay circuit and electronic device including delay circuit | |
| JPH01125025A (ja) | Ｄ／ａコンバータ | |
| KR100200353B1 (ko) | 액정표시장치 구동용 계조전압 제어 장치 | |
| JP2000132147A (ja) | 安定化回路およびその安定化回路を用いた電源回路 | |
| JPH11194318A (ja) | 液晶表示装置及び基準電圧生成回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090216 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090216 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100216 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100216 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100216 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110216 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110216 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110216 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |