JP2006047943A - 階調電圧選択回路、ドライバ回路、液晶駆動回路、液晶表示装置 - Google Patents

Abstract

【課題】回路規模を小さくすることができる階調電圧選択回路を提供すること。
【解決手段】本発明の階調電圧選択回路では、第１階調選択ＭＯＳトランジスタ群（ＳＳ０）とＭ個（Ｍは、１以上の整数）の中間階調電圧生成ＭＯＳトランジスタ群（ＳＳａ、ＳＳｂ）と第２階調選択ＭＯＳトランジスタ群（ＳＳ１）は、制御信号に応じて、第１階調電圧と第２階調電圧との間の階調電圧を（Ｍ＋２）等分に分圧して（Ｍ＋１）個の中間階調電圧を生成する。このとき、第１階調選択ＭＯＳトランジスタ群（ＳＳ０）とＭ個の中間階調電圧生成ＭＯＳトランジスタ群（ＳＳａ、ＳＳｂ）と第２階調選択ＭＯＳトランジスタ群（ＳＳ１）のオン抵抗により数メガオーム以上の高抵抗を得ることができる。本発明の階調電圧選択回路では、その回路内に数メガオーム以上の抵抗値を有する抵抗素子を用いる必要がないため、階調電圧選択回路の回路規模、ソースドライバ回路の回路規模、液晶駆動回路の回路規模を従来のそれよりも小さくすることができる。
【選択図】図７

Description

本発明は、階調電圧選択回路、ドライバ回路、液晶駆動回路、液晶表示装置に関し、特に、液晶パネルで例示される容量性負荷を駆動するために用いられる階調電圧選択回路、ドライバ回路、液晶駆動回路、液晶表示装置に関する。

液晶表示装置は、近年、携帯電話機で例示されるモバイル電子機器に使用されている。液晶表示装置がモバイル電子機器に使用される場合、薄型であり、消費電力がより小さい液晶表示装置が求められる。且つ、液晶表示装置の回路規模（チップサイズ）が小さいことが求められる。

図１は、従来の液晶表示装置の構成を示す。従来の液晶表示装置は、チップ上に設けられた液晶駆動回路と、液晶パネルである表示部１０１とを具備している。
液晶駆動回路は、ｍ個（ｍは２以上の整数）のゲートドライバ回路１０２−１〜１０２−ｍと、ｎ個（ｎは２以上の整数）のソースドライバ回路１０３−１〜１０３−ｎと、電源回路１０４とを具備している。
表示部１０１は、（ｍ×ｎ）個の画素１１０を備えている。（ｍ×ｎ）個の画素１１０の各々は、画素電極１１１と、画素電極１１１に対向する対向電極１１２と、そのドレインが画素電極１１１に接続された薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｅｒ：ＴＦＴ）１１３とを備えている。

ゲートドライバ回路１０２−１〜１０２−ｍは、それぞれゲート線１０５−１〜１０５−ｍを介して表示部１０１に接続されている。ゲート線１０５−ｉ（ｉ＝１、２、…、ｍ）は、ｍ行のうちの第ｉ行に属するｎ個の画素１１０の薄膜トランジスタ１１３のゲートに接続されている。ゲートドライバ回路１０２−１〜１０２−ｍには、１番目からｍ番目までこの順に、１水平期間におけるゲート制御信号１０７が外部から供給される。ゲートドライバ回路１０２−ｉは、外部からのゲート制御信号１０７に応じて、走査電圧を表示部１０１にゲート線１０５−ｉを介して出力する。
電源回路１０４は、直列接続された複数の抵抗素子を備えている。電源回路１０４は、外部電圧と接地電圧とを複数の抵抗素子により分圧し、Ｘ個（例示；Ｘ＝９）の異なる基準電圧を生成する。Ｘ個の基準電圧は、ｎ個のソースドライバ回路１０３−１〜１０３−ｎに供給される。
ソースドライバ回路１０３−１〜１０３−ｎは、それぞれ信号線１０６−１〜１０６−ｎを介して表示部１０１に接続されている。信号線１０６−ｊ（ｊ＝１、２、…、ｎ）は、ｎ列のうちの第ｊ列に属するｍ個の画素１１０の薄膜トランジスタ１１３のソースに接続されている。ソースドライバ回路１０３−１〜１０３−ｎには、それぞれ、電源回路１０４からＸ個の基準電圧が供給される。また、ソースドライバ回路１０３−１〜１０３−ｎには、１水平期間において、それぞれ、外部からソース制御信号１０８と表示用データＤ１〜Ｄｎとが供給される。表示用データＤ１〜Ｄｎはデジタル階調データである。ソースドライバ回路１０３−ｊは、電源回路１０４からのＸ個の基準電圧と、外部からのソース制御信号１０８とに基づいて、表示用データＤｊに応じた階調電圧を表示部１に信号線１０６−ｊを介して出力する。
第ｉ行目、第ｊ列目の画素１１０の薄膜トランジスタ１１３は、ゲート線１０５−ｉに走査電圧が印加され、信号線１０６−ｊに階調電圧が印加されたとき、その画素１１０の画素電極１１１と対向電極１１２との間に階調電圧を印加する。

図２は、従来の液晶表示装置のソースドライバ回路１０３−ｊの構成を示す。ソースドライバ回路１０３−ｊは、シフトレジスタ１２１と、データレジスタ１２２と、ラッチ回路１２３と、レベルシフタ１２４と、デジタル／アナログ（Ｄ／Ａ）コンバータである階調電圧選択回路１２５と、出力回路であるバッファアンプ１２６と、直列抵抗分圧回路１２７とを備えている。ここで、ソースドライバ回路１０３−ｊに供給される上記のソース制御信号１０８は、シフトパルス１２８、転送クロック１２９を含んでいる。

ソースドライバ回路１０３−ｊのシフトレジスタ１２１は、外部から供給されたシフトパルス１２８を転送クロック１２９に同期させて順にシフトさせる。ソースドライバ回路１０３−ｊのデータレジスタ１２２は、外部からの表示用データＤｊを格納して、ソースドライバ回路１０３−ｊのシフトレジスタ１２１から出力されたシフトパルス１２８に同期して表示用データＤｊをソースドライバ回路１０３−ｊのラッチ回路１２３に出力する。
ソースドライバ回路１０３−１〜１０３−ｍのラッチ回路１２３は、ソースドライバ回路１０３−１〜１０３−ｍのデータレジスタ１０２の出力を同タイミングでラッチする。
ソースドライバ回路１０３−ｊのレベルシフタ１２４は、ソースドライバ回路１０３−ｊのラッチ回路１２３の出力のレベル変換を行う。
ソースドライバ回路１０３−ｊの直列抵抗分圧回路１２７は、直列接続された複数の抵抗素子を備えている。この直列抵抗分圧回路１２７は、電源回路１０４からのＸ個の基準電圧を複数の抵抗素子により分圧し、Ｙ個（Ｙ＞Ｘ）の異なる電圧を生成する。
ソースドライバ回路１０３−ｊの階調電圧選択回路１２５は、ソースドライバ回路１０３−ｊの直列抵抗分圧回路１２７により生成されたＹ個の電圧と、ソースドライバ回路１０３−ｊのレベルシフタ１２４の出力（表示用データＤｊ）とに基づいて、Ｚ個（Ｚ＞Ｙ）の出力階調電圧を生成する。この階調電圧選択回路１２５は、Ｚ個の出力階調電圧のうち、表示用データＤｊに応じた出力階調電圧を選択する。ソースドライバ回路１０３−ｊのバッファアンプ１２６は、ソースドライバ回路１０３−ｊの階調電圧選択回路１２５により選択された出力階調電圧を信号線１０６−ｊに出力する。

図３は、従来の液晶表示装置のソースドライバ回路１０３−ｊの直列抵抗分圧回路１２７と階調電圧選択回路１２５の構成を示す。この階調電圧選択回路１２５は、特許文献１の図４に記載された階調電圧選択回路を簡略化したものである。

まず、直列抵抗分圧回路１２７について説明する。
ここで、上記のＸを９とし、Ｘ個の基準電圧を基準電圧Ｖ０〜Ｖ８として表すものとする。また、直列抵抗分圧回路１２７が備える複数の抵抗素子を、直列接続された抵抗素子Ｒ０〜Ｒ１５として表すものとする。
抵抗素子Ｒ０〜Ｒ１５の両端子のうちの一方の端子には、それぞれノードＴ０〜Ｔ１５が接続されている。抵抗素子Ｒ０〜Ｒ１５の他方の端子には、それぞれノードＴ１〜Ｔ１６が接続されている。ノードＴ１〜Ｔ１６のうち、偶数番目のノードＴ０、Ｔ２、Ｔ４、Ｔ６、Ｔ８、Ｔ１０、Ｔ１２、Ｔ１４、Ｔ１６には、それぞれ基準電圧Ｖ０〜Ｖ８が印加されている。

次に、階調電圧選択回路１２５について説明する。階調電圧選択回路１２５は、階調電圧制御部１３０と、第１のスイッチング部１３１と、中間階調電圧生成部１３２と、第２のスイッチング部１３３とを備えている。

ここで、上記のＹを１７として表すものとする。
第１のスイッチング部１３１は、ＭＯＳトランジスタであるＹ個のスイッチＳ００〜Ｓ１６を含んでいる。スイッチＳ００〜Ｓ１６の一端には、それぞれノードＴ０〜Ｔ１６が接続されている。スイッチＳ００、Ｓ０２、Ｓ０４、Ｓ０６、Ｓ０８、Ｓ１０、Ｓ１２、Ｓ１４、Ｓ１６の他端には、ノードＴａが接続されている。スイッチＳ０１、Ｓ０３、Ｓ０５、Ｓ０７、Ｓ０９、Ｓ１１、Ｓ１３、Ｓ１５の他端には、ノードＴｅが接続されている。

中間階調電圧生成部１３２は、直列接続された複数の抵抗素子Ｒａ、Ｒｂ、Ｒｃ、Ｒｄを含んでいる。抵抗素子Ｒａ、Ｒｂ、Ｒｃ、Ｒｄの両端子のうちの一方の端子には、それぞれノードＴａ、Ｔｂ、Ｔｃ、Ｔｄが接続されている。抵抗素子Ｒａ、Ｒｂ、Ｒｃ、Ｒｄの他方の端子には、それぞれノードＴｂ、Ｔｃ、Ｔｄ、Ｔｅが接続されている。

第２のスイッチング部１３３は、ＭＯＳトランジスタである複数のスイッチＳａ、Ｓｂ、Ｓｃ、Ｓｄ、Ｓｅを含んでいる。スイッチＳａ、Ｓｂ、Ｓｃ、Ｓｄ、Ｓｅの一端には、それぞれノードＴａ、Ｔｂ、Ｔｃ、Ｔｄ、Ｔｅが接続されている。複数のスイッチＳａ、Ｓｂ、Ｓｃ、Ｓｄ、Ｓｅの他端には、ノードＴｏｕｔを介してバッファアンプ１２６が接続されている。

ここで、上記のＺを６４とし、Ｚ個の出力階調電圧を出力階調電圧Ｖ００’〜Ｖ６３’として表すものとする。
階調電圧制御部１３０は、出力階調電圧Ｖ００’〜Ｖ６３’のうち、表示用データＤｊに応じた出力階調電圧を選択するために、図４に示されるような制御を第１のスイッチング部１３１、第２のスイッチング部１３３に対して行なう。

例えば、表示用データＤｊに応じた出力階調電圧がＶ００’であるとき、階調電圧制御部１３０は、スイッチＳ００、Ｓ０１と、スイッチＳａとに制御信号を出力する。
このとき、スイッチＳ００は、制御信号に応じてオンし、ノードＴ０に印加された階調電圧を選択する。スイッチＳ００により選択された階調電圧は、ノードＴａに印加される。
また、スイッチＳ０１は、制御信号に応じてオンし、ノードＴ１に印加された階調電圧を選択する。スイッチＳ０１により選択された階調電圧は、ノードＴｅに印加される。
中間階調電圧生成部１３２は、ノードＴａに印加された階調電圧と、ノードＴｅに印加された階調電圧との間の階調電圧を４等分に分圧して３個の中間階調電圧を生成する。３個の中間階調電圧は、それぞれノードＴｂ、Ｔｃ、Ｔｄに印加される。
スイッチＳａは、制御信号に応じてオンし、ノードＴａに印加された階調電圧を出力階調電圧Ｖ００’として出力する。出力階調電圧Ｖ００’はノードＴｏｕｔに印加され、バッファアンプ１２６に供給される。

表示用データＤｊに応じた出力階調電圧がＶ０１’であるとき、階調電圧制御部１３０は、スイッチＳ００、Ｓ０１と、スイッチＳｂとに制御信号を出力する。
このとき、スイッチＳ００は、制御信号に応じてオンし、ノードＴ０に印加された階調電圧を選択する。スイッチＳ００により選択された階調電圧はノードＴａに印加される。
また、スイッチＳ０１は、制御信号に応じてオンし、ノードＴ１に印加された階調電圧を選択する。スイッチＳ０１により選択された階調電圧はノードＴｅに印加される。
中間階調電圧生成部１３２は、ノードＴａに印加された階調電圧と、ノードＴｅに印加された階調電圧との間の階調電圧を４等分に分圧して３個の中間階調電圧を生成する。３個の中間階調電圧は、それぞれノードＴｂ、Ｔｃ、Ｔｄに印加される。
スイッチＳｂは、制御信号に応じてオンし、ノードＴｂに印加された中間階調電圧を出力階調電圧Ｖ０１’として出力する。出力階調電圧Ｖ０１’はノードＴｏｕｔに印加され、バッファアンプ１２６に供給される。

特開平９−１９８０１２号公報

しかしながら、中間階調電圧生成部１３２（抵抗素子Ｒａ、Ｒｂ、Ｒｃ、Ｒｄ）は、直列抵抗分圧回路１２７（抵抗素子Ｒ０〜Ｒ１５）に並列に設けられているため、中間階調電圧生成部１３２に流れる電流の誤差により、各出力階調電圧Ｖ００’〜Ｖ６３’の電圧レベルが変動するという問題がある。このため、ソースドライバ回路１０３−ｊでは、直列抵抗分圧回路１２７の抵抗素子Ｒ０〜Ｒ１５の抵抗値が、通常、数十オーム〜数百オーム程度であるのに対して、中間階調電圧生成部１３２の抵抗素子Ｒａ、Ｒｂ、Ｒｃ、Ｒｄの抵抗値は、数メガオーム以上（例示；１メガオーム）必要である。
ソースドライバ回路の出力数（ソースドライバ回路１０３−１〜１０３−ｎ）は、近年では解像度の増大により、数百以上である。即ち、上記ｎが数百以上の値である。ソースドライバ回路１０３−１〜１０３−ｎが同時に同じ出力階調電圧を選択する場合を考慮すると、中間階調電圧生成部１３２に流れる電流の誤差を抑えるためには、中間階調電圧生成部１３２の抵抗素子Ｒａ、Ｒｂ、Ｒｃ、Ｒｄの抵抗値として、数メガオーム以上の非常に高い値が必要となる。

抵抗素子は、抵抗値が高くなるに従って、そのサイズも大きくなる。中間階調電圧生成部１３２の抵抗素子Ｒａ、Ｒｂ、Ｒｃ、Ｒｄが数メガオームである場合、階調電圧選択回路１２５の回路規模が大きくなってしまう。階調電圧選択回路１２５の回路規模が大きくなるに従って、ソースドライバ回路１０３−１〜１０３−ｎの回路規模、ソースドライバ回路１０３−１〜１０３−ｎを具備する液晶駆動回路の回路規模が大きくなってしまう。このように、回路規模が大きくなるに従って、液晶駆動回路を搭載するチップのチップサイズが増大する原因となる。上述のように、液晶表示装置は薄型であることが求められ、チップサイズは小さいことが好ましい。

上記の階調電圧選択回路１２５は、特許文献１の図４に記載された階調電圧選択回路を簡略化したものであるが、特許文献１の図５に記載されているように、中間階調電圧生成部１３２を抵抗素子からコンデンサに変更した場合を考える。この場合でも、コンデンサの容量自身のリーク電流とフィードスルーの問題から、コンデンサの容量値として非常に高い値が必要となる。コンデンサは、容量値が高くなるに従って、そのサイズも大きくなる。この場合でも、回路規模が大きくなり、チップサイズが増大する原因となる。

したがって、本発明の課題は、回路規模を小さくすることができる階調電圧選択回路、ドライバ回路、液晶駆動回路、液晶表示装置を提供することにある。

以下に、［発明を実施するための最良の形態］で使用する番号・符号を用いて、課題を解決するための手段を説明する。これらの番号・符号は、［特許請求の範囲］の記載と［発明を実施するための最良の形態］の記載との対応関係を明らかにするために付加されたものであるが、［特許請求の範囲］に記載されている発明の技術的範囲の解釈に用いてはならない。

本発明の階調電圧選択回路（２５）は、液晶表示装置に適用される。その液晶表示装置は、表示部（１）と、前記表示部（１）に接続された液晶駆動回路とを具備している。
前記液晶駆動回路は、複数のドライバ回路（３−１〜３−ｎ）と、基準電圧を発生する電源回路（４）とを具備している。
前記複数のドライバ回路の各々（３−ｊ）（ｊ＝１、２、…、ｎ）は、第１表示用データ又は第２表示用データが供給される階調電圧選択回路（２５）と、前記基準電圧を分圧して複数の階調電圧を生成し、前記階調電圧選択回路（２５）に供給する直列抵抗分圧回路（２７）とを具備している。
本発明の階調電圧選択回路（２５）は、複数の階調電圧に対応付けられた複数の階調選択ＭＯＳトランジスタ群（３１；ＳＳ０〜ＳＳ１６）と、直列接続されたＭ個（Ｍは、１以上の整数）の中間階調電圧生成ＭＯＳトランジスタ群（３２；ＳＳａ、ＳＳｂ）と、スイッチング部（３３；Ｓ２〜Ｓ４）と、第１表示用データに応じて第１制御信号を供給し、第２表示用データに応じて第２制御信号を供給する制御部（３０）とを具備している。
前記第１制御信号又は前記第２制御信号に応じて、第１階調選択ＭＯＳトランジスタ群（ＳＳ０）は、第１階調電圧（Ｖａ）を選択し、第２階調選択ＭＯＳトランジスタ群（ＳＳ１）は、前記第１階調電圧（Ｖａ）の次の第２階調電圧（Ｖｂ）を選択する。
前記第１階調選択ＭＯＳトランジスタ群（ＳＳ０）と前記Ｍ個の中間階調電圧生成ＭＯＳトランジスタ群（ＳＳａ、ＳＳｂ）と前記第２階調選択ＭＯＳトランジスタ群（ＳＳ１）は、前記第２制御信号に応じて、前記第１階調電圧（Ｖａ）と前記第２階調電圧（Ｖｂ）との間の階調電圧を（Ｍ＋２）個に分圧して（Ｍ＋１）個の中間階調電圧を生成する。
前記スイッチング部（Ｓ２〜Ｓ４）は、前記第１制御信号に応じて、前記第１階調選択ＭＯＳトランジスタ群（ＳＳ０）により選択された前記第１階調電圧（Ｖａ）を表示部（１）に出力し、前記第２制御信号に応じて、前記（Ｍ＋１）個の中間階調電圧のうちの１つを選択して前記表示部（１）に出力する。
前記（Ｍ＋１）個の中間階調電圧は、前記第１階調選択ＭＯＳトランジスタ群（ＳＳ０）と前記Ｍ個の中間階調電圧生成ＭＯＳトランジスタ群（ＳＳａ、ＳＳｂ）と前記第２階調選択ＭＯＳトランジスタ群（ＳＳ１）のオン抵抗により決定される。

前記ドライバ回路（３−ｊ）において、中間階調電圧生成部（３２）である前記Ｍ個の中間階調電圧生成ＭＯＳトランジスタ群（ＳＳａ、ＳＳｂ）は、前記直列抵抗分圧回路（２７）に並列に設けられている。前記直列抵抗分圧回路（２７）の抵抗素子の抵抗値は、通常、数十オーム〜数百オーム程度である。このため、各出力階調電圧の電圧レベルが変動しないように、中間階調電圧生成部（３２）の抵抗値は、数メガオーム以上必要である。
本発明では、階調電圧選択回路（２５）において、前記第１階調選択ＭＯＳトランジスタ群（ＳＳ０）と前記Ｍ個の中間階調電圧生成ＭＯＳトランジスタ群（ＳＳａ、ＳＳｂ）と前記第２階調選択ＭＯＳトランジスタ群（ＳＳ１）が、前記第２制御信号に応じて、前記第１階調電圧と前記第２階調電圧との間の階調電圧を（Ｍ＋２）等分に分圧して前記（Ｍ＋１）個の中間階調電圧を生成する。このとき、前記第１階調選択ＭＯＳトランジスタ群（ＳＳ０）と前記Ｍ個の中間階調電圧生成ＭＯＳトランジスタ群（ＳＳａ、ＳＳｂ）と前記第２階調選択ＭＯＳトランジスタ群（ＳＳ１）のオン抵抗により数メガオーム以上の高抵抗を得ることができる。即ち、本発明では、前記階調電圧選択回路（２５）において、数メガオーム以上の抵抗値を有する抵抗素子を用いずに、上記のオン抵抗により数メガオーム以上の高抵抗を得ることができる。このため、各出力階調電圧の電圧レベルが変動しない。

本発明の階調電圧選択回路（２５）において、前記Ｍ個の中間階調電圧生成ＭＯＳトランジスタ群（ＳＳａ、ＳＳｂ）の各々は、直列接続されたＮ個（Ｎは２以上の整数）のＭＯＳトランジスタから構成されている。
前記Ｍ個の中間階調電圧生成ＭＯＳトランジスタ群（ＳＳａ、ＳＳｂ）のうちの制御用中間階調電圧生成ＭＯＳトランジスタ群（ＳＳａ）のＪ個（Ｊは、１≦Ｊ≦Ｎを満たす整数）のＭＯＳトランジスタには、前記第２制御信号が供給される。
前記制御用中間階調電圧生成ＭＯＳトランジスタ群（ＳＳａ）の（Ｎ−Ｊ）個のＭＯＳトランジスタには、常時オンするための第３制御信号が供給される。
前記Ｍ個の中間階調電圧生成ＭＯＳトランジスタ群（ＳＳａ、ＳＳｂ）のうち、前記制御用中間階調電圧生成ＭＯＳトランジスタ群（ＳＳａ）以外の中間階調電圧生成ＭＯＳトランジスタ群（ＳＳｂ）の前記Ｎ個のＭＯＳトランジスタには、前記第３制御信号が供給される。

本発明の階調電圧選択回路（２５）において、前記スイッチング部（Ｓ２〜Ｓ４）は、（Ｍ＋１）個のスイッチを含んでいる。
前記制御部（３０）は、前記第１表示用データに応じて前記第１制御信号を前記第１階調選択ＭＯＳトランジスタ群（ＳＳ０）と、前記第２階調選択ＭＯＳトランジスタ群（ＳＳ１）と、前記（Ｍ＋１）個のスイッチのうちの第１スイッチ（Ｓ２）とに供給する。
前記第１スイッチ（Ｓ２）は、前記第１制御信号に応じて、前記第１階調選択ＭＯＳトランジスタ群（ＳＳ０）により選択された前記第１階調電圧（Ｖａ）を前記表示部（１）に出力ノード（Ｔｏｕｔ）を介して出力する。
前記制御部（３０）は、前記第２表示用データに応じて前記第２制御信号を前記第１階調選択ＭＯＳトランジスタ群（ＳＳ０）と、前記第２階調選択ＭＯＳトランジスタ群（ＳＳ１）と、前記制御用中間階調電圧生成ＭＯＳトランジスタ群（ＳＳａ）の前記Ｊ個のＭＯＳトランジスタと、前記（Ｍ＋１）個のスイッチのうちの第Ｉスイッチ｛Ｉは、１≦Ｉ≦（Ｍ＋１）を満たす整数｝（Ｓ２〜Ｓ４のいずれか）とに供給する。
前記第Ｉスイッチは、前記第２制御信号に応じて、前記（Ｍ＋１）個の中間階調電圧のうちの第Ｉ中間階調電圧を前記表示部（１）に前記出力ノード（Ｔｏｕｔ）を介して出力する。

本発明の階調電圧選択回路（２５）は、前記オン抵抗の誤差を低減するための抵抗部（Ｒｓｓ０、Ｒｓｓ１、Ｒｓｓａ、Ｒｓｓｂ）を更に具備している。
前記抵抗部（Ｒｓｓ０、Ｒｓｓ１、Ｒｓｓａ、Ｒｓｓｂ）は、前記第１階調選択ＭＯＳトランジスタ群（ＳＳ０）に直列接続された第１抵抗素子（Ｒｓｓ０）と、前記第２階調選択ＭＯＳトランジスタ群（ＳＳ１）に直列接続された第２抵抗素子（Ｒｓｓ１）と、前記Ｍ個の中間階調電圧生成ＭＯＳトランジスタ群（ＳＳａ、ＳＳｂ）とそれぞれ交互に接続されたＭ個の抵抗素子（Ｒｓｓａ、Ｒｓｓｂ）とを含んでいる。
前記（Ｍ＋１）個の中間階調電圧は、前記オン抵抗と前記抵抗部（Ｒｓｓ０、Ｒｓｓ１、Ｒｓｓａ、Ｒｓｓｂ）の抵抗とにより決定される。

上記のオン抵抗は、様々な条件で誤差が生じる場合がある。このような場合、本発明では、オン抵抗の誤差を低減するための前記抵抗部（Ｒｓｓ０、Ｒｓｓ１、Ｒｓｓａ、Ｒｓｓｂ）を階調電圧選択回路（２５）に設けることにより、（Ｍ＋１）個の中間階調電圧は、前記第１階調選択ＭＯＳトランジスタ群（ＳＳ０）と前記Ｍ個の中間階調電圧生成ＭＯＳトランジスタ群（ＳＳａ、ＳＳｂ）と前記第２階調選択ＭＯＳトランジスタ群（ＳＳ１）のオン抵抗と、そのオン抵抗の誤差を低減するための前記抵抗部（Ｒｓｓ０、Ｒｓｓ１、Ｒｓｓａ、Ｒｓｓｂ）の抵抗とにより決定される。このため、本発明では、階調電圧選択回路（２５）において、（Ｍ＋１）個の中間階調電圧を正確に生成することができる。

本発明の階調電圧選択回路（２５）は、プリチャージ用スイッチング部（ＳＷ１１）を更に具備している。
前記制御部（３０）は、前記第１制御信号又は前記第２制御信号を出力するときに、パルス信号である第４制御信号を前記プリチャージ用スイッチング部（ＳＷ１１）に供給する。
前記プリチャージ用スイッチング部（ＳＷ１１）は、前記第４制御信号に応じて、前記出力ノード（Ｔｏｕｔ）に供給される電圧を前記第１階調電圧（Ｖａ）にプリチャージする。
前記第１スイッチ（Ｓ２）は、前記第１制御信号に応じて、前記第１階調電圧（Ｖａ）を前記出力ノード（Ｔｏｕｔ）に供給し、前記出力ノード（Ｔｏｕｔ）には、前記第１階調電圧（Ｖａ）がプリチャージされた後に前記第１スイッチ（Ｓ２）からの前記第１階調電圧（Ｖａ）が供給される。
前記第Ｉスイッチは、前記第２制御信号に応じて、前記第Ｉ中間階調電圧を前記出力ノード（Ｔｏｕｔ）に供給し、前記出力ノード（Ｔｏｕｔ）には、前記第１階調電圧（Ｖａ）がプリチャージされた後に前記第Ｉスイッチからの前記第Ｉ中間階調電圧が供給される。

階調電圧選択回路（２５）が上述の抵抗部（Ｒｓｓ０、Ｒｓｓ１、Ｒｓｓａ、Ｒｓｓｂ）を備えているとき、その抵抗部の抵抗による時定数が大きくなり、回路動作が遅くなる場合がある。このような場合、本発明では、抵抗部（Ｒｓｓ０、Ｒｓｓ１、Ｒｓｓａ、Ｒｓｓｂ）の時定数の大きさによる回路動作の遅延を改善するために、プリチャージ用スイッチング部（ＳＷ１１、ＳＷ１２）を階調電圧選択回路（２５）に設けることにより、階調電圧選択回路（２５）の高速動作を実現することができる。

本発明の階調電圧選択回路（２５）は、隣り合う階調電圧をＭＯＳトランジスタ（ＳＳ０、ＳＳ１、ＳＳａ、ＳＳｂ）のオン抵抗を用いて分圧して多階調化することを特徴とする。

本発明の階調電圧選択回路（２５）は、隣り合う第１及び第２の階調電圧ノード（Ｔｙ_０；Ｔ０）（Ｔｙ_１；Ｔ１）と、前記第１の階調電圧ノード（Ｔｙ_０；Ｔ０）と出力ノード（Ｔｏｕｔ）の間に設けられた第１のＭＯＳトランジスタ群（ＳＳｙ_０；ＳＳ０）と、前記出力ノード（Ｔｏｕｔ）及び前記第２の階調電圧ノード（Ｔｙ_１；Ｔ１）の間に設けられた、前記第１のＭＯＳトランジスタ群（ＳＳｙ_０；ＳＳ０）を構成するＭＯＳトランジスタ数と同数のＭＯＳトランジスタを有する第２のＭＯＳトランジスタ群（ＳＳａ）とを有することを特徴とする。

本発明の階調電圧選択回路（２５）は、前記第２のＭＯＳトランジスタ群（ＳＳａ）のうちのひとつのトランジスタ（Ｓ１）をオフにして前記第１の階調電圧ノード（Ｔｙ_０；Ｔ０）に供給される階調電圧を前記第１のＭＯＳトランジスタ群（ＳＳｙ_０；ＳＳ０）を介して前記出力ノード（Ｔｏｕｔ）に伝達することを特徴とする。

以上の説明により、本発明の階調電圧選択回路、ドライバ回路、液晶駆動回路、液晶表示装置によれば、階調電圧選択回路において、数メガオーム以上の抵抗値を有する抵抗素子を用いずに、ＭＯＳトランジスタ群のオン抵抗により数メガオーム以上の高抵抗を得ることができるため、階調電圧選択回路の回路規模、ソースドライバ回路の回路規模、液晶駆動回路の回路規模を従来のそれよりも小さくすることができる。
また、本発明の階調電圧選択回路、ドライバ回路、液晶駆動回路、液晶表示装置によれば、回路規模を小さくすることができるため、液晶駆動回路を搭載するチップのチップサイズを小さくすることができ、薄型のニーズに対応する。

以下に添付図面を参照して、本発明の階調電圧選択回路が適用される液晶表示装置について詳細に説明する。

（第１実施形態）
図５は、本発明の第１実施形態による液晶表示装置の構成を示す。第１実施形態による液晶表示装置は、チップ上に設けられた液晶駆動回路と、液晶パネルである表示部１とを具備している。
液晶駆動回路は、ｍ個（ｍは２以上の整数）のゲートドライバ回路２−１〜２−ｍと、ｎ個（ｎは２以上の整数）のソースドライバ回路３−１〜３−ｎと、電源回路４とを具備している。
表示部１は、（ｍ×ｎ）個の画素１０を備えている。（ｍ×ｎ）個の画素１０の各々は、画素電極１１と、画素電極１１に対向する対向電極１２と、そのドレインが画素電極１１に接続された薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｅｒ：ＴＦＴ）１３とを備えている。

ゲートドライバ回路２−１〜２−ｍは、それぞれゲート線５−１〜５−ｍを介して表示部１に接続されている。ゲート線５−ｉ（ｉ＝１、２、…、ｍ）は、ｍ行のうちの第ｉ行に属するｎ個の画素１０の薄膜トランジスタ１３のゲートに接続されている。ゲートドライバ回路２−１〜２−ｍには、１番目からｍ番目までこの順に、１水平期間におけるゲート制御信号７が外部から供給される。ゲートドライバ回路２−ｉは、外部からのゲート制御信号７に応じて、走査電圧を表示部１にゲート線５−ｉを介して出力する。
電源回路４は、直列接続された複数の抵抗素子を備えている。電源回路４は、外部電圧と接地電圧とを複数の抵抗素子により分圧し、Ｘ個（例示；Ｘ＝９）の異なる基準電圧を生成する。Ｘ個の基準電圧は、ｎ個のソースドライバ回路３−１〜３−ｎに供給される。
ソースドライバ回路３−１〜３−ｎは、それぞれ信号線６−１〜６−ｎを介して表示部１に接続されている。信号線６−ｊ（ｊ＝１、２、…、ｎ）は、ｎ列のうちの第ｊ列に属するｍ個の画素１０の薄膜トランジスタ１３のソースに接続されている。ソースドライバ回路３−１〜３−ｎには、それぞれ、電源回路４からＸ個の基準電圧が供給される。また、ソースドライバ回路３−１〜３−ｎには、１水平期間において、それぞれ、外部からソース制御信号８と表示用データＤ１〜Ｄｎとが供給される。表示用データＤ１〜Ｄｎはデジタル階調データである。ソースドライバ回路３−ｊは、電源回路４からのＸ個の基準電圧と、外部からのソース制御信号８とに基づいて、表示用データＤｊに応じた階調電圧を表示部１に信号線６−ｊを介して出力する。
第ｉ行目、第ｊ列目の画素１０の薄膜トランジスタ１３は、ゲート線５−ｉに走査電圧が印加され、信号線６−ｊに階調電圧が印加されたとき、その画素１０の画素電極１１と対向電極１２との間に階調電圧を印加する。

図６は、本発明の第１実施形態による液晶表示装置のソースドライバ回路３−ｊの構成を示す。ソースドライバ回路３−ｊは、シフトレジスタ２１と、データレジスタ２２と、ラッチ回路２３と、レベルシフタ２４と、デジタル／アナログ（Ｄ／Ａ）コンバータである階調電圧選択回路２５と、出力回路であるバッファアンプ２６と、直列抵抗分圧回路２７とを備えている。ここで、ソースドライバ回路３−ｊに供給される上記のソース制御信号８は、シフトパルス２８、転送クロック２９を含んでいる。

ソースドライバ回路３−ｊのシフトレジスタ２１は、外部から供給されたシフトパルス２８を転送クロック２９に同期させて順にシフトさせる。ソースドライバ回路３−ｊのデータレジスタ２２は、外部からの表示用データＤｊを格納して、ソースドライバ回路３−ｊのシフトレジスタ２１から出力されたシフトパルス２８に同期して表示用データＤｊをソースドライバ回路３−ｊのラッチ回路２３に出力する。
ソースドライバ回路３−１〜３−ｍのラッチ回路２３は、ソースドライバ回路３−１〜３−ｍのデータレジスタ２の出力を同タイミングでラッチする。
ソースドライバ回路３−ｊのレベルシフタ２４は、ソースドライバ回路３−ｊのラッチ回路２３の出力のレベル変換を行う。
ソースドライバ回路３−ｊの直列抵抗分圧回路２７は、直列接続された複数の抵抗素子を備えている。この直列抵抗分圧回路２７は、電源回路４からのＸ個の基準電圧を複数の抵抗素子により分圧し、Ｙ個（Ｙ＞Ｘ）の異なる階調電圧を生成する。
ソースドライバ回路３−ｊの階調電圧選択回路２５は、ソースドライバ回路３−ｊの直列抵抗分圧回路２７により生成されたＹ個の階調電圧と、ソースドライバ回路３−ｊのレベルシフタ２４の出力（表示用データＤｊ）とに基づいて、Ｚ個（Ｚ＞Ｙ）の出力階調電圧を生成する。この階調電圧選択回路２５は、Ｚ個の出力階調電圧のうち、表示用データＤｊに応じた出力階調電圧を選択する。ソースドライバ回路３−ｊのバッファアンプ２６は、ソースドライバ回路３−ｊの階調電圧選択回路２５により選択された出力階調電圧を信号線６−ｊに出力する。

図７に示されるように、階調電圧選択回路２５は、階調電圧制御部３０と、階調選択部３１と、中間階調電圧生成部３２と、スイッチング部３３とを備えている。

階調選択部３１は、Ｙ個の階調電圧に対応付けられたＹ個の階調選択ＭＯＳトランジスタ群を含んでいる。Ｙ個の階調選択ＭＯＳトランジスタ群の各々は、直列接続されたＮ個（Ｎは２以上の整数）のＭＯＳトランジスタから構成されている。Ｙ個の階調選択ＭＯＳトランジスタ群のうちの第１階調選択ＭＯＳトランジスタ群と第２階調選択ＭＯＳトランジスタ群には、第１制御信号又は第２制御信号が階調電圧制御部３０から供給される。

中間階調電圧生成部３２は、直列接続されたＭ個（Ｍは、１以上の整数）の中間階調電圧生成ＭＯＳトランジスタ群を含んでいる。Ｍ個の中間階調電圧生成ＭＯＳトランジスタ群の各々は、直列接続されたＮ個のＭＯＳトランジスタから構成されている。
Ｍ個の中間階調電圧生成ＭＯＳトランジスタ群のうちの少なくとも１つは制御用中間階調電圧生成ＭＯＳトランジスタ群である。制御用中間階調電圧生成ＭＯＳトランジスタ群のＪ個（Ｊは、１≦Ｊ≦Ｎを満たす整数）のＭＯＳトランジスタには、第２制御信号が階調電圧制御部３０から供給される。
制御用中間階調電圧生成ＭＯＳトランジスタ群の（Ｎ−Ｊ）個のＭＯＳトランジスタには、常時オンするための第３制御信号が供給される。Ｍ個の中間階調電圧生成ＭＯＳトランジスタ群のうち、制御用中間階調電圧生成ＭＯＳトランジスタ群以外の中間階調電圧生成ＭＯＳトランジスタ群のＮ個のＭＯＳトランジスタには、第３制御信号が供給される。

スイッチング部３３は、ＭＯＳトランジスタである（Ｍ＋１）個のスイッチを含んでいる。

階調電圧制御部３０は、レベルシフタ２４からの表示用データＤｊが第１表示用データを表すとき、第１表示用データに応じて第１制御信号を、Ｙ個の階調選択ＭＯＳトランジスタ群のうちの第１階調選択ＭＯＳトランジスタ群と第２階調選択ＭＯＳトランジスタ群とに供給し、スイッチング部３３の（Ｍ＋１）個のスイッチのうちの第１スイッチに供給する。
このとき、第１制御信号に応じて、第１階調選択ＭＯＳトランジスタ群は、Ｙ個の階調電圧のうちの第１階調電圧を選択し、第２階調選択ＭＯＳトランジスタ群は、Ｙ個の階調電圧のうち、第１階調電圧の次の第２階調電圧を選択する。第１スイッチは、第１制御信号に応じて、第１階調選択ＭＯＳトランジスタ群により選択された第１階調電圧を出力する。第１スイッチにより出力された第１階調電圧は、上記のＺ個の出力階調電圧のうちの１つの出力階調電圧としてバッファアンプ２６に出力される。

階調電圧制御部３０は、レベルシフタ２４からの表示用データＤｊが第２表示用データを表すとき、第２表示用データに応じて第２制御信号を、Ｙ個の階調選択ＭＯＳトランジスタ群のうちの第１階調選択ＭＯＳトランジスタ群と第２階調選択ＭＯＳトランジスタ群とに供給し、制御用中間階調電圧生成ＭＯＳトランジスタ群のＪ個のＭＯＳトランジスタと、スイッチング部３３の（Ｍ＋１）個のスイッチのうちの第Ｉスイッチ｛Ｉは、１≦Ｉ≦（Ｍ＋１）を満たす整数｝とに供給する。
このとき、第２制御信号に応じて、第１階調選択ＭＯＳトランジスタ群は、Ｙ個の階調電圧のうちの第１階調電圧を選択し、第２階調選択ＭＯＳトランジスタ群は、Ｙ個の階調電圧のうち、第１階調電圧の次の第２階調電圧を選択する。また、制御用中間階調電圧生成ＭＯＳトランジスタ群のＪ個のＭＯＳトランジスタに第２制御信号が供給されたとき、第１階調選択ＭＯＳトランジスタ群とＭ個の中間階調電圧生成ＭＯＳトランジスタ群と第２階調選択ＭＯＳトランジスタ群とがこの順に接続される。このとき、第１階調選択ＭＯＳトランジスタ群とＭ個の中間階調電圧生成ＭＯＳトランジスタ群と第２階調選択ＭＯＳトランジスタ群は、第２制御信号に応じて、第１階調電圧と第２階調電圧との間の階調電圧を（Ｍ＋２）等分に分圧して（Ｍ＋１）個の中間階調電圧を生成する。この（Ｍ＋１）個の中間階調電圧は、第１階調選択ＭＯＳトランジスタ群とＭ個の中間階調電圧生成ＭＯＳトランジスタ群と第２階調選択ＭＯＳトランジスタ群のオン抵抗により決定される。第Ｉスイッチは、第２制御信号に応じて、（Ｍ＋１）個の中間階調電圧のうちの第Ｉ中間階調電圧を選択して出力する。第Ｉスイッチにより出力された第Ｉ中間階調電圧は、上記のＺ個の出力階調電圧のうちの１つの出力階調電圧としてバッファアンプ２６に出力される。

ソースドライバ回路３−ｊにおいて、中間階調電圧生成部３２（Ｍ個の中間階調電圧生成ＭＯＳトランジスタ群）は、直列抵抗分圧回路２７（抵抗素子）に並列に設けられている。直列抵抗分圧回路２７の抵抗素子の抵抗値は、通常、数十オーム〜数百オーム程度である。このため、各出力階調電圧の電圧レベルが変動しないように、中間階調電圧生成部３２の抵抗値は、数メガオーム以上必要である。
本発明の液晶表示装置の階調電圧選択回路２５では、第１階調選択ＭＯＳトランジスタ群とＭ個の中間階調電圧生成ＭＯＳトランジスタ群と第２階調選択ＭＯＳトランジスタ群が、第２制御信号に応じて、第１階調電圧と第２階調電圧との間の階調電圧を（Ｍ＋２）等分に分圧して（Ｍ＋１）個の中間階調電圧を生成する。このとき、第１階調選択ＭＯＳトランジスタ群とＭ個の中間階調電圧生成ＭＯＳトランジスタ群と第２階調選択ＭＯＳトランジスタ群のオン抵抗により数メガオーム以上の高抵抗を得ることができる。このため、各出力階調電圧の電圧レベルが変動しない。

本発明の液晶表示装置では、上述のように、階調電圧選択回路２５において、数メガオーム以上の抵抗値を有する抵抗素子を用いずに、上記のオン抵抗により数メガオーム以上の高抵抗を得ることができる。このため、階調電圧選択回路２５の回路規模を従来のそれよりも小さくすることができる。また、本発明の液晶表示装置では、ソースドライバ回路３−１〜３−ｎの回路規模、ソースドライバ回路３−１〜３−ｎを具備する液晶駆動回路の回路規模を従来のそれよりも小さくすることができる。
このように、本発明の液晶表示装置では、回路規模を小さくすることができるため、液晶駆動回路を搭載するチップのチップサイズを小さくすることができ、薄型のニーズに対応できる。
また、本発明の液晶表示装置では、第１階調選択ＭＯＳトランジスタ群、Ｍ個の中間階調電圧生成ＭＯＳトランジスタ群、第２階調選択ＭＯＳトランジスタ群を構成するＭＯＳトランジスタの上層のポリ配線による抵抗（ポリ抵抗）を使って上記のオン抵抗を生成する。このため、Ｍがいくつであっても、ＭＯＳトランジスタ自体の面積は増えない。そのポリ抵抗は、例えば３００ｋΩ程度である。

図７を用いて、直列抵抗分圧回路２７と階調電圧選択回路２５の構成について具体的に説明する。

まず、直列抵抗分圧回路２７について説明する。
ここで、上記のＸを９とし、Ｘ個の基準電圧を基準電圧Ｖ０〜Ｖ８として表すものとする。また、直列抵抗分圧回路２７が備える複数の抵抗素子を、直列接続された抵抗素子Ｒ０〜Ｒ１５として表すものとする。
抵抗素子Ｒ０〜Ｒ１５の両端子のうちの一方の端子には、それぞれノードＴ０〜Ｔ１５が接続されている。抵抗素子Ｒ０〜Ｒ１５の他方の端子には、それぞれノードＴ１〜Ｔ１６が接続されている。ノードＴ１〜Ｔ１６のうち、偶数番目のノードＴ０、Ｔ２、Ｔ４、Ｔ６、Ｔ８、Ｔ１０、Ｔ１２、Ｔ１４、Ｔ１６には、それぞれ基準電圧Ｖ０〜Ｖ８が印加（供給）されている。

次に、階調電圧選択回路２５の階調選択部３１について説明する。

ここで、上記のＹを１７とし、階調選択部３１のＹ個の階調選択ＭＯＳトランジスタ群を階調選択ＭＯＳトランジスタ群ＳＳ０〜ＳＳ１６として表すものとする。
階調選択ＭＯＳトランジスタ群ＳＳ０〜ＳＳ１６の１段目のＭＯＳトランジスタには、それぞれノードＴ０〜Ｔ１６が接続されている。階調選択ＭＯＳトランジスタ群ＳＳ０、ＳＳ２、ＳＳ４、ＳＳ６、ＳＳ８、ＳＳ１０、ＳＳ１２、ＳＳ１４、ＳＳ１６の最終段目のＭＯＳトランジスタには、ノードＴａが接続されている。階調選択ＭＯＳトランジスタ群ＳＳ１、ＳＳ３、ＳＳ５、ＳＳ７、ＳＳ９、ＳＳ１１、ＳＳ１３、ＳＳ１５の最終段目のＭＯＳトランジスタには、ノードＴｃが接続されている。

次に、階調電圧選択回路２５の中間階調電圧生成部３２について説明する。
ここで、上記のＭを２とし、中間階調電圧生成部３２のＭ個の中間階調電圧生成ＭＯＳトランジスタ群を中間階調電圧生成ＭＯＳトランジスタ群ＳＳａ、ＳＳｂとして表すものとする。
中間階調電圧生成ＭＯＳトランジスタ群ＳＳａ、ＳＳｂの１段目のＭＯＳトランジスタには、それぞれノードＴａ、Ｔｂが接続されている。中間階調電圧生成ＭＯＳトランジスタ群ＳＳａ、ＳＳｂの最終段目のＭＯＳトランジスタには、それぞれノードＴｂ、Ｔｃが接続されている。
また、上記の制御用中間階調電圧生成ＭＯＳトランジスタ群を中間階調電圧生成ＭＯＳトランジスタ群ＳＳａとする。
また、上記のＪを１とし、中間階調電圧生成ＭＯＳトランジスタ群ＳＳａのＪ個のＭＯＳトランジスタをスイッチＳ１、又は、ＭＯＳトランジスタＳ１と称する。
また、中間階調電圧生成ＭＯＳトランジスタ群ＳＳａの（Ｎ−Ｊ）個のＭＯＳトランジスタを中間階調電圧生成ＭＯＳトランジスタ群ＳＳａ’と称する。

上記のＭが２であるとき、スイッチング部３３の（Ｍ＋１）個のスイッチを、ＭＯＳトランジスタであるスイッチＳ２、Ｓ３、Ｓ４として表すものとする。
スイッチＳ２、Ｓ３、Ｓ４の一端には、それぞれノードＴａ、Ｔｂ、Ｔｃが接続されている。スイッチＳ２、Ｓ３、Ｓ４の他端には、出力ノードＴｏｕｔを介してバッファアンプ２６が接続されている。

ここで、上記のＺを６４とし、Ｚ個の出力階調電圧を出力階調電圧Ｖ００’〜Ｖ６３’として表すものとする。
階調電圧制御部３０は、出力階調電圧Ｖ００’〜Ｖ６３’のうち、表示用データＤｊに応じた出力階調電圧を選択するために、図８に示されるような制御を階調選択部３１、中間階調電圧生成部３２、スイッチング部３３に対して行なう。

図８〜図１０を用いて、階調電圧選択回路２５の動作について説明する。
ここで、階調選択部３１の階調選択ＭＯＳトランジスタ群ＳＳ０〜ＳＳ１６と、中間階調電圧生成部３２の中間階調電圧生成ＭＯＳトランジスタ群ＳＳａ（中間階調電圧生成ＭＯＳトランジスタ群ＳＳａ’、スイッチＳ１）、ＳＳｂのＮ個のＭＯＳトランジスタは、Ｐ型ＭＯＳトランジスタであるものとする。また、説明を簡単にするために、スイッチング部３３のスイッチＳ２、Ｓ３、Ｓ４（ＭＯＳトランジスタ）は、Ｐ型ＭＯＳトランジスタであるものとする。この場合、階調電圧制御部３０は、表示用データに応じて第１制御信号又は第２制御信号を低レベルにして出力する。
また、中間階調電圧生成ＭＯＳトランジスタ群ＳＳａ’には、Ｐ型ＭＯＳトランジスタを常時オンするための制御信号として、電源電圧ＶＳＳが供給される。また、中間階調電圧生成ＭＯＳトランジスタ群ＳＳｂのＮ個のＭＯＳトランジスタのゲートには、電源電圧ＶＳＳが供給される。

例えば、表示用データＤｊに応じた出力階調電圧がＶｘ_０’である場合、階調電圧制御部３０は、階調選択ＭＯＳトランジスタ群ＳＳｙ_０、ＳＳｙ_１と、スイッチＳ２とに第１制御信号を出力する。ここで、図８と図９に示されるように、ｘ_０は、０、８、１６、２４、３２、４０、４８、５６のいずれかにより表され、ｙ_０は、ｘ_０に対応付けて０、２、４、６、８、１０、１２、１４により表され、ｙ_１は、ｘ_０に対応付けて１、３、５、７、９、１１、１３、１５により表される（即ち、Ｙ_１はＹ_０に隣り合う数字であり、ｙ_１＝ｙ_０＋１により表される）。また、階調選択ＭＯＳトランジスタ群ＳＳｙ_０は上記の第１階調選択ＭＯＳトランジスタ群に対応し、階調選択ＭＯＳトランジスタ群ＳＳｙ_１は上記の第２階調選択ＭＯＳトランジスタ群に対応する。また、スイッチＳ２は上記の第１スイッチに対応する。
この場合、階調選択ＭＯＳトランジスタ群ＳＳｙ_０は、第１制御信号に応じてオンし、ノードＴｙ_０に印加された階調電圧Ｖａ（第１階調電圧）を選択する。また、階調選択ＭＯＳトランジスタ群ＳＳｙ_１は、第１制御信号に応じてオンし、ノードＴｙ_１に印加された階調電圧Ｖｂ（第２階調電圧）を選択する。
スイッチＳ２は、第１制御信号に応じてオンし、ノードＴａに印加された階調電圧Ｖｎ１である階調電圧Ｖａを出力階調電圧Ｖｘ_０’として出力する。出力階調電圧Ｖｘ_０’は出力ノードＴｏｕｔに印加され、バッファアンプ２６に供給される。

表示用データＤｊに応じた出力階調電圧がＶｘ_１’である場合、階調電圧制御部３０は、階調選択ＭＯＳトランジスタ群ＳＳｙ_０、ＳＳｙ_１と、スイッチＳ１と、スイッチＳ２とに第２制御信号を出力する。ここで、図８と図９に示されるように、ｘ_１は、１、９、１７、２５、３３、４１、４９、５７のいずれかにより表され、ｙ_０は、ｘ_１に対応付けて０、２、４、６、８、１０、１２、１４により表され、ｙ_１は、ｘ_１に対応付けて１、３、５、７、９、１１、１３、１５により表される（ｙ_１＝ｙ_０＋１）。また、出力階調電圧がＶｘ_０’である場合と同じ説明を省略し、スイッチＳ２は上記の第Ｉ（Ｉ＝１）スイッチに対応する。
この場合、階調選択ＭＯＳトランジスタ群ＳＳｙ_０は、第２制御信号に応じてオンし、ノードＴｙ_０に印加された階調電圧Ｖａ（第１階調電圧）を選択する。また、階調選択ＭＯＳトランジスタ群ＳＳｙ_１は、第２制御信号に応じてオンし、ノードＴｙ_１に印加された階調電圧Ｖｂ（第２階調電圧）を選択する。
スイッチＳ１は、第２制御信号に応じてオンする。このとき、階調選択ＭＯＳトランジスタ群ＳＳｙ_０、ＳＳｙ_１と中間階調電圧生成部３２（中間階調電圧生成ＭＯＳトランジスタ群ＳＳａ、ＳＳｂ）は、第２制御信号に応じて、ノードＴｙ_０に印加された階調電圧Ｖａと、ノードＴｙ_１に印加された階調電圧Ｖｂとの間の階調電圧を４等分｛（Ｖａ＋Ｖｂ）／４｝に分圧して３個の中間階調電圧Ｖｎ１、Ｖｎ２、Ｖｎ３を生成する。３個の中間階調電圧Ｖｎ１、Ｖｎ２、Ｖｎ３は、それぞれ、上記の第１中間階調電圧、第２中間階調電圧、第３中間階調電圧に対応し、それぞれノードＴａ、Ｔｂ、Ｔｃに印加される。図１０に示されるように、この中間階調電圧Ｖｎ１、Ｖｎ２、Ｖｎ３は、階調選択ＭＯＳトランジスタ群ＳＳｙ_０、ＳＳｙ_１と中間階調電圧生成ＭＯＳトランジスタ群ＳＳａ、ＳＳｂのオン抵抗により決定される。
スイッチＳ２は、第２制御信号に応じてオンし、ノードＴａに印加された中間階調電圧Ｖｎ１を出力階調電圧Ｖｘ_１’として出力する。出力階調電圧Ｖｘ_１’は出力ノードＴｏｕｔに印加され、バッファアンプ２６に供給される。

表示用データＤｊに応じた出力階調電圧がＶｘ_２’である場合、階調電圧制御部３０は、階調選択ＭＯＳトランジスタ群ＳＳｙ_０、ＳＳｙ_１と、スイッチＳ１と、スイッチＳ３とに第２制御信号を出力する。ここで、図８と図９に示されるように、ｘ_２は、２、１０、１８、２６、３４、４２、５０、５８のいずれかにより表され、ｙ_０は、ｘ_２に対応付けて０、２、４、６、８、１０、１２、１４により表され、ｙ_１は、ｘ_２に対応付けて１、３、５、７、９、１１、１３、１５により表される（ｙ_１＝ｙ_０＋１）。また、出力階調電圧がＶｘ_１’である場合と同じ説明を省略し、スイッチＳ３は上記の第Ｉ（Ｉ＝２）スイッチに対応する。
この場合、スイッチＳ３は、第２制御信号に応じてオンし、ノードＴｂに印加された中間階調電圧Ｖｎ２を出力階調電圧Ｖｘ_２’として出力する。出力階調電圧Ｖｘ_２’は出力ノードＴｏｕｔに印加され、バッファアンプ２６に供給される。

表示用データＤｊに応じた出力階調電圧がＶｘ_３’である場合、階調電圧制御部３０は、階調選択ＭＯＳトランジスタ群ＳＳｙ_０、ＳＳｙ_１と、スイッチＳ１と、スイッチＳ４とに第２制御信号を出力する。ここで、図８と図９に示されるように、ｘ_３は、３、１１、１９、２７、３５、４３、５１、５９のいずれかにより表され、ｙ_０は、ｘ_３に対応付けて０、２、４、６、８、１０、１２、１４により表され、ｙ_１は、ｘ_３に対応付けて１、３、５、７、９、１１、１３、１５により表される（ｙ_１＝ｙ_０＋１）。また、出力階調電圧がＶｘ_１’である場合と同じ説明を省略し、スイッチＳ４は上記の第Ｉ（Ｉ＝３）スイッチに対応する。
この場合、スイッチＳ４は、第２制御信号に応じてオンし、ノードＴｃに印加された中間階調電圧Ｖｎ３を出力階調電圧Ｖｘ_３’として出力する。出力階調電圧Ｖｘ_３’は出力ノードＴｏｕｔに印加され、バッファアンプ２６に供給される。

表示用データＤｊに応じた出力階調電圧がＶｘ_４’である場合、階調電圧制御部３０は、階調選択ＭＯＳトランジスタ群ＳＳｙ_１、ＳＳｙ_０と、スイッチＳ４とに第１制御信号を出力する。ここで、図８と図９に示されるように、ｘ_４は、４、１２、２０、２８、３６、４４、５２、６０のいずれかにより表され、ｙ_１は、ｘ_４に対応付けて１、３、５、７、９、１１、１３、１５により表され、ｙ_０は、ｘ_４に対応付けて２、４、６、８、１０、１２、１４、１６により表される（ｙ_０＝ｙ_１＋１）。また、階調選択ＭＯＳトランジスタ群ＳＳｙ_１は上記の第１階調選択ＭＯＳトランジスタ群に対応し、階調選択ＭＯＳトランジスタ群ＳＳｙ_０は上記の第２階調選択ＭＯＳトランジスタ群に対応する。また、スイッチＳ４は上記の第１スイッチに対応する。
この場合、階調選択ＭＯＳトランジスタ群ＳＳｙ_１は、第１制御信号に応じてオンし、ノードＴｙ_１に印加された階調電圧Ｖｂ（第１階調電圧）を選択する。また、階調選択ＭＯＳトランジスタ群ＳＳｙ_０は、第１制御信号に応じてオンし、ノードＴｙ_０に印加された階調電圧Ｖａ（第２階調電圧）を選択する。
スイッチＳ４は、第１制御信号に応じてオンし、ノードＴｃに印加された階調電圧Ｖｎ３である階調電圧Ｖｂを出力階調電圧Ｖｘ_４’として出力する。出力階調電圧Ｖｘ_４’は出力ノードＴｏｕｔに印加され、バッファアンプ２６に供給される。

表示用データＤｊに応じた出力階調電圧がＶｘ_５’である場合、階調電圧制御部３０は、階調選択ＭＯＳトランジスタ群ＳＳｙ_１、ＳＳｙ_０と、スイッチＳ１と、スイッチＳ４とに第２制御信号を出力する。ここで、図８と図９に示されるように、ｘ_５は、５、１３、２１、２９、３７、４５、５３、６１のいずれかにより表され、ｙ_１は、ｘ_５に対応付けて１、３、５、７、９、１１、１３、１５により表され、ｙ_０は、ｘ_５に対応付けて２、４、６、８、１０、１２、１４、１６により表される（ｙ_０＝ｙ_１＋１）。また、出力階調電圧がＶｘ_４’である場合と同じ説明を省略し、スイッチＳ４は上記の第Ｉ（Ｉ＝１）スイッチに対応する。
この場合、階調選択ＭＯＳトランジスタ群ＳＳｙ_１は、第２制御信号に応じてオンし、ノードＴｙ_１に印加された階調電圧Ｖｂ（第１階調電圧）を選択する。また、階調選択ＭＯＳトランジスタ群ＳＳｙ_０は、第２制御信号に応じてオンし、ノードＴｙ_０に印加された階調電圧Ｖａ（第２階調電圧）を選択する。
スイッチＳ１は、第２制御信号に応じてオンする。このとき、階調選択ＭＯＳトランジスタ群ＳＳｙ_１、ＳＳｙ_０と中間階調電圧生成部３２（中間階調電圧生成ＭＯＳトランジスタ群ＳＳａ、ＳＳｂ）は、第２制御信号に応じて、ノードＴｙ_１に印加された階調電圧Ｖｂと、ノードＴｙ_０に印加された階調電圧Ｖａとの間の階調電圧を４等分｛（Ｖａ＋Ｖｂ）／４｝に分圧して３個の中間階調電圧Ｖｎ１、Ｖｎ２、Ｖｎ３を生成する。３個の中間階調電圧Ｖｎ１、Ｖｎ２、Ｖｎ３は、それぞれ、上記の第３中間階調電圧、第２中間階調電圧、第１中間階調電圧に対応し、それぞれノードＴａ、Ｔｂ、Ｔｃに印加される。図１０に示されるように、この中間階調電圧Ｖｎ１、Ｖｎ２、Ｖｎ３は、階調選択ＭＯＳトランジスタ群ＳＳｙ_０、ＳＳｙ_１と中間階調電圧生成ＭＯＳトランジスタ群ＳＳａ、ＳＳｂのオン抵抗により決定される。
スイッチＳ４は、第２制御信号に応じてオンし、ノードＴｃに印加された中間階調電圧Ｖｎ３を出力階調電圧Ｖｘ_５’として出力する。出力階調電圧Ｖｘ_５’は出力ノードＴｏｕｔに印加され、バッファアンプ２６に供給される。

表示用データＤｊに応じた出力階調電圧がＶｘ_６’である場合、階調電圧制御部３０は、階調選択ＭＯＳトランジスタ群ＳＳｙ_１、ＳＳｙ_０と、スイッチＳ１と、スイッチＳ３とに第２制御信号を出力する。ここで、図８と図９に示されるように、ｘ_６は、６、１４、２２、３０、３８、４６、５４、６２のいずれかにより表され、ｙ_１は、ｘ_５に対応付けて１、３、５、７、９、１１、１３、１５により表され、ｙ_０は、ｘ_５に対応付けて２、４、６、８、１０、１２、１４、１６により表される（ｙ_０＝ｙ_１＋１）。また、出力階調電圧がＶｘ_５’である場合と同じ説明を省略し、スイッチＳ３は上記の第Ｉ（Ｉ＝２）スイッチに対応する。
この場合、スイッチＳ３は、第２制御信号に応じてオンし、ノードＴｂに印加された中間階調電圧Ｖｎ２を出力階調電圧Ｖｘ_６’として出力する。出力階調電圧Ｖｘ_６’は出力ノードＴｏｕｔに印加され、バッファアンプ２６に供給される。

表示用データＤｊに応じた出力階調電圧がＶｘ_７’である場合、階調電圧制御部３０は、階調選択ＭＯＳトランジスタ群ＳＳｙ_１、ＳＳｙ_０と、スイッチＳ１と、スイッチＳ２とに第２制御信号を出力する。ここで、図８と図９に示されるように、ｘ_７は、７、１５、２３、３１、３９、４７、５５、６３のいずれかにより表され、ｙ_１は、ｘ_５に対応付けて１、３、５、７、９、１１、１３、１５により表され、ｙ_０は、ｘ_５に対応付けて２、４、６、８、１０、１２、１４、１６により表される（ｙ_０＝ｙ_１＋１）。また、出力階調電圧がＶｘ_５’である場合と同じ説明を省略し、スイッチＳ２は上記の第Ｉ（Ｉ＝３）スイッチに対応する。
この場合、スイッチＳ３は、第２制御信号に応じてオンし、ノードＴａに印加された中間階調電圧Ｖｎ１を出力階調電圧Ｖｘ_７’として出力する。出力階調電圧Ｖｘ_７’は出力ノードＴｏｕｔに印加され、バッファアンプ２６に供給される。

上述したように、ソースドライバ回路３−ｊでは、中間階調電圧生成部３２（Ｍ個の中間階調電圧生成ＭＯＳトランジスタ群）は、直列抵抗分圧回路２７（抵抗素子Ｒ０〜Ｒ１５）に並列に設けられている。直列抵抗分圧回路２７の抵抗素子Ｒ０〜Ｒ１５の抵抗値は、通常、数十オーム〜数百オーム程度である。このため、各出力階調電圧Ｖ００’〜Ｖ６３’の電圧レベルが変動しないように、中間階調電圧生成部３２の抵抗値は、数メガオーム以上必要である。
本発明の液晶表示装置の階調電圧選択回路２５では、階調選択ＭＯＳトランジスタ群ＳＳｙ_０と中間階調電圧生成ＭＯＳトランジスタ群ＳＳａ、ＳＳｂと階調選択ＭＯＳトランジスタ群ＳＳｙ_１が、第２制御信号に応じて、第１階調電圧と第２階調電圧との間の階調電圧を４等分に分圧して３個の中間階調電圧を生成する。このとき、階調選択ＭＯＳトランジスタ群ＳＳｙ_０と中間階調電圧生成ＭＯＳトランジスタ群ＳＳａ、ＳＳｂと階調選択ＭＯＳトランジスタ群ＳＳｙ_１のオン抵抗により数メガオーム以上の高抵抗を得ることができる。このため、各出力階調電圧Ｖ００’〜Ｖ６３’の電圧レベルが変動しない。

以上の説明により、本発明の液晶表示装置によれば、階調電圧選択回路２５において、数メガオーム以上の抵抗値を有する抵抗素子を用いずに、上記のオン抵抗により数メガオーム以上の高抵抗を得ることができるため、階調電圧選択回路２５の回路規模、ソースドライバ回路３−１〜３−ｎの回路規模、液晶駆動回路の回路規模を従来のそれよりも小さくすることができる。
また、本発明の液晶表示装置によれば、回路規模を小さくすることができるため、液晶駆動回路を搭載するチップのチップサイズを小さくすることができ、薄型のニーズに対応できる。

なお、第１実施形態では、上記のＭＯＳトランジスタがＰ型ＭＯＳトランジスタであるが、これに限定されない。
階調選択部３１の階調選択ＭＯＳトランジスタ群ＳＳ０〜ＳＳ１６と、中間階調電圧生成部３２の中間階調電圧生成ＭＯＳトランジスタ群ＳＳａ（中間階調電圧生成ＭＯＳトランジスタ群ＳＳａ’、スイッチＳ１）、ＳＳｂのＮ個のＭＯＳトランジスタは、Ｎ型ＭＯＳトランジスタでもよい。また、説明を簡単にするために、スイッチング部３３のスイッチＳ２、Ｓ３、Ｓ４（ＭＯＳトランジスタ）は、Ｎ型ＭＯＳトランジスタであるものとする。この場合、階調電圧制御部３０は、表示用データに応じて第１制御信号又は第２制御信号を高レベルにして出力する。
また、中間階調電圧生成ＭＯＳトランジスタ群ＳＳａ’には、Ｎ型ＭＯＳトランジスタを常時オンするための制御信号として、電源電圧ＶＤＤが供給される。また、中間階調電圧生成ＭＯＳトランジスタ群ＳＳｂのＮ個のＭＯＳトランジスタのゲートには、電源電圧ＶＤＤが供給される。

（第２実施形態）
本発明の第２実施形態による液晶表示装置では、第１実施形態と重複する説明を省略する。

第１実施形態では、Ｍを２にした場合、多階調として６４階調（Ｚ＝６４）を実現しているが、本発明の第２実施形態による液晶表示装置として、図１１に示されるように、例えば、Ｍを４とした場合でも多階調を実現することができる。即ち、中間階調電圧生成部３２のＭ個の中間階調電圧生成ＭＯＳトランジスタ群と、スイッチング部３３のスイッチとを同数分だけ増加することにより、多階調を実現することができる。
第２実施形態における階調電圧選択回路２５でも、第１実施形態と同様に、階調選択ＭＯＳトランジスタ群ＳＳｙ_０、ＳＳｙ_１、Ｍ個の中間階調電圧生成ＭＯＳトランジスタ群を構成するＭＯＳトランジスタの上層のポリ配線による抵抗（ポリ抵抗）を使って上記のオン抵抗を生成する。このため、Ｍを２から４とした場合でも、ＭＯＳトランジスタ自体の面積は増えない。そのポリ抵抗は、第１実施形態と同様に、例えば３００ｋΩ程度である。

（第３実施形態）
本発明の第３実施形態による液晶表示装置では、第１実施形態、第２実施形態と重複する説明を省略する。

第１実施形態、第２実施形態における階調電圧選択回路２５では、上述したように、（Ｍ＋１）個の中間階調電圧は、階調選択ＭＯＳトランジスタ群ＳＳｙ_０、ＳＳｙ_１とＭ個の中間階調電圧生成ＭＯＳトランジスタ群のオン抵抗により決定される。しかしながら、上記のＭＯＳトランジスタ群のオン抵抗は、様々な条件で誤差が生じる場合がある。その条件としては、製造プロセスの違いにより上記のＭＯＳトランジスタ群のオン抵抗の値が所望の抵抗値よりも低い場合、オン抵抗の値が低いＮ型ＭＯＳトランジスタにより上記のＭＯＳトランジスタ群を構成した場合、上記のＭＯＳトランジスタ群のオン抵抗が動作電圧によって変動する場合が挙げられる。このような場合、階調電圧選択回路２５において、オン抵抗の誤差を低減する必要がある。

本発明の第３実施形態による液晶表示装置として、階調電圧選択回路２５は、更に、オン抵抗の誤差を低減するための抵抗部を備えている。この抵抗部は、第１抵抗素子と、第２抵抗素子と、Ｍ個の抵抗素子とを含んでいる。
ここで、上記のＭを２とし、階調電圧選択回路２５の構成について、図１２を用いて具体的に説明する。
この場合、上記の第１抵抗素子を抵抗素子Ｒｓｓ０として表し、上記の第２抵抗素子を抵抗素子Ｒｓｓ１として表し、上記のＭ個の抵抗素子を抵抗素子Ｒｓｓａ、Ｒｓｓｂとして表すものとする。また、第１実施形態と同様に、中間階調電圧生成部３２のＭ個の中間階調電圧生成ＭＯＳトランジスタ群を中間階調電圧生成ＭＯＳトランジスタ群ＳＳａ、ＳＳｂとして表し、スイッチング部３３の（Ｍ＋１）個のスイッチを、ＭＯＳトランジスタであるスイッチＳ２、Ｓ３、Ｓ４として表すものとする。

抵抗素子Ｒｓｓ０は、階調選択ＭＯＳトランジスタ群ＳＳｙ_０に直列接続されている。例えば、階調選択ＭＯＳトランジスタ群ＳＳｙ_０の１段目のＭＯＳトランジスタには、ノードＴ_ｙ０が接続され、階調選択ＭＯＳトランジスタ群ＳＳｙ_０の最終段目のＭＯＳトランジスタには、抵抗素子Ｒｓｓ０の両端のうちの一端が接続され、抵抗素子Ｒｓｓ０の他端には、ノードＴａが接続されている。
抵抗素子Ｒｓｓ１は、階調選択ＭＯＳトランジスタ群ＳＳｙ_１に直列接続されている。例えば、階調選択ＭＯＳトランジスタ群ＳＳｙ_１の１段目のＭＯＳトランジスタには、ノードＴ_ｙ１が接続され、階調選択ＭＯＳトランジスタ群ＳＳｙ_１の最終段目のＭＯＳトランジスタには、抵抗素子Ｒｓｓ１の両端のうちの一端が接続され、抵抗素子Ｒｓｓ１の他端には、ノードＴｃが接続されている。
Ｍ個の抵抗素子は、Ｍ個の中間階調電圧生成ＭＯＳトランジスタ群とそれぞれ交互に接続されている。例えば、中間階調電圧生成ＭＯＳトランジスタ群ＳＳａの１段目のＭＯＳトランジスタには、ノードＴａが接続され、中間階調電圧生成ＭＯＳトランジスタ群ＳＳａの最終段目のＭＯＳトランジスタには、抵抗素子Ｒｓｓａの両端のうちの一端が接続され、抵抗素子Ｒｓｓａの他端には、ノードＴｂが接続されている。中間階調電圧生成ＭＯＳトランジスタ群ＳＳｂの１段目のＭＯＳトランジスタには、ノードＴｂが接続され、中間階調電圧生成ＭＯＳトランジスタ群ＳＳｂの最終段目のＭＯＳトランジスタには、抵抗素子Ｒｓｓｂの両端のうちの一端が接続され、抵抗素子Ｒｓｓｂの他端には、ノードＴｃが接続されている。
スイッチＳ２の両端のうちの一端には、ノードＴａが接続され、スイッチＳ２の他端には、出力ノードＴｏｕｔが接続されている。スイッチＳ３の両端のうちの一端には、ノードＴｂが接続され、スイッチＳ３の他端には、出力ノードＴｏｕｔが接続されている。スイッチＳ４の両端のうちの一端には、ノードＴｃが接続され、スイッチＳ４の他端には、出力ノードＴｏｕｔが接続されている。

図８、図１２を用いて、第３実施形態における階調電圧選択回路２５の動作について説明する。

例えば、表示用データＤｊに応じた出力階調電圧がＶｘ_１’である場合、階調電圧制御部３０は、階調選択ＭＯＳトランジスタ群ＳＳｙ_０、ＳＳｙ_１と、スイッチＳ１と、スイッチＳ２とに第２制御信号を出力する。ここで、図８と図１２に示されるように、ｘ_１は、１、９、１７、２５、３３、４１、４９、５７のいずれかにより表され、ｙ_０は、ｘ_１に対応付けて０、２、４、６、８、１０、１２、１４により表され、ｙ_１は、ｘ_１に対応付けて１、３、５、７、９、１１、１３、１５により表される。
この場合、階調選択ＭＯＳトランジスタ群ＳＳｙ_０は、第２制御信号に応じてオンし、ノードＴｙ_０に印加された階調電圧Ｖａ（第１階調電圧）を選択する。また、階調選択ＭＯＳトランジスタ群ＳＳｙ_１は、第２制御信号に応じてオンし、ノードＴｙ_１に印加された階調電圧Ｖｂ（第２階調電圧）を選択する。
スイッチＳ１は、第２制御信号に応じてオンする。このとき、階調選択ＭＯＳトランジスタ群ＳＳｙ_０、ＳＳｙ_１と中間階調電圧生成部３２（中間階調電圧生成ＭＯＳトランジスタ群ＳＳａ、ＳＳｂ）は、第２制御信号に応じて、ノードＴｙ_０に印加された階調電圧Ｖａと、ノードＴｙ_１に印加された階調電圧Ｖｂとの間の階調電圧を４等分｛（Ｖａ＋Ｖｂ）／４｝に分圧して３個の中間階調電圧Ｖｎ１、Ｖｎ２、Ｖｎ３を生成する。３個の中間階調電圧Ｖｎ１、Ｖｎ２、Ｖｎ３は、それぞれノードＴａ、Ｔｂ、Ｔｃに印加される。この中間階調電圧Ｖｎ１、Ｖｎ２、Ｖｎ３は、階調選択ＭＯＳトランジスタ群ＳＳｙ_０、ＳＳｙ_１と中間階調電圧生成ＭＯＳトランジスタ群ＳＳａ、ＳＳｂのオン抵抗と、抵抗素子Ｒｓｓ０、Ｒｓｓ１、Ｒｓｓａ、Ｒｓｓｂの抵抗とにより決定される。
スイッチＳ２は、第２制御信号に応じてオンし、ノードＴａに印加された中間階調電圧Ｖｎ１を出力階調電圧Ｖｘ_１’として出力する。出力階調電圧Ｖｘ_１’は出力ノードＴｏｕｔに印加され、バッファアンプ２６に供給される。

表示用データＤｊに応じた出力階調電圧がＶｘ_５’である場合、階調電圧制御部３０は、階調選択ＭＯＳトランジスタ群ＳＳｙ_１、ＳＳｙ_０と、スイッチＳ１と、スイッチＳ４とに第２制御信号を出力する。ここで、図８と図１２に示されるように、ｘ_５は、５、１３、２１、２９、３７、４５、５３、６１のいずれかにより表され、ｙ_１は、ｘ_５に対応付けて１、３、５、７、９、１１、１３、１５により表され、ｙ_０は、ｘ_５に対応付けて２、４、６、８、１０、１２、１４、１６により表される。
この場合、階調選択ＭＯＳトランジスタ群ＳＳｙ_１は、第２制御信号に応じてオンし、ノードＴｙ_１に印加された階調電圧Ｖｂ（第１階調電圧）を選択する。また、階調選択ＭＯＳトランジスタ群ＳＳｙ_０は、第２制御信号に応じてオンし、ノードＴｙ_０に印加された階調電圧Ｖａ（第２階調電圧）を選択する。
スイッチＳ１は、第２制御信号に応じてオンする。このとき、階調選択ＭＯＳトランジスタ群ＳＳｙ_１、ＳＳｙ_０と中間階調電圧生成部３２（中間階調電圧生成ＭＯＳトランジスタ群ＳＳａ、ＳＳｂ）は、第２制御信号に応じて、ノードＴｙ_１に印加された階調電圧Ｖｂと、ノードＴｙ_０に印加された階調電圧Ｖａとの間の階調電圧を４等分｛（Ｖａ＋Ｖｂ）／４｝に分圧して３個の中間階調電圧Ｖｎ１、Ｖｎ２、Ｖｎ３を生成する。３個の中間階調電圧Ｖｎ１、Ｖｎ２、Ｖｎ３は、それぞれノードＴａ、Ｔｂ、Ｔｃに印加される。この中間階調電圧Ｖｎ１、Ｖｎ２、Ｖｎ３は、階調選択ＭＯＳトランジスタ群ＳＳｙ_０、ＳＳｙ_１と中間階調電圧生成ＭＯＳトランジスタ群ＳＳａ、ＳＳｂのオン抵抗と、抵抗素子Ｒｓｓ０、Ｒｓｓ１、Ｒｓｓａ、Ｒｓｓｂの抵抗とにより決定される。
スイッチＳ４は、第２制御信号に応じてオンし、ノードＴｃに印加された中間階調電圧Ｖｎ３を出力階調電圧Ｖｘ_５’として出力する。出力階調電圧Ｖｘ_５’は出力ノードＴｏｕｔに印加され、バッファアンプ２６に供給される。

このように、本発明の液晶表示装置では、オン抵抗の誤差を低減するための抵抗部（抵抗素子Ｒｓｓ０、Ｒｓｓ１、Ｒｓｓａ、Ｒｓｓｂ）を階調電圧選択回路２５に設けることにより、中間階調電圧Ｖｎ１、Ｖｎ２、Ｖｎ３は、階調選択ＭＯＳトランジスタ群ＳＳｙ_０、ＳＳｙ_１と中間階調電圧生成ＭＯＳトランジスタ群ＳＳａ、ＳＳｂのオン抵抗と、抵抗部（抵抗素子Ｒｓｓ０、Ｒｓｓ１、Ｒｓｓａ、Ｒｓｓｂ）の抵抗とにより決定される。このため、本発明の液晶表示装置の階調電圧選択回路２５において、中間階調電圧Ｖｎ１、Ｖｎ２、Ｖｎ３を正確に生成することができる。

（第４実施形態）
本発明の第４実施形態による液晶表示装置では、第３実施形態と重複する説明を省略する。

階調電圧選択回路２５が上述の抵抗部を備えているとき、その抵抗部の抵抗による時定数が大きくなり、回路動作が遅くなる場合がある。これは、階調電圧選択回路２５に出力ノードＴｏｕｔを介して接続される駆動アンプ（バッファアンプ２６）にオフセットキャンセル機能をもたせた場合等に、時定数の大きさが問題となる可能性がある。このような場合、抵抗部の時定数の大きさによる回路動作の遅延を改善するために、高速動作を実現する必要がある。

本発明の第４実施形態による液晶表示装置として、階調電圧選択回路２５は、更に、プリチャージ用スイッチング部を備えている。このプリチャージ用スイッチング部は、第１プリチャージ用スイッチと、第２プリチャージ用スイッチとを含んでいる。
ここで、上記のＭを２とし、階調電圧選択回路２５の構成について、図１３を用いて具体的に説明する。
この場合、第１プリチャージ用スイッチをプリチャージ用スイッチＳＷ１１、第２プリチャージ用スイッチをプリチャージ用スイッチＳＷ１２として表すものとする。また、第３実施形態と同様に、上記の第１抵抗素子を抵抗素子Ｒｓｓ０として表し、上記の第２抵抗素子を抵抗素子Ｒｓｓ１として表し、上記のＭ個の抵抗素子を抵抗素子Ｒｓｓａ、Ｒｓｓｂとして表すものとする。また、第３実施形態と同様に、中間階調電圧生成部３２のＭ個の中間階調電圧生成ＭＯＳトランジスタ群を中間階調電圧生成ＭＯＳトランジスタ群ＳＳａ、ＳＳｂとして表し、スイッチング部３３の（Ｍ＋１）個のスイッチを、ＭＯＳトランジスタであるスイッチＳ２、Ｓ３、Ｓ４として表すものとする。

プリチャージ用スイッチＳＷ１１は、直列接続された階調選択ＭＯＳトランジスタ群ＳＳｙ_０と抵抗素子Ｒｓｓ０とスイッチＳ２とに対して、並列接続されている。例えば、階調選択ＭＯＳトランジスタ群ＳＳｙ_０の１段目のＭＯＳトランジスタには、ノードＴ_ｙ０が接続され、階調選択ＭＯＳトランジスタ群ＳＳｙ_０の最終段目のＭＯＳトランジスタには、抵抗素子Ｒｓｓ０の両端のうちの一端が接続され、抵抗素子Ｒｓｓ０の他端には、ノードＴａが接続されている。スイッチＳ２の両端のうちの一端には、ノードＴａが接続され、スイッチＳ２の他端には、出力ノードＴｏｕｔが接続されている。プリチャージ用スイッチＳＷ１１の両端のうちの一端には、階調選択ＭＯＳトランジスタ群ＳＳｙ_０の１段目のＭＯＳトランジスタが接続され、プリチャージ用スイッチＳＷ１１の他端には、スイッチＳ２の他端が接続されている。
プリチャージ用スイッチＳＷ１２は、直列接続された階調選択ＭＯＳトランジスタ群ＳＳｙ_１と抵抗素子Ｒｓｓ１とスイッチＳ４とに対して、並列接続されている。例えば、階調選択ＭＯＳトランジスタ群ＳＳｙ_１の１段目のＭＯＳトランジスタには、ノードＴ_ｙ１が接続され、階調選択ＭＯＳトランジスタ群ＳＳｙ_１の最終段目のＭＯＳトランジスタには、抵抗素子Ｒｓｓ１の両端のうちの一端が接続され、抵抗素子Ｒｓｓ１の他端には、ノードＴｃが接続されている。スイッチＳ４の両端のうちの一端には、ノードＴｃが接続され、スイッチＳ４の他端には、出力ノードＴｏｕｔが接続されている。プリチャージ用スイッチＳＷ１２の両端のうちの一端には、階調選択ＭＯＳトランジスタ群ＳＳｙ_１の１段目のＭＯＳトランジスタが接続され、プリチャージ用スイッチＳＷ１２の他端には、スイッチＳ４の他端が接続されている。

階調電圧制御部３０は、例えば、表示用データＤｊのビット判定により、表示用データＤｊに応じた出力階調電圧が、ノードＴｙ_０に印加された階調電圧Ｖａに近いか、ノードＴｙ_１に印加された階調電圧Ｖｂに近いかを判定する。階調電圧制御部３０は、判定の結果により、プリチャージ用スイッチＳＷ１１とプリチャージ用スイッチＳＷ１２との一方のプリチャージ用スイッチを選択し、その一方のプリチャージ用スイッチに第４制御信号としてパルス信号を供給する（図示省略）。本実施形態では、階調電圧制御部３０は、表示用データＤｊに応じて、スイッチＳ２、Ｓ３に第２制御信号を出力するときに、プリチャージ用スイッチＳＷ１１に第４制御信号を出力し、スイッチＳ４に第２制御信号を出力するときに、プリチャージ用スイッチＳＷ１２にパルス信号を出力するものとする。

図８、図１３を用いて、第４実施形態における階調電圧選択回路２５の動作について説明する。

例えば、表示用データＤｊに応じた出力階調電圧がＶｘ_０’である場合、階調電圧制御部３０は、階調選択ＭＯＳトランジスタ群ＳＳｙ_０、ＳＳｙ_１と、スイッチＳ２とに第１制御信号を出力し、プリチャージ用スイッチＳＷ１１にパルス信号を出力する。ここで、図８と図１３に示されるように、ｘ_０は、０、８、１６、２４、３２、４０、４８、５６のいずれかにより表され、ｙ_０は、ｘ_０に対応付けて０、２、４、６、８、１０、１２、１４により表され、ｙ_１は、ｘ_０に対応付けて１、３、５、７、９、１１、１３、１５により表される。
この場合、階調選択ＭＯＳトランジスタ群ＳＳｙ_０は、第１制御信号に応じてオンし、ノードＴｙ_０に印加された階調電圧Ｖａ（第１階調電圧）を選択する。また、階調選択ＭＯＳトランジスタ群ＳＳｙ_１は、第１制御信号に応じてオンし、ノードＴｙ_１に印加された階調電圧Ｖｂ（第２階調電圧）を選択する。
プリチャージ用スイッチＳＷ１１は、パルス信号の立上りに応じてオンする。このとき、出力ノードＴｏｕｔに供給される電圧が階調電圧Ｖａにプリチャージされる。
スイッチＳ２は、第２制御信号に応じてオンする。
プリチャージ用スイッチＳＷ１１は、パルス信号の立下りに応じてオフする。このとき、スイッチＳ２は、第１制御信号に応じてオンしているため、ノードＴａに印加された階調電圧Ｖｎ１である階調電圧Ｖａを出力する。出力ノードＴｏｕｔには、階調電圧Ｖａがプリチャージされた後に、スイッチＳ２からの階調電圧Ｖａが出力階調電圧Ｖｘ_０’（所望の階調電圧）として供給され、出力階調電圧Ｖｘ_０’がバッファアンプ２６に供給される。

表示用データＤｊに応じた出力階調電圧がＶｘ_１’である場合、階調電圧制御部３０は、階調選択ＭＯＳトランジスタ群ＳＳｙ_０、ＳＳｙ_１と、スイッチＳ１と、スイッチＳ２とに第２制御信号を出力し、プリチャージ用スイッチＳＷ１１にパルス信号を出力する。ここで、図８と図１３に示されるように、ｘ_１は、１、９、１７、２５、３３、４１、４９、５７のいずれかにより表され、ｙ_０は、ｘ_１に対応付けて０、２、４、６、８、１０、１２、１４により表され、ｙ_１は、ｘ_１に対応付けて１、３、５、７、９、１１、１３、１５により表される。
この場合、階調選択ＭＯＳトランジスタ群ＳＳｙ_０は、第２制御信号に応じてオンし、ノードＴｙ_０に印加された階調電圧Ｖａ（第１階調電圧）を選択する。また、階調選択ＭＯＳトランジスタ群ＳＳｙ_１は、第２制御信号に応じてオンし、ノードＴｙ_１に印加された階調電圧Ｖｂ（第２階調電圧）を選択する。
プリチャージ用スイッチＳＷ１１は、パルス信号の立上りに応じてオンする。このとき、出力ノードＴｏｕｔに供給される電圧が階調電圧Ｖａにプリチャージされる（図１４参照）。
スイッチＳ１は、第２制御信号に応じてオンする。このとき、階調選択ＭＯＳトランジスタ群ＳＳｙ_０、ＳＳｙ_１と中間階調電圧生成部３２（中間階調電圧生成ＭＯＳトランジスタ群ＳＳａ、ＳＳｂ）は、第２制御信号に応じて、ノードＴｙ_０に印加された階調電圧Ｖａと、ノードＴｙ_１に印加された階調電圧Ｖｂとの間の階調電圧を４等分｛（Ｖａ＋Ｖｂ）／４｝に分圧して３個の中間階調電圧Ｖｎ１、Ｖｎ２、Ｖｎ３を生成する。３個の中間階調電圧Ｖｎ１、Ｖｎ２、Ｖｎ３は、それぞれノードＴａ、Ｔｂ、Ｔｃに印加される。この中間階調電圧Ｖｎ１、Ｖｎ２、Ｖｎ３は、階調選択ＭＯＳトランジスタ群ＳＳｙ_０、ＳＳｙ_１と中間階調電圧生成ＭＯＳトランジスタ群ＳＳａ、ＳＳｂのオン抵抗と、抵抗素子Ｒｓｓ０、Ｒｓｓ１、Ｒｓｓａ、Ｒｓｓｂの抵抗とにより決定される。
スイッチＳ２は、第２制御信号に応じてオンする。
プリチャージ用スイッチＳＷ１１は、パルス信号の立下りに応じてオフする。このとき、スイッチＳ２は、第２制御信号に応じてオンしているため、ノードＴａに印加された中間階調電圧Ｖｎ１を出力する。出力ノードＴｏｕｔには、階調電圧Ｖａがプリチャージされた後に、スイッチＳ２からの中間階調電圧Ｖｎ１が出力階調電圧Ｖｘ_１’（所望の階調電圧）として供給され、出力階調電圧Ｖｘ_１’がバッファアンプ２６に供給される（図１４参照）。

表示用データＤｊに応じた出力階調電圧がＶｘ_４’である場合、階調電圧制御部３０は、階調選択ＭＯＳトランジスタ群ＳＳｙ_１、ＳＳｙ_０と、スイッチＳ４とに第１制御信号を出力し、プリチャージ用スイッチＳＷ１２にパルス信号を出力する。ここで、図８と図１３に示されるように、ｘ_４は、４、１２、２０、２８、３６、４４、５２、６０のいずれかにより表され、ｙ_１は、ｘ_４に対応付けて１、３、５、７、９、１１、１３、１５により表され、ｙ_０は、ｘ_４に対応付けて２、４、６、８、１０、１２、１４、１６により表される。
この場合、階調選択ＭＯＳトランジスタ群ＳＳｙ_１は、第１制御信号に応じてオンし、ノードＴｙ_１に印加された階調電圧Ｖｂ（第１階調電圧）を選択する。また、階調選択ＭＯＳトランジスタ群ＳＳｙ_０は、第１制御信号に応じてオンし、ノードＴｙ_０に印加された階調電圧Ｖａ（第２階調電圧）を選択する。
プリチャージ用スイッチＳＷ１２は、パルス信号の立上りに応じてオンする。このとき、出力ノードＴｏｕｔに供給される電圧が階調電圧Ｖｂにプリチャージされる。
スイッチＳ４は、第１制御信号に応じてオンする。
プリチャージ用スイッチＳＷ１２は、パルス信号の立下りに応じてオフする。このとき、スイッチＳ４は、第２制御信号に応じてオンしているため、ノードＴｃに印加された階調電圧Ｖｎ３である階調電圧Ｖｂを出力する。出力ノードＴｏｕｔには、階調電圧Ｖｂがプリチャージされた後に、スイッチＳ４からの階調電圧Ｖｂが出力階調電圧Ｖｘ_４’（所望の階調電圧）として供給され、出力階調電圧Ｖｘ_４’がバッファアンプ２６に供給される。

表示用データＤｊに応じた出力階調電圧がＶｘ_５’である場合、階調電圧制御部３０は、階調選択ＭＯＳトランジスタ群ＳＳｙ_１、ＳＳｙ_０と、スイッチＳ１と、スイッチＳ４とに第２制御信号を出力し、プリチャージ用スイッチＳＷ１２にパルス信号を出力する。ここで、図８と図１３に示されるように、ｘ_５は、５、１３、２１、２９、３７、４５、５３、６１のいずれかにより表され、ｙ_１は、ｘ_５に対応付けて１、３、５、７、９、１１、１３、１５により表され、ｙ_０は、ｘ_５に対応付けて２、４、６、８、１０、１２、１４、１６により表される。
この場合、階調選択ＭＯＳトランジスタ群ＳＳｙ_１は、第２制御信号に応じてオンし、ノードＴｙ_１に印加された階調電圧Ｖｂ（第１階調電圧）を選択する。また、階調選択ＭＯＳトランジスタ群ＳＳｙ_０は、第２制御信号に応じてオンし、ノードＴｙ_０に印加された階調電圧Ｖａ（第２階調電圧）を選択する。
プリチャージ用スイッチＳＷ１２は、パルス信号の立上りに応じてオンする。このとき、出力ノードＴｏｕｔに供給される電圧が階調電圧Ｖｂにプリチャージされる。
スイッチＳ１は、第２制御信号に応じてオンする。このとき、階調選択ＭＯＳトランジスタ群ＳＳｙ_１、ＳＳｙ_０と中間階調電圧生成部３２（中間階調電圧生成ＭＯＳトランジスタ群ＳＳａ、ＳＳｂ）は、第２制御信号に応じて、ノードＴｙ_１に印加された階調電圧Ｖｂと、ノードＴｙ_０に印加された階調電圧Ｖａとの間の階調電圧を４等分｛（Ｖａ＋Ｖｂ）／４｝に分圧して３個の中間階調電圧Ｖｎ１、Ｖｎ２、Ｖｎ３を生成する。３個の中間階調電圧Ｖｎ１、Ｖｎ２、Ｖｎ３は、それぞれノードＴａ、Ｔｂ、Ｔｃに印加される。この中間階調電圧Ｖｎ１、Ｖｎ２、Ｖｎ３は、階調選択ＭＯＳトランジスタ群ＳＳｙ_０、ＳＳｙ_１と中間階調電圧生成ＭＯＳトランジスタ群ＳＳａ、ＳＳｂのオン抵抗と、抵抗素子Ｒｓｓ０、Ｒｓｓ１、Ｒｓｓａ、Ｒｓｓｂの抵抗とにより決定される。
スイッチＳ４は、第２制御信号に応じてオンする。
プリチャージ用スイッチＳＷ１２は、パルス信号の立下りに応じてオフする。このとき、スイッチＳ４は、第２制御信号に応じてオンしているため、ノードＴｃに印加された中間階調電圧Ｖｎ３を出力する。出力ノードＴｏｕｔには、階調電圧Ｖｂがプリチャージされた後に、スイッチＳ４からの中間階調電圧Ｖｎ３が出力階調電圧Ｖｘ_５’（所望の階調電圧）として供給され、出力階調電圧Ｖｘ_５’がバッファアンプ２６に供給される。

このように、本発明の液晶表示装置では、抵抗部（抵抗素子Ｒｓｓ０、Ｒｓｓ１、Ｒｓｓａ、Ｒｓｓｂ）の時定数の大きさによる回路動作の遅延を改善するために、プリチャージ用スイッチング部（プリチャージ用スイッチＳＷ１１、ＳＷ１２）を階調電圧選択回路２５に設けることにより、階調電圧選択回路２５の高速動作を実現することができる。

図１は、従来の液晶表示装置の構成を示す。 図２は、従来の液晶表示装置のソースドライバ回路の構成を示す。 図３は、従来の液晶表示装置のソースドライバ回路の直列抵抗分圧回路と階調電圧選択回路の構成を示す。 図４は、従来の液晶表示装置のソースドライバ回路の階調電圧選択回路の動作を説明するための図である。 図５は、本発明の実施形態による液晶表示装置の構成を示す。（第１実施形態〜第４実施形態） 図６は、本発明の実施形態による液晶表示装置のソースドライバ回路の構成を示す。（第１実施形態〜第４実施形態） 図７は、本発明の実施形態による液晶表示装置のソースドライバ回路の直列抵抗分圧回路と階調電圧選択回路の構成を示す。（第１実施形態） 図８は、本発明の実施形態による液晶表示装置のソースドライバ回路の階調電圧選択回路の動作を説明するための図である。（第１実施形態） 図９は、本発明の実施形態による液晶表示装置のソースドライバ回路の直列抵抗分圧回路と階調電圧選択回路の構成の一部を示す。（第１実施形態） 図１０は、本発明の実施形態による液晶表示装置のソースドライバ回路の直列抵抗分圧回路と階調電圧選択回路の構成の一部を示す。（第１実施形態） 図１１は、本発明の実施形態による液晶表示装置のソースドライバ回路の直列抵抗分圧回路と階調電圧選択回路の他の構成を示す。（第２実施形態） 図１２は、本発明の実施形態による液晶表示装置のソースドライバ回路の階調電圧選択回路の動作を説明するための図である。（第３実施形態） 図１３は、本発明の実施形態による液晶表示装置のソースドライバ回路の階調電圧選択回路の動作を説明するための図である。（第４実施形態） 図１４は、本発明の実施形態による液晶表示装置のソースドライバ回路の階調電圧選択回路の動作を説明するための図である。（第４実施形態）

符号の説明

１ 表示部
２−１〜２−ｍ ゲートドライバ回路
３−１〜３−ｎ ソースドライバ回路
４ 電源回路
５−１〜５−ｍ ゲート線
６−１〜６−ｎ
７ ゲート制御信号
８ ソース制御信号
１０ 画素
１１ 画素電極
１２ 対向電極
１３ 薄膜トランジスタ
２１ シフトレジスタ
２２ データレジスタ
２３ ラッチ回路
２４ ラッチ回路
２５ 階調電圧選択回路
２６ バッファアンプ
２７ 直列抵抗分圧回路
２８ シフトパルス
２９ 転送クロック
３０ 階調電圧制御部
３１ 階調選択部
ＳＳ０〜Ｓ１６ 階調選択ＭＯＳトランジスタ群
３２ 中間階調電圧生成部
ＳＳａ、ＳＳｂ 中間階調電圧生成ＭＯＳトランジスタ群
Ｓ１ スイッチ
３３ スイッチング部
Ｓ２〜Ｓ４ スイッチ
Ｒｓｓ０、Ｒｓｓ１、Ｒｓｓａ、Ｒｓｓｂ 抵抗素子
ＳＷ１１、ＳＷ１２ プリチャージ用スイッチ

Claims (23)

1. 複数の階調電圧に対応付けられた複数の階調選択ＭＯＳトランジスタ群と、
   直列接続されたＭ個（Ｍは、１以上の整数）の中間階調電圧生成ＭＯＳトランジスタ群と、
   スイッチング部と、
   第１表示用データに応じて第１制御信号を供給し、第２表示用データに応じて第２制御信号を供給する制御部とを具備し、
   前記第１制御信号又は前記第２制御信号に応じて、第１階調選択ＭＯＳトランジスタ群は、第１階調電圧を選択し、第２階調選択ＭＯＳトランジスタ群は、前記第１階調電圧の次の第２階調電圧を選択し、
   前記第１階調選択ＭＯＳトランジスタ群と前記Ｍ個の中間階調電圧生成ＭＯＳトランジスタ群と前記第２階調選択ＭＯＳトランジスタ群は、前記第２制御信号に応じて、前記第１階調電圧と前記第２階調電圧との間の階調電圧を（Ｍ＋２）個に分圧して（Ｍ＋１）個の中間階調電圧を生成し、
   前記スイッチング部は、前記第１制御信号に応じて、前記第１階調選択ＭＯＳトランジスタ群により選択された前記第１階調電圧を表示部に出力し、前記第２制御信号に応じて、前記（Ｍ＋１）個の中間階調電圧のうちの１つを選択して前記表示部に出力し、
   前記（Ｍ＋１）個の中間階調電圧は、前記第１階調選択ＭＯＳトランジスタ群と前記Ｍ個の中間階調電圧生成ＭＯＳトランジスタ群と前記第２階調選択ＭＯＳトランジスタ群のオン抵抗により決定される
   階調電圧選択回路。
2. 請求項１に記載の階調電圧選択回路において、
   前記Ｍ個の中間階調電圧生成ＭＯＳトランジスタ群の各々は、直列接続されたＮ個（Ｎは２以上の整数）のＭＯＳトランジスタから構成され、
   前記Ｍ個の中間階調電圧生成ＭＯＳトランジスタ群のうちの制御用中間階調電圧生成ＭＯＳトランジスタ群のＪ個（Ｊは、１≦Ｊ≦Ｎを満たす整数）のＭＯＳトランジスタには、前記第２制御信号が供給され、
   前記制御用中間階調電圧生成ＭＯＳトランジスタ群の（Ｎ−Ｊ）個のＭＯＳトランジスタには、常時オンするための第３制御信号が供給され、
   前記Ｍ個の中間階調電圧生成ＭＯＳトランジスタ群のうち、前記制御用中間階調電圧生成ＭＯＳトランジスタ群以外の中間階調電圧生成ＭＯＳトランジスタ群の前記Ｎ個のＭＯＳトランジスタには、前記第３制御信号が供給される
   階調電圧選択回路。
3. 請求項２に記載の階調電圧選択回路において、
   前記スイッチング部は、（Ｍ＋１）個のスイッチを含み、
   前記制御部は、前記第１表示用データに応じて前記第１制御信号を前記第１階調選択ＭＯＳトランジスタ群と、前記第２階調選択ＭＯＳトランジスタ群と、前記（Ｍ＋１）個のスイッチのうちの第１スイッチとに供給し、
   前記第１スイッチは、前記第１制御信号に応じて、前記第１階調選択ＭＯＳトランジスタ群により選択された前記第１階調電圧を前記表示部に出力ノードを介して出力し、
   前記制御部は、前記第２表示用データに応じて前記第２制御信号を前記第１階調選択ＭＯＳトランジスタ群と、前記第２階調選択ＭＯＳトランジスタ群と、前記制御用中間階調電圧生成ＭＯＳトランジスタ群の前記Ｊ個のＭＯＳトランジスタと、前記（Ｍ＋１）個のスイッチのうちの第Ｉスイッチ｛Ｉは、１≦Ｉ≦（Ｍ＋１）を満たす整数｝とに供給し、
   前記第Ｉスイッチは、前記第２制御信号に応じて、前記（Ｍ＋１）個の中間階調電圧のうちの第Ｉ中間階調電圧を前記表示部に前記出力ノードを介して出力する
   階調電圧選択回路。
4. 請求項３に記載の階調電圧選択回路において、
   前記オン抵抗の誤差を低減するための抵抗部を更に具備し、
   前記抵抗部は、
   前記第１階調選択ＭＯＳトランジスタ群に直列接続された第１抵抗素子と、
   前記第２階調選択ＭＯＳトランジスタ群に直列接続された第２抵抗素子と、
   前記Ｍ個の中間階調電圧生成ＭＯＳトランジスタ群とそれぞれ交互に接続されたＭ個の抵抗素子とを含み、
   前記（Ｍ＋１）個の中間階調電圧は、前記オン抵抗と前記抵抗部の抵抗とにより決定される
   階調電圧選択回路。
5. 請求項４に記載の階調電圧選択回路において、
   プリチャージ用スイッチング部を更に具備し、
   前記制御部は、前記第１制御信号又は前記第２制御信号を出力するときに、パルス信号である第４制御信号を前記プリチャージ用スイッチング部に供給し、
   前記プリチャージ用スイッチング部は、前記第４制御信号に応じて、前記出力ノードに供給される電圧を前記第１階調電圧にプリチャージし、
   前記第１スイッチは、前記第１制御信号に応じて、前記第１階調電圧を前記出力ノードに供給し、前記出力ノードには、前記第１階調電圧がプリチャージされた後に前記第１スイッチからの前記第１階調電圧が供給され、
   前記第Ｉスイッチは、前記第２制御信号に応じて、前記第Ｉ中間階調電圧を前記出力ノードに供給し、前記出力ノードには、前記第１階調電圧がプリチャージされた後に前記第Ｉスイッチからの前記第Ｉ中間階調電圧が供給される
   階調電圧選択回路。
6. 表示部に接続され、第１表示用データ又は第２表示用データが供給される階調電圧選択回路と、
   基準電圧を分圧して複数の階調電圧を生成し、前記階調電圧選択回路に供給する直列抵抗分圧回路とを具備し、
   前記階調電圧選択回路は、
   複数の階調電圧に対応付けられた複数の階調選択ＭＯＳトランジスタ群と、
   直列接続されたＭ個（Ｍは、１以上の整数）の中間階調電圧生成ＭＯＳトランジスタ群と、
   スイッチング部と、
   前記第１表示用データに応じて第１制御信号を供給し、前記第２表示用データに応じて第２制御信号を供給する制御部とを具備し、
   前記第１制御信号又は前記第２制御信号に応じて、第１階調選択ＭＯＳトランジスタ群は、第１階調電圧を選択し、第２階調選択ＭＯＳトランジスタ群は、前記第１階調電圧の次の第２階調電圧を選択し、
   前記第１階調選択ＭＯＳトランジスタ群と前記Ｍ個の中間階調電圧生成ＭＯＳトランジスタ群と前記第２階調選択ＭＯＳトランジスタ群は、前記第２制御信号に応じて、前記第１階調電圧と前記第２階調電圧との間の階調電圧を（Ｍ＋２）個に分圧して（Ｍ＋１）個の中間階調電圧を生成し、
   前記スイッチング部は、前記第１制御信号に応じて、前記第１階調選択ＭＯＳトランジスタ群により選択された前記第１階調電圧を前記表示部に出力し、前記第２制御信号に応じて、前記（Ｍ＋１）個の中間階調電圧のうちの１つを選択して前記表示部に出力し、
   前記（Ｍ＋１）個の中間階調電圧は、前記第１階調選択ＭＯＳトランジスタ群と前記Ｍ個の中間階調電圧生成ＭＯＳトランジスタ群と前記第２階調選択ＭＯＳトランジスタ群のオン抵抗により決定される
   ドライバ回路。
7. 請求項６に記載のドライバ回路において、
   前記Ｍ個の中間階調電圧生成ＭＯＳトランジスタ群の各々は、直列接続されたＮ個（Ｎは２以上の整数）のＭＯＳトランジスタから構成され、
   前記Ｍ個の中間階調電圧生成ＭＯＳトランジスタ群のうちの制御用中間階調電圧生成ＭＯＳトランジスタ群のＪ個（Ｊは、１≦Ｊ≦Ｎを満たす整数）のＭＯＳトランジスタには、前記第２制御信号が供給され、
   前記制御用中間階調電圧生成ＭＯＳトランジスタ群の（Ｎ−Ｊ）個のＭＯＳトランジスタには、常時オンするための第３制御信号が供給され、
   前記Ｍ個の中間階調電圧生成ＭＯＳトランジスタ群のうち、前記制御用中間階調電圧生成ＭＯＳトランジスタ群以外の中間階調電圧生成ＭＯＳトランジスタ群の前記Ｎ個のＭＯＳトランジスタには、前記第３制御信号が供給される
   ドライバ回路。
8. 請求項７に記載のドライバ回路において、
   前記スイッチング部は、（Ｍ＋１）個のスイッチを含み、
   前記制御部は、前記第１表示用データに応じて前記第１制御信号を前記第１階調選択ＭＯＳトランジスタ群と、前記第２階調選択ＭＯＳトランジスタ群と、前記（Ｍ＋１）個のスイッチのうちの第１スイッチとに供給し、
   前記第１スイッチは、前記第１制御信号に応じて、前記第１階調選択ＭＯＳトランジスタ群により選択された前記第１階調電圧を前記表示部に出力ノードを介して出力し、
   前記制御部は、前記第２表示用データに応じて前記第２制御信号を前記第１階調選択ＭＯＳトランジスタ群と、前記第２階調選択ＭＯＳトランジスタ群と、前記制御用中間階調電圧生成ＭＯＳトランジスタ群の前記Ｊ個のＭＯＳトランジスタと、前記（Ｍ＋１）個のスイッチのうちの第Ｉスイッチ｛Ｉは、１≦Ｉ≦（Ｍ＋１）を満たす整数｝とに供給し、
   前記第Ｉスイッチは、前記第２制御信号に応じて、前記（Ｍ＋１）個の中間階調電圧のうちの第Ｉ中間階調電圧を前記表示部に前記出力ノードを介して出力する
   ドライバ回路。
9. 請求項８に記載のドライバ回路において、
   前記階調電圧選択回路は、
   前記オン抵抗の誤差を低減するための抵抗部を更に具備し、
   前記抵抗部は、
   前記第１階調選択ＭＯＳトランジスタ群に直列接続された第１抵抗素子と、
   前記第２階調選択ＭＯＳトランジスタ群に直列接続された第２抵抗素子と、
   前記Ｍ個の中間階調電圧生成ＭＯＳトランジスタ群とそれぞれ交互に接続されたＭ個の抵抗素子とを含み、
   前記（Ｍ＋１）個の中間階調電圧は、前記オン抵抗と前記抵抗部の抵抗とにより決定される
   ドライバ回路。
10. 請求項９に記載のドライバ回路において、
    前記階調電圧選択回路は、
    プリチャージ用スイッチング部を更に具備し、
    前記制御部は、前記第１制御信号又は前記第２制御信号を出力するときに、パルス信号である第４制御信号を前記プリチャージ用スイッチング部に供給し、
    前記プリチャージ用スイッチング部は、前記第４制御信号に応じて、前記出力ノードに供給される電圧を前記第１階調電圧にプリチャージし、
    前記第１スイッチは、前記第１制御信号に応じて、前記第１階調電圧を前記出力ノードに供給し、前記出力ノードには、前記第１階調電圧がプリチャージされた後に前記第１スイッチからの前記第１階調電圧が供給され、
    前記第Ｉスイッチは、前記第２制御信号に応じて、前記第Ｉ中間階調電圧を前記出力ノードに供給し、前記出力ノードには、前記第１階調電圧がプリチャージされた後に前記第Ｉスイッチからの前記第Ｉ中間階調電圧が供給される
    ドライバ回路。
11. 表示部に接続された複数のドライバ回路と、
    基準電圧を発生する電源回路とを具備し、
    前記複数のドライバ回路の各々は、
    第１表示用データ又は第２表示用データが供給される階調電圧選択回路と、
    前記基準電圧を分圧して複数の階調電圧を生成し、前記階調電圧選択回路に供給する直列抵抗分圧回路とを具備し、
    前記階調電圧選択回路は、
    複数の階調電圧に対応付けられた複数の階調選択ＭＯＳトランジスタ群と、
    直列接続されたＭ個（Ｍは、１以上の整数）の中間階調電圧生成ＭＯＳトランジスタ群と、
    スイッチング部と、
    前記第１表示用データに応じて第１制御信号を供給し、前記第２表示用データに応じて第２制御信号を供給する制御部とを具備し、
    前記第１制御信号又は前記第２制御信号に応じて、第１階調選択ＭＯＳトランジスタ群は、第１階調電圧を選択し、第２階調選択ＭＯＳトランジスタ群は、前記第１階調電圧の次の第２階調電圧を選択し、
    前記第１階調選択ＭＯＳトランジスタ群と前記Ｍ個の中間階調電圧生成ＭＯＳトランジスタ群と前記第２階調選択ＭＯＳトランジスタ群は、前記第２制御信号に応じて、前記第１階調電圧と前記第２階調電圧との間の階調電圧を（Ｍ＋２）個に分圧して（Ｍ＋１）個の中間階調電圧を生成し、
    前記スイッチング部は、前記第１制御信号に応じて、前記第１階調選択ＭＯＳトランジスタ群により選択された前記第１階調電圧を前記表示部に出力し、前記第２制御信号に応じて、前記（Ｍ＋１）個の中間階調電圧のうちの１つを選択して前記表示部に出力し、
    前記（Ｍ＋１）個の中間階調電圧は、前記第１階調選択ＭＯＳトランジスタ群と前記Ｍ個の中間階調電圧生成ＭＯＳトランジスタ群と前記第２階調選択ＭＯＳトランジスタ群のオン抵抗により決定される
    液晶駆動回路。
12. 請求項１１に記載の液晶駆動回路において、
    前記Ｍ個の中間階調電圧生成ＭＯＳトランジスタ群の各々は、直列接続されたＮ個（Ｎは２以上の整数）のＭＯＳトランジスタから構成され、
    前記Ｍ個の中間階調電圧生成ＭＯＳトランジスタ群のうちの制御用中間階調電圧生成ＭＯＳトランジスタ群のＪ個（Ｊは、１≦Ｊ≦Ｎを満たす整数）のＭＯＳトランジスタには、前記第２制御信号が供給され、
    前記制御用中間階調電圧生成ＭＯＳトランジスタ群の（Ｎ−Ｊ）個のＭＯＳトランジスタには、常時オンするための第３制御信号が供給され、
    前記Ｍ個の中間階調電圧生成ＭＯＳトランジスタ群のうち、前記制御用中間階調電圧生成ＭＯＳトランジスタ群以外の中間階調電圧生成ＭＯＳトランジスタ群の前記Ｎ個のＭＯＳトランジスタには、前記第３制御信号が供給される
    液晶駆動回路。
13. 請求項１２に記載の液晶駆動回路において、
    前記スイッチング部は、（Ｍ＋１）個のスイッチを含み、
    前記制御部は、前記第１表示用データに応じて前記第１制御信号を前記第１階調選択ＭＯＳトランジスタ群と、前記第２階調選択ＭＯＳトランジスタ群と、前記（Ｍ＋１）個のスイッチのうちの第１スイッチとに供給し、
    前記第１スイッチは、前記第１制御信号に応じて、前記第１階調選択ＭＯＳトランジスタ群により選択された前記第１階調電圧を前記表示部に出力ノードを介して出力し、
    前記制御部は、前記第２表示用データに応じて前記第２制御信号を前記第１階調選択ＭＯＳトランジスタ群と、前記第２階調選択ＭＯＳトランジスタ群と、前記制御用中間階調電圧生成ＭＯＳトランジスタ群の前記Ｊ個のＭＯＳトランジスタと、前記（Ｍ＋１）個のスイッチのうちの第Ｉスイッチ｛Ｉは、１≦Ｉ≦（Ｍ＋１）を満たす整数｝とに供給し、
    前記第Ｉスイッチは、前記第２制御信号に応じて、前記（Ｍ＋１）個の中間階調電圧のうちの第Ｉ中間階調電圧を前記表示部に前記出力ノードを介して出力する
    液晶駆動回路。
14. 請求項１３に記載の液晶駆動回路において、
    前記階調電圧選択回路は、
    前記オン抵抗の誤差を低減するための抵抗部を更に具備し、
    前記抵抗部は、
    前記第１階調選択ＭＯＳトランジスタ群に直列接続された第１抵抗素子と、
    前記第２階調選択ＭＯＳトランジスタ群に直列接続された第２抵抗素子と、
    前記Ｍ個の中間階調電圧生成ＭＯＳトランジスタ群とそれぞれ交互に接続されたＭ個の抵抗素子とを含み、
    前記（Ｍ＋１）個の中間階調電圧は、前記オン抵抗と前記抵抗部の抵抗とにより決定される
    液晶駆動回路。
15. 請求項１４に記載の液晶駆動回路において、
    前記階調電圧選択回路は、
    プリチャージ用スイッチング部を更に具備し、
    前記制御部は、前記第１制御信号又は前記第２制御信号を出力するときに、パルス信号である第４制御信号を前記プリチャージ用スイッチング部に供給し、
    前記プリチャージ用スイッチング部は、前記第４制御信号に応じて、前記出力ノードに供給される電圧を前記第１階調電圧にプリチャージし、
    前記第１スイッチは、前記第１制御信号に応じて、前記第１階調電圧を前記出力ノードに供給し、前記出力ノードには、前記第１階調電圧がプリチャージされた後に前記第１スイッチからの前記第１階調電圧が供給され、
    前記第Ｉスイッチは、前記第２制御信号に応じて、前記第Ｉ中間階調電圧を前記出力ノードに供給し、前記出力ノードには、前記第１階調電圧がプリチャージされた後に前記第Ｉスイッチからの前記第Ｉ中間階調電圧が供給される
    液晶駆動回路。
16. 表示部と、
    前記表示部に接続された液晶駆動回路とを具備し、
    前記液晶駆動回路は、
    複数のドライバ回路と、
    基準電圧を発生する電源回路とを具備し、
    前記複数のドライバ回路の各々は、
    第１表示用データ又は第２表示用データが供給される階調電圧選択回路と、
    前記基準電圧を分圧して複数の階調電圧を生成し、前記階調電圧選択回路に供給する直列抵抗分圧回路とを具備し、
    前記階調電圧選択回路は、
    複数の階調電圧に対応付けられた複数の階調選択ＭＯＳトランジスタ群と、
    直列接続されたＭ個（Ｍは、１以上の整数）の中間階調電圧生成ＭＯＳトランジスタ群と、
    スイッチング部と、
    前記第１表示用データに応じて第１制御信号を供給し、前記第２表示用データに応じて第２制御信号を供給する制御部とを具備し、
    前記第１制御信号又は前記第２制御信号に応じて、第１階調選択ＭＯＳトランジスタ群は、第１階調電圧を選択し、第２階調選択ＭＯＳトランジスタ群は、前記第１階調電圧の次の第２階調電圧を選択し、
    前記第１階調選択ＭＯＳトランジスタ群と前記Ｍ個の中間階調電圧生成ＭＯＳトランジスタ群と前記第２階調選択ＭＯＳトランジスタ群は、前記第２制御信号に応じて、前記第１階調電圧と前記第２階調電圧との間の階調電圧を（Ｍ＋２）個に分圧して（Ｍ＋１）個の中間階調電圧を生成し、
    前記スイッチング部は、前記第１制御信号に応じて、前記第１階調選択ＭＯＳトランジスタ群により選択された前記第１階調電圧を前記表示部に出力し、前記第２制御信号に応じて、前記（Ｍ＋１）個の中間階調電圧のうちの１つを選択して前記表示部に出力し、
    前記（Ｍ＋１）個の中間階調電圧は、前記第１階調選択ＭＯＳトランジスタ群と前記Ｍ個の中間階調電圧生成ＭＯＳトランジスタ群と前記第２階調選択ＭＯＳトランジスタ群のオン抵抗により決定される
    液晶表示装置。
17. 請求項１６に記載の液晶表示装置において、
    前記Ｍ個の中間階調電圧生成ＭＯＳトランジスタ群の各々は、直列接続されたＮ個（Ｎは２以上の整数）のＭＯＳトランジスタから構成され、
    前記Ｍ個の中間階調電圧生成ＭＯＳトランジスタ群のうちの制御用中間階調電圧生成ＭＯＳトランジスタ群のＪ個（Ｊは、１≦Ｊ≦Ｎを満たす整数）のＭＯＳトランジスタには、前記第２制御信号が供給され、
    前記制御用中間階調電圧生成ＭＯＳトランジスタ群の（Ｎ−Ｊ）個のＭＯＳトランジスタには、常時オンするための第３制御信号が供給され、
    前記Ｍ個の中間階調電圧生成ＭＯＳトランジスタ群のうち、前記制御用中間階調電圧生成ＭＯＳトランジスタ群以外の中間階調電圧生成ＭＯＳトランジスタ群の前記Ｎ個のＭＯＳトランジスタには、前記第３制御信号が供給される
    液晶表示装置。
18. 請求項１７に記載の液晶表示装置において、
    前記スイッチング部は、（Ｍ＋１）個のスイッチを含み、
    前記制御部は、前記第１表示用データに応じて前記第１制御信号を前記第１階調選択ＭＯＳトランジスタ群と、前記第２階調選択ＭＯＳトランジスタ群と、前記（Ｍ＋１）個のスイッチのうちの第１スイッチとに供給し、
    前記第１スイッチは、前記第１制御信号に応じて、前記第１階調選択ＭＯＳトランジスタ群により選択された前記第１階調電圧を前記表示部に出力ノードを介して出力し、
    前記制御部は、前記第２表示用データに応じて前記第２制御信号を前記第１階調選択ＭＯＳトランジスタ群と、前記第２階調選択ＭＯＳトランジスタ群と、前記制御用中間階調電圧生成ＭＯＳトランジスタ群の前記Ｊ個のＭＯＳトランジスタと、前記（Ｍ＋１）個のスイッチのうちの第Ｉスイッチ｛Ｉは、１≦Ｉ≦（Ｍ＋１）を満たす整数｝とに供給し、
    前記第Ｉスイッチは、前記第２制御信号に応じて、前記（Ｍ＋１）個の中間階調電圧のうちの第Ｉ中間階調電圧を前記表示部に前記出力ノードを介して出力する
    液晶表示装置。
19. 請求項１８に記載の液晶表示装置において、
    前記階調電圧選択回路は、
    前記オン抵抗の誤差を低減するための抵抗部を更に具備し、
    前記抵抗部は、
    前記第１階調選択ＭＯＳトランジスタ群に直列接続された第１抵抗素子と、
    前記第２階調選択ＭＯＳトランジスタ群に直列接続された第２抵抗素子と、
    前記Ｍ個の中間階調電圧生成ＭＯＳトランジスタ群とそれぞれ交互に接続されたＭ個の抵抗素子とを含み、
    前記（Ｍ＋１）個の中間階調電圧は、前記オン抵抗と前記抵抗部の抵抗とにより決定される
    液晶表示装置。
20. 請求項１９に記載の液晶表示装置において、
    前記階調電圧選択回路は、
    プリチャージ用スイッチング部を更に具備し、
    前記制御部は、前記第１制御信号又は前記第２制御信号を出力するときに、パルス信号である第４制御信号を前記プリチャージ用スイッチング部に供給し、
    前記プリチャージ用スイッチング部は、前記第４制御信号に応じて、前記出力ノードに供給される電圧を前記第１階調電圧にプリチャージし、
    前記第１スイッチは、前記第１制御信号に応じて、前記第１階調電圧を前記出力ノードに供給し、前記出力ノードには、前記第１階調電圧がプリチャージされた後に前記第１スイッチからの前記第１階調電圧が供給され、
    前記第Ｉスイッチは、前記第２制御信号に応じて、前記第Ｉ中間階調電圧を前記出力ノードに供給し、前記出力ノードには、前記第１階調電圧がプリチャージされた後に前記第Ｉスイッチからの前記第Ｉ中間階調電圧が供給される
    液晶表示装置。
21. 隣り合う階調電圧をＭＯＳトランジスタのオン抵抗を用いて分圧して多階調化することを特徴とする階調電圧選択回路。
22. 隣り合う第１及び第２の階調電圧ノードと、
    前記第１の階調電圧ノードと出力ノードの間に設けられた第１のＭＯＳトランジスタ群と、
    前記出力ノード及び前記第２の階調電圧ノードの間に設けられた、前記第１のＭＯＳトランジスタ群を構成するＭＯＳトランジスタ数と同数のＭＯＳトランジスタを有する第２のＭＯＳトランジスタ群とを有することを特徴とする階調電圧選択回路。
23. 前記第２のＭＯＳトランジスタ群のうちのひとつのトランジスタをオフにして前記第１の階調電圧ノードに供給される階調電圧を前記第１のＭＯＳトランジスタ群を介して前記出力ノードに伝達することを特徴とする請求項２２記載の階調電圧選択回路。

Images