JP2014211616A - データドライバおよび表示装置 - Google Patents

Abstract

【課題】高速化を図ることができるデータドライバを提供する。【解決手段】表示パネルのデータ線を駆動するために用いられるデータドライバであって、電圧の高い順または電圧の低い順に並ぶ少なくとも３種類の基準電圧を供給する基準電圧部と、隣接する基準電圧の間に接続され、基準電圧を分圧した複数の分圧ノードを有する抵抗回路と、入力される階調信号の値に応じて、基準電圧および分圧ノードの電圧のうちいずれか１つの電圧を選択して出力させるセレクタ部とを含み、階調信号の値に応じて出力すべき電圧が分圧ノードの電圧であるとき、セレクタ部は、該当する分圧ノードを含む抵抗回路に接続された２つの基準電圧のうちいずれかの基準電圧を選択し、次いで、該当する分圧ノードの電圧を選択する。【選択図】 図５

Description

本開示は、データドライバおよび係るデータドライバを備えた表示装置に関する。

エレクトロルミネッセンス表示パネルや液晶表示パネルといった表示パネルを備えた表示装置にあっては、画像を表示するために、画像の階調に応じた電圧を発生するデータドライバが用いられる。例えば、特開２００３−２３３３５５号公報（特許文献１）等に開示されているように、複数の基準電圧および基準電圧をラダー抵抗（ガンマ抵抗）などから成る抵抗回路によって分圧した電圧の中から、階調信号の値に応じた電圧を適宜選択して出力するといった構成のデータドライバが知られている。

特開２００３−２３３３５５号公報

表示装置の高解像度化や高フレームレート化に伴い、データドライバもより高速に動作することが要求される。しかしながら、基準電圧を抵抗回路などによって分圧するといった構成のデータドライバにあっては、ラダー抵抗や寄生容量などによる電圧波形の遅延が、高速動作をさせる上で問題となる。抵抗回路を構成する抵抗の値を小さくすれば波形の遅延を減らすことはできるが、抵抗回路を流れる電流が増加し、データドライバの消費電力が増加する。

従って、本開示の目的は、ラダー抵抗の値を小さくするといったことをすることなく高速化を図ることができるデータドライバ、及び、係るデータドライバを備えた表示装置を提供することにある。

上記の目的を達成するための本開示の第１の態様に係るデータドライバは、
表示パネルのデータ線を駆動するために用いられるデータドライバであって、
電圧の高い順または電圧の低い順に並ぶ少なくとも３種類の基準電圧を供給する基準電圧部と、
隣接する基準電圧の間に接続され、基準電圧を分圧した複数の分圧ノードを有する抵抗回路と、
入力される階調信号の値に応じて、基準電圧および分圧ノードの電圧のうちいずれか１つの電圧を選択して出力させるセレクタ部とを含み、
階調信号の値に応じて出力すべき電圧が分圧ノードの電圧であるとき、セレクタ部は、該当する分圧ノードを含む抵抗回路に接続された２つの基準電圧のうちいずれかの基準電圧を選択し、次いで、該当する分圧ノードの電圧を選択する、
データドライバである。

上記の目的を達成するための本開示の第１の態様に係る表示装置は、
表示パネル、及び、
表示パネルのデータ線を駆動するために用いられるデータドライバ、
を含んでおり、
データドライバは、
電圧の高い順または電圧の低い順に並ぶ少なくとも３種類の基準電圧を供給する基準電圧部と、
隣接する基準電圧の間に接続され、基準電圧を分圧した複数の分圧ノードを有する抵抗回路と、
入力される階調信号の値に応じて、基準電圧および分圧ノードの電圧のうちいずれか１つの電圧を選択して出力させるセレクタ部とを含み、
階調信号の値に応じて出力すべき電圧が分圧ノードの電圧であるとき、セレクタ部は、該当する分圧ノードを含む抵抗回路に接続された２つの基準電圧のうちいずれかの基準電圧を選択し、次いで、該当する分圧ノードの電圧を選択する、
表示装置である。

上記の目的を達成するための本開示の第２の態様に係るデータドライバは、
表示パネルのデータ線を駆動するために用いられるデータドライバであって、
電圧の高い順または電圧の低い順に並ぶ少なくとも３種類の基準電圧を供給する基準電圧部と、
隣接する基準電圧の間に接続され、基準電圧を分圧した複数の分圧ノードを有する抵抗回路と、
入力される階調信号の値に応じて、基準電圧および分圧ノードの電圧のうちいずれか１つの電圧を選択して出力させるセレクタ部とを含み、
階調信号の値に応じて出力すべき電圧が分圧ノードの電圧であるとき、セレクタ部は、少なくとも１つの基準電圧を選択し、次いで、該当する分圧ノードの電圧を選択する、
データドライバである。

上記の目的を達成するための本開示の第２の態様に係る表示装置は、
表示パネル、及び、
表示パネルのデータ線を駆動するために用いられるデータドライバ、
を含んでおり、
データドライバは、
電圧の高い順または電圧の低い順に並ぶ少なくとも３種類の基準電圧を供給する基準電圧部と、
隣接する基準電圧の間に接続され、基準電圧を分圧した複数の分圧ノードを有する抵抗回路と、
入力される階調信号の値に応じて、基準電圧および分圧ノードの電圧のうちいずれか１つの電圧を選択して出力させるセレクタ部とを含み、
階調信号の値に応じて出力すべき電圧が分圧ノードの電圧であるとき、セレクタ部は、少なくとも１つの基準電圧を選択し、次いで、該当する分圧ノードの電圧を選択する、
表示装置である。

本開示の第１の態様および第２の態様に係るデータドライバによれば、階調信号の値に応じて出力すべき電圧が分圧ノードの電圧であるとき、セレクタ部は、基準電圧を選択し、次いで、該当する分圧ノードの電圧を選択する。これによって、データドライバの出力する電圧の立ち上がりや立ち下がりに要する時間が短縮されるので、データドライバの高速化を図ることができる。また、本開示に記載された効果は例示であって限定されるものではなく、また、付加的な効果があってもよい。

図１は、第１の実施形態に係る表示装置の概念図である。 図２は、第ｎ番目のデータ線の駆動に寄与する部分のデータドライバの構成を説明するための模式的な回路図である。 図３Ａは、基準電圧を選択して出力する場合の動作を説明するための模式的な回路図である。図３Ｂは、分圧ノードの電圧を選択して出力する場合の動作を説明するための模式的な回路図である。 図４は、基準電圧を選択して出力する場合の出力アンプの入力部における電圧変化と、分圧ノードの電圧を選択して出力する場合の出力アンプの入力部における電圧変化を説明するための模式的なグラフである。 図５は、セレクタ部が、２つの基準電圧のうち出力すべき電圧に対してオーバーシュートとなる側の基準電圧を選択し、次いで、該当する分圧ノードの電圧を選択する場合の、出力アンプの入力部における電圧変化を説明するための模式的なグラフである。 図６は、セレクタ部が、２つの基準電圧のうち出力すべき電圧に対してアンダーシュートとなる側の基準電圧を選択し、次いで、該当する分圧ノードの電圧を選択する場合の、出力アンプの入力部における電圧変化を説明するための模式的なグラフである。 図７は、第１の実施形態におけるセレクタ部の制御回路の構成を説明するための模式図である。 図８は、第１の実施形態におけるテーブルの構成などを説明するための表である。 図９は、第１の実施形態の変形例におけるセレクタ部の制御回路の構成を説明するための模式図である。 図１０は、第１の実施形態の変形例におけるテーブルの構成などを説明するための表である。 図１１は、第２の実施形態に係る表示装置において、第ｎ番目のデータ線の駆動に寄与する部分のデータドライバの構成を説明するための模式的な回路図である。 図１２は、通常の書き込み動作を説明するための模式図である。 図１３は、複数の基準電圧を選択する際の第１例を示す模式図である。 図１４は、複数の基準電圧を選択する際の第２例を示す模式図である。 図１５は、複数の基準電圧を選択する際の第３例を示す模式図である。 図１６Ａは、３つの基準電圧を選択するときの回路構成を模式的に示す図である。図１６Ｂは、図１６Ａに示す回路構成に対して略等価的な回路を示す図である。 図１７は、出力アンプの入力部における電圧変化を説明するための模式的なグラフである。 図１８は、第２の実施形態の変形例におけるテーブルの構成などを説明するための表である。

以下、図面を参照して、実施形態に基づいて本開示を説明する。本開示は実施形態に限定されるものではなく、実施形態における種々の数値や材料は例示である。以下の説明において、同一要素または同一機能を有する要素には同一符号を用いることとし、重複する説明は省略する。尚、説明は、以下の順序で行う。
１．本開示に係るデータドライバおよび係るデータドライバを備えた表示装置、全般に関する説明
２．第１の実施形態
３．第２の実施形態、その他

［本開示に係るデータドライバおよび係るデータドライバを備えた表示装置、全般に関する説明］
本開示の第１の態様に係るデータドライバ、及び、本開示の第１の態様に係る表示装置に用いられるデータドライバ（以下、これらを単に、本開示の第１の態様に係るデータドライバと呼ぶ場合がある）にあっては、階調信号の値に応じて出力すべき電圧が分圧ノードの電圧であるとき、セレクタ部は、２つの基準電圧のうち出力すべき電圧に対してオーバーシュートとなる側の基準電圧を選択し、次いで、該当する分圧ノードの電圧を選択する構成とすることができる。

あるいは又、本開示の第１の態様に係るデータドライバにあっては、階調信号の値に応じて出力すべき電圧が分圧ノードの電圧であるとき、セレクタ部は、２つの基準電圧のうち出力すべき電圧に対してアンダーシュートとなる側の基準電圧を選択し、次いで、該当する分圧ノードの電圧を選択する構成とすることができる。

本開示の第２の態様に係るデータドライバ、及び、本開示の第２の態様に係る表示装置に用いられるデータドライバ（以下、これらを単に、本開示の第２の態様に係るデータドライバと呼ぶ場合がある）にあっては、階調信号の値に応じて出力すべき電圧が分圧ノードの電圧であるとき、セレクタ部は、出力すべき電圧に対してオーバーシュートとなる側の基準電圧を少なくとも１つ選択し、次いで、該当する分圧ノードの電圧を選択する構成とすることができる。

あるいは又、本開示の第２の態様に係るデータドライバにあっては、階調信号の値に応じて出力すべき電圧が分圧ノードの電圧であるとき、セレクタ部は、出力すべき電圧に対してアンダーシュートとなる側の基準電圧を少なくとも１つ選択し、次いで、該当する分圧ノードの電圧を選択する構成とすることができる。

あるいは又、本開示の第２の態様に係るデータドライバにあっては、階調信号の値に応じて出力すべき電圧が分圧ノードの電圧であるとき、セレクタ部は、出力すべき電圧に対してオーバーシュートとなる側の基準電圧と、アンダーシュートとなる側の基準電圧とを、それぞれ少なくとも１つ選択し、次いで、該当する分圧ノードの電圧を選択する構成とすることができる。

上述した各種の好ましい構成を含む本開示の第１の態様および第２の態様に係るデータドライバ（以下、これらを単に、本開示のデータドライバと呼ぶ場合がある）にあっては、
入力される階調信号の値に対応した、基準電圧を選択する期間の長さと該当する分圧ノードの電圧を選択する期間の長さとを納めたテーブルを更に備えており、
セレクタ部が基準電圧および分圧ノードの電圧を選択する期間は、テーブルに納められたデータに基づいて制御される構成とすることができる。

上述した各種の好ましい構成を含む本開示のデータドライバにあっては、階調信号の値に応じて出力すべき電圧が分圧ノードの電圧であるとき、セレクタ部は、１つの水平走査期間において、プリチャージ期間に基準電圧を選択し、次いで、プリチャージ期間よりも長いデータ書込み期間に該当する分圧ノードの電圧を選択する構成とすることができる。

データドライバは、各構成部分が集積され一体となった構成であってもよいし、適宜別体として構成されていてもよい。基準電圧部や抵抗回路は、例えば、抵抗やオペアンプといった周知の回路素子を用いて構成することができる。また、セレクタ部を構成する各種回路は、記憶回路や論理回路などといった周知の回路から構成することができ、これらも、周知の回路素子を用いて構成することができる。尚、後述する図１に示す走査部や電源部も、周知の回路素子を用いて構成することができる。

本開示の表示装置に用いられる表示パネルとして、液晶表示パネルやエレクトロルミネッセンス表示パネルなどといった、周知の表示パネルを例示することができる。表示パネルの構成は、表示装置としての動作に支障がない限り、特に限定するものではない。

表示パネルは、所謂モノクロ表示の構成であってもよいし、カラー表示の構成であってもよい。カラー表示の構成とする場合には、１つの画素は複数の副画素から成る構成、具体的には、１つの画素は、赤色発光副画素、緑色発光副画素、及び、青色発光副画素の３つの副画素から成る構成とすることができる。更には、これらの３種の副画素に更に１種類あるいは複数種類の副画素を加えた１組（例えば、輝度向上のために白色光を発光する副画素を加えた１組、色再現範囲を拡大するために補色を発光する副画素を加えた１組、色再現範囲を拡大するためにイエローを発光する副画素を加えた１組、色再現範囲を拡大するためにイエロー及びシアンを発光する副画素を加えた１組）から構成することもできる。

表示パネルの画素（ピクセル）の値として、Ｕ−ＸＧＡ（１６００，１２００）、ＨＤ−ＴＶ（１９２０，１０８０）、Ｑ−ＸＧＡ（２０４８，１５３６）の他、（３８４０，２１６０）、（７６８０，４３２０）等、画像表示用解像度の幾つかを例示することができるが、これらの値に限定するものではない。

本明細書における各種の条件は、数学的に厳密に成立する場合の他、実質的に成立する場合にも満たされる。設計上あるいは製造上生ずる種々のばらつきの存在は許容される。

以下の説明で用いるタイミングチャートにおいて、各期間を示す横軸の長さ（時間長）は模式的なものであり、各期間の時間長の割合を示すものではない。縦軸においても同様である。また、タイミングチャートにおける波形の形状も模式的なものである。

［第１の実施形態］
第１の実施形態は、本開示の第１の態様に係るデータドライバおよび係るデータドライバを備えた表示装置に関する。

図１は、第１の実施形態に係る表示装置の概念図である。表示装置１は、電流駆動型の発光部と発光部を駆動する駆動回路とを含む表示素子１０が、行方向（図１においてＸ方向）に延びる走査線ＳＣＬと列方向（図１においてＹ方向）に延びるデータ線ＤＴＬとに接続された状態で２次元マトリクス状に配列された表示パネル２、及び、データ線ＤＴＬに電圧を印加するデータドライバ１０２を備えている。走査線ＳＣＬには、走査部１０１から走査信号が供給される。表示素子１０を構成する発光部は、例えば有機エレクトロルミネッセンス発光部から成る。尚、図示の都合上、図１においては、１つの表示素子１０、より具体的には、後述する第（ｎ，ｍ）番目の表示素子１０についての結線関係を示した。

表示パネル２は、更に、行方向に並ぶ表示素子１０に接続される給電線ＰＳ１と、全ての表示素子１０に共通に接続される第２の給電線ＰＳ２を備えている。給電線ＰＳ１には、電源部１００から所定の駆動電圧が供給される。第２の給電線ＰＳ２には、共通の電圧（例えば接地電位）が供給される。

図１では図示されていないが、表示パネル２が画像を表示する領域（表示領域）は、行方向にＮ個、列方向にＭ個、合計Ｎ×Ｍ個の、２次元マトリクス状に配列された表示素子１０から構成されている。表示領域における表示素子１０の行数はＭであり、各行を構成する表示素子１０の数はＮである。

また、走査線ＳＣＬ及び給電線ＰＳ１の本数はそれぞれＭ本である。第ｍ行目（但し、ｍ＝１，２・・・，Ｍ）の表示素子１０は、第ｍ番目の走査線ＳＣＬ_m及び第ｍ番目の給電線ＰＳ１_mに接続されており、１つの表示素子行を構成する。尚、図１では、給電線ＰＳ１_mのみが示されている。

また、データ線ＤＴＬの本数はＮ本である。第ｎ列目（但し、ｎ＝１，２・・・，Ｎ）の表示素子１０は、第ｎ番目のデータ線ＤＴＬ_nに接続されている。尚、図１では、データ線ＤＴＬ_nのみが示されている。

表示装置１は、例えばモノクロ表示の表示装置であり、１つの表示素子１０が１つの画素を構成する。走査部１０１からの走査信号によって、表示装置１は行単位で線順次走査される。第ｍ行、第ｎ列目に位置する表示素子１０を、以下、第（ｎ，ｍ）番目の表示素子１０あるいは第（ｎ，ｍ）番目の画素と呼ぶ。

表示装置１にあっては、第ｍ行目に配列されたＮ個の画素のそれぞれを構成する表示素子１０が同時に駆動される。換言すれば、行方向に沿って配されたＮ個の表示素子１０にあっては、その発光／非発光のタイミングは、それらが属する行単位で制御される。表示装置１の表示フレームレートをＦＲ（回／秒）と表せば、表示装置１を行単位で線順次走査するときの１行当たりの走査期間（いわゆる水平走査期間）は、（１／ＦＲ）×（１／Ｍ）秒未満である。

表示装置１のデータドライバ１０２には、例えば図示せぬ装置から、表示すべき画像に応じた階調信号ｖＤ_Sigが入力される。入力される階調信号ｖＤ_Sigのうち、第（ｎ，ｍ）番目の表示素子１０に対応する階調信号をｖＤ_Sig(n,m)またはｖＤ_{Sig_m}と表す場合がある。また、階調信号ｖＤ_Sig(n,m)の値に基づいてデータドライバ１０２がデータ線ＤＴＬ_nに印加する映像信号電圧Ｖ_SigをＶ_Sig(n,m)またはＶ_{Sig_m}と表す場合がある。

説明の都合上、階調信号ｖＤ_Sig(n,m)の階調ビット数は４ビットであるとする。階調値は、表示すべき画像の輝度に応じて、０ないし１５のいずれかの値となる。ここでは、階調値が大きいほど表示すべき画像の輝度が高いものとする。尚、上述の階調ビット数は例示に過ぎない。８ビット、１２ビット、１６ビットおよび２４ビットなどといった階調ビット数とした構成であってもよい。

表示素子１０は、電流駆動型の発光部ＥＬＰ、書込みトランジスタＴＲ_W、駆動トランジスタＴＲ_D、及び、容量部Ｃ₁を少なくとも備えており、駆動トランジスタＴＲ_Dのソース／ドレイン領域を介して発光部ＥＬＰに電流が流れると発光する。

容量部Ｃ₁は、駆動トランジスタＴＲ_Dのソース領域に対するゲート電極の電圧（所謂ゲート−ソース間電圧）を保持するために用いられる。表示素子１０の発光状態においては、駆動トランジスタＴＲ_Dの一方のソース／ドレイン領域（図１において給電線ＰＳ１に接続されている側）はドレイン領域として働き、他方のソース／ドレイン領域（発光部ＥＬＰの一端、具体的には、アノード電極に接続されている側）はソース領域として働く。容量部Ｃ₁を構成する一方の電極と他方の電極は、それぞれ、駆動トランジスタＴＲ_Dの他方のソース／ドレイン領域とゲート電極に接続されている。

書込みトランジスタＴＲ_Wは、走査線ＳＣＬに接続されたゲート電極と、データ線ＤＴＬに接続された一方のソース／ドレイン領域と、駆動トランジスタＴＲ_Dのゲート電極に接続された他方のソース／ドレイン領域とを有する。

駆動トランジスタＴＲ_Dのゲート電極は、書込みトランジスタＴＲ_Wの他方のソース／ドレイン領域と容量部Ｃ₁の他方の電極とに接続されており、駆動トランジスタＴＲ_Dの他方のソース／ドレイン領域は、容量部Ｃ₁の一方の電極と発光部ＥＬＰのアノード電極とに接続されている。

発光部ＥＬＰの他端（具体的には、カソード電極）は、第２の給電線ＰＳ２に接続されている。発光部ＥＬＰの容量を符号Ｃ_ELで表す。

データドライバ１０２からデータ線ＤＴＬに、表示すべき画像の輝度に応じた電圧が供給された状態で、走査部１０１からの走査信号により書込みトランジスタＴＲ_Wが導通状態とされると、容量部Ｃ₁に表示すべき画像の輝度に応じた電圧が書き込まれる。書込みトランジスタＴＲ_Wが非導通状態とされた後、容量部Ｃ₁に保持された電圧に応じて駆動トランジスタＴＲ_Dに電流が流れ、発光部ＥＬＰが発光する。

図２は、第ｎ番目のデータ線の駆動に寄与する部分のデータドライバの構成を説明するための模式的な回路図である。

データドライバ１０２の構成について詳しく説明する。データドライバ１０２は、
電圧の高い順または電圧の低い順に並ぶ少なくとも３種類の基準電圧を供給する基準電圧部１０２Ａと、
隣接する基準電圧の間に接続され、基準電圧を分圧した複数の分圧ノードを有する抵抗回路と、
入力される階調信号ｖＤ_Sigの値に応じて、基準電圧および分圧ノードの電圧のうちいずれか１つの電圧を選択して出力させるセレクタ部１０２Ｃとを含む。

図２に示す例では、基準電圧部１０２Ａは、符号ＶＧＡＭ₀ないしＶＧＡＭ₄で示す５種類の基準電圧を供給する。各基準電圧は、ＶＧＡＭ₄＞ＶＧＡＭ₃＞ＶＧＡＭ₂＞ＶＧＡＭ₁＞ＶＧＡＭ₀といった高低関係を満たすように設定されている。これらの基準電圧は、例えばオペアンプ等から供給されており、基準電圧部１０２Ａの出力インピーダンスは低い。

抵抗回路は、隣接する基準電圧の間に複数直列に接続された符号Ｒｏで示す抵抗素子によって構成される。尚、符号１０２Ｂは、データドライバ１０２における抵抗回路以降の部分を示す。

図２に示す例では、基準電圧ＶＧＡＭ₄と基準電圧ＶＧＡＭ₃との間、基準電圧ＶＧＡＭ₃と基準電圧ＶＧＡＭ₂との間、及び、基準電圧ＶＧＡＭ₂と基準電圧ＶＧＡＭ₁との間にそれぞれ４つの抵抗素子Ｒｏが直列に接続されている。また、基準電圧ＶＧＡＭ₁と基準電圧ＶＧＡＭ₀との間には、３つの抵抗素子Ｒｏが直列に接続されている。

基準電圧ＶＧＡＭ₄と基準電圧ＶＧＡＭ₃との間に直列に接続された４つの抵抗素子Ｒｏから成る抵抗回路は、基準電圧を分圧した分圧ノードＮＤ₁₂，ＮＤ₁₃，ＮＤ₁₄を有する。尚、基準電圧ＶＧＡＭ₄と抵抗回路との接続点をノードＮＤ₁₅と表し、基準電圧ＶＧＡＭ₃と抵抗回路との接続点をノードＮＤ₁₁と表す。

同様に、基準電圧ＶＧＡＭ₃と基準電圧ＶＧＡＭ₂との間に直列に接続された４つの抵抗素子Ｒｏから成る抵抗回路は、基準電圧を分圧した分圧ノードＮＤ₁₀，ＮＤ₉，ＮＤ₈を有する。尚、説明の都合上、基準電圧ＶＧＡＭ₂と抵抗回路との接続点をノードＮＤ₇と表す。

同様に、基準電圧ＶＧＡＭ₂と基準電圧ＶＧＡＭ₁との間に直列に接続された４つの抵抗素子Ｒｏから成る抵抗回路は、基準電圧を分圧した分圧ノードＮＤ₆，ＮＤ₅，ＮＤ₄を有する。尚、説明の都合上、基準電圧ＶＧＡＭ₁と抵抗回路との接続点をノードＮＤ₃と表す。

基準電圧ＶＧＡＭ₁と基準電圧ＶＧＡＭ₀との間に直列に接続された３つの抵抗素子Ｒｏから成る抵抗回路は、基準電圧を分圧した分圧ノードＮＤ₂，ＮＤ₁を有する。尚、説明の都合上、基準電圧ＶＧＡＭ₀と抵抗回路との接続点をノードＮＤ₀と表す。また、以下の説明において、「分圧ノード」を単に「ノード」と表す場合がある。

説明の都合上、基準電圧ＶＧＡＭ₄，ＶＧＡＭ₃，ＶＧＡＭ₂，ＶＧＡＭ₁，ＶＧＡＭ₀は、それぞれ、１５，１１，７，３，０［ボルト］といった値に設定されており、また、複数の抵抗素子Ｒｏの値は、略一定に設定されているとする。この場合、ノードＮＤ₁₅ないしノードＮＤ₀の電圧は１５ないし０［ボルト］であり、また、隣接するノード間の電位差は１［ボルト］である。換言すれば、各ノードＮＤの電圧は、線形に変化するように設定されている。但し、本開示は、このような構成に限定するものではない。例えば、表示パネルにおける特性の非線形性を補償するように、各ノードＮＤの電圧が非線形に変化するように設定されている構成であってもよい。

ノードＮＤ₁₅ないしＮＤ₀のそれぞれは、例えばトランジスタから成るスイッチＳＷ₁₅ないしＳＷ₀を介して、出力アンプＡＰ_outの入力側に接続されている。そして、スイッチＳＷ₁₅ないしＳＷ₀の導通／非導通は、セレクタ部１０２Ｃから制御線ＳＬ₁₅ないしＳＬ₀に供給される信号によって制御される。

基本的には、階調値１５の画像を表示するときには、スイッチＳＷ₁₅が選択されて出力アンプＡＰ_outの入力側にノードＮＤ₁₅が接続され、階調値１４の画像を表示するときには、スイッチＳＷ₁₄が選択されて出力アンプＡＰ_outの入力側にノードＮＤ₁₃が接続され、階調値１３の画像を表示するときには、スイッチＳＷ₁₃が選択されて出力アンプＡＰ_outの入力側にノードＮＤ₁₃が接続される。他の階調値の表示においても同様である。

出力アンプＡＰ_outの出力側は、表示パネル２のデータ線ＤＴＬ_nに接続されている。従って、出力アンプＡＰ_outの出力する映像信号電圧Ｖ_Sigによって、データ線ＤＴＬ_nが駆動される。符号Ｒｐ_DTL，Ｃｐ_DTLはデータ線の寄生抵抗と寄生容量を示す。

ここで、本開示の理解を助けるため、基準電圧を選択して出力する場合と、分圧ノードの電圧を選択して出力する場合の動作を説明する。

図３Ａは、基準電圧を選択して出力する場合の動作を説明するための模式的な回路図である。図３Ｂは、分圧ノードの電圧を選択して出力する場合の動作を説明するための模式的な回路図である。図４は、基準電圧を選択して出力する場合の出力アンプの入力部における電圧変化と、分圧ノードの電圧を選択して出力する場合の出力アンプの入力部における電圧変化を説明するための模式的なグラフである。

図３Ａは、基準電圧ＶＧＡＭ₄を選択して出力する場合を模式的に示す。この場合、ノードＮＤ₁₅から出力アンプＡＰ_outの入力側に至るまでの経路には、抵抗回路を形成する抵抗素子Ｒｏは介在しない。従って、経路における寄生抵抗Ｒｐと寄生容量Ｃｐが主に信号の伝播に影響を与える。

図３Ｂは、分圧ノードＮＤ₁₃の電圧を選択して出力する場合を模式的に示す。この場合、ノードＮＤ₁₃から出力アンプＡＰ_outの入力側に至るまでの経路には、抵抗回路を形成する抵抗素子Ｒｏが介在する。従って、経路における寄生抵抗Ｒｐと寄生容量Ｃｐに加えて、更に抵抗素子Ｒｏが信号の伝播に影響を与える。定性的には、図３Ａに比べてより信号の遅延が大きくなる。

図４は、基準電圧を選択して出力する場合の出力アンプの入力部における電圧変化と、分圧ノードの電圧を選択して出力する場合の出力アンプの入力部における電圧変化を説明するための模式的なグラフである。

例えば、第（ｍ−２）行の走査期間における階調値が０であるときに、第（ｍ−１）行の走査期間における階調値を１５とし第ｍ行の走査期間における階調値を０とするために、スイッチＳＷ₁₅を導通状態とし、次いで、スイッチＳＷ₁₅を非導通状態としスイッチＳＷ₀を導通状態としたとする。この場合、基準電圧ＶＧＡＭ₄、ＶＧＡＭ₀が順次選択される。出力アンプＡＰ_outの入力側の電圧は、図４の実線の波形のように変化する。符号Ｔ_0to15と符号Ｔ_15to0は、それぞれ、階調値を１５をするときと階調値を０とするときのセトリングタイム（整定時間）を示す。

一方、第（ｍ−２）行の走査期間における階調値が０であるときに、第（ｍ−１）行の走査期間における階調値を１３とし第ｍ行の走査期間における階調値を２とするために、スイッチＳＷ₁₃を導通状態とし、次いで、スイッチＳＷ₁₃を非導通状態としスイッチＳＷ₂を導通状態としたとする。この場合、分圧ノードＮＤ₁₃、ＮＤ₂の電圧が順次選択されるので、波形の遅延が増加し、出力アンプＡＰ_outの入力側の電圧は、図４の破線の波形のように変化する。符号Ｔ_0to13と符号Ｔ_13to2は、それぞれ、階調値を１３をするときと階調値を２とするときのセトリングタイムを示す。

図４に例示するように、基準電圧を選択する場合に比べて、分圧ノードの電圧を選択する場合には、セトリングタイムが相対的に長くなる。従って、データドライバの高速化を図るためには、分圧ノードの電圧を選択するときのセトリングタイムを短くする必要がある。

本開示では、階調信号の値に応じて出力すべき電圧が分圧ノードの電圧であるとき、セレクタ部は、該当する分圧ノードを含む抵抗回路に接続された２つの基準電圧のうちいずれかの基準電圧を選択し、次いで、該当する分圧ノードの電圧を選択する。

上述した動作によれば、例えば所定の走査期間において継続して分圧ノードの電圧を選択する場合に比べて、波形の立ち上がり／立ち下がりをより急峻にすることができる。これによって、セトリングタイムの短縮化を図ることができる。

ここで、階調信号の値に応じて出力すべき電圧が分圧ノードの電圧であるとき、セレクタ部は、２つの基準電圧のうち出力すべき電圧に対してオーバーシュートとなる側の基準電圧を選択し、次いで、該当する分圧ノードの電圧を選択するといった構成とすることができるし、あるいは又、セレクタ部は、２つの基準電圧のうち出力すべき電圧に対してアンダーシュートとなる側の基準電圧を選択し、次いで、該当する分圧ノードの電圧を選択する構成とすることもできる。セトリングタイムの短縮化といった観点からは前者の構成が優れており、波形の安定性といった観点からは後者の構成が優れている。

以下、図５及び図６を参照して、基本的な動作について説明する。

図５は、セレクタ部が、２つの基準電圧のうち出力すべき電圧に対してオーバーシュートとなる側の基準電圧を選択し、次いで、該当する分圧ノードの電圧を選択する場合の、出力アンプの入力部における電圧変化を説明するための模式的なグラフである。

これに対し、図６は、セレクタ部が、２つの基準電圧のうち出力すべき電圧に対してアンダーシュートとなる側の基準電圧を選択し、次いで、該当する分圧ノードの電圧を選択する場合の、出力アンプの入力部における電圧変化を説明するための模式的なグラフである。

先ず、図５を参照して説明する。図５に示す例では、第（ｍ−２）行の走査期間における階調値が０であるときに、第（ｍ−１）行の走査期間における階調値を１３とし第ｍ行の走査期間における階調値を２とするために、先ず、基準電圧ＶＧＡＭ₄を選択し、次いで、分圧ノードＮＤ₁₃の電圧を選択する。より具体的には、セレクタ部１０２Ｃの動作に基づいて、スイッチＳＷ₁₅を期間Ｔ_pcgの間だけ導通状態とし、次いで、スイッチＳＷ₁₃を期間Ｔ_sigの間導通状態とする。尚、期間Ｔ_pcgと期間Ｔ_sigの和が、第（ｍ−１）行の走査期間に対応する。次いで、セレクタ部１０２Ｃの動作に基づいて、スイッチＳＷ₀を期間Ｔ_pcgの間だけ導通状態とし、次いで、スイッチＳＷ₂を期間Ｔ_sigの間導通状態とする。

第（ｍ−１）行の走査期間の初期において、基準電圧ＶＧＡＭ₄を選択しているので、抵抗回路における分圧ノードの電圧を選択する場合に比べてより急峻に波形が変化する。この動作は、出力アンプＡＰ_outの入力側に繋がる経路のプリチャージとして捉えることもできるので、ここでは、期間Ｔ_pcgをプリチャージ期間と呼ぶ。そして、プリチャージ期間Ｔ_pcgが終了した後、期間Ｔ_sigの間に亘って分圧ノードＮＤ₁₃が選択され、引き続き目標値に向かって変化し所定の電圧に達する。ここでは、期間Ｔ_sigをデータ書込み期間と呼ぶ。

また、第ｍ行の走査期間の初期において、基準電圧ＶＧＡＭ₀を選択しているので、分圧ノードＮＤの電圧を選択する場合に比べてより急峻に波形が変化する。そして、プリチャージ期間Ｔ_pcgが終了した後、期間Ｔ_sigの間に亘って分圧ノードＮＤ₂が選択され、引き続き目標値に向かって変化し所定の電圧に達する。結局、電圧の波形は、図５の太い実線で示した波形となる。尚、図５において、第（ｍ−１）行の走査期間における太く細かい破線は、期間Ｔ_sigにおいて基準電圧ＶＧＡＭ₄の選択を続けたとしたときの波形を示し、第ｍ行の走査期間における太く細かい破線は、期間Ｔ_sigにおいて基準電圧ＶＧＡＭ₀の選択を続けたとしたときの波形を示す。

図５には、比較のため、図４に破線で示したグラフの波形も重ねて記載している。図５に示す太い実線の波形と、破線の波形との比較から明らかなように、図５に示す動作では、目標とする電圧に達する時間が短縮されている。即ち、セトリングタイムの短縮化が図られている。

図５に示す例では、セレクタ部１０２Ｃは、１つの走査期間（水平走査期間）において、プリチャージ期間に基準電圧を選択し、次いで、プリチャージ期間よりも長いデータ書込み期間に分圧ノードの電圧を選択する。即ち、期間Ｔ_pcg＜期間Ｔ_sigといった関係にある。後述する図６に示す例においても同様である。通常は、このような構成とすることが好ましい。後述する第２の実施形態においても同様である。

尚、図５におけるプリチャージ期間Ｔ_pcgやデータ書込み期間Ｔ_sigは、選択する分圧ノードに応じて値を異ならせるといった構成とすることができる。期間Ｔ_pcg，Ｔ_pcgは、例えば、実機による実験などによって、適宜好適な値を選択すればよい。また、動作上支障がない場合には、期間Ｔ_pcg，Ｔ_sigは、或る所定の値に固定されている構成としてもよい。

引き続き、図６を参照して説明する。図６に示す動作は、第（ｍ−１）行の走査期間におけるプリチャージ期間Ｔ_pcgにおいて基準電圧ＶＧＡＭ₃を選択し、第ｍ行の走査期間におけるプリチャージ期間Ｔ_pcgにおいて基準電圧ＶＧＡＭ₁を選択している点が相違する。

尚、図６において、第（ｍ−１）行の走査期間における太く細かい破線は、期間Ｔ_sigにおいて基準電圧ＶＧＡＭ₃の選択を続けたとしたときの波形を示し、第ｍ行の走査期間における太く細かい破線は、期間Ｔ_sigにおいて基準電圧ＶＧＡＭ₁の選択を続けたとしたときの波形を示す。

図６の動作では、プリチャージ期間Ｔ_sigにおける波形変化が、図５の動作よりも緩やかになる。従って、セトリングタイムの短縮化といった観点からは、図５の動作が有利である。しかしながら、図５に示す動作では、プリチャージ期間Ｔ_sigの設定が適切に設定されていない場合に波形がオーバーシュートするといった現象が起こり得る。一方、図６に示す動作では、波形のオーバーシュートは原理的に発生しない。従って、波形の安定性といった観点からは、図６の動作が有利である。

以上、基本的な動作について説明した。第１の実施形態では、制御上、種々の態様を取り得る。例えば、第（ｎ，ｍ）番目の画素を駆動するにあたり、階調信号ｖＤ_{Sig_m}のみを参照して制御するといった態様とすることもできるし、階調信号ｖＤ_{Sig_m}と従前の階調信号ｖＤ_{Sig_m-1}との関係を考慮して制御するといった態様とすることもできる。例えば、データドライバは、入力される階調信号の値に対応した、基準電圧を選択する期間の長さと該当する分圧ノードの電圧を選択する期間の長さとを納めたテーブルを更に備えており、セレクタ部が基準電圧および分圧ノードの電圧を選択する期間は、テーブルに納められたデータに基づいて制御される構成とすることができる。後述する第２の実施形態においても同様である。

ここで、第（ｎ，ｍ）番目の画素を駆動するにあたり、階調信号ｖＤ_{Sig_m}のみを参照して制御するといった態様の例について、図７及び図８を参照して説明する。

図７は、第１の実施形態におけるセレクタ部の制御回路の構成を説明するための模式図である。

図７に示すように、セレクタ部１０２Ｃを構成する制御回路１０２Ｄに、階調信号ｖＤ_{Sig_m}が入力される。制御回路１０２Ｄは、階調信号ｖＤ_{Sig_m}に基づいてテーブルを参照し、その結果に基づいて、選択回路１０２Ｅを制御する。

図８は、第１の実施形態におけるテーブルの構成などを説明するための表である。

テーブルには、階調信号ｖＤ_{Sig_m}の各値に対応して、プリチャージ期間において導通させるスイッチの値および導通させる期間長、及び、データ書込み期間において導通させるスイッチ及び導通させる期間長が収められている。図８に示す値ｔｐ₁₅ないしｔｐ₀、値ｔｓ₁₅ないしｔｓ₀は、例えば実機などを用いた実験などにより好適な値を選択して設定すればよい。

次いで、階調信号ｖＤ_{Sig_m}と従前の階調信号ｖＤ_{Sig_m-1}との関係を考慮して制御するといった態様について、図９及び図１０を参照して説明する。

図９は、第１の実施形態の変形例におけるセレクタ部の制御回路の構成を説明するための模式図である。

図９に示すように、セレクタ部１０２Ｃを構成する制御回路１０２Ｄに、階調信号ｖＤ_{Sig_m}が入力される。制御回路１０２Ｄは、例えば記憶回路などから成る前データ保持・更新部を備えており、従前の階調信号ｖＤ_{Sig_m-1}が保持されている。そして、階調信号ｖＤ_{Sig_m-1}，ｖＤ_{Sig_m}に基づいて、テーブルを参照し、その結果に基づいて、選択回路１０２Ｅを制御する。

図１０は、第１の実施形態の変形例におけるテーブルの構成などを説明するための表である。

この例では、階調信号ｖＤ_{Sig_m-1}，ｖＤ_{Sig_m}の大小関係に基づいて、立ち上がりの場合と立ち下がりの場合とを区別して制御を行っている。図８に示した値ｔｐ，ｔｓの記載は省略されているが、上述したように、例えば実機などを用いた実験などにより好適な値を選択して設定すればよい。尚、階調信号ｖＤ_{Sig_m-1}，ｖＤ_{Sig_m}が同値の場合には、プリチャージ期間をなくして全てデータ書込み期間とするような制御とすればよい。

［第２の実施形態］
第２の実施形態は、本開示の第２の態様に係るデータドライバおよび係るデータドライバを備えた表示装置に関する。

第２の実施形態に係る表示装置の概念図は、図１において表示装置１を表示装置１Ａと、データドライバ１０２をデータドライバ２０２と読み替えたものと同様である。表示パネル２の構成や走査方法は、第１の実施形態において説明した構成と同様であるので、説明を省略する。

ここでは、階調信号ｖＤ_Sigの階調ビット数は１２ビット（０から４０９５までの４０９６階調）であるとして、第２の実施形態についての基本的な考え方を説明する。

尚、後述する図１８に示すタイミングテーブルの例については、図示の都合上、階調信号ｖＤ_Sigの階調ビット数は４ビットであって、データドライバ２０２がデータドライバ１０２と同様の構成である場合の例について説明する。

図１１は、第２の実施形態に係る表示装置において、第ｎ番目のデータ線の駆動に寄与する部分のデータドライバの構成を説明するための模式的な回路図である。

データドライバ２０２の構成について詳しく説明する。データドライバ２０２は、
電圧の高い順または電圧の低い順に並ぶ少なくとも３種類の基準電圧を供給する基準電圧部２０２Ａと、
隣接する基準電圧の間に接続され、基準電圧を分圧した複数の分圧ノードを有する抵抗回路と、
入力される階調信号ｖＤ_Sigの値に応じて、少なくとも１つの基準電圧を選択して出力させるセレクタ部２０２Ｃとを含む。

図１１に示す例では、基準電圧部２０２Ａは、符号ＶＧＡＭ₀ないしＶＧＡＭ₁₇で示す１８種類の基準電圧を供給する。各基準電圧は、ＶＧＡＭ₁₇＞ＶＧＡＭ₁₆＞・・・ＶＧＡＭ₁＞ＶＧＡＭ₀といった高低関係を満たすように設定されている。これらの基準電圧は、例えばオペアンプ等から供給されており、基準電圧部２０２Ａの出力インピーダンスは低い。

抵抗回路は、隣接する基準電圧の間に複数直列に接続された符号Ｒｏで示す抵抗素子によって構成される。尚、符号２０２Ｂは、データドライバ２０２における抵抗回路以降の部分を示す。

隣接する基準電圧の間は、二百数十個程度の抵抗素子Ｒｏが直列に接続され、各ノードから階調値に応じた電圧が出力される。基準電圧ＶＧＡＭ₁₇，ＶＧＡＭ₁₆，ＶＧＡＭ₁₅，ＶＧＡＭ₁₄，ＶＧＡＭ₁₃，ＶＧＡＭ₁₂，・・・，ＶＧＡＭ₀は、それぞれ、階調値４０９５，３８４０，３５８４，３３２８，３０７２，２８１６，・・・，０に対応する電圧を出力するように設定されているとする。また、例えば、ノードＮＤ₄₀₉₅は階調値４０９５に対応する電圧を出力するノードを示し、ノードＮＤ₀は階調値０に対応する電圧を出力するノードを示す。

ノードＮＤ₄₀₉₅ないしＮＤ₀のそれぞれは、例えばトランジスタから成るスイッチＳＷ₄₀₉₅ないしＳＷ₀を介して、出力アンプＡＰ_outの入力側に接続されている。そして、スイッチＳＷ₄₀₉₅ないしＳＷ₀の導通／非導通は、セレクタ部２０２Ｃから制御線ＳＬ₄₀₉₅ないしＳＬ₀に供給される信号によって制御される。尚、図示の都合上、制御線ＳＬは簡略化して示した。

例えば、従前の技術では、階調値３４００の画像を表示するときには、スイッチＳＷ₃₄₀₀が単純に選択され、出力アンプＡＰ_outの入力側にノードＮＤ₃₄₀₀が接続される（図１２を参照）。

第２の実施形態にあっては、階調信号の値に応じて出力すべき電圧が分圧ノードの電圧であるとき、セレクタ部は、少なくとも１つの基準電圧を選択し、次いで、該当する分圧ノードの電圧を選択する。例えば、出力すべき電圧に対してオーバーシュートとなる側の基準電圧を少なくとも１つ選択するといった構成、出力すべき電圧に対してアンダーシュートとなる側の基準電圧を少なくとも１つ選択するといった構成、あるいは又、出力すべき電圧に対してオーバーシュートとなる側の基準電圧と、アンダーシュートとなる側の基準電圧とを、それぞれ少なくとも１つ選択するといった構成とすることができる。

図１３は、例えば階調値０の画像から階調値３４００の画像に表示を切り替える場合に、オーバーシュートとなる側の基準電圧を複数選択する場合の動作例を示す。この例では、基準電圧ＶＧＡＭ₁₅，ＶＧＡＭ₁₆，ＶＧＡＭ₁₇が選択されプリチャージが行われる。図１４は、アンダーシュートとなる側の基準電圧を複数選択する場合の動作例を示す。この例では、基準電圧ＶＧＡＭ₁₂，ＶＧＡＭ₁₃，ＶＧＡＭ₁₄が選択されプリチャージが行われる。図１５は、オーバーシュートとなる側の基準電圧と、アンダーシュートとなる側の基準電圧とを、それぞれ少なくとも１つ選択する場合の動作例を示す。この例では、基準電圧ＶＧＡＭ₁₄，ＶＧＡＭ₁₅，ＶＧＡＭ₁₆が選択されプリチャージが行われる。

基準電圧を複数選択することによって、プリチャージをより短時間で行うことができるので、書き込み処理の高速化を図ることができる。以下、図１６を参照して説明する。

例えば、或る３つの基準電圧ＶＧＡＭ_P1，ＶＧＡＭ_P2，ＶＧＡＭ_P3が選択されプリチャージが行われる際の回路は、模式的に、図１６Ａのように表すことができる。

この場合、基準電圧ＶＧＡＭ_P1，ＶＧＡＭ_P2，ＶＧＡＭ_P3は、それぞれ別個の寄生抵抗Ｒｐを介して出力アンプＡＰ_outの入力側に接続される。従って、等価的には、３つの寄生抵抗Ｒｐが並列接続された状態となる。

簡略化して表せば、基準電圧ＶＧＡＭ_P1，ＶＧＡＭ_P2，ＶＧＡＭ_P3の平均電圧が、寄生抵抗Ｒｐ／３を介して、出力アンプＡＰ_outの入力側に接続される（図１６Ｂ参照）。従って、出力アンプＡＰ_outの入力側に電圧を書き込む際の時定数は概ね１／３となり、プリチャージをより短時間で行うことができる。

尚、通常、寄生抵抗Ｒｐは数百オームといった程度の抵抗値である。従って、電圧値の異なる基準電圧ＶＧＡＭ_P1，ＶＧＡＭ_P2，ＶＧＡＭ_P3の出力が電気的に接続されることで基準電圧を供給する回路に過大な貫通電流が流れるといった支障は生じない。

同時に選択する基準電圧の数は、表示装置やデータドライバの構成に応じて適宜選択すればよい。一般的には、数本程度を目安として適宜設定すればよい。場合によっては、全ての基準電圧を選択するといった構成も考えらえる。

図１７を参照して、基準電圧の選択方法の例について説明する。例えば、仕様として定められたプリチャージ期間Ｔ_pcgにおいて、目標値に対して概ね１０％程度の差がある値まで達することができるように、実験などによって基準電圧の数や種類を適宜選択すればよい。

例えば、第１の実施形態において説明したと同様に、階調信号ｖＤ_{Sig_m}と従前の階調信号ｖＤ_{Sig_m-1}との関係を考慮して制御するといった態様とすることができる。

図１８は、第２の実施形態におけるテーブルの構成などを説明するための表である。上述したように、図示の都合上、階調信号ｖＤ_Sigの階調ビット数は４ビットであって、データドライバ２０２がデータドライバ１０２と同様の構成である場合の例を示す。

この例では、階調信号ｖＤ_{Sig_m-1}，ｖＤ_{Sig_m}の大小関係に基づいて、立ち上がりの場合と立ち下がりの場合とを区別して制御を行っている。また、選択する基準電圧の数も一定でなく、１種類の場合、２種類の場合、３種類の場合が混在するように制御される。尚、階調信号ｖＤ_{Sig_m-1}，ｖＤ_{Sig_m}が同値の場合には、プリチャージ期間をなくして全てデータ書込み期間とするような制御とすればよい。

尚、図１８に示す例では、階調信号の値に応じて出力すべき電圧が基準電圧である場合にも、プリチャージの際に複数の基準電圧を選択するといった動作を行っている。これによって、階調信号の値に応じて出力すべき電圧が基準電圧である場合における高速化も図ることができる。

以上、本開示の実施形態について具体的に説明したが、本開示は、上述の実施形態に限定されるものではなく、本開示の技術的思想に基づく各種の変形が可能である。例えば、上述の実施形態において挙げた数値、構造などはあくまでも例に過ぎず、必要に応じて、これらと異なる数値、構造などを用いてもよい。

例えば、階調信号の値に拘らず、プリチャージ期間において全ての基準電圧を選択するといった構成とすれば、信号書き込みにおいて、早急に所定の中間電圧に設定をするといったことができる。

なお、本開示の技術は以下のような構成も取ることができる。
［１］
表示パネルのデータ線を駆動するために用いられるデータドライバであって、
電圧の高い順または電圧の低い順に並ぶ少なくとも３種類の基準電圧を供給する基準電圧部と、
隣接する基準電圧の間に接続され、基準電圧を分圧した複数の分圧ノードを有する抵抗回路と、
入力される階調信号の値に応じて、基準電圧および分圧ノードの電圧のうちいずれか１つの電圧を選択して出力させるセレクタ部とを含み、
階調信号の値に応じて出力すべき電圧が分圧ノードの電圧であるとき、セレクタ部は、該当する分圧ノードを含む抵抗回路に接続された２つの基準電圧のうちいずれかの基準電圧を選択し、次いで、該当する分圧ノードの電圧を選択する、
データドライバ。
［２］
階調信号の値に応じて出力すべき電圧が分圧ノードの電圧であるとき、セレクタ部は、２つの基準電圧のうち出力すべき電圧に対してオーバーシュートとなる側の基準電圧を選択し、次いで、該当する分圧ノードの電圧を選択する、
上記［１］に記載のデータドライバ。
［３］
階調信号の値に応じて出力すべき電圧が分圧ノードの電圧であるとき、セレクタ部は、２つの基準電圧のうち出力すべき電圧に対してアンダーシュートとなる側の基準電圧を選択し、次いで、該当する分圧ノードの電圧を選択する、
上記［１］に記載のデータドライバ。
［４］
入力される階調信号の値に対応した、基準電圧を選択する期間の長さと該当する分圧ノードの電圧を選択する期間の長さとを納めたテーブルを更に備えており、
セレクタ部が基準電圧および分圧ノードの電圧を選択する期間は、テーブルに納められたデータに基づいて制御される、
上記［１］ないし［３］のいずれかに記載のデータドライバ。
［５］
階調信号の値に応じて出力すべき電圧が分圧ノードの電圧であるとき、セレクタ部は、１つの水平走査期間において、プリチャージ期間に基準電圧を選択し、次いで、プリチャージ期間よりも長いデータ書込み期間に該当する分圧ノードの電圧を選択する、
上記［１］ないし［４］のいずれかに記載のデータドライバ。
［６］
表示パネル、及び、
表示パネルのデータ線を駆動するために用いられるデータドライバ、
を含んでおり、
データドライバは、
電圧の高い順または電圧の低い順に並ぶ少なくとも３種類の基準電圧を供給する基準電圧部と、
隣接する基準電圧の間に接続され、基準電圧を分圧した複数の分圧ノードを有する抵抗回路と、
入力される階調信号の値に応じて、基準電圧および分圧ノードの電圧のうちいずれか１つの電圧を選択して出力させるセレクタ部とを含み、
階調信号の値に応じて出力すべき電圧が分圧ノードの電圧であるとき、セレクタ部は、該当する分圧ノードを含む抵抗回路に接続された２つの基準電圧のうちいずれかの基準電圧を選択し、次いで、該当する分圧ノードの電圧を選択する、
表示装置。
［７］
階調信号の値に応じて出力すべき電圧が分圧ノードの電圧であるとき、セレクタ部は、２つの基準電圧のうち出力すべき電圧に対してオーバーシュートとなる側の基準電圧を選択し、次いで、該当する分圧ノードの電圧を選択する、
上記［６］に記載の表示装置。
［８］
階調信号の値に応じて出力すべき電圧が分圧ノードの電圧であるとき、セレクタ部は、２つの基準電圧のうち出力すべき電圧に対してアンダーシュートとなる側の基準電圧を選択し、次いで、該当する分圧ノードの電圧を選択する、
上記［６］に記載の表示装置。
［９］
入力される階調信号の値に対応した、基準電圧を選択する期間の長さと該当する分圧ノードの電圧を選択する期間の長さとを納めたテーブルを更に備えており、
セレクタ部が基準電圧および分圧ノードの電圧を選択する期間は、テーブルに納められたデータに基づいて制御される、
上記［６］ないし［８］のいずれかに記載の表示装置。
［１０］
階調信号の値に応じて出力すべき電圧が分圧ノードの電圧であるとき、セレクタ部は、１つの水平走査期間において、プリチャージ期間に基準電圧を選択し、次いで、プリチャージ期間よりも長いデータ書込み期間に該当する分圧ノードの電圧を選択する、
上記［６］ないし［９］のいずれかに記載の表示装置。
［１１］
表示パネルのデータ線を駆動するために用いられるデータドライバであって、
電圧の高い順または電圧の低い順に並ぶ少なくとも３種類の基準電圧を供給する基準電圧部と、
隣接する基準電圧の間に接続され、基準電圧を分圧した複数の分圧ノードを有する抵抗回路と、
入力される階調信号の値に応じて、基準電圧および分圧ノードの電圧のうちいずれか１つの電圧を選択して出力させるセレクタ部とを含み、
階調信号の値に応じて出力すべき電圧が分圧ノードの電圧であるとき、セレクタ部は、少なくとも１つの基準電圧を選択し、次いで、該当する分圧ノードの電圧を選択する、
データドライバ。
［１２］
階調信号の値に応じて出力すべき電圧が分圧ノードの電圧であるとき、セレクタ部は、出力すべき電圧に対してオーバーシュートとなる側の基準電圧を少なくとも１つ選択し、次いで、該当する分圧ノードの電圧を選択する、
上記［１１］に記載のデータドライバ。
［１３］
階調信号の値に応じて出力すべき電圧が分圧ノードの電圧であるとき、セレクタ部は、出力すべき電圧に対してアンダーシュートとなる側の基準電圧を少なくとも１つ選択し、次いで、該当する分圧ノードの電圧を選択する、
上記［１１］に記載のデータドライバ。
［１４］
階調信号の値に応じて出力すべき電圧が分圧ノードの電圧であるとき、セレクタ部は、出力すべき電圧に対してオーバーシュートとなる側の基準電圧と、アンダーシュートとなる側の基準電圧とを、それぞれ少なくとも１つ選択し、次いで、該当する分圧ノードの電圧を選択する、
上記［１１］に記載のデータドライバ。
［１５］
入力される階調信号の値に対応した、基準電圧を選択する期間の長さと該当する分圧ノードの電圧を選択する期間の長さとを納めたテーブルを更に備えており、
セレクタ部が基準電圧および分圧ノードの電圧を選択する期間は、テーブルに納められたデータに基づいて制御される、
上記［１１］ないし［１４］のいずれかに記載のデータドライバ。
［１６］
階調信号の値に応じて出力すべき電圧が分圧ノードの電圧であるとき、セレクタ部は、１つの水平走査期間において、プリチャージ期間に基準電圧を選択し、次いで、プリチャージ期間よりも長いデータ書込み期間に該当する分圧ノードの電圧を選択する、
上記［１１］ないし［１５］のいずれかに記載のデータドライバ。
［１７］
表示パネル、及び、
表示パネルのデータ線を駆動するために用いられるデータドライバ、
を含んでおり、
データドライバは、
電圧の高い順または電圧の低い順に並ぶ少なくとも３種類の基準電圧を供給する基準電圧部と、
隣接する基準電圧の間に接続され、基準電圧を分圧した複数の分圧ノードを有する抵抗回路と、
入力される階調信号の値に応じて、基準電圧および分圧ノードの電圧のうちいずれか１つの電圧を選択して出力させるセレクタ部とを含み、
階調信号の値に応じて出力すべき電圧が分圧ノードの電圧であるとき、セレクタ部は、少なくとも１つの基準電圧を選択し、次いで、該当する分圧ノードの電圧を選択する、
表示装置。

１，１Ａ・・・表示装置、２・・・表示パネル、１０・・・表示素子、１００・・・電源部、１０１・・・走査部、１０２，２０２・・・データドライバ、１０２Ａ，２０２Ａ・・・基準電圧部、１０２Ｂ，２０２Ｂ・・・データドライバにおける抵抗回路以降の部分、１０２Ｃ，２０２Ｃ・・・セレクタ部、１０２Ｄ，２０２Ｄ・・・制御回路、１０２Ｅ，２０２Ｅ・・・選択回路、ＴＲ_W・・・書込みトランジスタ、ＴＲ_D・・・駆動トランジスタ、Ｃ₁・・・容量部、ＥＬＰ・・・有機エレクトロルミネッセンス発光部、Ｃ_EL・・・発光部ＥＬＰの容量、ＳＣＬ・・・走査線、ＤＴＬ・・・データ線、ＰＳ１・・・給電線、ＰＳ２・・・第２の給電線、ＳＬ₀ないしＳＬ₄₀₉₅・・・制御線、ＮＤ₁ないしＮＤ₁₅・・・ノード（分圧ノード）、ＶＧＡＭ₀ないしＶＧＡＭ₁₇・・・基準電圧、ＡＰ_out・・・出力アンプ

Claims (13)

1. 表示パネルのデータ線を駆動するために用いられるデータドライバであって、
   電圧の高い順または電圧の低い順に並ぶ少なくとも３種類の基準電圧を供給する基準電圧部と、
   隣接する基準電圧の間に接続され、基準電圧を分圧した複数の分圧ノードを有する抵抗回路と、
   入力される階調信号の値に応じて、基準電圧および分圧ノードの電圧のうちいずれか１つの電圧を選択して出力させるセレクタ部とを含み、
   階調信号の値に応じて出力すべき電圧が分圧ノードの電圧であるとき、セレクタ部は、該当する分圧ノードを含む抵抗回路に接続された２つの基準電圧のうちいずれかの基準電圧を選択し、次いで、該当する分圧ノードの電圧を選択する、
   データドライバ。
2. 階調信号の値に応じて出力すべき電圧が分圧ノードの電圧であるとき、セレクタ部は、２つの基準電圧のうち出力すべき電圧に対してオーバーシュートとなる側の基準電圧を選択し、次いで、該当する分圧ノードの電圧を選択する、
   請求項１に記載のデータドライバ。
3. 階調信号の値に応じて出力すべき電圧が分圧ノードの電圧であるとき、セレクタ部は、２つの基準電圧のうち出力すべき電圧に対してアンダーシュートとなる側の基準電圧を選択し、次いで、該当する分圧ノードの電圧を選択する、
   請求項１に記載のデータドライバ。
4. 入力される階調信号の値に対応した、基準電圧を選択する期間の長さと該当する分圧ノードの電圧を選択する期間の長さとを納めたテーブルを更に備えており、
   セレクタ部が基準電圧および分圧ノードの電圧を選択する期間は、テーブルに納められたデータに基づいて制御される、
   請求項１に記載のデータドライバ。
5. 階調信号の値に応じて出力すべき電圧が分圧ノードの電圧であるとき、セレクタ部は、１つの水平走査期間において、プリチャージ期間に基準電圧を選択し、次いで、プリチャージ期間よりも長いデータ書込み期間に該当する分圧ノードの電圧を選択する、
   請求項１に記載のデータドライバ。
6. 表示パネル、及び、
   表示パネルのデータ線を駆動するために用いられるデータドライバ、
   を含んでおり、
   データドライバは、
   電圧の高い順または電圧の低い順に並ぶ少なくとも３種類の基準電圧を供給する基準電圧部と、
   隣接する基準電圧の間に接続され、基準電圧を分圧した複数の分圧ノードを有する抵抗回路と、
   入力される階調信号の値に応じて、基準電圧および分圧ノードの電圧のうちいずれか１つの電圧を選択して出力させるセレクタ部とを含み、
   階調信号の値に応じて出力すべき電圧が分圧ノードの電圧であるとき、セレクタ部は、該当する分圧ノードを含む抵抗回路に接続された２つの基準電圧のうちいずれかの基準電圧を選択し、次いで、該当する分圧ノードの電圧を選択する、
   表示装置。
7. 表示パネルのデータ線を駆動するために用いられるデータドライバであって、
   電圧の高い順または電圧の低い順に並ぶ少なくとも３種類の基準電圧を供給する基準電圧部と、
   隣接する基準電圧の間に接続され、基準電圧を分圧した複数の分圧ノードを有する抵抗回路と、
   入力される階調信号の値に応じて、基準電圧および分圧ノードの電圧のうちいずれか１つの電圧を選択して出力させるセレクタ部とを含み、
   階調信号の値に応じて出力すべき電圧が分圧ノードの電圧であるとき、セレクタ部は、少なくとも１つの基準電圧を選択し、次いで、該当する分圧ノードの電圧を選択する、
   データドライバ。
8. 階調信号の値に応じて出力すべき電圧が分圧ノードの電圧であるとき、セレクタ部は、出力すべき電圧に対してオーバーシュートとなる側の基準電圧を少なくとも１つ選択し、次いで、該当する分圧ノードの電圧を選択する、
   請求項７に記載のデータドライバ。
9. 階調信号の値に応じて出力すべき電圧が分圧ノードの電圧であるとき、セレクタ部は、出力すべき電圧に対してアンダーシュートとなる側の基準電圧を少なくとも１つ選択し、次いで、該当する分圧ノードの電圧を選択する、
   請求項７に記載のデータドライバ。
10. 階調信号の値に応じて出力すべき電圧が分圧ノードの電圧であるとき、セレクタ部は、出力すべき電圧に対してオーバーシュートとなる側の基準電圧と、アンダーシュートとなる側の基準電圧とを、それぞれ少なくとも１つ選択し、次いで、該当する分圧ノードの電圧を選択する、
    請求項７に記載のデータドライバ。
11. 入力される階調信号の値に対応した、基準電圧を選択する期間の長さと該当する分圧ノードの電圧を選択する期間の長さとを納めたテーブルを更に備えており、
    セレクタ部が基準電圧および分圧ノードの電圧を選択する期間は、テーブルに納められたデータに基づいて制御される、
    請求項７に記載のデータドライバ。
12. 階調信号の値に応じて出力すべき電圧が分圧ノードの電圧であるとき、セレクタ部は、１つの水平走査期間において、プリチャージ期間に基準電圧を選択し、次いで、プリチャージ期間よりも長いデータ書込み期間に該当する分圧ノードの電圧を選択する、
    請求項７に記載のデータドライバ。
13. 表示パネル、及び、
    表示パネルのデータ線を駆動するために用いられるデータドライバ、
    を含んでおり、
    データドライバは、
    電圧の高い順または電圧の低い順に並ぶ少なくとも３種類の基準電圧を供給する基準電圧部と、
    隣接する基準電圧の間に接続され、基準電圧を分圧した複数の分圧ノードを有する抵抗回路と、
    入力される階調信号の値に応じて、基準電圧および分圧ノードの電圧のうちいずれか１つの電圧を選択して出力させるセレクタ部とを含み、
    階調信号の値に応じて出力すべき電圧が分圧ノードの電圧であるとき、セレクタ部は、少なくとも１つの基準電圧を選択し、次いで、該当する分圧ノードの電圧を選択する、
    表示装置。

Images