JP6232590B2 - 表示装置および表示方法 - Google Patents

Description

本開示は、表示装置および表示方法、特に、有機エレクトロルミネッセンス（ＥＬ）素子を用いた表示装置および表示方法に関する。

電流駆動型の発光素子を用いた表示装置として、有機エレクトロルミネッセンス素子（以下、有機ＥＬ素子と記す。）を用いた有機ＥＬディスプレイが知られている。この有機ＥＬディスプレイは、視野角特性が良好で、消費電力が少ないという利点を有する。

有機ＥＬディスプレイは、複数の走査線（複数のゲート信号線）、複数の信号線（複数のソース信号線）、複数の表示画素、および、駆動回路等を備えている。複数の表示画素のそれぞれは、ゲート信号線とソース信号線との交差点に配置され、スイッチング素子、容量素子（コンデンサ）、駆動トランジスタおよび有機ＥＬ素子等を備えている（例えば、特許文献１〜特許文献２参照）。

有機ＥＬディスプレイでは、選択された画素の発光輝度を制御するために、映像信号等を出力するソースドライバＩＣ（回路）が配置されている。ソースドライバＩＣ（回路）は、ソース信号線に映像信号を印加する。また、有機ＥＬディスプレイでは、選択された画素の発光タイミングを制御するために、選択された画素に接続されたゲート信号線にオン電圧またはオフ電圧を印加する。近年、有機ＥＬディスプレイは、高精細化および大画面化する傾向がある。

特開２０００−０１０５１７号公報 特開２００７−１４８４００号公報

しかしながら、大画面サイズ、高精細な表示パネルを用いた有機ＥＬディスプレイほど、ソース信号線の負荷容量が大きくなり、且つ、書き込み速度が高速になる傾向がある。ソース信号線の負荷容量が大きく書き込み速度が速いと、ソース信号線を駆動するソースドライバＩＣ（回路）（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）の発熱量が大きくなる。発熱量がソースドライバＩＣの耐熱量を上回ることが予想される場合は、ソースドライバＩＣの破損を防止するため、放熱機構が必要になるという課題がある。また、ソースドライバＩＣの発熱が、ＥＬ表示パネルの表示領域に伝熱され、画素のＥＬ素子を劣化させるという課題も発生する。大きい放熱機構は、パネルモジュールの厚みを厚くし、ＥＬ表示パネル（ＥＬ表示ディスプレイ）の薄型という特徴を発揮できなくなる。

そこで、本開示は、映像品質を低下させることなく発熱量を低減でき、放熱機構を省略または削減でき、薄型のパネルモジュールを構成することが可能な表示装置および表示方法を提供する。

本開示の一態様に係る表示装置は、行毎に配置された複数のゲート信号線と、列毎に配置された複数のソース信号線と、前記複数のゲート信号線と前記複数のソース信号線との交差点のそれぞれに配置された複数の表示画素とを有する表示部と、前記複数のゲート信号線を指定された順序で選択可能なゲートドライバと、前記複数のソース信号線のそれぞれに電圧信号を出力するソースドライバと、前記複数の表示画素、前記ゲートドライバおよび前記ソースドライバの制御を行う制御部とを備え、前記複数の表示画素のそれぞれは、駆動電流に応じて発光する発光素子と、前記電圧信号が書き込まれる書き込み用コンデンサと、前記書き込み用コンデンサの電荷を受け付け可能な表示用コンデンサと、前記表示用コンデンサに保持された電荷の大きさに応じた前記駆動電流を前記発光素子に供給する駆動トランジスタとを有し、前記書き込み用コンデンサに対する電圧信号の書き込みと、前記表示用コンデンサに保持された電荷に応じた前記発光素子の発光とを独立して実行できるように構成され、前記制御部は、前記表示部における行単位での書き込みの順序を、前記書き込みの順序が連続する２つの行の間の電圧信号の差が小さくなるように並び替える並び替え処理を実行し、前記制御部は、前記ゲートドライバに対し、前記制御部による並び替え処理後の前記書き込みの順序で前記複数のゲート信号線の選択を行わせるように、前記書き込みの順序を指定する。

本開示の表示装置および表示方法は、映像品質を低下させることなく発熱量を低減でき、放熱機構を省略または削減でき、薄型のパネルモジュールを構成することが可能な表示装置および表示方法を提供することが可能になる。

図１Ａは、有機ＥＬディスプレイの外観の一例を示す外観図である。 図１Ｂは、有機ＥＬディスプレイの構成の一例を示すブロック図である。 図２は、比較例における有機ＥＬディスプレイのソース信号線の負荷容量の一例を示す図である。 図３は、比較例における有機ＥＬディスプレイの充放電時の電力の一例を示す表である。 図４は、画像の各行の輝度値とソースドライバＩＣの出力電圧との関係を示す図である。 図５は、実施の形態における表示画素の構成の一例を示す回路図である。 図６は、実施の形態におけるゲートドライバＩＣに搭載されたゲート信号線駆動回路の構成の一例を示すブロック図である。 図７は、実施の形態におけるＴＣＯＮの機能的な構成の一例を示すブロック図である。 図８は、実施の形態におけるＴＣＯＮの動作を説明するフローチャートである。 図９は、実施の形態におけるフレームの一例を示す図である。 図１０Ａは、書き込みの順序の並び替え前における各画素行の指標値を示すグラフである。 図１０Ｂは、書き込みの順序の並び替え前における各画素行の指標値を示すグラフである。 図１０Ｃは、書き込みの順序の並び替え前における各画素行の指標値を示すグラフである。 図１１は、図４に示すフレームの書き込みの順序を、実施の形態１の方法で並び替えた場合におけるソースドライバＩＣの出力電力を示す図である。 図１２Ａは、書き込み処理におけるスイッチング素子の状態を示す図である。 図１２Ｂは、リセット処理におけるスイッチング素子の状態を示す図である。 図１２Ｃは、コピー処理におけるスイッチング素子の状態を示す図である。 図１２Ｄは、発光処理におけるスイッチング素子の状態を示す図である。 図１３は、フレームの一例を示す図である。 図１４Ａは、比較例におけるフレームの切り替え時の表示画面の一例を示す図である。 図１４Ｂは、比較例におけるフレームの切り替え時の表示画面の一例を示す図である。 図１５Ａは、実施の形態におけるフレームの切り替え時の表示画面の一例を示す図である。 図１５Ｂは、実施の形態におけるフレームの切り替え時の表示画面の一例を示す図である。 図１６は、複数のサブフィールドで構成されるフレームの一例を示す図である。 図１７は、変形例１におけるソースドライバＩＣの出力電力の一例を示す図である。 図１８は、変形例１におけるソースドライバＩＣの出力電力の一例を示す図である。 図１９は、変形例２におけるソースドライバＩＣの出力電力の一例を示す図である。 図２０は、変形例２におけるソースドライバＩＣの出力電力の一例を示す図である。 図２１は、変形例３における書き込みの順序の並び替え方法の一例を示す図である。 図２２は、変形例４における書き込みの順序の並び替え方法の一例を示す図である。 図２３は、変形例５における書き込みの順序の並び替え方法の一例を示す図である。 図２４は、変形例６における表示画素の構成の一例を示す回路図である。 図２５Ａは、駆動トランジスタの特性を示すグラフである。 図２５Ｂは、ＥＬ素子の発光特性を示すグラフである

（課題の詳細）
上述したように、有機ＥＬディスプレイでは、４０インチ以上など、大画面サイズの表示パネルほど、ソース信号線の負荷容量が大きくなり、発熱量が大きくなる傾向にある。また、有機ＥＬディスプレイでは、４Ｋ２Ｋパネル（画素数が４Ｋ×２Ｋ以上のパネル）あるいは８Ｋ４Ｋパネル等、高精細の表示パネルほど、１画素行の選択期間が短くなり、ソースドライバＩＣから出力する映像信号の変化速度（周波数）が速くなるため、ソースドライバＩＣの発熱量が大きくなる。ソースドライバＩＣの出力電力は、ソース信号線の容量Ｃ、映像振幅電圧の電圧差Ｖの２乗、および、１画素行の選択時間を換算した周波数Ｆに比例する。

上述した有機ＥＬディスプレイにおけるソース信号線の負荷容量Ｃ等と発熱量との関係について、説明する。

［比較例における有機ＥＬディスプレイの構成］
先ず、比較例における有機ＥＬディスプレイの構成について、図１Ａ〜図３を用いて説明する。図１Ａは、有機ＥＬディスプレイの外観の一例を示す外観図である。図１Ｂは、有機ＥＬディスプレイの構成の一例を示すブロック図である。

比較例における画像表示装置では、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３原色からなるＥＬ素子がマトリックス状に形成されている。

画素位置に対応して、赤（Ｒ）、緑（Ｇ）、青（Ｂ）からなるカラーフィルターを形成することができる。なお、カラーフィルターは、ＲＧＢに限定されものではない、シアン（Ｃ）、マゼンタ（Ｍ）、イエロー（Ｙ）色の画素を形成してもよい。また、白（Ｗ）の画素を形成してもよい。つまり、表示画面にＲ、Ｇ、Ｂ、Ｗ画素をマトリックス状に配置する。

なお、Ｒ、Ｇ、Ｂの画素開口率は、異ならせてもよい。開口率を異ならせることにより、各ＲＧＢのＥＬ素子に流れる電流密度を異ならせることができる。電流密度を異ならせることにより、ＲＧＢのＥＬ素子の劣化速度を同一にすることができる。劣化速度を同一にすれば、画像表示装置のホワイトバランスずれが発生しない。

また、必要に応じて、白（Ｗ）の画素を形成する。つまり、画素は、Ｒ、Ｇ、Ｂ、Ｗから構成される。Ｒ、Ｇ、Ｂ、Ｗに構成することにより、高輝度化が可能となる。また、Ｒ、Ｇ、Ｂ、Ｇとする構成も例示される。

画像表示装置のカラー化は、マスク蒸着により行うが、実施の態様はこれに限定するものではない。たとえば、青色発光のＥＬ層を形成し、発光する青色光を、Ｒ、Ｇ、Ｂの色変換層（ＣＣＭ：カラーチェンジミディアムズ）でＲ、Ｇ、Ｂ光に変換してもよい。

なお、画像表示装置の光出射面には、円偏光板（円偏光フィルム）（図示せず）を配置することができる。偏光板と位相フィルムを一体したものは円偏光板（円偏光フィルム）と呼ばれる。

図１Ｂに示すように、有機ＥＬディスプレイ１００は、有機ＥＬパネル１０、ソースドライバＩＣ２０、ＰＣＢ（Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ、プリント基板）３０、ゲートドライバＩＣ４０、ＰＣＢ５０、および、ＴＣＯＮ（タイミングコントローラ）６０を備えている。

有機ＥＬパネル１０は、行毎に配置された複数のゲート信号線ＧＬと、列毎に配置された複数のソース信号線ＳＬと、ゲート信号線ＧＬとソース信号線ＳＬとの交差点のそれぞれに行列状に配置された複数の表示画素Ｐを備える表示領域１１と、表示領域１１とＰＣＢ３０およびＰＣＢ５０とを繋ぐ配線（ゲート信号線ＧＬおよびソース信号線ＳＬ）が形成されたガラス基板１２とを備えている。

表示領域１１は、映像を表示するための領域であり、複数の表示画素Ｐは、ユーザーが視認できる位置に配置されている。

表示画素Ｐは、ここでは図示しないが、供給される電流に応じて発光する有機ＥＬ素子、電圧信号（ソース信号線ＳＬの電圧）の大きさに応じた駆動電流を有機ＥＬ素子に供給する駆動トランジスタ、表示画素Ｐの選択および非選択を切り替えるスイッチング素子、および、電圧信号が書き込まれるコンデンサ等を備えている。

後述する図５に例示するように、比較例におけるＥＬ表示装置の画素は、トランジスタ、コンデンサ、ＥＬ素子などで構成されている。駆動トランジスタＴ５およびスイッチング素子を含むトランジスタは、薄膜トランジスタ（ＴＦＴ）として説明するが、これに限定するものではない。ＦＥＴ、ＭＯＳ−ＦＥＴ、ＭＯＳトランジスタ、バイポーラトランジスタでもよい。これらも基本的に薄膜トランジスタである。その他、バリスタ、サイリスタ、リングダイオード、ホトダオード、ホトトランジスタ、ＰＬＺＴ素子などでもよいことは言うまでもない。

また、薄膜素子に限定するものではなく、シリコンウエハに形成したトランジスタでもよい。たとえば、シリコンウエハでトランジスタを構成し、剥がしてガラス基板に転写したものが例示される。また、シリコンウエハでトランジスタチップを形成し、ガラス基板にボンディング実装した表示パネルが例示される。

なお、トランジスタは、ｎ型、ｐ型のトランジスタとも、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）構造を採用することが好ましい。

また、トランジスタは、高温ポリシリコン（ＨＴＰＳ：Ｈｉｇｈ−ｔｅｍｐｅｒａｔｕｒｅ ｐｏｌｙｃｒｙｓｔａｌｌｉｎｅ ｓｉｌｉｃｏｎ）、低温ポリシリコン（ＬＴＰＳ：Ｌｏｗ−ｔｅｍｐｅｒａｔｕｒｅ ｐｏｌｙ ｓｉｌｉｃｏｎ）、連続粒界シリコン（ＣＧＳ：Ｃｏｎｔｉｎｕｏｕｓ ｇｒａｉｎ ｓｉｌｉｃｏｎ）、透明アモルファス酸化物半導体（ＴＡＯＳ：Ｔｒａｎｓｐａｒｅｎｔ Ａｍｏｒｐｈｏｕｓ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ）、アモルファスシリコン（ＡＳ：ａｍｏｒｐｈｏｕｓ ｓｉｌｉｃｏｎ）、赤外線（ＲＴＡ：ｒａｐｉｄ ｔｈｅｒｍａｌ ａｎｎｅａｌｉｎｇ）で形成したもののうち、いずれでもよい。

図５では、画素を構成する全てのトランジスタはｐ型で構成している。しかし、画素のトランジスタをｐ型で構成することのみに限定するものではない。ｎ型のみで構成してもよい。また、ｎ型とｐ型の両方を用いて構成してもよい。

スイッチング素子Ｔ１は、トランジスタに限定するものではなく、たとえば、ｐ型のトランジスタとｎ型のトランジスタの両方を用いて構成したアナログスイッチであってもよい。

トランジスタはトップゲート構造にすることが好ましい。トップゲート構造にすることにより寄生容量が低減し、トップゲートのゲート電極パターンが、遮光層となり、ＥＬ素子から出射された光を遮光層で遮断し、トランジスタの誤動作、オフリーク電流を低減できるからである。

ゲート信号線またはソース信号線、もしくはゲート信号線とソース信号線の両方の配線材料として、銅配線または銅合金配線を採用できるプロセスを実施することが好ましい。信号線の配線抵抗を低減でき、より大型のＥＬ表示パネルを実現できるからである。

ゲートドライバＩＣ（回路）が駆動（制御）するゲート信号線は、低インピーダンス化すること好ましい。したがって、前記ゲート信号線の構成あるいは構造に関しても同様である。

特に、低温ポリシリコン（ＬＴＰＳ：Ｌｏｗ−ｔｅｍｐｅｒａｔｕｒｅ ｐｏｌｙ ｓｉｌｉｃｏｎ）を採用することが好ましい。低温ポリシリコンは、トランジスタはトップゲート構造であり寄生容量が小さく、ｎ型およびｐ型のトランジスタを作製でき、また、プロセスに銅配線または銅合金配線プロセスを用いることができる。なお、銅配線は、Ｔｉ−Ｃｕ−Ｔｉの３層構造を採用することが好ましい。

ゲート信号線またはソース信号線などの配線は、トランジスタが透明アモルファス酸化物半導体（ＴＡＯＳ：Ｔｒａｎｓｐａｒｅｎｔ Ａｍｏｒｐｈｏｕｓ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ）の場合には、モリブデン（Ｍｏ）−Ｃｕ−Ｍｏの３層構造を採用することが好ましい。

なお、コンデンサは、ソース信号線またはゲート信号線の少なくとも一方にオーバーラップするように（重なるように）形成または配置する。この場合、レイアウトの自由度が向上し、素子間のスペースをより広く確保することが可能になり、歩留まりが向上する。

ソース信号線、ゲート信号線に絶縁膜あるいはアクリル材料からなる絶縁膜（平坦化膜）を形成して絶縁し、絶縁膜上に画素電極を形成する。

表示画素Ｐは、Ｒ（赤）Ｇ（緑）Ｂ（青）の３原色のいずれか１つに対応している。ＲＧＢの３つの表示画素Ｐのセットで、１つの画素が構成されている。同じ画素を構成する複数の表示画素Ｐは、それぞれ隣接して配置されている。

ソースドライバＩＣ２０は、ここでは、フレキシブルケーブルにソース信号線駆動回路２１を搭載したＣＯＦ（Ｃｈｉｐ ｏｎ Ｆｉｌｍ、Ｃｈｉｐ ｏｎ Ｆｌｅｘｉｂｌｅ）で構成されている。

ソース信号線駆動回路２１は、ＴＣＯＮ６０からの電圧信号に応じた電圧をソース信号線ＳＬに印加する。

ゲートドライバＩＣ４０は、ここでは、フレキシブルケーブルにゲート信号線駆動回路４１を搭載したＣＯＦで構成されている。ゲート信号線駆動回路４１は、ゲート信号線ＧＬのそれぞれに対し、ＴＣＯＮ６０からの走査信号に応じて、接続されたスイッチング素子をＯＮ状態またはＯＦＦ状態にするための電圧を印加する。

［比較例におけるソース信号線の負荷容量と発熱量との関係］
図２は、有機ＥＬパネル１０の負荷容量の一例を示す図である。図３は、比較例における充放電時の電力の一例を示す表である。

図３に示すように、充放電能力は、ＣＶ^２Ｆで決まる。Ｃはソース信号線の負荷容量である。Ｖは出力電圧の電圧差（電位差）である。画素に印加する印加電圧はＥＬ素子の発光輝度に対応する。したがって、電圧差Ｖは、前回の書き込み対象の画素への印加電圧と現在の書き込み対象の画素の印加電圧との電圧差に対応する。Ｆは画素行の選択周波数である。たとえば、フレーム周波数が１２０Ｈｚ、画素行数が２１６０行であれば、Ｆ＝１２０×２１６０＝約２６０ｋＨｚである。上述したように、高精細な表示パネルを用いた有機ＥＬディスプレイほど、ソース信号線の負荷容量Ｃが大きくなり、且つ、書き込み速度（Ｆに対応）が高速になる傾向がある。また、充放電能力は、電圧差Ｖの二乗に比例するため、電圧差Ｖの影響が大きい。

図２および図３より、一般的なソースドライバＩＣ２０に必要とされる出力電力は、２．２２Ｗである。８Ｋ４Ｋパネルでは、４Ｋ２Ｋパネルに比較して、画素行数が２倍となるため、フレームレートが同一であれば、ソースドライバＩＣ２０に必要とされる駆動能力は、通常のソースドライバＩＣ２０の２倍になるため、約４．５Ｗになる。ただし、８Ｋ４Ｋパネルでは、ソース信号線数も４Ｋ２Ｋパネルの２倍となり、必要とするソースドライバＩＣ数も２倍となるため、総ソースドライバＩＣの電力は、さらに２倍の４倍となる。

図４は、画像の各行の輝度値とソースドライバＩＣ２０の出力電圧との関係を示す図である。図４の左側は、パネルの表示画像を模式的に図示している。図４では、１画素行に属する全ての画素が白色の白色画素行と１画素行に属する全ての画素が黒色の黒色画素行とが交互に並ぶ白黒横ストライプ画像を示している。図４の右側は、ソース信号線の出力電圧を示す。Ｓｍｉｎは、最小階調電圧（黒）を示し、Ｓｍａｘは最大階調電圧（白）を示す。図４の図面右側に示すグラフにおいて、横軸はソースドライバＩＣの出力電圧を示す軸であり、縦軸は時間（下方向が＋）を示す。したがって、縦軸は書き込みの順序を示す軸である。表示画像が白黒横ストライプ画像のため、ソースドライバＩＣが出力する電圧は、１画素行毎にＳｍａｘに対応する電圧とＳｍｉｎに対応する電圧との間で変化する。

図４に示すように、輝度値が最大となる白色の画素で構成される画素行と、輝度値が最小となる黒色の画素で構成される画素行とが交互に配置されている場合、ソースドライバＩＣ２０の出力電圧は、最大となる。

図４に図示すように、１画素行毎に最大電圧と最小電圧との間で変化するため、電位差Ｖは最大となる。したがって、ソースドライバＩＣの１端子あたりの電力は最大となる。

ソースドライバＩＣ２０の出力電圧が大きくなると、ソースドライバＩＣの発熱量が増大する。発熱量が大きいと、ソースドライバＩＣ２０が熱破壊されて、正常な動作が行えなくなる可能性があるため、ソースドライバＩＣを冷却するための放熱機構が必要になる。放熱機構を備えた場合、有機ＥＬディスプレイの放熱の要する部品点数が増大するため、パネルの薄型化が困難になるという問題が発生する。

このような問題を解決するために、本開示の一態様に係る表示装置は、行毎に配置された複数のゲート信号線と、列毎に配置された複数のソース信号線と、前記複数のゲート信号線と前記複数のソース信号線との交差点のそれぞれに配置された複数の表示画素とを有する表示部と、前記複数のゲート信号線を指定された順序で選択可能なゲートドライバと、前記複数のソース信号線のそれぞれに電圧信号を出力するソースドライバと、前記複数の表示画素、前記ゲートドライバおよび前記ソースドライバの制御を行う制御部とを備え、前記複数の表示画素のそれぞれは、駆動電流に応じて発光する発光素子と、前記電圧信号が書き込まれる書き込み用コンデンサと、前記書き込み用コンデンサの電荷を受け付け可能な表示用コンデンサと、前記表示用コンデンサに保持された電荷の大きさに応じた前記駆動電流を前記発光素子に供給する駆動トランジスタとを有し、前記書き込み用コンデンサに対する電圧信号の書き込みと、前記表示用コンデンサに保持された電荷に応じた前記発光素子の発光とを独立して実行できるように構成され、前記制御部は、前記表示部における行単位での書き込みの順序を、前記書き込みの順序が連続する２つの行の間の電圧信号の差が小さくなるように並び替える並び替え処理を実行し、前記制御部は、前記ゲートドライバに対し、前記制御部による並び替え処理後の前記書き込みの順序で前記複数のゲート信号線の選択を行わせるように、前記書き込みの順序を指定する。

上述したように、充放電能力は、ＣＶ^２Ｆで決まるが、ソース信号線の負荷容量Ｃおよび周波数Ｆは、有機ＥＬパネルの仕様である程度決まる。上記構成の表示装置では、表示する行を並べ替えて電圧差（Ｖ）を抑えるので、ソースドライバ（なお、適宜「ソースドライバＩＣ」と称する）に要求される充放電能力を小さく抑えることが可能になる。

なお、本開示の形態においてソースドライバＩＣとして説明するが、半導体チップからなるソースドライバＩＣに限定するものではない。たとえば、シリコンウエハでトランジスタを構成し、剥がしてガラス基板に転写したものが例示される。また、シリコンウエハでトランジスタチップを形成し、ガラス基板のボンディング実装した表示パネルが例示される。また、低温ポリシリコン、高温ポリシリコン、ＴＡＯＳ技術などを用い、画素が形成されたガラス基板に直接にソースドライバ回路を形成したものであってもよい。

また、上記構成の表示装置では、表示画素が、書き込み用コンデンサと表示用コンデンサとを備え、電圧信号の書き込みと、発光素子の発光とを独立して行えるため、複数の表示画素の発光を同じタイミングで行うことが可能になる。ここで、電圧信号の書き込みと発光素子の発光とを独立して行えない場合は、前回の電圧信号により発光される行と現在の電圧信号により発光される行とが混在表示され、映像品質が低下する可能性がある。これに対し、上記構成の表示装置では、前回の電圧信号により発光される行と現在の電圧信号により発光される行とが混在表示されるのを防止できるので、映像品質の低下を防止することが可能になる。

例えば、前記制御部は、前記並び替え処理において、前記複数の表示画素の各行の明るさを示す指標値を算出し、前記指標値を用いて前記書き込みの順序の並び替えを行っても良い。例えば、前記制御部は、前記指標値として、前記複数の表示画素それぞれについて前記電圧信号の２乗を求め、当該電圧信号の２乗を行毎に合計した合計値を求めても良い。例えば、前記制御部は、前記並び替え処理において、前記指標値を降順にまたは昇順に並べ替え、並び替えた順序に前記書き込みの順序を設定しても良い。例えば、前記制御部は、前記並び替え処理において、現在の前記並び替え処理における前記指標値の最小値と最大値とを求め、前回の前記並び替え処理における前記書き込みの順序が最後の行の指標値である最終指標値と、前記最小値および前記最大値とを比較し、前記最終指標値と前記最小値との差が前記最終指標値と前記最大値との差よりも小さい場合は、前記指標値を昇順に並び替え、前記最終指標値と前記最大値との差が前記最終指標値と前記最小値との差よりも小さい場合は、前記指標値を降順に並び替えても良い。例えば、前記制御部は、前記並び替え処理において、前記書き込みの順序が設定されていない行を検索対象行とし、最後に検索された前記指標値との差が閾値以下となる前記指標値を有することを検索条件として、前記検索対象行を一方向に順次検索し、検索された順に前記書き込みの順序を設定する第一検索処理を実行しても良い。例えば、前記制御部は、前記第一検索処理の実行後に、さらに、前記書き込みの順序が設定されていない行を検索対象行とし、最後に検索された前記指標値よりも大きいまたは小さい前記指標値を有する検索対象行を前記一方向に検索し、検索された順に前記書き込みの順序を設定する第二検索処理とを実行しても良い。

上記構成は、何れも、並び替えの順序を規定している。何れの並び替え方法であっても、書き込みの順序が連続する２つの行の間において、電圧信号（映像電圧信号）の差を小さくすることができる。これにより、ソースドライバＩＣの出力電力を低減し、ソースドライバＩＣが熱破壊されるのを効果的に防止することが可能になる。また、ソースドライバからの発熱が、表示画面に伝熱されることを抑制でき、表示画面のＥＬ素子の劣化を防止できる。

なお、本開示において、ソースドライバから出力する信号は、電圧信号としたが（電圧プログラム方式）、これに限定するものではない。たとえば、電流信号であってもよい（電流プログラム方式）。電流であっても、映像信号の振幅として表現され、電流差を電圧差としてとらえることができる。電流差Ｉを電圧差Ｖに変換することにより、ＣＶ^２Ｆを用いて発熱を計算することができる。

例えば、前記複数の表示画素のそれぞれは、さらに、前記複数の表示画素それぞれの選択および非選択を切り替える第一スイッチ回路と、前記書き込み用コンデンサと前記表示用コンデンサとの接続および非接続を切り替える第二スイッチ回路と、前記駆動トランジスタと前記発光素子との接続および非接続を切り替える第三スイッチ回路とを備えても良いし、前記ゲートドライバは、前記電圧信号を書き込む書き込み処理時に、前記第二スイッチ回路を非接続にして前記書き込み用コンデンサと前記表示用コンデンサとを独立させ、前記第一スイッチ回路を選択に設定して前記書き込み用コンデンサに前記電圧信号を書き込み、前記第三スイッチ回路を接続に設定して前記発光素子を発光させ、前記電圧信号を前記書き込み用コンデンサから前記表示用コンデンサに複写する複写処理時に、前記第一スイッチ回路を非選択に設定し、前記第三スイッチ回路を非接続に設定して前記発光素子の発光を停止させ、前記第二スイッチ回路を接続に設定して前記書き込み用コンデンサに書き込まれた前記電圧信号を前記表示用コンデンサに書き込むように構成しても良い。

このような問題を解決するために、本開示の一態様に係る表示方法は、行毎に配置された複数のゲート信号線と、列毎に配置された複数のソース信号線と、前記複数のゲート信号線と前記複数のソース信号線との交差点のそれぞれに配置された複数の表示画素とを有する表示部と、前記複数のゲート信号線を指定された順序で選択可能なゲートドライバと、前記複数のソース信号線のそれぞれに電圧信号を出力するソースドライバと、前記複数の表示画素、前記ゲートドライバおよび前記ソースドライバの制御を行う制御部とを備え、前記複数の表示画素のそれぞれが、駆動電流に応じて発光する発光素子と、前記電圧信号が書き込まれる書き込み用コンデンサと、前記書き込み用コンデンサの電荷を受け付け可能な表示用コンデンサと、前記表示用コンデンサに保持された電荷の大きさに応じた前記駆動電流を前記発光素子に供給する駆動トランジスタとを有し、前記書き込み用コンデンサに対する電圧信号の書き込みと、前記表示用コンデンサに保持された電荷に応じた前記発光素子の発光とを独立して実行できるように構成された表示装置に実行させる表示方法であって、前記制御部は、前記表示部における行単位での書き込みの順序を、前記書き込みの順序が連続する２つの行の間の電圧信号の差が小さくなるように並び替えるステップと、前記ゲートドライバに対し、並び替えた後の前記書き込みの順序で前記複数のゲート信号線の選択を行わせるように、前記書き込みの順序を指定するステップと、前記ゲートドライバによるゲート信号線の選択時に、前記表示用コンデンサと前記書き込み用コンデンサとが電気的に接続されないように前記表示画素を制御するステップと、前記ゲートドライバにより前記複数のゲート信号線が選択されていない時に、前記表示用コンデンサと前記書き込み用コンデンサとが電気的に接続されるように前記表示画素を制御するステップとを実行する。

上記構成は、電圧信号の書き込みと発光素子の発光とを独立して行うための具体的な態様を規定している。第二スイッチ回路により、書き込み用コンデンサと表示用コンデンサとを非接続にする場合は、独立して電圧信号の書き込みと発光素子の発光と行える。また、第二スイッチ回路により、書き込み用コンデンサと表示用コンデンサとを接続すれば、書き込み用コンデンサの電圧信号を表示用コンデンサにコピーすることができる。

なお、これらの包括的または具体的な態様は、システム、方法、集積回路、コンピュータプログラムまたはコンピュータ読み取り可能なＣＤ−ＲＯＭなどの記録媒体で実現されてもよく、システム、方法、集積回路、コンピュータプログラムまたは記録媒体の任意な組み合わせで実現されても良い。

以下、実施の形態について、図面を参照しながら具体的に説明する。なお、以下で説明する実施の形態は、いずれも包括的または具体的な例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、ステップ、ステップの順序などは、一例であり、本開示を限定する主旨ではない。また、以下の実施の形態における構成要素のうち、最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。

また、各図面は理解を容易にするために、また、作図を容易にするために、省略、拡大あるいは縮小した箇所がある。また、同一番号または、記号等を付した箇所は、同一もしくは類似の形態もしくは材料あるいは機能もしくは動作、あるいは関連する事項、作用などを有している。

（実施の形態）
実施の形態の表示装置について、図５〜図１５Ｂを基に説明する。

本実施の形態の表示装置は、ソースドライバＩＣの出力電力が小さくなるように、ゲート信号線の選択順序を並び替える。さらに、ゲート信号線の選択順序に伴う映像品質の低下を防止するために、表示画素に、書き込み処理と表示処理とを切り離して実行できる構成を採用している。

本実施の形態では、表示装置は、有機ＥＬディスプレイである。

［１−１．有機ＥＬディスプレイの構成］
本実施の形態における有機ＥＬディスプレイの構成について、図１Ｂ、図５〜図６を基に説明する。

本実施の形態の有機ＥＬディスプレイは、基本的な構成は、図１Ｂに示す有機ＥＬディスプレイ１００と同じであり、有機ＥＬパネル１０、ソースドライバＩＣ２０、ＰＣＢ３０、ゲートドライバＩＣ４０、ＰＣＢ５０、および、ＴＣＯＮ６０を備えている。

有機ＥＬパネル１０は、行毎に配置された複数のゲート信号線ＧＬと、列毎に配置された複数のソース信号線ＳＬと、ゲート信号線ＧＬとソース信号線ＳＬとの交差点のそれぞれに行列状に配置された複数の表示画素Ｐを備える表示領域１１（表示部に相当）と、表示領域１１とＰＣＢ３０とを繋ぐ配線（ゲート信号線ＧＬおよびソース信号線ＳＬ）が形成されたガラス基板１２とを備えている。

表示領域１１は、映像を表示するための領域であり、複数の表示画素Ｐは、ユーザーが視認できる位置に配置されている。

［１−１−１．表示画素の構成］
表示画素Ｐは、Ｒ（赤）Ｇ（緑）Ｂ（青）の３原色のいずれか１つに対応している。ＲＧＢの３つの表示画素Ｐのセットで、１つの画素が構成されている。同じ画素を構成する複数の表示画素Ｐは、それぞれ隣接して配置されている。

また、本実施の形態の表示画素Ｐは、電圧信号の書き込みと、有機ＥＬ素子の発光とを独立して行うことができる構成となっている。このように構成することにより、１枚のフレームにおいて、ゲート信号線の選択順番がばらばらな状態であっても、表示の切り替えは全ての表示画素Ｐにおいて同時に行うことが可能になる。このため、本実施の形態の有機ＥＬディスプレイでは、２つのフレームが混在して表示されることがなく、映像品質の低下を防止することが可能になる。

図５は、本実施の形態における表示画素Ｐ１（Ｐ）の構成の一例を示す回路図である。図５に示すように、表示画素Ｐ１は、スイッチング素子Ｔ１〜Ｔ４、コンデンサＣｃおよびＣｓ、駆動トランジスタＴ５および有機ＥＬ素子（発光素子）ＯＥＬ１を備えている。

スイッチング素子Ｔ１は、表示画素Ｐ１の選択および非選択を切り替える第一スイッチ回路の一例であり、Ｐチャネル型ＭＯＳトランジスタで構成されている。スイッチング素子Ｔ１は、ゲート信号線ＧＬ１に印加される選択信号に応じて、ソース信号線ＳＬとノードＮ１との間の導通および非導通を切り替える。

スイッチング素子Ｔ２〜Ｔ４は、Ｐチャネル型ＭＯＳトランジスタである。スイッチング素子Ｔ２〜Ｔ４により、コンデンサＣｃに対し電圧信号の書き込みを行う書き込み動作、コンデンサＣｓをリセットするリセット動作、コンデンサＣｓにコンデンサＣｃに書き込まれた電圧信号をコピーするコピー動作、および、有機ＥＬ素子ＯＥＬ１の発光を行う発光動作を行わせることができる。詳細については後述する。

スイッチング素子Ｔ２は、コンデンサＣｃとコンデンサＣｓとの接続および非接続を切り替える第二スイッチ回路の一例であり、ゲート信号線ＧＬ２に印加される信号に応じて、ノードＮ１とノードＮ２との間の導通および非導通を切り替える。

スイッチング素子Ｔ３は、ゲート信号線ＧＬ３に印加される信号に応じて、ノードＮ２に電圧Ｖｒｅｆ１を入力するか否かを切り替える。電圧Ｖｒｅｆ１は、コンデンサＣｓを初期化するための電圧である。

スイッチング素子Ｔ４は、駆動トランジスタＴ５と有機ＥＬ素子ＯＥＬ１との接続および非接続を切り替える第三スイッチ回路の一例であり、ゲート信号線ＧＬ４に印加される信号に応じて、駆動トランジスタＴ５による有機ＥＬ素子ＯＥＬ１への駆動電流の供給と非供給とを切り替える。

駆動トランジスタＴ５は、Ｐチャネル型ＭＯＳトランジスタであり、コンデンサＣｓに書き込まれた電圧信号の大きさに応じた駆動電流を有機ＥＬ素子ＯＥＬ１に供給する。駆動トランジスタＴ５は、ゲート端子がノードＮ２に、ドレイン端子が有機ＥＬ素子ＯＥＬ１のアノード電極にそれぞれ接続され、ソース端子にアノード電圧ＶＴＦＴが入力されている。

有機ＥＬ素子ＯＥＬ１は、駆動トランジスタＴ５から供給される駆動電流に応じて発光する素子である。有機ＥＬ素子ＯＥＬ１は、カソード電極にカソード電圧ＶＥＬが入力され、アノード電極がスイッチング素子Ｔ４に接続されている。

コンデンサＣｃは、ソースドライバＩＣ２０により電圧信号が書き込まれる書き込み用コンデンサの一例であり、一端がノードＮ１に接続され、他端にリファレンス電圧Ｖｒｅｆ１が入力されている。

コンデンサＣｓは、コンデンサＣｃの電圧信号がコピーされる（コンデンサＣｃの電荷を受け付ける）表示用コンデンサの一例であり、一端がノードＮ２に接続され、他端に電圧ＶＴＦＴが入力されている。

表示画素Ｐ１は、上述した構成とすることにより、電圧信号の書き込みと、有機ＥＬ素子の発光とを独立して行うことができる。詳細な動作については後述する。

［１−１−２．ソースドライバＩＣの構成］
ソースドライバＩＣ２０は、ここでは、フレキシブルケーブルにソース信号線駆動回路２１を搭載したＣＯＦで構成されている。ソース信号線駆動回路２１は、ＴＣＯＮ６０からのデータ信号に基づき、ソース信号線ＳＬのそれぞれに、ソース信号線ＳＬに接続された表示画素Ｐ１の画素値に対応する電圧値の電圧信号を印加する。ＰＣＢ３０は、ソースドライバＩＣ２０とＴＣＯＮ６０とを接続するプリント基板である。

［１−１−３．ゲートドライバＩＣの構成］
ゲートドライバＩＣ４０は、ここでは、フレキシブルケーブルにゲート信号線駆動回路４１を搭載したＣＯＦで構成されている。ゲート信号線駆動回路４１は、ＴＣＯＮ６０により選択されたゲート信号線ＧＬに対し、当該ゲート信号線ＧＬに接続された表示画素Ｐ１のスイッチング素子（トランジスタ）をＯＮ状態にする電圧値の選択信号を印加する。また、ゲート信号線駆動回路４１は、ＴＣＯＮ６０により選択されなかった（非選択の）ゲート信号線ＧＬのそれぞれに対し、当該ゲート信号線ＧＬに接続された表示画素Ｐ１のスイッチング素子をＯＦＦ状態にする電圧値の非選択信号を印加する。

なお、本実施の形態のゲートドライバＩＣ４０は、選択信号を印加するゲート信号線を任意の順番で指定できるように構成されている。

図６は、ゲートドライバＩＣ４０に搭載されたゲート信号線駆動回路４１の構成の一例を示すブロック図である。ゲート信号線駆動回路４１は、図６に示すように、４つのシフトレジスタ２２１〜２２４を備えている。シフトレジスタ２２ｉ（ｉ＝１〜４）には、選択されたゲート信号線ＧＬを示す信号Ｓｅｌｊ（ｉ＝１のときｊ＝Ａ、同様に、ｉ＝２〜４のときｊ＝Ｂ〜Ｄ）、トランジスタをＯＮ状態にする電圧Ｖｏｎｊ、トランジスタをＯＦＦ状態にする電圧Ｖｏｆｆｊ、Ｖｏｖｄ、信号の方向を制御するＤＩＲ、イネーブル信号ＥＮＡＢＬＥｉ、クロック信号ＣＬＫｉが入力されている。シフトレジスタ２２ｉは、１８０本のゲート信号線ＧＬのうち、Ｓｅｌｊによって指定されたゲート信号線ＧＬに電圧Ｖｏｎｊを印加し、その他のゲート信号線ＧＬに電圧Ｖｏｆｆｊを印加する。

ＰＣＢ５０は、ゲートドライバＩＣ４０とＴＣＯＮ６０とを接続するプリント基板である。

［１−１−４．ＴＣＯＮ（タイミングコントローラ）の構成］
ＴＣＯＮ６０は、表示領域１１における映像の表示を制御する制御部の一例である。

図２５Ａは、駆動トランジスタＴ５のゲート端子に印加するゲート端子印加電圧（＝映像信号電圧Ｖｓｉｇ）と駆動トランジスタＴ５に流れる電流Ｉｄの関係図である。駆動トランジスタＴ５のＶ−Ｉｄカーブは、Ｖｔを０点として、略２乗カーブとなる。

図２５Ｂは、ＥＬ素子に流れる電流ＩｄとＥＬ素子の発光輝度Ｂの関係を図示したものである。ＥＬ素子に流れる電流ＩｅとＥＬ素子の発光輝度Ｂとは、比例の関係となる。

図２５Ａのゲート端子印加電圧Ｖは、ソースドライバＩＣの映像信号電圧Ｖｓｉｇであり、トランジスタ電流ＩｄはＥＬ素子に流れる電流Ｉｅとなる。したがって、Ｖｔ以上の電圧範囲で、映像信号電圧ＶｓｉｇとＥＬ素子の発光輝度Ｂとは、略２乗カーブとなる。

なお、理解を容易にするために、輝度あるいは電圧差として表現するが、輝度あるいは電圧差は、電圧あるいは電位差に対応する。したがって、輝度は電圧に置き換えることができる。また、輝度あるいは電圧は、電力に変換することができる。

ソースドライバから出力される信号は電圧であり、電圧が画素に書き込まれ、駆動トランジスタＴ５で電流に変換され、この電流が有機ＥＬ素子ＯＥＬ１に流れてＥＬ素子が発光して輝度となる。ソースドライバから出力される電圧は、一定の変換係数あるいは変換式もしくは変換テーブルなどの手段で変換されて輝度となる。また、電位差（電圧差）は一定の変換係数あるいは変換式もしくは変換テーブルなどの手段で変換されて電圧差となる。たとえば、電圧差算出部６１は、電圧差の演算手段と置き換えることができる。

なお、変換係数等は、Ｒ、Ｇ、Ｂのそれぞれの画素のＥＬ素子の効率を考慮して設定してもよいことは言うまでもない。以上の事項は、本明細書の他の実施例にも適用できることは言うまでもない。また、他の実施例と組み合わせることができることも言うまでもない。

ＴＣＯＮ６０は、上述した表示画素Ｐ１の各動作の制御、および、１フレームにおける書き込みの順序の決定を行う。

図７は、ＴＣＯＮ６０の機能的な構成の一例を示すブロック図である。なお、図７では、本実施の形態を説明するのに必要な構成のみを記載し、その他の構成については省略している。ＴＣＯＮ６０は、図７に示すように、電圧差算出部６１、並び替え部６２、ゲート側制御部６３、および、ソース側制御部６４を備えている。

各部の詳細な動作については、後述する。

なお、ＴＣＯＮ６０は、本実施の形態では、専用のＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ：大規模集積回路）により構成されている場合を例に説明するが、これに限るものではない。ＴＣＯＮ６０は、例えば、マイクロプロセッサ（ＭＰＵ）、ＲＯＭ、ＲＡＭなどから構成されるコンピュータシステムで構成されていても構わない。この場合は、マイクロプロセッサが、上述した各動作を実行させるためのコンピュータプログラムに従って動作することにより、上述した各動作を実現できる。

［１−２．有機ＥＬディスプレイの動作］
有機ＥＬディスプレイ１００の動作について、図８〜図１５Ｂを用いて説明する。

上述したように、有機ＥＬディスプレイ１００では、ＴＣＯＮ６０により、１フレームにおける書き込みの順序の決定、および、表示画素Ｐ１の各動作の制御が行われる。

［１−２−１．書き込みの順序の決定］
ＴＣＯＮ６０の書き込みの順序の決定について、図８〜図１１を基に説明する。

図８は、ＴＣＯＮ６０の動作を説明するフローチャートである。図９は、フレームの一例を示す図である。

ＴＣＯＮ６０は、ソースドライバＩＣの出力電力を小さくするため、書き込みの順序が連続する２つの行の間の電圧信号の差（以下、適宜「電圧差」と略称する）が小さくなるように、書き込みの順序を並び替える。上述したように、ソースドライバＩＣ２０の出力電力Ｐは、ＣＶ^２Ｆで規定される。つまり、ソースドライバＩＣ２０の出力電力Ｐは、Ｖに対応する電圧信号の差の２乗に応じて決まる。電圧信号の差が小さくなるように書き込みの順序を並び替えることで、ソースドライバＩＣ２０の出力電力Ｐを小さくすることができる。

具体的には、先ず、本実施の形態では、電圧差算出部６１（図７）は、行単位で書き込みの順序を設定するための指標値を算出する（Ｓ１１）。指標値は、各行の電圧を示している。ここでは、指標値として、電圧信号の二乗の合計値（＝Σ_{ｋ＝１〜ｍ}（Ｌｕｍａ（ｋ））^２、ｋは整数、ｍは１行に含まれる画素の数、Ｌｕｍａ（ｋ）はｋ列の表示画素Ｐ１に対応する電圧信号が示す電圧値）を算出する。これを全ての画素行について求める。

図９では、説明のため、１１行分の指標値を例示している。ここでは、この１１行について並び替えを行う場合を例に説明する。図９では、指標値は、２３、１７、１、５、１９、２、１５、２９、７、１８、２となっている。書き込み順１は、並び替え前の書き込みの順番であり、１行目から順に順番が割り当てられている。

並び替え部６２は、本実施の形態では、指標値を昇順に並び替え、並び替えた順に書き込み順序を設定している（Ｓ１２）。図９では、書き込み順２は、並び替え後の書き込みの順序を示している。書き込み順２では、３行目、６行目、１１行目、４行目、９行目、７行目、２行目、１０行目、５行目、１行目、８行目の順になっている。

図１０Ａは、書き込みの順序の並び替え前における各画素行の指標値を示すグラフである。

ただし、図１０Ａでは、理解を容易にするため、各画素行の指標値（電圧振幅差に相当する値）を１指標値として縦軸値に表現している。

横軸は書き込みの順序を示す軸である。１画面が、２１６０画素行で構成される場合は、１〜２１６０となる。図１０Ａでは、図示を容易にするため、また、理解を容易にするため、画素行数を１１画素行とし、１〜１１番目までを表現している。

図１０Ｂは、書き込みの順序の並び替え後における各画素行の指標値を示すグラフである。図１０Ａおよび図１０Ｂにおいて、縦軸は指標値を示す軸であり、横軸は書き込みの順序を示す軸である。但し、横軸に付した数値は、棒グラフが何番目の画素行に対応するかを示す値である。

図１０Ｂのグラフでは、図１０Ａのグラフと比較して、書き込みの順序が連続する２つの画素行間で、指標値の差が小さくなっている。指標値の差が小さいとは、ソースドライバＩＣ２０の出力電力が小さくなることを意味する。上述したように、ソースドライバＩＣ２０の出力電力は、ＣＶ^２Ｆで規定され、出力電圧の差Ｖの二乗に比例する。書き込みの順序を並び替えることにより、図１０Ｂに示すように、出力電圧の差Ｖを小さくすることができ、ソースドライバＩＣ２０の出力電圧を低減することが可能になる。

図１１は、図４に示すフレームの書き込みの順序を本実施の形態の方法で並び替えた場合におけるソースドライバＩＣ２０の出力電圧を示す図である。図１１の本開示の形態における実施例では、まず、最大電圧Ｓｍａｘの画素行を順次選択して、各画素行に電圧を印加し、次に、最小電圧Ｓｍｉｎの画素行を順次選択して、各画素行に電圧を印加する。したがって、各画素行に印加する順番は、図１１のようになる。表示パネルの表示画面の表示は、図４となる。

図１１では、図４に比べ、出力電圧の電圧差が生じるのは、７番目の画素行と８番目の画素行の間だけであり、ソースドライバＩＣ２０に必要とされる駆動能力を飛躍的に下げることができ、発熱量も低減させることができることが分かる。

なお、図１０Ｂでは、書き込みの順序を、指標値を昇順に（小さい方から順に）並び替える場合を例示したが、指標値を降順に（大きい方から順に）並び替えても構わない。

図１０Ｃは、書き込みの順序の並び替え後における各画素行の指標値を示すグラフである。図１０Ｃにおいて、縦軸は指標値を示す軸であり、横軸は書き込みの順序を示す軸である。但し、横軸に付した数値は、棒グラフが何番目の画素行に対応するかを示す値である。図１０Ｃの場合においても、図１０Ｂと同様に、出力電圧の差Ｖを小さくすることができ、ソースドライバＩＣ２０の出力電圧を低減することが可能になる。

映像信号電圧は、ＴＣＯＮなどに内蔵するフレームメモリにメモリされる。フレームメモリにメモリされたデータを用いて、画素行の電圧値を求める。

簡易的には、各画素に印加される映像信号の電圧値を、各画素行で総和し、総和した値で、選択する画素行の選択順番を求める。画素行は、ゲートドライバＩＣで選択する。たとえば、図９の右端の表において、２３、１７、１、５、１９・・・・・１８、２が各画素行の電圧の総和の場合、３、６、１１、４、７、・・・・・、１、８画素行目を順次選択し、各画素行の画素にソースドライバから映像信号電圧を印加する。

図２３に図示するように、各ソース信号線に接続された画素間ごとの電圧差（映像信号電圧差）を求める必要がある。画素間ごとの電圧差を画素行で総和し、求めた総和の大小関係を求め、選択する画素行の順番を求める。なお、第１の画素行と第２の画素行における画素の電圧差は、画素行数がｎ画素行存在すれば、ｎ−１の組み合わせがある。組み合わせ演算は、メモリに格納されたデータを用いて演算処理すれば求めることができる。

ソースドライバの電力を低減させるには、書き込む画素行の順番を入れ替えることで実現できる。各ソース信号線に接続された画素間ごとの電圧差（映像信号電圧差）を求めることが最も高精度の実現手段である。しかし、演算数量が大きい。書き込む画素行を選択するには、各画素行の代表値（たとえば、奇数画素列、偶数列画素列、１６の倍数の画素列など）を比較し、画素行の各指標値（演算値）差が最小に画素行の順番を求めることにより演算数量を削減できる。

以上の事項は、本明細書の他の実施例にも適用できることは言うまでもない。また、他の実施例と組み合わせることができることも言うまでもない。

［１−２−２．表示画素の動作］
表示画素Ｐ１の動作について、図１２Ａ〜図１５Ｂを基に説明する。

表示画素Ｐ１は、上述した構成とすることにより、映像信号電圧Ｖｓｉｇ（電圧信号）の書き込み処理と、有機ＥＬ素子の発光処理とを独立して行うことができる。具体的には、本実施の形態の表示画素Ｐ１では、書き込み処理、リセット処理、コピー処理（複写処理）、および、発光処理が実行される。

図１２Ａ〜図１２Ｄは、表示画素Ｐ１の４つの処理を説明する図である。各処理は、ＴＣＯＮ６０が有機ＥＬディスプレイ１００を構成する各回路を制御することにより実行される。

図１２Ｂ、図１２Ｃは、１フレームのブランキング期間において、表示画面の全画素に対して同時に実施される。図１２Ａは、１フレームのブランキング期間以外の時間に、画面の上部から下部に１画素行ずつ順次映像信号電圧がコンデンサＣｃに印加される。図１２Ｄは、１フレームのブランキング期間以外の時間に実施される。

書き込み処理では、コンデンサＣｓの現在の電圧信号に応じて有機ＥＬ素子ＯＥＬ１を発光させながら、コンデンサＣｃに対し電圧信号の書き込みが行われる。

図１２Ａは、書き込み処理におけるスイッチング素子Ｔ１〜Ｔ４の状態を示す図である。図１２Ａに示すように、書き込み処理では、スイッチング素子Ｔ１およびＴ４がＯＮ状態、スイッチング素子Ｔ２およびＴ３がＯＦＦ状態となっている。このように各トランジスタの状態を設定することで、有機ＥＬ素子ＯＥＬ１を現在の電圧信号に応じて発光させながら、コンデンサＣｃに次の電圧信号を書き込むことができる。

リセット処理では、有機ＥＬ素子ＯＥＬ１の発光を停止した状態で、コンデンサＣｓのリセットが行われる。

図１２Ｂは、リセット処理におけるスイッチング素子Ｔ１〜Ｔ４の状態を示す図である。図１２Ｂに示すように、リセット処理では、スイッチング素子Ｔ３がＯＮ状態、スイッチング素子Ｔ１、Ｔ２、Ｔ４がＯＦＦ状態となっている。スイッチング素子Ｔ１およびＴ２がＯＦＦ状態となることで、コンデンサＣｃには、次の電圧信号に応じた電荷が保持される。また、スイッチング素子Ｔ３がＯＮ状態であるため、駆動トランジスタＴ５のゲート端子、コンデンサＣｓの一端に電圧Ｖｒｅｆ１が入力される。これにより、駆動トランジスタＴ５は初期化される。リセット処理が実行される期間は、スイッチング素子Ｔ４がＯＦＦ状態であるため、有機ＥＬ素子ＯＥＬ１は発光しない。

なお、電圧Ｖｒｅｆ１を、駆動トランジスタＴ５をオフ状態とする電圧（Ｖｔ電圧以下）に設定することより、電圧Ｖｒｅｆ１を駆動トランジスタＴ５のゲート端子に印加しても、駆動トランジスタＴ５をカットオフに維持できる。したがって、スイッチング素子Ｔ４がオン状態でも、駆動トランジスタＴ５から有機ＥＬ素子ＯＥＬ１に電流は供給されない。この場合は、スイッチング素子Ｔ４をオフにしなくともよい。

コピー処理では、有機ＥＬ素子ＯＥＬ１の発光を停止させた状態で、コンデンサＣｓにコンデンサＣｃに書き込まれた次の電圧信号がコピーされる。

図１２Ｃは、コピー処理におけるスイッチング素子Ｔ１〜Ｔ４の状態を示す図である。図１２Ｃに示すように、コピー処理では、スイッチング素子Ｔ２がＯＮ状態、スイッチング素子Ｔ１、Ｔ３、Ｔ４がＯＦＦ状態となっている。スイッチング素子Ｔ３がＯＦＦ状態となり、スイッチング素子Ｔ２がＯＮ状態となることで、コンデンサＣｃの一端とコンデンサＣｓの一端とが接続され、コンデンサＣｃに書き込まれた次の電圧信号をコンデンサＣｓにコピーする（書き込む）ことができる。コピー処理が実行される期間は、スイッチング素子Ｔ４がＯＦＦ状態であるため、有機ＥＬ素子ＯＥＬ１は発光しない。

発光処理では、有機ＥＬ素子ＯＥＬ１の発光が行われる。 図１２Ｄは、発光処理におけるスイッチング素子Ｔ１〜Ｔ４の状態を示す図である。図１２Ｄに示すように、発光処理では、スイッチング素子Ｔ４がＯＮ状態、スイッチング素子Ｔ１〜Ｔ３がＯＦＦ状態となっている。このように各トランジスタの状態を設定することで、有機ＥＬ素子ＯＥＬ１を、次の電圧信号に応じて発光させることができる。

図１２Ａに図示しているように、本開示の形態における画素構成では、有機ＥＬ素子ＯＥＬ１に電流を供給している状態でも、映像信号電圧を画素に書き込むことができる。前フレーム期間に画素に書き込まれた映像信号に対応する電圧が、コンデンサＣｓで保持されており、駆動トランジスタＴ５は、コンデンサＣｓに保持された電圧に基づいて、有機ＥＬ素子ＯＥＬ１に電流を供給する。

現フレーム期間では、画素行が、ゲートドライバＩＣ（回路）により、順次選択され、ソースドライバＩＣは、選択された画素に映像信号を印加する。画素では映像信号に対応する電圧がコンデンサＣｃに保持される。１フレームの各ブランキング期間では、コンデンサＣｃに保持された電圧が、コンデンサＣｓにコピーされる。この期間は、表示画面は、非表示状態に維持される。

次のフレーム期間では、コンデンサＣｓに保持された電圧に基づいて、駆動トランジスタＴ５が有機ＥＬ素子ＯＥＬ１に電流を供給する。

以上のように、本開示の形態における画素に、映像信号に基づく電圧を保持するコンデンサＣｓ、Ｃｃを具備することを特徴とする。

なお、以上の実施例では、映像信号に基づく電圧を保持するコンデンサＣｓ、Ｃｃを具備するとしたが、これに限定するものではない。たとえば、トランジスタなどで２つのメモリ回路を構成し、このメモリ回路に映像信号に基づく電圧を保持させてもよい。また、ＭＯＳトランジスタのゲート容量に、映像信号に基づく電圧を保持させてもよい。

以上の事項は、本明細書の他の実施例にも適用できることは言うまでもない。また、他の実施例と組み合わせることができることも言うまでもない。

書き込み処理、リセット処理、コピー処理および発光処理を繰り返し実行することで、映像（例えば、動画）の表示を行うことができる。なお、発光処理において、全ての表示画素Ｐ１について、同時にスイッチング素子Ｔ４をＯＦＦ状態からＯＮ状態にすることで、フレームの表示の切り替えを全ての画素で同時に実行することができる。つまり、２つのフレームが混在表示されないようにすることができる。

［１−３．作用効果］
図１３は、フレームの一例を示す図である。

本実施の形態では、書き込みの順序を、例えば、輝度値の合計を小さい方から順に並び替えるため、図１３に示すフレームでは、最初に比較的暗い領域Ａ２書き込まれ、次に、中間の明るさの領域Ａ３が、最後に、比較的明るい領域Ａ１が書き込まれる。本実施の形態では、書き込みの順序を並び替えるため、映像は、領域Ａ２、Ａ３、Ａ１の順に書き換えられる。

なお、「領域Ａ２、Ａ３、Ａ１の順に書き換えられる」とは、理解を容易にするための概念的な表現である。本開示の形態における駆動方法では、画素行または各画素の画素間で、電圧差が小さくなるように、画素行を選択する。したがって、Ａ１、Ａ２、Ａ３の各領域において、画面の上下方向あるいは下上方向に順次に画素行が選択されるものではない（ただし、実現の容易性から、Ａ１、Ａ２、Ａ３の各領域において、画面の上下方向あるいは下上方向に順次に選択される場合も本開示の範疇である）。たとえば、領域Ａ１の一部の画素行を書き込み、次に領域Ａ３の一部の画素行を書き込み、また、領域Ａ１の残りの一部の画素行を書き込むという場合もあることは言うまでもない。

ここで、本実施の形態の電圧信号の書き込みと映像の表示とを独立して行える表示画素Ｐ１ではなく、独立して行えない表示画素を用いた場合、１画面上に２つのフレームが混在して表示される期間が生じる。

図１４Ａおよび図１４Ｂは、比較例におけるフレームの切り替え時の表示画面の一例を示す図である。図１４Ａおよび図１４Ｂは、実際に画面上に表示される映像の状態を示している。当該比較例は、電圧信号の書き込みと映像の表示とを独立して行えず、且つ、各画素行を上から順に（画素行１から順に）下方に向かって選択する場合を例示している。

図１４Ａおよび図１４Ｂに示すように、比較例では、１画面上に２つのフレームが混在して表示されている。図１４Ａに示すように、フレーム１からフレーム２に切り替わるときは、画面上部分に次のフレーム２の映像が、画面下部分に現在のフレーム１の映像が混在して表示される。図１４Ｂに示すように、フレーム２からフレーム３に切り替わるときは、例えば、画面上部分に次のフレーム３の映像が、画面下部分に現在のフレーム２の映像が混在して表示される。

ここで、本実施の形態では、上述したように、図１３では、領域Ａ２、Ａ３、Ａ１の順に電圧信号の書き込みが行われる。そうすると、電圧信号の書き込みと映像の表示とを独立して行えない場合は、図１４Ａおよび図１４Ｂに示す映像よりも、２つのフレームがばらばらに混在して表示されることになり、映像品質が低下する可能性がある。

また、１つのフレームの場合であっても、以下の場合に表示画像に違和感を発生する。たとえば、Ａ１領域の画像を書き換え、次にＡ３領域の画像を書き換え、次にＡ２領域の画像を書き換える場合である。画面の上下方向に順次に画像を書き換えるのと比較して、表示画面の特定領域の表示画像が書き換えられるため、表示画像を書き換えている領域がノイズ表示のように見える。特に、表示画像が動画表示の場合に顕著である。

これに対し、本実施の形態では、上述したように、電圧信号の書き込みと映像の表示とを独立して行える表示画素Ｐ１を用いている。このため、映像の切り替えは、全ての画素行について、発光処理において同時に行われる。

電圧信号の書き込みを行っている画像は、表示画像として表示されず、電圧の書込みが完了したコンデンサＣｓの電圧に基づいて表示画面に表示画像が表示される。したがって、図１３のように、領域Ａ２、Ａ３、Ａ１の順に電圧信号の書き込んでも書き込み時の画像は、表示されないから、従来のような表示画像の違和感が発生しない。

図１５Ａおよび図１５Ｂは、本実施の形態の表示画素Ｐ１を用いた場合におけるフレームの切り替え時の表示画面の一例を示す図である。図１５Ａおよび図１５Ｂは、実際に画面上に表示される映像の状態を示している。

本実施の形態では、図１５Ａおよび図１５Ｂに示すように、映像の切り替えは全ての画素行で同じタイミングで行われる。映像の切り替えは、１フレーム期間のブランキング期間に実施することが好ましい。１フレームが複数のサブフィールドで構成される場合は、すべてのサブフィールドのブランキング期間あるいは、任意のサブフィールド期間で映像信号の切り替えを行うことが好ましい。本実施の形態では、１つの画面上で２つのフレームが混在して表示されることはない。上述したように、本実施の形態では、書き込みの順序の並び替えを行うため、電圧信号の書き込みと映像の表示とを独立して行えない場合は、１つの画面上に２つのフレームがさらに断片的に混在して表示される状態となる場合がある。これに対し、本実施の形態の表示画素Ｐ１を用いれば、電圧信号の書き込みと映像の表示とを独立して行えるため、１つの画面上に２つのフレームが混在して表示されることがなく、書き込みの順序の並び替えによる映像品質の低下を防止できる。

以上より、本実施の形態の有機ＥＬディスプレイ１００では、書き込みの順序の並び替えを行い、且つ、電圧信号の書き込みと映像の表示とを独立して行える。これにより、有機ＥＬディスプレイ１００は、映像品質を低下させることなく、ソースドライバＩＣに必要とされる駆動能力を低減し、ソースドライバＩＣの発熱量を押えて、特別な放熱機構を備える必要を無くすことが可能になる。

［１−４．変形例１：フレームが複数のサブフィールドで構成される場合１］
変形例１について、図１６〜図１８を基に説明する。

本変形例では、フレームが、複数のサブフィールドを重畳したものである場合について説明する。

図１６は、複数のサブフィールドで構成されるフレームの一例を示す図である。各サブフィールドは、添え字（数字）の値が小さいほど輝度値が高く、添え字の値が大きいほど輝度値が低くなっている。表示画素Ｐ１毎に、輝度値に応じて点灯させるサブフィールドを選択することで、所望の輝度を得ることができる。

１フレームの映像信号を、複数のサブフィールドに分解する。図１６の実施例では各サブフィールドは、輝度（明るさ）で区分されている。なお、映像データの上位ビット〜下位ビット等でサブフィールドに区分してもよいことは言うまでもない。たとえば、映像信号が８ビットの場合、８つのサブフィールドから１フレームを構成する。ソースドライバＩＣは、各サブフィールドにおいて、ビットに重みづけを行った電圧値をソース信号線に出力する。この場合、各画素行の指標値は、ビット”１”の個数を求めることにより取得することができる。また、他の画素行との指標値は、ビット”１”の位置を比較することにより、指標値を取得することができる。以上の事項は、本明細書の他の実施例にも適用できることは言うまでもない。また、他の実施例と組み合わせることができることも言うまでもない。

図１７および図１８は、本変形例におけるソースドライバＩＣ２０の出力電力の一例を示す図である。

図１７および図１８では、先ず、サブフィールド内で書き込みの順序の並び替えを行っている。また、図１７および図１８では、説明のため、１つのフレームが４つのサブフィールドで構成されている場合を示している。

図１７では、フィールドの表示順序は並び替えず、サブフィールド内で書き込みの順序の並び替えを行っている。図１７では、サブフィールド１〜４の何れも、指標値（＝電圧信号の二乗の合計値）を降順に並び替え、並び替えた順に書き込み順序を設定している。上述したように、サブフィールド１〜４の順番で指標値が大きい（サブフィールド１の指標値＞サブフィールド２の指標値＞サブフィールド３の指標値＞サブフィールド４の指標値）。このため、フィールド毎に指標値を降順に並び替えた場合、フレーム全体で指標値を降順に並び替えたことになる。これにより、ソースドライバＩＣ２０の出力電圧の差をフレーム全体で小さくすることができる。

図１８では、サブフィールドの表示順序を、サブフィールド４〜１の順に設定している。さらに、図１８では、サブフィールド毎に、指標値を昇順に並び替えている。つまり、図１８では、フレーム全体で指標値を昇順に並び替えている。これにより、ソースドライバＩＣ２０の出力電圧の差を小さくすることができる。

映像信号電圧は、ＴＣＯＮ６０などに内蔵するフレームメモリにメモリされる。前記フレームメモリは、さらに複数のサブフィールドに区分されている。まず、フレームメモリデータを演算し、画像データを複数のサブフィールドに区分する。メモリされたデータを用いて、各サブフィールドでの画素行の電圧値を求める。

簡易的には、各画素に印加される映像信号の電圧値を、各サブフィールドの各画素行で総和し、総和した値で、選択する画素行の選択順番を求める。

各ソース信号線に接続された画素間ごとの電圧差（映像信号電圧差）を求める必要がある。画素間ごとの電圧差を画素行で総和し、求めた総和の大小関係を求め、選択する画素行の順番を求める。なお、第１の画素行と第２の画素行における画素の電圧差は、画素行数がｎ画素行存在すれば、ｎ−１の組み合わせがある。組み合わせ演算は、メモリに格納されたデータを用いて演算処理すれば求めることができる。

ソースドライバＩＣ２０の電力を低減させるには、書き込む画素行の順番を入れ替えることで実現できる。各ソース信号線に接続された画素間ごとの電圧差（映像信号電圧差）を求めることが最も高精度の実現手段である。しかし、演算数量が大きい。書き込む画素行を選択するには、各画素行の代表値（たとえば、奇数画素列、素数画素列、６４の倍数の画素列など）を比較し、画素行の各指標値（演算値）差が最小に画素行の順番を求めることにより演算数量を削減できる。また、各画素行の代表値（たとえば、奇数画素列、素数画素列、６４の倍数の画素列など）は、サブフィールドごとに変化させることが好ましい。以上の事項は、本明細書の他の実施例にも適用できることは言うまでもない。また、他の実施例と組み合わせることができることも言うまでもない。

［１−５．変形例２：フレームが複数のサブフィールドで構成される場合２］
変形例２について、図１９および図２０を基に説明する。

本変形例では、変形例１と同様に、フレームが、複数のサブフィールドを重畳したものである場合について説明する。

変形例１では、指標値を昇順または降順に並び替えたが、本変形例では、サブフィールドまたはフレーム毎（画像毎）に、指標値を昇順に並び替えるか降順に並び替えるかを選択している。

また、本変形例では、サブフィールドは、上位ビット〜下位ビット等、輝度値の大小以外で規定されている。このため、変形例１と同様に並び替えを行うと、サブフィールド内では指標値の差を小さくできるが、フィールド間では指標値の差を小さくできない場合が考えられる。

具体的には、本変形例では、ＴＣＯＮ６０は、現在の並び替え処理における指標値の最小値と最大値とを求める。ＴＣＯＮ６０は、前回のサブフィールド（またはフレーム）における書き込みの順序が最後の行の指標値である最終指標値と、現在のサブフィールド（またはフレーム）における指標値の最小値および最大値とを比較する。ＴＣＯＮ６０は、最終指標値と最小値との差が、最終指標値と最大値との差よりも小さい場合は、指標値を昇順に並び替え、最終指標値と最大値との差が最終指標値と最小値との差よりも小さい場合は、指標値を降順に並び替える。

図１９および図２０は、本変形例におけるソースドライバＩＣ２０の出力電力の一例を示す図である。

図１９および図２０では、先ず、サブフィールド内で書き込みの順序の並び替えを行っている。また、図１９および図２０では、説明のため、１つのフレームが４つのサブフィールドで構成されている場合を示している。

図１９から分かるように、最初のサブフィールド１では、指標値が降順に並び替えられている。サブフィールド１の最終指標値は、サブフィールド１の指標値の最小値となっている。サブフィールド１の最終指標値とサブフィールド２の指標値の最大値との差は、サブフィールド１の最終指標値とサブフィールド２の指標値の最小値との差よりも小さい。従って、サブフィールド２では、指標値が降順に並び替えられている。

同様に、サブフィールド２の指標値の最小値とサブフィールド３の指標値の最小値との差は、サブフィールド２の指標値の最小値とサブフィールド３の指標値の最大値との差よりも小さい。従って、サブフィールド３では、指標値が昇順に並び替えられている。

同様に、サブフィールド３の指標値の最大値とサブフィールド４の指標値の最大値との差は、サブフィールド３の指標値の最大値とサブフィールド４の指標値の最小値との差よりも小さい。従って、サブフィールド４では、指標値が降順に並び替えられている。

これにより、フィールド内だけでなく、フィールド間でもソースドライバＩＣ２０の出力電圧の差を小さくすることができる。

図１９では、最初のサブフィールド１について指標値が降順に並び替えられていたが、図２０では、最初のサブフィールド１について指標値が昇順に並び替えられている。

図２０では、奇数番目に表示されるサブフィールド１および３については、指標値が昇順に並び替えられ、偶数番目に表示されるサブフィールド２および４については、指標値が降順に並び替えられている。

図２０のように書き込みの順序を設定した場合でも、図１９の場合と同様に、フィールド内だけでなく、フィールド間でもソースドライバＩＣ２０の出力電圧の差を小さくすることができる。

本変形例では、サブフィールド毎に指標値を降順に並び替えるか昇順に並び替えるかを選択したが、フレーム毎に選択するように構成しても構わない。

本変形例は、サブフィールド毎またはフレーム毎に、指標値を降順に並び替えるか昇順に並び替えるかを選択するので、特に、サブフィールドの構成が、輝度値の順ではない場合に有用である。

［１−６．変形例３：書き込みの順序の並び替え方法の他の例１］
変形例３について、図２１を基に説明する。

図２１は、本変形例における書き込みの順序の並び替え方法の一例を示す図である。

本変形例では、ＴＣＯＮ６０は、以下で説明する第一検索処理および第二検索処理を実行する。

第一検索処理では、ＴＣＯＮ６０は、書き込みの順序が設定されていない行を検索対象行とする。また、検索条件として、（検索条件１）最後に検索された指標値との差が閾値以下となる指標値を有すること、および、（検索条件２）最後に検索された指標値よりも小さいことが設定されている。ＴＣＯＮ６０は、検索対象行を一方向に、つまり、画素行１〜１１の順に順次検索し、検索された順に書き込みの順序を設定する。

第二検索処理では、ＴＣＯＮ６０は、書き込みの順序が設定されていない行を検索対象行とし、検索条件として、（検索条件３）最後に検索された指標値よりも大きい指標値を有することを設定している。ＴＣＯＮ６０は、検索対象行を一方向に、つまり、画素行１〜１１の順に順次検索し、検索された順に書き込みの順序を設定する。

具体的には、図２１では、閾値の値が１０に設定されている。

第一検索処理では、全ての画素行１〜１１が検索対象行とされる。先ず、画素行１が検索される。次に、画素行１の指標値２３との差が１０より小さい画素行２の指標値１７が検索される。次に、画素行２の指標値１７との差が１０より小さい画素行７の指標値１５が検索される。画素行３、４、６は、差が１０より大きいため、検索対象外である。また、画素行５の指標値１９は、画素行２の指標値１７よりも大きいため、検索対象外である。同様にして、画素行９の指標値７、画素行１１の指標値２が検索される。検索された画素行１、２、７、９、１１は、この順に書き込み順が設定される。

続いて、第二検索処理が実行される。第二検索処理では、書き込み順が設定されていない画素行３〜６、８、１０が検索対象行とされる。先ず、画素行３が検索され、続いて、画素行３の指標値１よりも大きい指標値５を有する画素行４が検索される。同様にして、画素行５の指標値１９、画素行８の指標値２９が検索される。検索された画素行３、４、５、８は、この順に書き込み順が設定される。

最後に、書き込み順が設定されていない画素行６および画素行１０が検索され、この順に書き込み順が設定される。

まとめると、本変形例では、画素行１、２、７、９、１１、３、４、５、８、６、１０の順に書き込みの順序が設定される。

本変形例においても、ソースドライバＩＣ２０の出力電圧の差を小さくすることができる。

画素行を書き込む順番を入れ替える指針は、各画素行の画素の代表値（最大値から６４番目までの画素、最小値から６４番目の画素、６４画素列に位置する画素など）を設定して比較し、全行の各指標値差が最小になるようにすることによって実現してもよい。

また、有機ＥＬパネルでは、赤（Ｒ）、緑（Ｇ）、青（Ｂ）などの発光色によって、発光効率が異なり、また、必要とする電圧振幅も異なる。したがって、指標値は、赤（Ｒ）、緑（Ｇ）、青（Ｂ）で区分して演算して求めることが好ましい。

以上の事項は、本明細書の他の実施例にも適用できることは言うまでもない。また、他の実施例と組み合わせることができることも言うまでもない。

［１−７．変形例４：書き込みの順序の並び替え方法の他の例２］
変形例４について、図２２を基に説明する。

図２２は、本変形例における書き込みの順序の並び替え方法の一例を示す図である。

本変形例では、ＴＣＯＮ６０は、変形例３の第一検索処理を実行する。第二検索条件は実行しない。また、本変形例の第一検索処理は、変形例３の第一検索処理から検索条件２を省いた構成となっている。つまり、検索条件として、（検索条件１）最後に検索された指標値との差が閾値以下となる指標値を有することを設定している。本変形例では、第一検索処理を、検索対象行がなくなるまで繰り返し実行している。

また、ＴＣＯＮ６０は、検索対象行を一方向に、つまり、画素行１〜１１の順に順次検索し、検索された順に書き込みの順序を設定する。

具体的には、図２２では、閾値の値が７に設定されている。

１回目の第一検索処理では、画素行１〜１１が検索対象行とされる。先ず、画素行１が検索される。次に、画素行１の指標値２３との差が７より小さい画素行２の指標値１７が検索される。次に、画素行２の指標値１７との差が７より小さい画素行５の指標値１９が検索される。画素行３、４は、差が７より大きいため、検索対象外である。同様にして、画素行７の指標値１５、画素行１０の指標値１８が検索される。検索された画素行１、２、５、７、１０は、この順に書き込み順が設定される。

２回目の第一検索処理では、画素行３、４、６、８、９、１１が検索対象行とされる。先ず、画素行３が検索される。次に、画素行３の指標値１との差が７より小さい画素行４の指標値５が検索される。同様にして、画素行６の指標値２、画素行９の指標値７、画素行１１の指標値２が検索される。検索された画素行３、４、６、９、１１は、この順に書き込み順が設定される。

３回目の第一検索処理では、画素行８が検索対象行とされる。画素行８に、次の書き込みの順序が割り当てられる。

まとめると、本変形例では、画素行１、２、５、７、１０、３、４、６、９、１１、８の順に書き込みの順序が設定される。

本変形例においても、ソースドライバＩＣ２０の出力電圧の差を小さくすることができる。

［１−８．変形例５：指標値の算出の他の例］
変形例５について、図２３を基に説明する。

本変形例では、上記実施の形態および変形例１〜４とは、各行の明るさを示す指標値の算出方法が異なる。上記実施の形態および変形例１〜４では、指標値として、電圧信号の二乗の合計値（＝Σ_{ｋ＝１〜ｍ}（Ｌｕｍａ（ｋ））^２、ｋは整数、ｍは１行に含まれる画素の数、Ｌｕｍａ（ｋ）はｋ列の表示画素Ｐ１に対応する電圧信号が示す電圧値）を求めた。

これに対し、本変形例では、指標値として、電圧信号の２条の差の合計値（＝Σ_{ｋ＝１〜ｍ}｛（Ｌｕｍａ（ｉ）（ｋ））^２−（Ｌｕｍａ（ｊ）（ｋ））^２｝（ｉ、ｊは画素行、ｉ＝１〜ｎ−１、ｊ＝ｉ＋１）を求める。これを、例えば、画素行１と画素行２〜ｍそれぞれとの間、画素行２と画素行３〜ｍそれぞれとの間、・・・、画素行ｍ−１と画素行ｍとの間について求める。本変形例の指標値は、２つの行の間の明るさの差、つまり、他の行との対比における相対的な行の明るさを示している。

図２３は、本変形例における書き込みの順序の並び替え方法の一例を示す図である。

１列目は、１７^２−１^２＝２８８となる。同様にして、ｍ列目まで求め、これらを合計したものが指標値となる。

検索方法は、実施の形態および変形例１〜４に準じて設定すればよい。ＴＣＯＮ６０は、例えば、最初に画素行１を選択し、次に、画素行１との間の指標値が閾値以下となる画素行（変形例３、４等に対応）、あるいは、画素行１との間の指標値が最も小さい画素行（実施の形態、変形例１、２等に対応）等を検索する。同様にして、最後に検索された画素行との間の指標値が、閾値以下あるいは最も小さい画素行を順次検索する。

本変形例においても、ソースドライバＩＣ２０の出力電圧の差を小さくすることができる。

［１−９．変形例６：表示画素の構成の他の例］
変形例６について、図２４を基に説明する。本変形例では、上記実施の形態および変形例１〜４とは、表示画素Ｐの構成が異なる。

図２４は、本変形例における表示画素Ｐ２（Ｐ）の構成の一例を示す回路図である。

図２４に示すように、表示画素Ｐ２は、スイッチング素子Ｔ１１〜Ｔ１４、Ｔ１６、Ｔ１７、コンデンサＣｃおよびＣｓ、駆動トランジスタＴ１５および有機ＥＬ素子（発光素子）ＯＥＬ１を備えている。

スイッチング素子Ｔ１１は、表示画素Ｐ２の選択および非選択を切り替える第一スイッチ回路の一例であり、Ｎチャネル型ＭＯＳトランジスタで構成されている。スイッチング素子Ｔ１１は、ゲート信号線ＧＬ１１に印加される選択信号に応じて、ソース信号線ＳＬとノードＮ１１との間の導通および非導通を切り替える。

スイッチング素子Ｔ１２〜Ｔ１４、Ｔ１６、Ｔ１７は、Ｎチャネル型ＭＯＳトランジスタである。スイッチング素子Ｔ１２〜Ｔ１４、Ｔ１６、Ｔ１７により、コンデンサＣｃに対し電圧信号の書き込みを行う書き込み動作、コンデンサＣｓをリセットするリセット動作、コンデンサＣｓにコンデンサＣｃに書き込まれた電圧信号をコピーするコピー動作、および、有機ＥＬ素子ＯＥＬ１の発光を行う発光動作を行わせることができる。

スイッチング素子Ｔ１２は、コンデンサＣｃとコンデンサＣｓとの接続および非接続を切り替える第二スイッチ回路の一例であり、ゲート信号線ＧＬ１２に印加される信号に応じて、ノードＮ１１とノードＮ１２との間の導通および非導通を切り替える。

スイッチング素子Ｔ１３は、ゲート信号線ＧＬ１３に印加される信号に応じて、ノードＮ１２に電圧Ｖｒｅｆ２を入力するか否かを切り替える。電圧Ｖｒｅｆ２は、コンデンサＣｃを初期化するための電圧である。

スイッチング素子Ｔ１４は、駆動トランジスタＴ１５と有機ＥＬ素子ＯＥＬ１との接続および非接続を切り替える第三スイッチ回路の一例であり、ゲート信号線ＧＬ１４に印加される信号に応じて、駆動トランジスタＴ１５による有機ＥＬ素子ＯＥＬ１への駆動電流の供給と非供給とを切り替える。

スイッチング素子Ｔ１６は、ゲート信号線ＧＬ１５に印加される信号に応じて、ノードＮ１２に電圧Ｖｒｅｆ１を入力するか否かを切り替える。電圧Ｖｒｅｆ１は、コンデンサＣｓを初期化するための電圧である。

スイッチング素子Ｔ１７は、ゲート信号線ＩＮＩに印加される信号に応じて、ノードＮ１３に電圧ＶＩＮＩを印加するか否かを切り替える。なお、電圧ＶＩＮＩは、有機ＥＬ素子ＯＥＬ１の初期化を行うための電圧である。

駆動トランジスタＴ１５は、Ｎチャネル型ＭＯＳトランジスタであり、コンデンサＣｓに書き込まれた電圧信号の大きさに応じた駆動電流を有機ＥＬ素子ＯＥＬ１に供給する。駆動トランジスタＴ１５は、ゲート端子がノードＮ１２に、ドレイン端子が有機ＥＬ素子ＯＥＬ１のアノード電極にそれぞれ接続され、ソース端子にスイッチング素子Ｔ１４を介して電圧ＶＴＦＴが入力されている。

有機ＥＬ素子ＯＥＬ１は、駆動トランジスタＴ１５から供給される駆動電流に応じて発光する素子である。有機ＥＬ素子ＯＥＬ１は、カソード電極に電圧ＶＥＬが入力され、アノード電極がスイッチング素子Ｔ１４に接続されている。

コンデンサＣｃは、ソースドライバＩＣ２０により電圧信号が書き込まれるコンデンサであり、一端がノードＮ１１に接続され、他端に電圧Ｖｒｅｆ１が入力されている。

コンデンサＣｓは、コンデンサＣｃの電圧信号がコピーされる（コンデンサＣｃの電荷を受け付ける）コンデンサであり、一端がノードＮ１２に接続され、他端に電圧ＶＴＦＴが入力されている。

表示画素Ｐ２は、上述した構成とすることにより、電圧信号の書き込みと、有機ＥＬ素子の発光とを独立して行うことができる。

本変形例においても、実施の形態および変形例１〜５に記載した方法で、書き込みの順序を並び替えることにより、ソースドライバＩＣ２０の出力電圧の差を小さくすることができる。

また、本変形例の表示画素Ｐ２を用いることにより、映像品質の低下を防止することが可能になる。

（他の実施の形態）
以上、有機ＥＬディスプレイ（表示装置）について、実施の形態に基づいて説明したが、本開示は、この実施の形態に限定されるものではない。本開示の趣旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態に施したものや、異なる実施の形態における構成要素を組み合わせて構築される形態も、一つまたは複数の態様の範囲内に含まれても良い。

（１）上記実施の形態および変形例１〜４、６では、複数の表示画素の各行の明るさを示す指標値として、輝度値の２乗の合計値を求め、変形例５では、電圧信号の２条の差の合計値を求めたが、これに限るものではない。指標値は、例えば、１行の画素の平均値、あるいは、２乗の平均値等であっても構わない。

（２）上記実施の形態および変形例１では、指標値を降順または昇順に並び替え、変形例２では、指標値を降順または昇順に並び替えるかをフィールドまたはフレーム毎に判定したが、これに限るものではない。

フィールドあるいはフレーム毎に、指標値を昇順に並び替えるか降順に並び替えるかを規定したパターンを予め設定しておいても構わない。

具体的には、例えば、一般的に、最小値同士、最大値同士は指標値の差が小さくなると考えられることから、フィールドあるいはフレーム毎に、指標値の並び替えを、降順に行うか昇順に行うかを交互に設定しても構わない。

本開示は、有機エレクトロルミネッセンス（ＥＬ）素子を用いた有機ＥＬディスプレイ等の表示装置に利用可能である。

１０ 有機ＥＬパネル
１１ 表示領域
１２ ガラス基板
２０ ソースドライバＩＣ
２１ ソース信号線駆動回路
３０、５０ ＰＣＢ
４０ ゲートドライバＩＣ
４１ ゲート信号線駆動回路
６０ ＴＣＯＮ
６１ 電圧差算出部
６２ 並び替え部
６３ ゲート側制御部
６４ ソース側制御部
１００ 有機ＥＬディスプレイ
２２１ シフトレジスタ
Ａ１、Ａ２、Ａ３ 領域
Ｃｃ、Ｃｓ コンデンサ
ＩＮＩ、ＧＬ、ＧＬ１、ＧＬ２、ＧＬ３、ＧＬ４、ＧＬ１１、ＧＬ１２，ＧＬ１３、ＧＬ１４、ＧＬ１５ ゲート信号線
Ｎ１、Ｎ２、Ｎ１１、Ｎ１２、Ｎ１３ ノード
ＯＥＬ１ 有機ＥＬ素子
Ｓｍａｘ 最大電圧
Ｓｍｉｎ 最小電圧
ＳＬ ソース信号線
Ｔ１、Ｔ２、Ｔ３、Ｔ４、Ｔ１１、Ｔ１２、Ｔ１３、Ｔ１４、Ｔ１６、Ｔ１７ スイッチング素子
Ｔ５、Ｔ１５ 駆動トランジスタ
ＶＴＦＴ、ＶＩＮＩ、ＶＥＬ、Ｖｒｅｆ１、Ｖｒｅｆ２、Ｖｏｆｆｊ、Ｖｏｎｊ 電圧
Ｖｓｉｇ 映像信号電圧

Claims (4)

1. 行毎に配置された複数のゲート信号線と、列毎に配置された複数のソース信号線と、前記複数のゲート信号線と前記複数のソース信号線との交差点のそれぞれに配置された複数の表示画素とを有する表示部と、
   前記複数のゲート信号線を指定された順序で選択可能なゲートドライバと、
   前記複数のソース信号線のそれぞれに電圧信号を出力するソースドライバと、
   前記複数の表示画素、前記ゲートドライバおよび前記ソースドライバの制御を行う制御部とを備え、
   前記複数の表示画素のそれぞれは、駆動電流に応じて発光する発光素子と、前記電圧信号が書き込まれる書き込み用コンデンサと、前記書き込み用コンデンサの電荷を受け付け可能な表示用コンデンサと、前記表示用コンデンサに保持された電荷の大きさに応じた前記駆動電流を前記発光素子に供給する駆動トランジスタとを有し、前記書き込み用コンデンサに対する電圧信号の書き込みと、前記表示用コンデンサに保持された電荷に応じた前記発光素子の発光とを独立して実行できるように構成され、
   前記制御部は、前記表示部における行単位での書き込みの順序を、前記書き込みの順序が連続する２つの行の間の電圧信号の差が小さくなるように並び替える並び替え処理を実行し、
   前記制御部は、前記ゲートドライバに対し、前記制御部による並び替え処理後の前記書き込みの順序で前記複数のゲート信号線の選択を行わせるように、前記書き込みの順序を指定し、
   前記制御部は、前記並び替え処理において、
   前記複数の表示画素の各行の明るさを示す指標値を算出し、前記指標値を用いて前記書き込みの順序の並び替えを行い、
   前記制御部は、前記並び替え処理において、
   前記指標値を降順にまたは昇順に並べ替え、並び替えた順序に前記書き込みの順序を設定し、
   前記制御部は、前記並び替え処理において、
   現在の前記並び替え処理における前記指標値の最小値と最大値とを求め、
   前回の前記並び替え処理における前記書き込みの順序が最後の行の指標値である最終指
   標値と、前記最小値および前記最大値とを比較し、
   前記最終指標値と前記最小値との差が前記最終指標値と前記最大値との差よりも小さい場合は、前記指標値を昇順に並び替え、
   前記最終指標値と前記最大値との差が前記最終指標値と前記最小値との差よりも小さい場合は、前記指標値を降順に並び替える、
   表示装置。
2. 前記複数の表示画素のそれぞれは、さらに、
   前記複数の表示画素それぞれの選択および非選択を切り替える第一スイッチ回路と、
   前記書き込み用コンデンサと前記表示用コンデンサとの接続および非接続を切り替える第二スイッチ回路と、
   前記駆動トランジスタと前記発光素子との接続および非接続を切り替える第三スイッチ回路とを備える、
   請求項１に記載の表示装置。
3. 前記ゲートドライバは、
   前記電圧信号を書き込む書き込み処理時に、前記第二スイッチ回路を非接続にして前記書き込み用コンデンサと前記表示用コンデンサとを独立させ、前記第一スイッチ回路を選択に設定して前記書き込み用コンデンサに前記電圧信号を書き込み、前記第三スイッチ回路を接続に設定して前記発光素子を発光させ、
   前記電圧信号を前記書き込み用コンデンサから前記表示用コンデンサに複写する複写処理時に、前記第一スイッチ回路を非選択に設定し、前記第三スイッチ回路を非接続に設定して前記発光素子の発光を停止させ、前記第二スイッチ回路を接続に設定して前記書き込み用コンデンサに書き込まれた前記電圧信号を前記表示用コンデンサに書き込む、
   請求項２に記載の表示装置。
4. 行毎に配置された複数のゲート信号線と、列毎に配置された複数のソース信号線と、前記複数のゲート信号線と前記複数のソース信号線との交差点のそれぞれに配置された複数の表示画素とを有する表示部と、
   前記複数のゲート信号線を指定された順序で選択可能なゲートドライバと、
   前記複数のソース信号線のそれぞれに電圧信号を出力するソースドライバと、
   前記複数の表示画素、前記ゲートドライバおよび前記ソースドライバの制御を行う制御部とを備え、
   前記複数の表示画素のそれぞれが、駆動電流に応じて発光する発光素子と、前記電圧信号が書き込まれる書き込み用コンデンサと、前記書き込み用コンデンサの電荷を受け付け可能な表示用コンデンサと、前記表示用コンデンサに保持された電荷の大きさに応じた前
   記駆動電流を前記発光素子に供給する駆動トランジスタとを有し、前記書き込み用コンデンサに対する電圧信号の書き込みと、前記表示用コンデンサに保持された電荷に応じた前記発光素子の発光とを独立して実行できるように構成された表示装置に実行させる表示方法であって、
   前記制御部は、
   前記表示部における行単位での書き込みの順序を、前記書き込みの順序が連続する２つの行の間の電圧信号の差が小さくなるように並び替えるステップと、
   前記ゲートドライバに対し、並び替えた後の前記書き込みの順序で前記複数のゲート信号線の選択を行わせるように、前記書き込みの順序を指定するステップと、
   前記ゲートドライバによるゲート信号線の選択時に、前記表示用コンデンサと前記書き込み用コンデンサとが電気的に接続されないように前記表示画素を制御するステップと、
   前記ゲートドライバにより前記複数のゲート信号線が選択されていない時に、前記表示用コンデンサと前記書き込み用コンデンサとが電気的に接続されるように前記表示画素を制御するステップとを実行し、
   前記制御部は、前記並び替えるステップにおいて、
   前記複数の表示画素の各行の明るさを示す指標値を算出し、前記指標値を用いて前記書き込みの順序の並び替えを行い、
   前記制御部は、前記並び替えステップにおいて、
   前記指標値を降順にまたは昇順に並べ替え、並び替えた順序に前記書き込みの順序を設定し、
   前記制御部は、前記並び替えステップにおいて、
   現在の前記並び替え処理における前記指標値の最小値と最大値とを求め、
   前回の前記並び替え処理における前記書き込みの順序が最後の行の指標値である最終指標値と、前記最小値および前記最大値とを比較し、
   前記最終指標値と前記最小値との差が前記最終指標値と前記最大値との差よりも小さい場合は、前記指標値を昇順に並び替え、
   前記最終指標値と前記最大値との差が前記最終指標値と前記最小値との差よりも小さい場合は、前記指標値を降順に並び替える、
   表示方法。

Images