WO2015104777A1 - 表示装置および表示方法 - Google Patents

表示装置および表示方法 Download PDF

Info

Publication number
WO2015104777A1
WO2015104777A1 PCT/JP2014/006434 JP2014006434W WO2015104777A1 WO 2015104777 A1 WO2015104777 A1 WO 2015104777A1 JP 2014006434 W JP2014006434 W JP 2014006434W WO 2015104777 A1 WO2015104777 A1 WO 2015104777A1
Authority
WO
WIPO (PCT)
Prior art keywords
display
writing
order
capacitor
voltage
Prior art date
Application number
PCT/JP2014/006434
Other languages
English (en)
French (fr)
Inventor
朋喜 中北
高原　博司
Original Assignee
株式会社Ｊｏｌｅｄ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社Ｊｏｌｅｄ filed Critical 株式会社Ｊｏｌｅｄ
Priority to US15/109,896 priority Critical patent/US10056040B2/en
Priority to JP2015556644A priority patent/JP6232590B2/ja
Publication of WO2015104777A1 publication Critical patent/WO2015104777A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0213—Addressing of scan or signal lines controlling the sequence of the scanning lines with respect to the patterns to be displayed, e.g. to save power
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04—Display protection
    • G09G2330/045—Protection against panel overheating
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/16—Calculation or use of calculated indices related to luminance levels in display data

Definitions

  • the present disclosure relates to a display device and a display method, and more particularly, to a display device and a display method using an organic electroluminescence (EL) element.
  • EL organic electroluminescence
  • an organic EL display using an organic electroluminescence element (hereinafter referred to as an organic EL element) is known.
  • This organic EL display has the advantages of good viewing angle characteristics and low power consumption.
  • the organic EL display includes a plurality of scanning lines (a plurality of gate signal lines), a plurality of signal lines (a plurality of source signal lines), a plurality of display pixels, a drive circuit, and the like.
  • Each of the plurality of display pixels is disposed at an intersection of the gate signal line and the source signal line, and includes a switching element, a capacitor element (capacitor), a drive transistor, an organic EL element, and the like (for example, Patent Documents 1 to 5). Reference 2).
  • a source driver IC (circuit) that outputs a video signal or the like is disposed in order to control the light emission luminance of a selected pixel.
  • a source driver IC (circuit) applies a video signal to a source signal line.
  • an on voltage or an off voltage is applied to the gate signal line connected to the selected pixel in order to control the light emission timing of the selected pixel.
  • organic EL displays tend to have higher definition and larger screens.
  • an organic EL display using a large screen size and high-definition display panel tends to increase the load capacity of the source signal line and increase the writing speed. If the load capacity of the source signal line is large and the writing speed is high, the amount of heat generated by the source driver IC (circuit) (Integrated Circuit) that drives the source signal line increases. When the heat generation amount is expected to exceed the heat resistance of the source driver IC, there is a problem that a heat dissipation mechanism is required to prevent the source driver IC from being damaged. Further, the heat generated by the source driver IC is transferred to the display area of the EL display panel, which causes a problem that the EL element of the pixel is deteriorated. The large heat dissipation mechanism increases the thickness of the panel module and cannot exhibit the characteristics of thin EL display panel (EL display).
  • EL display thin EL display panel
  • the present disclosure provides a display device and a display method that can reduce the amount of heat generated without degrading the image quality, omit or reduce the heat dissipation mechanism, and can configure a thin panel module.
  • a display device includes a plurality of gate signal lines arranged for each row, a plurality of source signal lines arranged for each column, the plurality of gate signal lines, and the plurality of source signal lines.
  • a display unit having a plurality of display pixels arranged at each of the intersections, a gate driver capable of selecting the plurality of gate signal lines in a specified order, and a voltage signal to each of the plurality of source signal lines
  • a control unit that controls the plurality of display pixels, the gate driver, and the source driver, and each of the plurality of display pixels includes a light emitting element that emits light according to a drive current;
  • a driving transistor that supplies the driving current according to the size of the load to the light emitting element, writing the voltage signal to the writing capacitor, and the light emitting element according to the charge held in the display capacitor
  • the control unit is configured to perform the writing order in units of rows in the
  • the display device and the display method of the present disclosure provide a display device and a display method that can reduce the amount of heat generation without deteriorating the image quality, omit or reduce the heat dissipation mechanism, and can configure a thin panel module. It becomes possible.
  • FIG. 1A is an external view showing an example of an external appearance of an organic EL display.
  • FIG. 1B is a block diagram illustrating an example of a configuration of an organic EL display.
  • FIG. 2 is a diagram illustrating an example of the load capacity of the source signal line of the organic EL display in the comparative example.
  • FIG. 3 is a table showing an example of electric power during charging / discharging of the organic EL display in the comparative example.
  • FIG. 4 is a diagram showing the relationship between the luminance value of each row of the image and the output voltage of the source driver IC.
  • FIG. 5 is a circuit diagram illustrating an example of a configuration of a display pixel in the embodiment.
  • FIG. 6 is a block diagram illustrating an example of a configuration of a gate signal line driving circuit mounted on the gate driver IC in the embodiment.
  • FIG. 7 is a block diagram illustrating an example of a functional configuration of the TCON in the embodiment.
  • FIG. 8 is a flowchart for explaining the operation of TCON in the embodiment.
  • FIG. 9 is a diagram illustrating an example of a frame in the embodiment.
  • FIG. 10A is a graph showing the index value of each pixel row before the rearrangement of the writing order.
  • FIG. 10B is a graph showing the index value of each pixel row before the rearrangement of the writing order.
  • FIG. 10C is a graph showing the index value of each pixel row before the rearrangement of the writing order.
  • FIG. 10A is a graph showing the index value of each pixel row before the rearrangement of the writing order.
  • FIG. 10B is a graph showing the index value of each pixel row before the rearrangement of the writing order.
  • FIG. 11 is a diagram showing the output power of the source driver IC when the order of frame writing shown in FIG. 4 is rearranged by the method of the first embodiment.
  • FIG. 12A is a diagram illustrating a state of the switching element in the writing process.
  • FIG. 12B is a diagram illustrating a state of the switching element in the reset process.
  • FIG. 12C is a diagram illustrating a state of the switching element in the copy process.
  • FIG. 12D is a diagram illustrating a state of the switching element in the light emission process.
  • FIG. 13 is a diagram illustrating an example of a frame.
  • FIG. 14A is a diagram illustrating an example of a display screen when switching frames in a comparative example.
  • FIG. 14B is a diagram illustrating an example of a display screen when switching frames in the comparative example.
  • FIG. 15A is a diagram illustrating an example of a display screen when switching frames in the embodiment.
  • FIG. 15B is a diagram illustrating an example of a display screen when switching frames in the embodiment.
  • FIG. 16 is a diagram illustrating an example of a frame including a plurality of subfields.
  • FIG. 17 is a diagram illustrating an example of output power of the source driver IC in the first modification.
  • FIG. 18 is a diagram illustrating an example of output power of the source driver IC in the first modification.
  • FIG. 19 is a diagram illustrating an example of output power of the source driver IC in the second modification.
  • FIG. 20 is a diagram illustrating an example of output power of the source driver IC in the second modification.
  • FIG. 21 is a diagram illustrating an example of the rearrangement method of the writing order in the third modification.
  • FIG. 22 is a diagram illustrating an example of the rearrangement method of the writing order in the fourth modification.
  • FIG. 23 is a diagram illustrating an example of a method of rearranging the writing order in the fifth modification.
  • FIG. 24 is a circuit diagram illustrating an example of a configuration of a display pixel in the sixth modification.
  • FIG. 25A is a graph showing characteristics of the drive transistor.
  • FIG. 25B is a graph showing the light emission characteristics of the EL element.
  • a display panel having a large screen size such as 40 inches or more has a tendency that the load capacity of the source signal line increases and the amount of heat generation increases.
  • a high-definition display panel such as a 4K2K panel (a panel having 4K ⁇ 2K or more pixels) or an 8K4K panel has a shorter selection period of one pixel row, and the video signal output from the source driver IC Since the change rate (frequency) of the source driver IC increases, the amount of heat generated by the source driver IC increases.
  • the output power of the source driver IC is proportional to the capacitance C of the source signal line, the square of the voltage difference V of the video amplitude voltage, and the frequency F converted from the selection time of one pixel row.
  • FIG. 1A is an external view showing an example of an external appearance of an organic EL display.
  • FIG. 1B is a block diagram illustrating an example of a configuration of an organic EL display.
  • EL elements composed of the three primary colors of red (R), green (G), and blue (B) are formed in a matrix.
  • a color filter composed of red (R), green (G), and blue (B) can be formed.
  • the color filter is not limited to RGB, and pixels of cyan (C), magenta (M), and yellow (Y) may be formed.
  • white (W) pixels may be formed. That is, R, G, B, and W pixels are arranged in a matrix on the display screen.
  • the pixel aperture ratios of R, G, and B may be different. By making the aperture ratios different, the current densities flowing in the RGB EL elements can be made different. By making the current densities different, the degradation rates of the RGB EL elements can be made the same. If the deterioration rate is made the same, the white balance deviation of the image display device does not occur.
  • the pixel is composed of R, G, B, and W.
  • R, G, B, and W high luminance can be achieved.
  • configurations of R, G, B, and G are also exemplified.
  • the colorization of the image display device is performed by mask vapor deposition, but the embodiment is not limited to this.
  • a blue light emitting EL layer may be formed, and the emitted blue light may be converted into R, G, B light by an R, G, B color conversion layer (CCM: Color Change Mediums).
  • a circularly polarizing plate (circularly polarizing film) (not shown) can be disposed on the light exit surface of the image display device. What integrated the polarizing plate and the phase film is called a circularly polarizing plate (circularly polarizing film).
  • the organic EL display 100 includes an organic EL panel 10, a source driver IC 20, a PCB (Printed Circuit Board) 30, a gate driver IC 40, a PCB 50, and a TCON (timing controller) 60. Yes.
  • the organic EL panel 10 has a matrix at each of a plurality of gate signal lines GL arranged for each row, a plurality of source signal lines SL arranged for each column, and intersections of the gate signal lines GL and the source signal lines SL. And a glass substrate 12 on which wirings (gate signal lines GL and source signal lines SL) that connect the display area 11 to the PCB 30 and the PCB 50 are formed. Yes.
  • the display area 11 is an area for displaying an image, and the plurality of display pixels P are arranged at positions that can be visually recognized by the user.
  • the display pixel P is an organic EL element that emits light according to a supplied current, and a drive that supplies a drive current according to the magnitude of a voltage signal (voltage of the source signal line SL) to the organic EL element.
  • a transistor, a switching element that switches between selection and non-selection of the display pixel P, a capacitor to which a voltage signal is written, and the like are provided.
  • the pixel of the EL display device in the comparative example includes a transistor, a capacitor, an EL element, and the like.
  • the transistor including the driving transistor T5 and the switching element is described as a thin film transistor (TFT), but is not limited thereto.
  • TFT thin film transistor
  • An FET, a MOS-FET, a MOS transistor, or a bipolar transistor may be used. These are also basically thin film transistors.
  • varistors, thyristors, ring diodes, photodiodes, phototransistors, PLZT elements may be used.
  • the transistor is not limited to a thin film element, and may be a transistor formed on a silicon wafer.
  • a transistor formed of a silicon wafer, peeled off and transferred to a glass substrate is exemplified.
  • a display panel in which a transistor chip is formed using a silicon wafer and bonded to a glass substrate is exemplified.
  • the transistors adopt an LDD (Lightly Doped Drain) structure for both n-type and p-type transistors.
  • the transistors include high-temperature polysilicon (HTPS), low-temperature polysilicon (LTPS), continuous grain boundary silicon (CGS), and transparent silicon oxide (TAS). : Any one of those formed by Transparent Amorphous Oxide Semiconductors, amorphous silicon (AS), and infrared (RTA: rapid thermal annealing) may be used.
  • HTPS high-temperature polysilicon
  • LTPS low-temperature polysilicon
  • CCS continuous grain boundary silicon
  • TAS transparent silicon oxide
  • TAS transparent Amorphous Oxide Semiconductors
  • RTA rapid thermal annealing
  • all the transistors constituting the pixel are p-type.
  • the present invention is not limited to only the p-type transistor of the pixel. You may comprise only n-type. Moreover, you may comprise using both n-type and p-type.
  • the switching element T1 is not limited to a transistor, and may be, for example, an analog switch configured using both a p-type transistor and an n-type transistor.
  • the transistor preferably has a top gate structure.
  • the parasitic capacitance is reduced, the gate electrode pattern of the top gate becomes a light shielding layer, and the light emitted from the EL element is blocked by the light shielding layer, so that malfunction of the transistor and off-leakage current can be reduced. is there.
  • the gate signal line driven (controlled) by the gate driver IC (circuit) has a low impedance. Therefore, the same applies to the configuration or structure of the gate signal line.
  • the transistor has a top gate structure and a small parasitic capacitance, so that n-type and p-type transistors can be manufactured, and a copper wiring or copper alloy wiring process can be used for the process.
  • the copper wiring preferably employs a three-layer structure of Ti—Cu—Ti.
  • the wiring such as the gate signal line or the source signal line preferably employs a three-layer structure of molybdenum (Mo) -Cu-Mo when the transistor is a transparent amorphous oxide semiconductor (TAOS). .
  • Mo molybdenum
  • TAOS transparent amorphous oxide semiconductor
  • the capacitor is formed or arranged so as to overlap (overlap) at least one of the source signal line and the gate signal line.
  • the degree of freedom in layout is improved, a wider space between elements can be secured, and the yield is improved.
  • An insulating film or an insulating film (planarizing film) made of an acrylic material is formed on the source signal line and the gate signal line for insulation, and a pixel electrode is formed on the insulating film.
  • the display pixel P corresponds to any one of the three primary colors R (red), G (green), and B (blue).
  • One pixel is composed of a set of three display pixels P of RGB.
  • a plurality of display pixels P constituting the same pixel are arranged adjacent to each other.
  • the source driver IC 20 is configured by a COF (Chip on Film, Chip on Flexible) in which a source signal line driving circuit 21 is mounted on a flexible cable.
  • COF Chip on Film, Chip on Flexible
  • the source signal line drive circuit 21 applies a voltage corresponding to the voltage signal from the TCON 60 to the source signal line SL.
  • the gate driver IC 40 is configured by a COF in which a gate signal line driving circuit 41 is mounted on a flexible cable.
  • the gate signal line driving circuit 41 applies a voltage for turning on or off the connected switching element to each of the gate signal lines GL in accordance with the scanning signal from the TCON 60.
  • FIG. 2 is a diagram illustrating an example of the load capacity of the organic EL panel 10.
  • FIG. 3 is a table showing an example of power during charging and discharging in the comparative example.
  • the charge / discharge capacity is determined by CV 2 F.
  • C is the load capacity of the source signal line.
  • V is the voltage difference (potential difference) of the output voltage.
  • the applied voltage applied to the pixel corresponds to the light emission luminance of the EL element. Therefore, the voltage difference V corresponds to the voltage difference between the voltage applied to the previous pixel to be written and the voltage applied to the current pixel to be written.
  • the organic EL display using a high-definition display panel tends to increase the load capacity C of the source signal line and increase the writing speed (corresponding to F). Further, since the charge / discharge capacity is proportional to the square of the voltage difference V, the influence of the voltage difference V is large.
  • the output power required for a general source driver IC 20 is 2.22 W.
  • the 8K4K panel has twice as many pixel rows as the 4K2K panel, so if the frame rate is the same, the driving capability required for the source driver IC 20 is twice that of the normal source driver IC 20. Therefore, it becomes about 4.5W.
  • the number of source signal lines is twice that of the 4K2K panel, and the number of required source driver ICs is also doubled.
  • FIG. 4 is a diagram showing the relationship between the luminance value of each row of the image and the output voltage of the source driver IC 20.
  • the left side of FIG. 4 schematically shows a display image on the panel.
  • FIG. 4 shows a black and white horizontal stripe image in which all pixels belonging to one pixel row are white white pixel rows and all pixels belonging to one pixel row are alternately black pixel rows.
  • the right side of FIG. 4 shows the output voltage of the source signal line.
  • Smin represents the minimum gradation voltage (black)
  • Smax represents the maximum gradation voltage (white).
  • the horizontal axis represents the output voltage of the source driver IC
  • the vertical axis represents time (the downward direction is +).
  • the vertical axis is an axis indicating the order of writing. Since the display image is a black and white horizontal stripe image, the voltage output from the source driver IC changes between a voltage corresponding to Smax and a voltage corresponding to Smin for each pixel row.
  • the source The output voltage of the driver IC 20 is maximized.
  • the potential difference V becomes maximum because it changes between the maximum voltage and the minimum voltage for each pixel row. Therefore, the power per terminal of the source driver IC is maximized.
  • the amount of heat generated by the source driver IC 20 increases. If the amount of heat generation is large, the source driver IC 20 may be thermally destroyed, and normal operation may not be performed. Therefore, a heat dissipation mechanism for cooling the source driver IC is required. When the heat dissipation mechanism is provided, the number of parts that require heat dissipation of the organic EL display increases, which causes a problem that it is difficult to reduce the thickness of the panel.
  • a display device includes a plurality of gate signal lines arranged for each row, a plurality of source signal lines arranged for each column, and the plurality of the plurality of source signal lines.
  • a display unit having a plurality of display pixels arranged at each of intersections of a gate signal line and the plurality of source signal lines; a gate driver capable of selecting the plurality of gate signal lines in a specified order; and A source driver that outputs a voltage signal to each of the plurality of source signal lines; and a control unit that controls the plurality of display pixels, the gate driver, and the source driver, and each of the plurality of display pixels is driven
  • a light-emitting element that emits light in response to a current, a writing capacitor to which the voltage signal is written, a display capacitor that can receive the charge of the writing capacitor,
  • a driving transistor that supplies the light emitting element with the driving current corresponding to the magnitude of the electric charge held in the display capacitor, and writing the voltage signal to the writing capacitor,
  • the light emitting element can emit light independently according to the charged electric charge
  • the control unit can change the order of writing in units of rows in the display unit to two rows in which the order of writing is continuous.
  • the control unit executes a rearrangement process to rearrange the voltage signals so as to reduce a difference between the plurality of gates in the order of writing after the rearrangement process by the control unit to the gate driver.
  • the order of the writing is specified so that the signal lines are selected.
  • the charge / discharge capacity is determined by CV 2 F, but the load capacity C and frequency F of the source signal line are determined to some extent by the specifications of the organic EL panel.
  • the voltage difference (V) is suppressed by rearranging the rows to be displayed, so that the charge / discharge capability required for the source driver (referred to as “source driver IC” as appropriate) can be suppressed to a low level. become.
  • a source driver IC in the form of this indication, it is not limited to the source driver IC which consists of semiconductor chips.
  • a transistor formed of a silicon wafer, peeled off and transferred to a glass substrate is exemplified.
  • a display panel in which a transistor chip is formed using a silicon wafer and a glass substrate is mounted by bonding is exemplified.
  • a source driver circuit may be formed directly on a glass substrate on which pixels are formed using low-temperature polysilicon, high-temperature polysilicon, TAOS technology, or the like.
  • a display pixel includes a writing capacitor and a display capacitor, and writing of a voltage signal and light emission of a light emitting element can be performed independently, so that light emission of a plurality of display pixels is the same. It becomes possible to do at the timing.
  • the writing of the voltage signal and the light emission of the light emitting element cannot be performed independently, the row emitted by the previous voltage signal and the row emitted by the current voltage signal are mixedly displayed, and the video quality is improved. May be reduced.
  • the display device having the above-described configuration it is possible to prevent a row that is emitted by the previous voltage signal and a row that is emitted by the current voltage signal from being displayed in a mixed manner. Is possible.
  • the control unit may calculate an index value indicating the brightness of each row of the plurality of display pixels and rearrange the order of writing using the index value. For example, the control unit may obtain the square of the voltage signal for each of the plurality of display pixels as the index value, and obtain a total value obtained by summing the squares of the voltage signal for each row. For example, in the rearrangement process, the control unit may rearrange the index values in descending order or ascending order, and set the order of writing in the rearranged order.
  • the control unit obtains the minimum value and the maximum value of the index value in the current rearrangement process in the rearrangement process, and the index of the last line in the writing order in the previous rearrangement process
  • the difference between the final index value and the minimum value is smaller than the difference between the final index value and the maximum value
  • the final index value that is a value is compared with the minimum value and the maximum value.
  • the index values may be rearranged in ascending order, and the index values may be rearranged in descending order when the difference between the final index value and the maximum value is smaller than the difference between the final index value and the minimum value.
  • the control unit sets the row for which the order of writing is not set as a search target row, and has the index value for which a difference from the index value searched last is equal to or less than a threshold value.
  • the first search process may be performed in which the search target rows are sequentially searched in one direction and the write order is set in the search order.
  • the control unit further sets a row for which the order of writing is not set as a search target row, and the index value that is larger or smaller than the index value searched last.
  • a second search process for setting the order of writing in the search order.
  • the difference in voltage signal (video voltage signal) can be reduced between two rows in which the writing order is continuous. This can reduce the output power of the source driver IC and effectively prevent the source driver IC from being thermally destroyed. Further, heat generated from the source driver can be suppressed from being transferred to the display screen, and deterioration of the EL elements of the display screen can be prevented.
  • the signal output from the source driver is a voltage signal (voltage programming method), but is not limited thereto.
  • it may be a current signal (current programming method).
  • the current is expressed as the amplitude of the video signal, and the current difference can be regarded as a voltage difference.
  • heat generation can be calculated using CV 2 F.
  • each of the plurality of display pixels further includes a first switch circuit that switches between selection and non-selection of each of the plurality of display pixels, and a first switch circuit that switches connection and non-connection between the write capacitor and the display capacitor.
  • a second switch circuit ; and a third switch circuit that switches connection and disconnection between the drive transistor and the light emitting element.
  • the gate driver may be configured to perform the second switch during a write process of writing the voltage signal. Disconnect the circuit, make the write capacitor and the display capacitor independent, set the first switch circuit to be selected, write the voltage signal to the write capacitor, and connect the third switch circuit
  • the light emitting element is set to emit light, and the voltage signal is applied to the writing capacitor.
  • the first switch circuit is set to non-selection
  • the third switch circuit is set to non-connection to stop light emission of the light emitting element
  • the second switch circuit May be configured so that the voltage signal written to the write capacitor is written to the display capacitor.
  • a display method includes a plurality of gate signal lines arranged for each row, a plurality of source signal lines arranged for each column, and the plurality of the plurality of source signal lines.
  • a display unit having a plurality of display pixels arranged at each of intersections of a gate signal line and the plurality of source signal lines; a gate driver capable of selecting the plurality of gate signal lines in a specified order; and A source driver that outputs a voltage signal to each of the plurality of source signal lines; and a control unit that controls the plurality of display pixels, the gate driver, and the source driver, and each of the plurality of display pixels is driven
  • a light-emitting element that emits light in response to a current, a writing capacitor to which the voltage signal is written, a display capacitor that can receive the charge of the writing capacitor,
  • a driving transistor that supplies the light emitting element with the driving current corresponding to the magnitude of the electric charge held in the display capacitor, and writing the voltage signal to the writing capacitor,
  • the display order is selected when the gate driver selects the gate signal line and the step of designating the write order so that the selection is performed.
  • a step of controlling the display pixel so that a capacitor and the write capacitor are not electrically connected; and when the plurality of gate signal lines are not selected by the gate driver, the display capacitor and the write capacitor And controlling the display pixels so as to be electrically connected to each other.
  • the above configuration defines a specific mode for independently performing voltage signal writing and light emission of the light emitting element.
  • voltage signal writing and light emitting element light emission can be performed independently.
  • the voltage signal of the write capacitor can be copied to the display capacitor.
  • the display device of this embodiment rearranges the selection order of the gate signal lines so that the output power of the source driver IC is reduced. Further, in order to prevent the video quality from deteriorating due to the selection order of the gate signal lines, a configuration is adopted in which the writing process and the display process can be performed separately on the display pixel.
  • the display device is an organic EL display.
  • the basic configuration of the organic EL display of the present embodiment is the same as that of the organic EL display 100 shown in FIG. 1B, and includes an organic EL panel 10, a source driver IC 20, a PCB 30, a gate driver IC 40, a PCB 50, and a TCON 60. I have.
  • the organic EL panel 10 has a matrix at each of a plurality of gate signal lines GL arranged for each row, a plurality of source signal lines SL arranged for each column, and intersections of the gate signal lines GL and the source signal lines SL.
  • the display area 11 is an area for displaying an image, and the plurality of display pixels P are arranged at positions that can be visually recognized by the user.
  • the display pixel P corresponds to one of the three primary colors R (red), G (green), and B (blue).
  • One pixel is composed of a set of three display pixels P of RGB.
  • a plurality of display pixels P constituting the same pixel are arranged adjacent to each other.
  • the display pixel P of the present embodiment has a configuration in which voltage signal writing and light emission of the organic EL element can be performed independently. With this configuration, even when the selection order of the gate signal lines is varied in one frame, display switching can be performed simultaneously in all the display pixels P. For this reason, in the organic EL display according to the present embodiment, two frames are not mixedly displayed, and it is possible to prevent a reduction in video quality.
  • FIG. 5 is a circuit diagram showing an example of the configuration of the display pixel P1 (P) in the present embodiment.
  • the display pixel P1 includes switching elements T1 to T4, capacitors Cc and Cs, a drive transistor T5, and an organic EL element (light emitting element) OEL1.
  • the switching element T1 is an example of a first switch circuit that switches between selection and non-selection of the display pixel P1, and includes a P-channel MOS transistor.
  • the switching element T1 switches between conduction and non-conduction between the source signal line SL and the node N1 in accordance with a selection signal applied to the gate signal line GL1.
  • Switching elements T2 to T4 are P-channel MOS transistors. Switching operation to write a voltage signal to the capacitor Cc by the switching elements T2 to T4, a reset operation to reset the capacitor Cs, a copy operation to copy the voltage signal written to the capacitor Cc to the capacitor Cs, and an organic EL element A light emitting operation for emitting light from the OEL 1 can be performed. Details will be described later.
  • the switching element T2 is an example of a second switch circuit that switches between connection and non-connection of the capacitor Cc and the capacitor Cs, and conducts between the node N1 and the node N2 in accordance with a signal applied to the gate signal line GL2. And non-conducting.
  • the switching element T3 switches whether to input the voltage Vref1 to the node N2, in accordance with a signal applied to the gate signal line GL3.
  • the voltage Vref1 is a voltage for initializing the capacitor Cs.
  • the switching element T4 is an example of a third switch circuit that switches between connection and disconnection between the drive transistor T5 and the organic EL element OEL1, and an organic EL element formed by the drive transistor T5 according to a signal applied to the gate signal line GL4. Switching between supply and non-supply of drive current to OEL1.
  • the drive transistor T5 is a P-channel MOS transistor and supplies a drive current corresponding to the magnitude of the voltage signal written in the capacitor Cs to the organic EL element OEL1.
  • the drive transistor T5 has a gate terminal connected to the node N2, a drain terminal connected to the anode electrode of the organic EL element OEL1, and an anode voltage VTFT input to the source terminal.
  • the organic EL element OEL1 is an element that emits light according to the drive current supplied from the drive transistor T5.
  • the cathode voltage VEL is input to the cathode electrode, and the anode electrode is connected to the switching element T4.
  • the capacitor Cc is an example of a writing capacitor to which a voltage signal is written by the source driver IC 20, one end is connected to the node N 1, and the reference voltage Vref 1 is input to the other end.
  • the capacitor Cs is an example of a display capacitor to which the voltage signal of the capacitor Cc is copied (accepts the electric charge of the capacitor Cc), and one end is connected to the node N2 and the voltage VTFT is input to the other end.
  • the display pixel P1 can perform voltage signal writing and light emission of the organic EL element independently by adopting the above-described configuration. Detailed operation will be described later.
  • the source driver IC 20 is configured by a COF in which a source signal line driving circuit 21 is mounted on a flexible cable. Based on the data signal from the TCON 60, the source signal line drive circuit 21 applies a voltage signal having a voltage value corresponding to the pixel value of the display pixel P1 connected to the source signal line SL to each of the source signal lines SL.
  • the PCB 30 is a printed circuit board that connects the source driver IC 20 and the TCON 60.
  • the gate driver IC 40 is configured by a COF in which a gate signal line driving circuit 41 is mounted on a flexible cable.
  • the gate signal line drive circuit 41 applies a voltage value selection signal for turning on the switching element (transistor) of the display pixel P1 connected to the gate signal line GL to the gate signal line GL selected by the TCON 60. To do. Further, the gate signal line drive circuit 41 turns off the switching element of the display pixel P1 connected to the gate signal line GL for each of the gate signal lines GL not selected (unselected) by the TCON 60. A voltage value non-selection signal is applied.
  • the gate driver IC 40 of the present embodiment is configured so that the gate signal lines to which the selection signal is applied can be specified in an arbitrary order.
  • FIG. 6 is a block diagram showing an example of the configuration of the gate signal line drive circuit 41 mounted on the gate driver IC 40.
  • the gate signal line driving circuit 41 includes four shift registers 221 to 224 as shown in FIG.
  • a voltage Vonj for turning on the transistor, voltages Voffj and Vovd for turning off the transistor, DIR for controlling the signal direction, an enable signal ENABLEi, and a clock signal CLKi are input.
  • the shift register 22i applies the voltage Vonj to the gate signal line GL specified by Selj, and applies the voltage Voffj to the other gate signal lines GL.
  • PCB 50 is a printed circuit board that connects the gate driver IC 40 and the TCON 60.
  • the TCON 60 is an example of a control unit that controls display of video in the display area 11.
  • the V-Id curve of the drive transistor T5 is a substantially square curve with Vt as 0 point.
  • FIG. 25B illustrates the relationship between the current Id flowing through the EL element and the light emission luminance B of the EL element.
  • the current Ie flowing through the EL element and the light emission luminance B of the EL element have a proportional relationship.
  • the gate terminal applied voltage V in FIG. 25A is the video signal voltage Vsig of the source driver IC, and the transistor current Id is the current Ie flowing through the EL element. Therefore, the video signal voltage Vsig and the light emission luminance B of the EL element are approximately square curves in a voltage range equal to or higher than Vt.
  • luminance or voltage difference corresponds to a voltage or potential difference. Therefore, luminance can be replaced with voltage. Also, luminance or voltage can be converted into electric power.
  • the signal output from the source driver is a voltage, and the voltage is written into the pixel and converted into a current by the driving transistor T5. This current flows to the organic EL element OEL1, and the EL element emits light to become luminance.
  • the voltage output from the source driver is converted into luminance by being converted by means such as a fixed conversion coefficient, conversion equation, or conversion table. Further, the potential difference (voltage difference) is converted into a voltage difference by means of a constant conversion coefficient or conversion equation or conversion table.
  • the voltage difference calculator 61 can be replaced with a voltage difference calculator.
  • the conversion coefficient and the like may be set in consideration of the efficiency of the EL elements of the R, G, and B pixels. It goes without saying that the above matters can be applied to other embodiments of the present specification. Moreover, it cannot be overemphasized that it can combine with another Example.
  • the TCON 60 controls each operation of the display pixel P1 described above and determines the order of writing in one frame.
  • FIG. 7 is a block diagram illustrating an example of a functional configuration of the TCON 60.
  • the TCON 60 includes a voltage difference calculation unit 61, a rearrangement unit 62, a gate side control unit 63, and a source side control unit 64.
  • the TCON 60 is described as an example of a dedicated LSI (Large Scale Integration), but the present invention is not limited to this.
  • the TCON 60 may be configured by a computer system including a microprocessor (MPU), a ROM, a RAM, and the like, for example.
  • MPU microprocessor
  • ROM read-only memory
  • RAM random access memory
  • each operation described above can be realized by the microprocessor operating in accordance with a computer program for executing each operation described above.
  • the TCON 60 determines the order of writing in one frame and controls each operation of the display pixel P1.
  • FIG. 8 is a flowchart for explaining the operation of the TCON 60.
  • FIG. 9 is a diagram illustrating an example of a frame.
  • the TCON 60 reduces the difference in voltage signal between two rows in which the order of writing continues (hereinafter, abbreviated as “voltage difference” as appropriate). Rearrange the order.
  • the output power P of the source driver IC 20 is defined by CV 2 F. That is, the output power P of the source driver IC 20 is determined according to the square of the difference between the voltage signals corresponding to V. The output power P of the source driver IC 20 can be reduced by rearranging the order of writing so that the voltage signal difference is reduced.
  • the voltage difference calculation unit 61 calculates an index value for setting the order of writing in units of rows (S11).
  • the index value indicates the voltage of each row.
  • FIG. 9 illustrates index values for 11 lines for the sake of explanation.
  • the index values are 23, 17, 1, 5, 19, 2, 15, 29, 7, 18, 2.
  • the writing order 1 is the order of writing before rearrangement, and the order is assigned in order from the first line.
  • the rearrangement unit 62 rearranges the index values in ascending order, and sets the writing order in the rearranged order (S12).
  • writing order 2 indicates the order of writing after rearrangement.
  • the third line, the sixth line, the eleventh line, the fourth line, the ninth line, the seventh line, the second line, the tenth line, the fifth line, the first line, and the eighth line It has become.
  • FIG. 10A is a graph showing the index value of each pixel row before the rearrangement of the writing order.
  • an index value (a value corresponding to a voltage amplitude difference) of each pixel row is expressed as a vertical index value as one index value.
  • the horizontal axis is the axis indicating the order of writing.
  • the number is 1 to 2160.
  • the number of pixel rows is 11 pixel rows, and the first to eleventh rows are represented.
  • FIG. 10B is a graph showing the index value of each pixel row after the rearrangement of the writing order.
  • the vertical axis is an axis indicating the index value
  • the horizontal axis is an axis indicating the order of writing.
  • the numerical value attached to the horizontal axis is a value indicating which pixel row the bar graph corresponds to.
  • the index value difference is smaller between two pixel rows in which the order of writing is continuous as compared to the graph of FIG. 10A.
  • a small index value difference means that the output power of the source driver IC 20 is small.
  • the output power of the source driver IC 20 is defined by CV 2 F and is proportional to the square of the output voltage difference V.
  • FIG. 11 is a diagram showing the output voltage of the source driver IC 20 when the order of frame writing shown in FIG. 4 is rearranged by the method of the present embodiment.
  • a pixel row having the maximum voltage Smax is sequentially selected, a voltage is applied to each pixel row, and then a pixel row having the minimum voltage Smin is sequentially selected.
  • a voltage is applied to each pixel row. Therefore, the order of application to each pixel row is as shown in FIG.
  • the display on the display panel is shown in FIG.
  • the writing order is illustrated as a case where the index values are rearranged in ascending order (in order from the smallest), but the index values may be rearranged in descending order (in order from the largest).
  • FIG. 10C is a graph showing the index value of each pixel row after the rearrangement of the order of writing.
  • the vertical axis is an axis indicating the index value
  • the horizontal axis is an axis indicating the order of writing.
  • the numerical value attached to the horizontal axis is a value indicating which pixel row the bar graph corresponds to.
  • the output voltage difference V can be reduced, and the output voltage of the source driver IC 20 can be reduced.
  • the video signal voltage is stored in a frame memory built in the TCON or the like. Using the data stored in the frame memory, the voltage value of the pixel row is obtained.
  • the voltage value of the video signal applied to each pixel is summed in each pixel row, and the selection order of the pixel row to be selected is obtained by the summed value.
  • a pixel row is selected by a gate driver IC.
  • a gate driver IC For example, in the table at the right end of FIG. 9, when 23, 17, 1, 5, 19,..., 18 and 2 are the sum of the voltages of the pixel rows, 3, 6, 11, 4, 7,. .., 1st and 8th pixel rows are sequentially selected, and a video signal voltage is applied from the source driver to the pixels of each pixel row.
  • ⁇ To reduce the power of the source driver, it can be realized by changing the order of pixel rows to be written. Obtaining the voltage difference (video signal voltage difference) for each pixel connected to each source signal line is the most accurate means of realization. However, the calculation quantity is large. In order to select a pixel row to be written, a representative value of each pixel row (for example, an odd pixel column, an even column pixel column, a pixel column that is a multiple of 16) is compared, and each index value (calculated value) difference of the pixel row is compared. The number of operations can be reduced by obtaining the order of pixel rows to the minimum.
  • the display pixel P1 can perform the writing process of the video signal voltage Vsig (voltage signal) and the light emission process of the organic EL element independently by adopting the above-described configuration. Specifically, in the display pixel P1 of the present embodiment, a writing process, a reset process, a copy process (copy process), and a light emission process are executed.
  • FIGS. 12A to 12D are diagrams illustrating four processes of the display pixel P1. Each process is executed by the TCON 60 controlling each circuit constituting the organic EL display 100.
  • FIG. 12B and 12C are performed simultaneously on all the pixels of the display screen in the blanking period of one frame.
  • FIG. 12A video signal voltages are sequentially applied to the capacitor Cc pixel by pixel from the top to the bottom of the screen at times other than the blanking period of one frame.
  • FIG. 12D is performed at a time other than the blanking period of one frame.
  • the voltage signal is written to the capacitor Cc while causing the organic EL element OEL1 to emit light according to the current voltage signal of the capacitor Cs.
  • FIG. 12A is a diagram showing the states of the switching elements T1 to T4 in the writing process. As shown in FIG. 12A, in the writing process, the switching elements T1 and T4 are in the ON state, and the switching elements T2 and T3 are in the OFF state. By setting the state of each transistor in this way, the next voltage signal can be written to the capacitor Cc while causing the organic EL element OEL1 to emit light according to the current voltage signal.
  • the capacitor Cs is reset in a state where the light emission of the organic EL element OEL1 is stopped.
  • FIG. 12B is a diagram showing the states of the switching elements T1 to T4 in the reset process.
  • the switching element T3 in the reset process, the switching element T3 is in the ON state and the switching elements T1, T2, and T4 are in the OFF state. Since the switching elements T1 and T2 are in the OFF state, the capacitor Cc holds a charge corresponding to the next voltage signal. Further, since the switching element T3 is in the ON state, the voltage Vref1 is input to the gate terminal of the driving transistor T5 and one end of the capacitor Cs. As a result, the drive transistor T5 is initialized. Since the switching element T4 is in the OFF state during the reset process, the organic EL element OEL1 does not emit light.
  • the drive transistor T5 By setting the voltage Vref1 to a voltage that turns off the drive transistor T5 (Vt voltage or less), the drive transistor T5 can be maintained in a cut-off state even when the voltage Vref1 is applied to the gate terminal of the drive transistor T5. . Therefore, even when the switching element T4 is in the ON state, no current is supplied from the drive transistor T5 to the organic EL element OEL1. In this case, the switching element T4 may not be turned off.
  • the next voltage signal written in the capacitor Cc is copied to the capacitor Cs in a state where the light emission of the organic EL element OEL1 is stopped.
  • FIG. 12C is a diagram showing the states of the switching elements T1 to T4 in the copy process.
  • the switching element T2 in the copy process, the switching element T2 is in the ON state and the switching elements T1, T3, and T4 are in the OFF state.
  • the switching element T3 is turned off and the switching element T2 is turned on, one end of the capacitor Cc and one end of the capacitor Cs are connected, and the next voltage signal written in the capacitor Cc is copied to the capacitor Cs ( Write).
  • the organic EL element OEL1 does not emit light because the switching element T4 is in the OFF state.
  • FIG. 12D is a diagram showing the states of the switching elements T1 to T4 in the light emission process. As shown in FIG. 12D, in the light emission process, the switching element T4 is in the ON state and the switching elements T1 to T3 are in the OFF state. Thus, by setting the state of each transistor, the organic EL element OEL1 can emit light according to the next voltage signal.
  • the video signal voltage can be written to the pixel even when a current is supplied to the organic EL element OEL1.
  • a voltage corresponding to the video signal written to the pixel in the previous frame period is held by the capacitor Cs, and the driving transistor T5 supplies a current to the organic EL element OEL1 based on the voltage held by the capacitor Cs. .
  • pixel rows are sequentially selected by a gate driver IC (circuit), and the source driver IC applies a video signal to the selected pixel.
  • a voltage corresponding to the video signal is held in the capacitor Cc.
  • the voltage held in the capacitor Cc is copied to the capacitor Cs. During this period, the display screen is maintained in a non-display state.
  • the driving transistor T5 supplies current to the organic EL element OEL1 based on the voltage held in the capacitor Cs.
  • the pixel according to the embodiment of the present disclosure includes the capacitors Cs and Cc that hold the voltage based on the video signal.
  • the capacitors Cs and Cc for holding the voltage based on the video signal are provided.
  • the present invention is not limited to this.
  • two memory circuits may be constituted by transistors or the like, and the memory circuit may hold a voltage based on the video signal. Further, the voltage based on the video signal may be held in the gate capacitance of the MOS transistor.
  • the switching of the frame display can be simultaneously performed for all the pixels by simultaneously switching the switching element T4 from the OFF state to the ON state for all the display pixels P1. That is, two frames can be prevented from being displayed together.
  • FIG. 13 is a diagram illustrating an example of a frame.
  • the relatively dark area A2 is written first, and then the intermediate brightness. Finally, a relatively bright area A1 is written in the area A3.
  • the video is rewritten in the order of areas A2, A3, and A1.
  • the pixel row is selected so that the voltage difference between the pixel row or the pixels of each pixel becomes small. Accordingly, pixel rows are not sequentially selected in the up, down, or down direction of the screen in each of the areas A1, A2, and A3 (however, in the areas A1, A2, and A3 for ease of implementation,
  • the case where the screen is sequentially selected in the vertical direction or the downward and upward direction of the screen is also within the scope of the present disclosure. For example, it is needless to say that some pixel rows in the region A1 are written, then some pixel rows in the region A3 are written, and some remaining pixel rows in the region A1 are written.
  • FIG. 14A and FIG. 14B are diagrams showing an example of a display screen at the time of frame switching in the comparative example. 14A and 14B show the state of an image actually displayed on the screen. This comparative example illustrates the case where voltage signal writing and video display cannot be performed independently, and each pixel row is selected downward from the top (in order from pixel row 1) downward.
  • FIG. 14A and 14B in the comparative example, two frames are mixedly displayed on one screen.
  • FIG. 14A when switching from frame 1 to frame 2, the video of the next frame 2 is displayed in the upper part of the screen and the video of the current frame 1 is displayed in the lower part of the screen.
  • FIG. 14B when switching from frame 2 to frame 3, for example, the video of the next frame 3 is displayed in the upper part of the screen and the video of the current frame 2 is displayed in the lower part of the screen.
  • the voltage signals are written in the order of the areas A2, A3, and A1 in FIG. Then, when the voltage signal writing and the video display cannot be performed independently, two frames are displayed in a more mixed manner than the video shown in FIGS. 14A and 14B, and the video quality is improved. May be reduced.
  • the display image is uncomfortable in the following cases.
  • the image in the A1 area is rewritten, the image in the A3 area is then rewritten, and then the image in the A2 area is rewritten.
  • the display image in the specific area of the display screen is rewritten, so that the area where the display image is rewritten looks like a noise display. This is particularly noticeable when the display image is a moving image display.
  • the display pixel P1 capable of independently writing the voltage signal and displaying the video is used. For this reason, video switching is performed simultaneously in the light emission processing for all the pixel rows.
  • the image on which the voltage signal is written is not displayed as a display image, and the display image is displayed on the display screen based on the voltage of the capacitor Cs for which the voltage writing has been completed. Accordingly, as shown in FIG. 13, even when the voltage signals are written in the order of the areas A2, A3, and A1, the image at the time of writing is not displayed, so that the conventional display image does not feel strange.
  • FIG. 15A and FIG. 15B are diagrams showing an example of a display screen at the time of frame switching when the display pixel P1 of the present embodiment is used.
  • FIG. 15A and FIG. 15B show the state of an image actually displayed on the screen.
  • video switching is performed at the same timing in all pixel rows.
  • Video switching is preferably performed during a blanking period of one frame period.
  • one frame is composed of a plurality of subfields, it is preferable to switch the video signal in the blanking period of all the subfields or in an arbitrary subfield period.
  • two frames are not mixedly displayed on one screen.
  • the order of writing is rearranged. Therefore, when voltage signal writing and video display cannot be performed independently, two frames are further fragmented on one screen. May be mixed and displayed.
  • the writing of the voltage signal and the display of the video can be performed independently, so that two frames are not mixedly displayed on one screen. Therefore, it is possible to prevent a decrease in video quality due to rearrangement of the writing order.
  • the order of writing is rearranged, and voltage signal writing and video display can be performed independently.
  • the organic EL display 100 reduces the driving capability required for the source driver IC without degrading the video quality, suppresses the heat generation amount of the source driver IC, and eliminates the need for providing a special heat dissipation mechanism. It becomes possible.
  • Modification 1 When frame is composed of a plurality of subfields 1] Modification 1 will be described with reference to FIGS.
  • FIG. 16 is a diagram illustrating an example of a frame including a plurality of subfields.
  • the luminance value increases as the subscript (number) value decreases, and the luminance value decreases as the subscript value increases.
  • a desired luminance can be obtained by selecting a subfield to be lit according to the luminance value.
  • each subfield is divided by luminance (brightness).
  • the upper bits to the lower bits of the video data may be divided into subfields.
  • the video signal is 8 bits
  • one frame is composed of 8 subfields.
  • the source driver IC outputs the voltage value weighted to the bit to the source signal line in each subfield.
  • the index value of each pixel row can be obtained by obtaining the number of bits “1”.
  • the index value with other pixel rows can be obtained by comparing the position of the bit “1”.
  • 17 and 18 are diagrams illustrating an example of output power of the source driver IC 20 in the present modification.
  • 17 and 18 first, the order of writing is rearranged within the subfield. 17 and 18 show a case where one frame is composed of four subfields for the sake of explanation.
  • the display order of the fields is not rearranged, and the order of writing is rearranged within the subfields.
  • the index values are large in the order of subfields 1 to 4 (index value of subfield 1> index value of subfield 2> index value of subfield 3> index value of subfield 4). For this reason, when the index values are rearranged in descending order for each field, the index values are rearranged in descending order for the entire frame. Thereby, the difference in the output voltage of the source driver IC 20 can be reduced over the entire frame.
  • the display order of subfields is set in the order of subfields 4 to 1. Further, in FIG. 18, the index values are rearranged in ascending order for each subfield. That is, in FIG. 18, the index values are rearranged in ascending order in the entire frame. Thereby, the difference in the output voltage of the source driver IC 20 can be reduced.
  • the video signal voltage is stored in a frame memory built in the TCON 60 or the like.
  • the frame memory is further divided into a plurality of subfields.
  • frame memory data is calculated and image data is divided into a plurality of subfields.
  • the voltage value of the pixel row in each subfield is obtained.
  • the voltage value of the video signal applied to each pixel is summed in each pixel row of each subfield, and the selection order of the pixel row to be selected is obtained by the summed value.
  • the voltage difference (video signal voltage difference) for each pixel connected to each source signal line.
  • the voltage difference between the pixels is summed in the pixel rows, the magnitude relation of the obtained sum is obtained, and the order of the pixel rows to be selected is obtained. Note that there are n-1 combinations of pixel voltage differences between the first pixel row and the second pixel row if there are n pixel rows.
  • the combination calculation can be obtained by performing calculation processing using data stored in the memory.
  • the power of the source driver IC 20 can be reduced by changing the order of pixel rows to be written. Obtaining the voltage difference (video signal voltage difference) for each pixel connected to each source signal line is the most accurate means of realization. However, the calculation quantity is large. In order to select a pixel row to be written, a representative value of each pixel row (for example, an odd pixel column, a prime pixel column, a pixel column that is a multiple of 64) is compared, and each index value (calculated value) difference of the pixel row is The calculation quantity can be reduced by obtaining the pixel row order to the minimum.
  • each pixel row for example, an odd pixel column, a prime pixel column, a pixel column that is a multiple of 64, etc.
  • each pixel row for example, an odd pixel column, a prime pixel column, a pixel column that is a multiple of 64, etc.
  • Modification 2 When frame is composed of a plurality of subfields 2] Modification 2 will be described with reference to FIGS. 19 and 20.
  • the index values are rearranged in ascending or descending order. However, in this modification, whether the index values are rearranged in ascending order or descending order is selected for each subfield or frame (for each image). Yes.
  • the subfield is defined by other than the brightness value, such as upper bit to lower bit. For this reason, when rearrangement is performed in the same manner as in the first modification, the difference between the index values can be reduced within the subfield, but the difference between the index values cannot be reduced between the fields.
  • the TCON 60 obtains the minimum value and the maximum value of the index values in the current rearrangement process.
  • the TCON 60 compares the final index value, which is the index value of the last row in the order of writing in the previous subfield (or frame), with the minimum value and the maximum value of the index value in the current subfield (or frame). .
  • TCON 60 sorts the index values in ascending order when the difference between the final index value and the minimum value is smaller than the difference between the final index value and the maximum value, and the difference between the final index value and the maximum value is the final index value. If the difference is smaller than the minimum value, the index values are rearranged in descending order.
  • 19 and 20 are diagrams illustrating an example of output power of the source driver IC 20 in the present modification.
  • 19 and 20 first, the order of writing is rearranged within the subfield.
  • 19 and 20 show a case where one frame is composed of four subfields for the sake of explanation.
  • the index values are rearranged in descending order.
  • the final index value of subfield 1 is the minimum value of the index value of subfield 1.
  • the difference between the final index value of subfield 1 and the maximum index value of subfield 2 is smaller than the difference between the final index value of subfield 1 and the minimum index value of subfield 2. Therefore, in the subfield 2, the index values are rearranged in descending order.
  • the difference between the minimum value of the index value of subfield 2 and the minimum value of the index value of subfield 3 is the difference between the minimum value of the index value of subfield 2 and the maximum value of the index value of subfield 3. Is also small. Therefore, in the subfield 3, the index values are rearranged in ascending order.
  • the difference between the maximum index value of subfield 3 and the maximum index value of subfield 4 is greater than the difference between the maximum index value of subfield 3 and the minimum index value of subfield 4. Is also small. Therefore, in the subfield 4, the index values are rearranged in descending order.
  • the difference in the output voltage of the source driver IC 20 can be reduced not only within the field but also between the fields.
  • the index values are sorted in descending order for the first subfield 1, whereas in FIG. 20, the index values are sorted in ascending order for the first subfield 1.
  • the index values are sorted in ascending order for the odd-numbered subfields 1 and 3, and the index values are sorted in descending order for the even-numbered subfields 2 and 4. Yes.
  • the index values are rearranged in descending order or in ascending order for each subfield.
  • the index values may be selected for each frame.
  • this modification example selects whether the index values are rearranged in descending order or in ascending order for each subfield or each frame, it is particularly useful when the configuration of the subfields is not in the order of luminance values. .
  • FIG. 21 is a diagram showing an example of a method of rearranging the writing order in this modification.
  • the TCON 60 executes a first search process and a second search process described below.
  • the TCON 60 sets a search target line to a line in which the order of writing is not set. Further, as a search condition, (search condition 1) has an index value whose difference from the last searched index value is equal to or less than a threshold, and (search condition 2) is smaller than the last searched index value. Is set.
  • the TCON 60 sequentially searches the search target rows in one direction, that is, in the order of the pixel rows 1 to 11, and sets the writing order in the searched order.
  • the TCON 60 sets a line for which the order of writing is not set as a search target line, and sets (search condition 3) an index value larger than the index value searched last as a search condition. is doing.
  • the TCON 60 sequentially searches the search target rows in one direction, that is, in the order of the pixel rows 1 to 11, and sets the writing order in the searched order.
  • the threshold value is set to 10.
  • all the pixel rows 1 to 11 are set as search target rows.
  • pixel row 1 is searched.
  • the index value 17 of the pixel row 2 whose difference from the index value 23 of the pixel row 1 is smaller than 10 is searched.
  • the index value 15 of the pixel row 7 whose difference from the index value 17 of the pixel row 2 is smaller than 10 is searched.
  • Pixel rows 3, 4, and 6 are not searched because the difference is greater than 10.
  • the index value 19 of the pixel row 5 is larger than the index value 17 of the pixel row 2, and thus is not a search target.
  • the index value 7 of the pixel row 9 and the index value 2 of the pixel row 11 are searched.
  • the searched pixel rows 1, 2, 7, 9, and 11 are set in the order of writing in this order.
  • the second search process is executed.
  • pixel rows 3 to 6, 8, and 10 in which the writing order is not set are set as search target rows.
  • the pixel row 3 is searched, and then the pixel row 4 having the index value 5 larger than the index value 1 of the pixel row 3 is searched.
  • the index value 19 for pixel row 5 and the index value 29 for pixel row 8 are searched.
  • the retrieved pixel rows 3, 4, 5, and 8 are set in the order of writing in this order.
  • the order of writing is set in the order of pixel rows 1, 2, 7, 9, 11, 3, 4, 5, 8, 6, 10.
  • the difference in the output voltage of the source driver IC 20 can be reduced.
  • the guideline for changing the order of writing pixel rows is to set and compare representative values of pixels in each pixel row (pixels from the maximum value to the 64th pixel, pixels from the minimum value to the 64th pixel, pixels located in the 64 pixel column, etc.) However, this may be realized by minimizing the difference between the index values of all rows.
  • the light emission efficiency differs depending on the emission color such as red (R), green (G), blue (B), and the required voltage amplitude also differs. Therefore, it is preferable to obtain the index value by dividing it into red (R), green (G), and blue (B).
  • FIG. 22 is a diagram showing an example of a method of rearranging the writing order in the present modification.
  • the TCON 60 executes the first search process of the modified example 3.
  • the second search condition is not executed.
  • the first search process of this modification has a configuration in which the search condition 2 is omitted from the first search process of the modification 3.
  • search condition 1 is set to have an index value whose difference from the index value searched last is equal to or less than a threshold value.
  • the first search process is repeatedly executed until there are no search target rows.
  • the TCON 60 searches the search target rows in one direction, that is, sequentially in the order of the pixel rows 1 to 11, and sets the writing order in the searched order.
  • the threshold value is set to 7.
  • pixel rows 1 to 11 are set as search target rows.
  • pixel row 1 is searched.
  • the index value 17 of the pixel row 2 whose difference from the index value 23 of the pixel row 1 is smaller than 7 is searched.
  • the index value 19 of the pixel row 5 whose difference from the index value 17 of the pixel row 2 is smaller than 7 is searched.
  • Pixel rows 3 and 4 are out of search because the difference is greater than 7.
  • the index value 15 of the pixel row 7 and the index value 18 of the pixel row 10 are searched.
  • the searched pixel rows 1, 2, 5, 7, and 10 are set in the order of writing in this order.
  • pixel rows 3, 4, 6, 8, 9, and 11 are set as search target rows.
  • pixel row 3 is searched.
  • the index value 5 of the pixel row 4 whose difference from the index value 1 of the pixel row 3 is smaller than 7 is searched.
  • the index value 2 of the pixel row 6, the index value 7 of the pixel row 9, and the index value 2 of the pixel row 11 are searched.
  • the searched pixel rows 3, 4, 6, 9, and 11 are set in the order of writing in this order.
  • the pixel row 8 is the search target row.
  • the next writing order is assigned to the pixel row 8.
  • the order of writing is set in the order of pixel rows 1, 2, 5, 7, 10, 3, 4, 6, 9, 11, 8.
  • the difference in the output voltage of the source driver IC 20 can be reduced.
  • This modification is different from the above embodiment and Modifications 1 to 4 in the method of calculating an index value indicating the brightness of each row.
  • the number of pixels, Luma (k) was obtained as a voltage value indicated by the voltage signal corresponding to the display pixels P1 in the k columns.
  • the index value of the present modification is the difference in brightness between the two rows, that is, The relative row brightness is shown in contrast to other rows.
  • FIG. 23 is a diagram showing an example of a method of rearranging the writing order in the present modification.
  • the search method may be set according to the embodiment and the first to fourth modifications.
  • the TCON 60 selects, for example, the pixel row 1 first, and then the pixel row whose index value between the pixel row 1 is equal to or less than the threshold value (corresponding to the modified examples 3 and 4) or the pixel row 1 A pixel row having the smallest index value between (corresponding to the embodiment, modified examples 1, 2 and the like) and the like are searched. Similarly, the pixel rows having the index value between the last searched pixel row and the threshold value or less are sequentially searched.
  • the difference in the output voltage of the source driver IC 20 can be reduced.
  • Modification 6 Another Example of Display Pixel Configuration
  • Modification 6 will be described with reference to FIG. In this modification, the configuration of the display pixel P is different from the above embodiment and Modifications 1 to 4.
  • FIG. 24 is a circuit diagram showing an example of the configuration of the display pixel P2 (P) in the present modification.
  • the display pixel P2 includes switching elements T11 to T14, T16, T17, capacitors Cc and Cs, a driving transistor T15, and an organic EL element (light emitting element) OEL1.
  • the switching element T11 is an example of a first switch circuit that switches between selection and non-selection of the display pixel P2, and includes an N-channel MOS transistor.
  • the switching element T11 switches between conduction and non-conduction between the source signal line SL and the node N11 in accordance with a selection signal applied to the gate signal line GL11.
  • Switching elements T12 to T14, T16, and T17 are N-channel MOS transistors. A switching operation to write a voltage signal to the capacitor Cc by the switching elements T12 to T14, T16, T17, a reset operation to reset the capacitor Cs, a copy operation to copy the voltage signal written to the capacitor Cc to the capacitor Cs, and The light emitting operation of emitting light from the organic EL element OEL1 can be performed.
  • the switching element T12 is an example of a second switch circuit that switches connection and disconnection between the capacitor Cc and the capacitor Cs, and the continuity between the node N11 and the node N12 according to a signal applied to the gate signal line GL12. And non-conducting.
  • the switching element T13 switches whether or not to input the voltage Vref2 to the node N12 according to a signal applied to the gate signal line GL13.
  • the voltage Vref2 is a voltage for initializing the capacitor Cc.
  • the switching element T14 is an example of a third switch circuit that switches connection and disconnection between the drive transistor T15 and the organic EL element OEL1, and the organic EL element formed by the drive transistor T15 according to a signal applied to the gate signal line GL14. Switching between supply and non-supply of drive current to OEL1.
  • the switching element T16 switches whether or not to input the voltage Vref1 to the node N12 according to a signal applied to the gate signal line GL15.
  • the voltage Vref1 is a voltage for initializing the capacitor Cs.
  • the switching element T17 switches whether to apply the voltage VINI to the node N13 according to a signal applied to the gate signal line INI.
  • the voltage VINI is a voltage for initializing the organic EL element OEL1.
  • the drive transistor T15 is an N-channel MOS transistor, and supplies a drive current corresponding to the magnitude of the voltage signal written in the capacitor Cs to the organic EL element OEL1.
  • the drive transistor T15 has a gate terminal connected to the node N12, a drain terminal connected to the anode electrode of the organic EL element OEL1, and a voltage VTFT input to the source terminal via the switching element T14.
  • the organic EL element OEL1 is an element that emits light according to the drive current supplied from the drive transistor T15.
  • the voltage VEL is input to the cathode electrode, and the anode electrode is connected to the switching element T14.
  • the capacitor Cc is a capacitor to which a voltage signal is written by the source driver IC 20, and one end is connected to the node N11 and the other end is input with the voltage Vref1.
  • the capacitor Cs is a capacitor to which the voltage signal of the capacitor Cc is copied (accepts the charge of the capacitor Cc), one end is connected to the node N12, and the voltage VTFT is input to the other end.
  • the display pixel P2 can perform voltage signal writing and light emission of the organic EL element independently by adopting the above-described configuration.
  • the difference in the output voltage of the source driver IC 20 can be reduced by rearranging the order of writing by the method described in the embodiment and the modifications 1 to 5.
  • the display pixel P2 of the present modification it is possible to prevent the video quality from being deteriorated.
  • the organic EL display (display device) has been described based on the embodiment.
  • the present disclosure is not limited to this embodiment. Unless it deviates from the gist of the present disclosure, various modifications conceived by those skilled in the art have been made in this embodiment, and forms constructed by combining components in different embodiments are also within the scope of one or more aspects. It may be included.
  • the sum of squares of luminance values is obtained as an index value indicating the brightness of each row of a plurality of display pixels.
  • the index value may be, for example, an average value of pixels in one row, an average value of squares, or the like.
  • the index values are rearranged in descending or ascending order.
  • a pattern that defines whether the index values are sorted in ascending order or descending order may be set in advance for each field or frame.
  • the index values are rearranged in descending order or in ascending order for each field or frame. Alternatively, it may be set alternately.
  • the present disclosure can be used for a display device such as an organic EL display using an organic electroluminescence (EL) element.
  • a display device such as an organic EL display using an organic electroluminescence (EL) element.
  • EL organic electroluminescence
  • Organic EL Panel 11 Display Area 12 Glass Substrate 20
  • Source Driver IC 21
  • Gate driver IC 41
  • Gate signal line drive circuit 60
  • TCON 61
  • Voltage difference calculation unit 62
  • Rearrangement unit 63
  • Gate side control unit 64
  • Organic EL display 221 Shift register A1, A2, A3 Region Cc, Cs Capacitors INI, GL, GL1, GL2, GL3, GL4, GL11, GL12, GL13, GL14, GL15
  • Gate signal lines N1, N2, N11, N12, N13 Node OEL1
  • Organic EL element Smax Maximum voltage Smin Minimum voltage SL

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)

Abstract

行毎に配置されたゲート信号線（ＧＬ）と列毎に配置されたソース信号線（ＳＬ）の交差点に行列状に配置された表示画素（Ｐ）と、ゲート信号線（ＧＬ）を指定された順序で選択可能なゲートドライバＩＣ（４０）と、ソース信号線（ＳＬ）に電圧信号を出力するソースドライバＩＣ（２０）と、ＴＣＯＮ（６０）とを備え、表示画素（Ｐ）は、有機ＥＬ素子（ＯＥＬ１）と、電圧信号が書き込まれるコンデンサ（Ｃｃ）と、コンデンサ（Ｃｃ）の電荷を受け付け可能なコンデンサ（Ｃｓ）と、コンデンサ（Ｃｓ）の電荷の大きさに応じた駆動電流を有機ＥＬ素子（ＯＥＬ１）に供給する駆動トランジスタ（Ｔ５）とを有し、電圧信号の書き込みと有機ＥＬ素子（ＯＥＬ１）の発光とを独立して実行でき、ＴＣＯＮ（６０）は、行単位での書き込みの順序を、連続する行の間の電圧信号の差が小さくなるように並び替える。

Description

表示装置および表示方法
　本開示は、表示装置および表示方法、特に、有機エレクトロルミネッセンス（ＥＬ）素子を用いた表示装置および表示方法に関する。
　電流駆動型の発光素子を用いた表示装置として、有機エレクトロルミネッセンス素子（以下、有機ＥＬ素子と記す。）を用いた有機ＥＬディスプレイが知られている。この有機ＥＬディスプレイは、視野角特性が良好で、消費電力が少ないという利点を有する。
　有機ＥＬディスプレイは、複数の走査線（複数のゲート信号線）、複数の信号線（複数のソース信号線）、複数の表示画素、および、駆動回路等を備えている。複数の表示画素のそれぞれは、ゲート信号線とソース信号線との交差点に配置され、スイッチング素子、容量素子（コンデンサ）、駆動トランジスタおよび有機ＥＬ素子等を備えている（例えば、特許文献１～特許文献２参照）。
　有機ＥＬディスプレイでは、選択された画素の発光輝度を制御するために、映像信号等を出力するソースドライバＩＣ（回路）が配置されている。ソースドライバＩＣ（回路）は、ソース信号線に映像信号を印加する。また、有機ＥＬディスプレイでは、選択された画素の発光タイミングを制御するために、選択された画素に接続されたゲート信号線にオン電圧またはオフ電圧を印加する。近年、有機ＥＬディスプレイは、高精細化および大画面化する傾向がある。
特開２０００－０１０５１７号公報 特開２００７－１４８４００号公報
　しかしながら、大画面サイズ、高精細な表示パネルを用いた有機ＥＬディスプレイほど、ソース信号線の負荷容量が大きくなり、且つ、書き込み速度が高速になる傾向がある。ソース信号線の負荷容量が大きく書き込み速度が速いと、ソース信号線を駆動するソースドライバＩＣ（回路）（Ｉｎｔｅｇｒａｔｅｄ　Ｃｉｒｃｕｉｔ）の発熱量が大きくなる。発熱量がソースドライバＩＣの耐熱量を上回ることが予想される場合は、ソースドライバＩＣの破損を防止するため、放熱機構が必要になるという課題がある。また、ソースドライバＩＣの発熱が、ＥＬ表示パネルの表示領域に伝熱され、画素のＥＬ素子を劣化させるという課題も発生する。大きい放熱機構は、パネルモジュールの厚みを厚くし、ＥＬ表示パネル（ＥＬ表示ディスプレイ）の薄型という特徴を発揮できなくなる。
　そこで、本開示は、映像品質を低下させることなく発熱量を低減でき、放熱機構を省略または削減でき、薄型のパネルモジュールを構成することが可能な表示装置および表示方法を提供する。
　本開示の一態様に係る表示装置は、行毎に配置された複数のゲート信号線と、列毎に配置された複数のソース信号線と、前記複数のゲート信号線と前記複数のソース信号線との交差点のそれぞれに配置された複数の表示画素とを有する表示部と、前記複数のゲート信号線を指定された順序で選択可能なゲートドライバと、前記複数のソース信号線のそれぞれに電圧信号を出力するソースドライバと、前記複数の表示画素、前記ゲートドライバおよび前記ソースドライバの制御を行う制御部とを備え、前記複数の表示画素のそれぞれは、駆動電流に応じて発光する発光素子と、前記電圧信号が書き込まれる書き込み用コンデンサと、前記書き込み用コンデンサの電荷を受け付け可能な表示用コンデンサと、前記表示用コンデンサに保持された電荷の大きさに応じた前記駆動電流を前記発光素子に供給する駆動トランジスタとを有し、前記書き込み用コンデンサに対する電圧信号の書き込みと、前記表示用コンデンサに保持された電荷に応じた前記発光素子の発光とを独立して実行できるように構成され、前記制御部は、前記表示部における行単位での書き込みの順序を、前記書き込みの順序が連続する２つの行の間の電圧信号の差が小さくなるように並び替える並び替え処理を実行し、前記制御部は、前記ゲートドライバに対し、前記制御部による並び替え処理後の前記書き込みの順序で前記複数のゲート信号線の選択を行わせるように、前記書き込みの順序を指定する。
　本開示の表示装置および表示方法は、映像品質を低下させることなく発熱量を低減でき、放熱機構を省略または削減でき、薄型のパネルモジュールを構成することが可能な表示装置および表示方法を提供することが可能になる。
図１Ａは、有機ＥＬディスプレイの外観の一例を示す外観図である。 図１Ｂは、有機ＥＬディスプレイの構成の一例を示すブロック図である。 図２は、比較例における有機ＥＬディスプレイのソース信号線の負荷容量の一例を示す図である。 図３は、比較例における有機ＥＬディスプレイの充放電時の電力の一例を示す表である。 図４は、画像の各行の輝度値とソースドライバＩＣの出力電圧との関係を示す図である。 図５は、実施の形態における表示画素の構成の一例を示す回路図である。 図６は、実施の形態におけるゲートドライバＩＣに搭載されたゲート信号線駆動回路の構成の一例を示すブロック図である。 図７は、実施の形態におけるＴＣＯＮの機能的な構成の一例を示すブロック図である。 図８は、実施の形態におけるＴＣＯＮの動作を説明するフローチャートである。 図９は、実施の形態におけるフレームの一例を示す図である。 図１０Ａは、書き込みの順序の並び替え前における各画素行の指標値を示すグラフである。 図１０Ｂは、書き込みの順序の並び替え前における各画素行の指標値を示すグラフである。 図１０Ｃは、書き込みの順序の並び替え前における各画素行の指標値を示すグラフである。 図１１は、図４に示すフレームの書き込みの順序を、実施の形態１の方法で並び替えた場合におけるソースドライバＩＣの出力電力を示す図である。 図１２Ａは、書き込み処理におけるスイッチング素子の状態を示す図である。 図１２Ｂは、リセット処理におけるスイッチング素子の状態を示す図である。 図１２Ｃは、コピー処理におけるスイッチング素子の状態を示す図である。 図１２Ｄは、発光処理におけるスイッチング素子の状態を示す図である。 図１３は、フレームの一例を示す図である。 図１４Ａは、比較例におけるフレームの切り替え時の表示画面の一例を示す図である。 図１４Ｂは、比較例におけるフレームの切り替え時の表示画面の一例を示す図である。 図１５Ａは、実施の形態におけるフレームの切り替え時の表示画面の一例を示す図である。 図１５Ｂは、実施の形態におけるフレームの切り替え時の表示画面の一例を示す図である。 図１６は、複数のサブフィールドで構成されるフレームの一例を示す図である。 図１７は、変形例１におけるソースドライバＩＣの出力電力の一例を示す図である。 図１８は、変形例１におけるソースドライバＩＣの出力電力の一例を示す図である。 図１９は、変形例２におけるソースドライバＩＣの出力電力の一例を示す図である。 図２０は、変形例２におけるソースドライバＩＣの出力電力の一例を示す図である。 図２１は、変形例３における書き込みの順序の並び替え方法の一例を示す図である。 図２２は、変形例４における書き込みの順序の並び替え方法の一例を示す図である。 図２３は、変形例５における書き込みの順序の並び替え方法の一例を示す図である。 図２４は、変形例６における表示画素の構成の一例を示す回路図である。 図２５Ａは、駆動トランジスタの特性を示すグラフである。 図２５Ｂは、ＥＬ素子の発光特性を示すグラフである
　（課題の詳細）
　上述したように、有機ＥＬディスプレイでは、４０インチ以上など、大画面サイズの表示パネルほど、ソース信号線の負荷容量が大きくなり、発熱量が大きくなる傾向にある。また、有機ＥＬディスプレイでは、４Ｋ２Ｋパネル（画素数が４Ｋ×２Ｋ以上のパネル）あるいは８Ｋ４Ｋパネル等、高精細の表示パネルほど、１画素行の選択期間が短くなり、ソースドライバＩＣから出力する映像信号の変化速度（周波数）が速くなるため、ソースドライバＩＣの発熱量が大きくなる。ソースドライバＩＣの出力電力は、ソース信号線の容量Ｃ、映像振幅電圧の電圧差Ｖの２乗、および、１画素行の選択時間を換算した周波数Ｆに比例する。
　上述した有機ＥＬディスプレイにおけるソース信号線の負荷容量Ｃ等と発熱量との関係について、説明する。
　［比較例における有機ＥＬディスプレイの構成］
　先ず、比較例における有機ＥＬディスプレイの構成について、図１Ａ～図３を用いて説明する。図１Ａは、有機ＥＬディスプレイの外観の一例を示す外観図である。図１Ｂは、有機ＥＬディスプレイの構成の一例を示すブロック図である。
　比較例における画像表示装置では、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３原色からなるＥＬ素子がマトリックス状に形成されている。
　画素位置に対応して、赤（Ｒ）、緑（Ｇ）、青（Ｂ）からなるカラーフィルターを形成することができる。なお、カラーフィルターは、ＲＧＢに限定されものではない、シアン（Ｃ）、マゼンタ（Ｍ）、イエロー（Ｙ）色の画素を形成してもよい。また、白（Ｗ）の画素を形成してもよい。つまり、表示画面にＲ、Ｇ、Ｂ、Ｗ画素をマトリックス状に配置する。
　なお、Ｒ、Ｇ、Ｂの画素開口率は、異ならせてもよい。開口率を異ならせることにより、各ＲＧＢのＥＬ素子に流れる電流密度を異ならせることができる。電流密度を異ならせることにより、ＲＧＢのＥＬ素子の劣化速度を同一にすることができる。劣化速度を同一にすれば、画像表示装置のホワイトバランスずれが発生しない。
　また、必要に応じて、白（Ｗ）の画素を形成する。つまり、画素は、Ｒ、Ｇ、Ｂ、Ｗから構成される。Ｒ、Ｇ、Ｂ、Ｗに構成することにより、高輝度化が可能となる。また、Ｒ、Ｇ、Ｂ、Ｇとする構成も例示される。
　画像表示装置のカラー化は、マスク蒸着により行うが、実施の態様はこれに限定するものではない。たとえば、青色発光のＥＬ層を形成し、発光する青色光を、Ｒ、Ｇ、Ｂの色変換層（ＣＣＭ：カラーチェンジミディアムズ）でＲ、Ｇ、Ｂ光に変換してもよい。
　なお、画像表示装置の光出射面には、円偏光板（円偏光フィルム）（図示せず）を配置することができる。偏光板と位相フィルムを一体したものは円偏光板（円偏光フィルム）と呼ばれる。
　図１Ｂに示すように、有機ＥＬディスプレイ１００は、有機ＥＬパネル１０、ソースドライバＩＣ２０、ＰＣＢ（Ｐｒｉｎｔｅｄ　Ｃｉｒｃｕｉｔ　Ｂｏａｒｄ、プリント基板）３０、ゲートドライバＩＣ４０、ＰＣＢ５０、および、ＴＣＯＮ（タイミングコントローラ）６０を備えている。
　有機ＥＬパネル１０は、行毎に配置された複数のゲート信号線ＧＬと、列毎に配置された複数のソース信号線ＳＬと、ゲート信号線ＧＬとソース信号線ＳＬとの交差点のそれぞれに行列状に配置された複数の表示画素Ｐを備える表示領域１１と、表示領域１１とＰＣＢ３０およびＰＣＢ５０とを繋ぐ配線（ゲート信号線ＧＬおよびソース信号線ＳＬ）が形成されたガラス基板１２とを備えている。
　表示領域１１は、映像を表示するための領域であり、複数の表示画素Ｐは、ユーザーが視認できる位置に配置されている。
　表示画素Ｐは、ここでは図示しないが、供給される電流に応じて発光する有機ＥＬ素子、電圧信号（ソース信号線ＳＬの電圧）の大きさに応じた駆動電流を有機ＥＬ素子に供給する駆動トランジスタ、表示画素Ｐの選択および非選択を切り替えるスイッチング素子、および、電圧信号が書き込まれるコンデンサ等を備えている。
　後述する図５に例示するように、比較例におけるＥＬ表示装置の画素は、トランジスタ、コンデンサ、ＥＬ素子などで構成されている。駆動トランジスタＴ５およびスイッチング素子を含むトランジスタは、薄膜トランジスタ（ＴＦＴ）として説明するが、これに限定するものではない。ＦＥＴ、ＭＯＳ－ＦＥＴ、ＭＯＳトランジスタ、バイポーラトランジスタでもよい。これらも基本的に薄膜トランジスタである。その他、バリスタ、サイリスタ、リングダイオード、ホトダオード、ホトトランジスタ、ＰＬＺＴ素子などでもよいことは言うまでもない。
　また、薄膜素子に限定するものではなく、シリコンウエハに形成したトランジスタでもよい。たとえば、シリコンウエハでトランジスタを構成し、剥がしてガラス基板に転写したものが例示される。また、シリコンウエハでトランジスタチップを形成し、ガラス基板にボンディング実装した表示パネルが例示される。
　なお、トランジスタは、ｎ型、ｐ型のトランジスタとも、ＬＤＤ（Ｌｉｇｈｔｌｙ　Ｄｏｐｅｄ　Ｄｒａｉｎ）構造を採用することが好ましい。
　また、トランジスタは、高温ポリシリコン（ＨＴＰＳ：Ｈｉｇｈ－ｔｅｍｐｅｒａｔｕｒｅ　ｐｏｌｙｃｒｙｓｔａｌｌｉｎｅ　ｓｉｌｉｃｏｎ）、低温ポリシリコン（ＬＴＰＳ：Ｌｏｗ－ｔｅｍｐｅｒａｔｕｒｅ　ｐｏｌｙ　ｓｉｌｉｃｏｎ）、連続粒界シリコン（ＣＧＳ：Ｃｏｎｔｉｎｕｏｕｓ　ｇｒａｉｎ　ｓｉｌｉｃｏｎ）、透明アモルファス酸化物半導体（ＴＡＯＳ：Ｔｒａｎｓｐａｒｅｎｔ　Ａｍｏｒｐｈｏｕｓ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ）、アモルファスシリコン（ＡＳ：ａｍｏｒｐｈｏｕｓ　ｓｉｌｉｃｏｎ）、赤外線（ＲＴＡ：ｒａｐｉｄ　ｔｈｅｒｍａｌ　ａｎｎｅａｌｉｎｇ）で形成したもののうち、いずれでもよい。
　図５では、画素を構成する全てのトランジスタはｐ型で構成している。しかし、画素のトランジスタをｐ型で構成することのみに限定するものではない。ｎ型のみで構成してもよい。また、ｎ型とｐ型の両方を用いて構成してもよい。
　スイッチング素子Ｔ１は、トランジスタに限定するものではなく、たとえば、ｐ型のトランジスタとｎ型のトランジスタの両方を用いて構成したアナログスイッチであってもよい。
　トランジスタはトップゲート構造にすることが好ましい。トップゲート構造にすることにより寄生容量が低減し、トップゲートのゲート電極パターンが、遮光層となり、ＥＬ素子から出射された光を遮光層で遮断し、トランジスタの誤動作、オフリーク電流を低減できるからである。
　ゲート信号線またはソース信号線、もしくはゲート信号線とソース信号線の両方の配線材料として、銅配線または銅合金配線を採用できるプロセスを実施することが好ましい。信号線の配線抵抗を低減でき、より大型のＥＬ表示パネルを実現できるからである。
　ゲートドライバＩＣ（回路）が駆動（制御）するゲート信号線は、低インピーダンス化すること好ましい。したがって、前記ゲート信号線の構成あるいは構造に関しても同様である。
　特に、低温ポリシリコン（ＬＴＰＳ：Ｌｏｗ－ｔｅｍｐｅｒａｔｕｒｅ　ｐｏｌｙ　ｓｉｌｉｃｏｎ）を採用することが好ましい。低温ポリシリコンは、トランジスタはトップゲート構造であり寄生容量が小さく、ｎ型およびｐ型のトランジスタを作製でき、また、プロセスに銅配線または銅合金配線プロセスを用いることができる。なお、銅配線は、Ｔｉ－Ｃｕ－Ｔｉの３層構造を採用することが好ましい。
　ゲート信号線またはソース信号線などの配線は、トランジスタが透明アモルファス酸化物半導体（ＴＡＯＳ：Ｔｒａｎｓｐａｒｅｎｔ　Ａｍｏｒｐｈｏｕｓ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ）の場合には、モリブデン（Ｍｏ）－Ｃｕ－Ｍｏの３層構造を採用することが好ましい。
　なお、コンデンサは、ソース信号線またはゲート信号線の少なくとも一方にオーバーラップするように（重なるように）形成または配置する。この場合、レイアウトの自由度が向上し、素子間のスペースをより広く確保することが可能になり、歩留まりが向上する。
　ソース信号線、ゲート信号線に絶縁膜あるいはアクリル材料からなる絶縁膜（平坦化膜）を形成して絶縁し、絶縁膜上に画素電極を形成する。
　表示画素Ｐは、Ｒ（赤）Ｇ（緑）Ｂ（青）の３原色のいずれか１つに対応している。ＲＧＢの３つの表示画素Ｐのセットで、１つの画素が構成されている。同じ画素を構成する複数の表示画素Ｐは、それぞれ隣接して配置されている。
　ソースドライバＩＣ２０は、ここでは、フレキシブルケーブルにソース信号線駆動回路２１を搭載したＣＯＦ（Ｃｈｉｐ　ｏｎ　Ｆｉｌｍ、Ｃｈｉｐ　ｏｎ　Ｆｌｅｘｉｂｌｅ）で構成されている。
　ソース信号線駆動回路２１は、ＴＣＯＮ６０からの電圧信号に応じた電圧をソース信号線ＳＬに印加する。
　ゲートドライバＩＣ４０は、ここでは、フレキシブルケーブルにゲート信号線駆動回路４１を搭載したＣＯＦで構成されている。ゲート信号線駆動回路４１は、ゲート信号線ＧＬのそれぞれに対し、ＴＣＯＮ６０からの走査信号に応じて、接続されたスイッチング素子をＯＮ状態またはＯＦＦ状態にするための電圧を印加する。
　［比較例におけるソース信号線の負荷容量と発熱量との関係］
　図２は、有機ＥＬパネル１０の負荷容量の一例を示す図である。図３は、比較例における充放電時の電力の一例を示す表である。
　図３に示すように、充放電能力は、ＣＶ２Ｆで決まる。Ｃはソース信号線の負荷容量である。Ｖは出力電圧の電圧差（電位差）である。画素に印加する印加電圧はＥＬ素子の発光輝度に対応する。したがって、電圧差Ｖは、前回の書き込み対象の画素への印加電圧と現在の書き込み対象の画素の印加電圧との電圧差に対応する。Ｆは画素行の選択周波数である。たとえば、フレーム周波数が１２０Ｈｚ、画素行数が２１６０行であれば、Ｆ＝１２０×２１６０＝約２６０ｋＨｚである。上述したように、高精細な表示パネルを用いた有機ＥＬディスプレイほど、ソース信号線の負荷容量Ｃが大きくなり、且つ、書き込み速度（Ｆに対応）が高速になる傾向がある。また、充放電能力は、電圧差Ｖの二乗に比例するため、電圧差Ｖの影響が大きい。
　図２および図３より、一般的なソースドライバＩＣ２０に必要とされる出力電力は、２．２２Ｗである。８Ｋ４Ｋパネルでは、４Ｋ２Ｋパネルに比較して、画素行数が２倍となるため、フレームレートが同一であれば、ソースドライバＩＣ２０に必要とされる駆動能力は、通常のソースドライバＩＣ２０の２倍になるため、約４．５Ｗになる。ただし、８Ｋ４Ｋパネルでは、ソース信号線数も４Ｋ２Ｋパネルの２倍となり、必要とするソースドライバＩＣ数も２倍となるため、総ソースドライバＩＣの電力は、さらに２倍の４倍となる。
　図４は、画像の各行の輝度値とソースドライバＩＣ２０の出力電圧との関係を示す図である。図４の左側は、パネルの表示画像を模式的に図示している。図４では、１画素行に属する全ての画素が白色の白色画素行と１画素行に属する全ての画素が黒色の黒色画素行とが交互に並ぶ白黒横ストライプ画像を示している。図４の右側は、ソース信号線の出力電圧を示す。Ｓｍｉｎは、最小階調電圧（黒）を示し、Ｓｍａｘは最大階調電圧（白）を示す。図４の図面右側に示すグラフにおいて、横軸はソースドライバＩＣの出力電圧を示す軸であり、縦軸は時間（下方向が＋）を示す。したがって、縦軸は書き込みの順序を示す軸である。表示画像が白黒横ストライプ画像のため、ソースドライバＩＣが出力する電圧は、１画素行毎にＳｍａｘに対応する電圧とＳｍｉｎに対応する電圧との間で変化する。
　図４に示すように、輝度値が最大となる白色の画素で構成される画素行と、輝度値が最小となる黒色の画素で構成される画素行とが交互に配置されている場合、ソースドライバＩＣ２０の出力電圧は、最大となる。
　図４に図示すように、１画素行毎に最大電圧と最小電圧との間で変化するため、電位差Ｖは最大となる。したがって、ソースドライバＩＣの１端子あたりの電力は最大となる。
　ソースドライバＩＣ２０の出力電圧が大きくなると、ソースドライバＩＣの発熱量が増大する。発熱量が大きいと、ソースドライバＩＣ２０が熱破壊されて、正常な動作が行えなくなる可能性があるため、ソースドライバＩＣを冷却するための放熱機構が必要になる。放熱機構を備えた場合、有機ＥＬディスプレイの放熱の要する部品点数が増大するため、パネルの薄型化が困難になるという問題が発生する。
　このような問題を解決するために、本開示の一態様に係る表示装置は、行毎に配置された複数のゲート信号線と、列毎に配置された複数のソース信号線と、前記複数のゲート信号線と前記複数のソース信号線との交差点のそれぞれに配置された複数の表示画素とを有する表示部と、前記複数のゲート信号線を指定された順序で選択可能なゲートドライバと、前記複数のソース信号線のそれぞれに電圧信号を出力するソースドライバと、前記複数の表示画素、前記ゲートドライバおよび前記ソースドライバの制御を行う制御部とを備え、前記複数の表示画素のそれぞれは、駆動電流に応じて発光する発光素子と、前記電圧信号が書き込まれる書き込み用コンデンサと、前記書き込み用コンデンサの電荷を受け付け可能な表示用コンデンサと、前記表示用コンデンサに保持された電荷の大きさに応じた前記駆動電流を前記発光素子に供給する駆動トランジスタとを有し、前記書き込み用コンデンサに対する電圧信号の書き込みと、前記表示用コンデンサに保持された電荷に応じた前記発光素子の発光とを独立して実行できるように構成され、前記制御部は、前記表示部における行単位での書き込みの順序を、前記書き込みの順序が連続する２つの行の間の電圧信号の差が小さくなるように並び替える並び替え処理を実行し、前記制御部は、前記ゲートドライバに対し、前記制御部による並び替え処理後の前記書き込みの順序で前記複数のゲート信号線の選択を行わせるように、前記書き込みの順序を指定する。
　上述したように、充放電能力は、ＣＶ２Ｆで決まるが、ソース信号線の負荷容量Ｃおよび周波数Ｆは、有機ＥＬパネルの仕様である程度決まる。上記構成の表示装置では、表示する行を並べ替えて電圧差（Ｖ）を抑えるので、ソースドライバ（なお、適宜「ソースドライバＩＣ」と称する）に要求される充放電能力を小さく抑えることが可能になる。
　なお、本開示の形態においてソースドライバＩＣとして説明するが、半導体チップからなるソースドライバＩＣに限定するものではない。たとえば、シリコンウエハでトランジスタを構成し、剥がしてガラス基板に転写したものが例示される。また、シリコンウエハでトランジスタチップを形成し、ガラス基板のボンディング実装した表示パネルが例示される。また、低温ポリシリコン、高温ポリシリコン、ＴＡＯＳ技術などを用い、画素が形成されたガラス基板に直接にソースドライバ回路を形成したものであってもよい。
　また、上記構成の表示装置では、表示画素が、書き込み用コンデンサと表示用コンデンサとを備え、電圧信号の書き込みと、発光素子の発光とを独立して行えるため、複数の表示画素の発光を同じタイミングで行うことが可能になる。ここで、電圧信号の書き込みと発光素子の発光とを独立して行えない場合は、前回の電圧信号により発光される行と現在の電圧信号により発光される行とが混在表示され、映像品質が低下する可能性がある。これに対し、上記構成の表示装置では、前回の電圧信号により発光される行と現在の電圧信号により発光される行とが混在表示されるのを防止できるので、映像品質の低下を防止することが可能になる。
　例えば、前記制御部は、前記並び替え処理において、前記複数の表示画素の各行の明るさを示す指標値を算出し、前記指標値を用いて前記書き込みの順序の並び替えを行っても良い。例えば、前記制御部は、前記指標値として、前記複数の表示画素それぞれについて前記電圧信号の２乗を求め、当該電圧信号の２乗を行毎に合計した合計値を求めても良い。例えば、前記制御部は、前記並び替え処理において、前記指標値を降順にまたは昇順に並べ替え、並び替えた順序に前記書き込みの順序を設定しても良い。例えば、前記制御部は、前記並び替え処理において、現在の前記並び替え処理における前記指標値の最小値と最大値とを求め、前回の前記並び替え処理における前記書き込みの順序が最後の行の指標値である最終指標値と、前記最小値および前記最大値とを比較し、前記最終指標値と前記最小値との差が前記最終指標値と前記最大値との差よりも小さい場合は、前記指標値を昇順に並び替え、前記最終指標値と前記最大値との差が前記最終指標値と前記最小値との差よりも小さい場合は、前記指標値を降順に並び替えても良い。例えば、前記制御部は、前記並び替え処理において、前記書き込みの順序が設定されていない行を検索対象行とし、最後に検索された前記指標値との差が閾値以下となる前記指標値を有することを検索条件として、前記検索対象行を一方向に順次検索し、検索された順に前記書き込みの順序を設定する第一検索処理を実行しても良い。例えば、前記制御部は、前記第一検索処理の実行後に、さらに、前記書き込みの順序が設定されていない行を検索対象行とし、最後に検索された前記指標値よりも大きいまたは小さい前記指標値を有する検索対象行を前記一方向に検索し、検索された順に前記書き込みの順序を設定する第二検索処理とを実行しても良い。
　上記構成は、何れも、並び替えの順序を規定している。何れの並び替え方法であっても、書き込みの順序が連続する２つの行の間において、電圧信号（映像電圧信号）の差を小さくすることができる。これにより、ソースドライバＩＣの出力電力を低減し、ソースドライバＩＣが熱破壊されるのを効果的に防止することが可能になる。また、ソースドライバからの発熱が、表示画面に伝熱されることを抑制でき、表示画面のＥＬ素子の劣化を防止できる。
　なお、本開示において、ソースドライバから出力する信号は、電圧信号としたが（電圧プログラム方式）、これに限定するものではない。たとえば、電流信号であってもよい（電流プログラム方式）。電流であっても、映像信号の振幅として表現され、電流差を電圧差としてとらえることができる。電流差Ｉを電圧差Ｖに変換することにより、ＣＶ２Ｆを用いて発熱を計算することができる。
　例えば、前記複数の表示画素のそれぞれは、さらに、前記複数の表示画素それぞれの選択および非選択を切り替える第一スイッチ回路と、前記書き込み用コンデンサと前記表示用コンデンサとの接続および非接続を切り替える第二スイッチ回路と、前記駆動トランジスタと前記発光素子との接続および非接続を切り替える第三スイッチ回路とを備えても良いし、前記ゲートドライバは、前記電圧信号を書き込む書き込み処理時に、前記第二スイッチ回路を非接続にして前記書き込み用コンデンサと前記表示用コンデンサとを独立させ、前記第一スイッチ回路を選択に設定して前記書き込み用コンデンサに前記電圧信号を書き込み、前記第三スイッチ回路を接続に設定して前記発光素子を発光させ、前記電圧信号を前記書き込み用コンデンサから前記表示用コンデンサに複写する複写処理時に、前記第一スイッチ回路を非選択に設定し、前記第三スイッチ回路を非接続に設定して前記発光素子の発光を停止させ、前記第二スイッチ回路を接続に設定して前記書き込み用コンデンサに書き込まれた前記電圧信号を前記表示用コンデンサに書き込むように構成しても良い。
　このような問題を解決するために、本開示の一態様に係る表示方法は、行毎に配置された複数のゲート信号線と、列毎に配置された複数のソース信号線と、前記複数のゲート信号線と前記複数のソース信号線との交差点のそれぞれに配置された複数の表示画素とを有する表示部と、前記複数のゲート信号線を指定された順序で選択可能なゲートドライバと、前記複数のソース信号線のそれぞれに電圧信号を出力するソースドライバと、前記複数の表示画素、前記ゲートドライバおよび前記ソースドライバの制御を行う制御部とを備え、前記複数の表示画素のそれぞれが、駆動電流に応じて発光する発光素子と、前記電圧信号が書き込まれる書き込み用コンデンサと、前記書き込み用コンデンサの電荷を受け付け可能な表示用コンデンサと、前記表示用コンデンサに保持された電荷の大きさに応じた前記駆動電流を前記発光素子に供給する駆動トランジスタとを有し、前記書き込み用コンデンサに対する電圧信号の書き込みと、前記表示用コンデンサに保持された電荷に応じた前記発光素子の発光とを独立して実行できるように構成された表示装置に実行させる表示方法であって、前記制御部は、前記表示部における行単位での書き込みの順序を、前記書き込みの順序が連続する２つの行の間の電圧信号の差が小さくなるように並び替えるステップと、前記ゲートドライバに対し、並び替えた後の前記書き込みの順序で前記複数のゲート信号線の選択を行わせるように、前記書き込みの順序を指定するステップと、前記ゲートドライバによるゲート信号線の選択時に、前記表示用コンデンサと前記書き込み用コンデンサとが電気的に接続されないように前記表示画素を制御するステップと、前記ゲートドライバにより前記複数のゲート信号線が選択されていない時に、前記表示用コンデンサと前記書き込み用コンデンサとが電気的に接続されるように前記表示画素を制御するステップとを実行する。
　上記構成は、電圧信号の書き込みと発光素子の発光とを独立して行うための具体的な態様を規定している。第二スイッチ回路により、書き込み用コンデンサと表示用コンデンサとを非接続にする場合は、独立して電圧信号の書き込みと発光素子の発光と行える。また、第二スイッチ回路により、書き込み用コンデンサと表示用コンデンサとを接続すれば、書き込み用コンデンサの電圧信号を表示用コンデンサにコピーすることができる。
　なお、これらの包括的または具体的な態様は、システム、方法、集積回路、コンピュータプログラムまたはコンピュータ読み取り可能なＣＤ－ＲＯＭなどの記録媒体で実現されてもよく、システム、方法、集積回路、コンピュータプログラムまたは記録媒体の任意な組み合わせで実現されても良い。
　以下、実施の形態について、図面を参照しながら具体的に説明する。なお、以下で説明する実施の形態は、いずれも包括的または具体的な例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、ステップ、ステップの順序などは、一例であり、本開示を限定する主旨ではない。また、以下の実施の形態における構成要素のうち、最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。
　また、各図面は理解を容易にするために、また、作図を容易にするために、省略、拡大あるいは縮小した箇所がある。また、同一番号または、記号等を付した箇所は、同一もしくは類似の形態もしくは材料あるいは機能もしくは動作、あるいは関連する事項、作用などを有している。
　（実施の形態）
　実施の形態の表示装置について、図５～図１５Ｂを基に説明する。
　本実施の形態の表示装置は、ソースドライバＩＣの出力電力が小さくなるように、ゲート信号線の選択順序を並び替える。さらに、ゲート信号線の選択順序に伴う映像品質の低下を防止するために、表示画素に、書き込み処理と表示処理とを切り離して実行できる構成を採用している。
　本実施の形態では、表示装置は、有機ＥＬディスプレイである。
　［１－１．有機ＥＬディスプレイの構成］
　本実施の形態における有機ＥＬディスプレイの構成について、図１Ｂ、図５～図６を基に説明する。
　本実施の形態の有機ＥＬディスプレイは、基本的な構成は、図１Ｂに示す有機ＥＬディスプレイ１００と同じであり、有機ＥＬパネル１０、ソースドライバＩＣ２０、ＰＣＢ３０、ゲートドライバＩＣ４０、ＰＣＢ５０、および、ＴＣＯＮ６０を備えている。
　有機ＥＬパネル１０は、行毎に配置された複数のゲート信号線ＧＬと、列毎に配置された複数のソース信号線ＳＬと、ゲート信号線ＧＬとソース信号線ＳＬとの交差点のそれぞれに行列状に配置された複数の表示画素Ｐを備える表示領域１１（表示部に相当）と、表示領域１１とＰＣＢ３０とを繋ぐ配線（ゲート信号線ＧＬおよびソース信号線ＳＬ）が形成されたガラス基板１２とを備えている。
　表示領域１１は、映像を表示するための領域であり、複数の表示画素Ｐは、ユーザーが視認できる位置に配置されている。
　［１－１－１．表示画素の構成］
　表示画素Ｐは、Ｒ（赤）Ｇ（緑）Ｂ（青）の３原色のいずれか１つに対応している。ＲＧＢの３つの表示画素Ｐのセットで、１つの画素が構成されている。同じ画素を構成する複数の表示画素Ｐは、それぞれ隣接して配置されている。
　また、本実施の形態の表示画素Ｐは、電圧信号の書き込みと、有機ＥＬ素子の発光とを独立して行うことができる構成となっている。このように構成することにより、１枚のフレームにおいて、ゲート信号線の選択順番がばらばらな状態であっても、表示の切り替えは全ての表示画素Ｐにおいて同時に行うことが可能になる。このため、本実施の形態の有機ＥＬディスプレイでは、２つのフレームが混在して表示されることがなく、映像品質の低下を防止することが可能になる。
　図５は、本実施の形態における表示画素Ｐ１（Ｐ）の構成の一例を示す回路図である。図５に示すように、表示画素Ｐ１は、スイッチング素子Ｔ１～Ｔ４、コンデンサＣｃおよびＣｓ、駆動トランジスタＴ５および有機ＥＬ素子（発光素子）ＯＥＬ１を備えている。
　スイッチング素子Ｔ１は、表示画素Ｐ１の選択および非選択を切り替える第一スイッチ回路の一例であり、Ｐチャネル型ＭＯＳトランジスタで構成されている。スイッチング素子Ｔ１は、ゲート信号線ＧＬ１に印加される選択信号に応じて、ソース信号線ＳＬとノードＮ１との間の導通および非導通を切り替える。
　スイッチング素子Ｔ２～Ｔ４は、Ｐチャネル型ＭＯＳトランジスタである。スイッチング素子Ｔ２～Ｔ４により、コンデンサＣｃに対し電圧信号の書き込みを行う書き込み動作、コンデンサＣｓをリセットするリセット動作、コンデンサＣｓにコンデンサＣｃに書き込まれた電圧信号をコピーするコピー動作、および、有機ＥＬ素子ＯＥＬ１の発光を行う発光動作を行わせることができる。詳細については後述する。
　スイッチング素子Ｔ２は、コンデンサＣｃとコンデンサＣｓとの接続および非接続を切り替える第二スイッチ回路の一例であり、ゲート信号線ＧＬ２に印加される信号に応じて、ノードＮ１とノードＮ２との間の導通および非導通を切り替える。
　スイッチング素子Ｔ３は、ゲート信号線ＧＬ３に印加される信号に応じて、ノードＮ２に電圧Ｖｒｅｆ１を入力するか否かを切り替える。電圧Ｖｒｅｆ１は、コンデンサＣｓを初期化するための電圧である。
　スイッチング素子Ｔ４は、駆動トランジスタＴ５と有機ＥＬ素子ＯＥＬ１との接続および非接続を切り替える第三スイッチ回路の一例であり、ゲート信号線ＧＬ４に印加される信号に応じて、駆動トランジスタＴ５による有機ＥＬ素子ＯＥＬ１への駆動電流の供給と非供給とを切り替える。
　駆動トランジスタＴ５は、Ｐチャネル型ＭＯＳトランジスタであり、コンデンサＣｓに書き込まれた電圧信号の大きさに応じた駆動電流を有機ＥＬ素子ＯＥＬ１に供給する。駆動トランジスタＴ５は、ゲート端子がノードＮ２に、ドレイン端子が有機ＥＬ素子ＯＥＬ１のアノード電極にそれぞれ接続され、ソース端子にアノード電圧ＶＴＦＴが入力されている。
　有機ＥＬ素子ＯＥＬ１は、駆動トランジスタＴ５から供給される駆動電流に応じて発光する素子である。有機ＥＬ素子ＯＥＬ１は、カソード電極にカソード電圧ＶＥＬが入力され、アノード電極がスイッチング素子Ｔ４に接続されている。
　コンデンサＣｃは、ソースドライバＩＣ２０により電圧信号が書き込まれる書き込み用コンデンサの一例であり、一端がノードＮ１に接続され、他端にリファレンス電圧Ｖｒｅｆ１が入力されている。
　コンデンサＣｓは、コンデンサＣｃの電圧信号がコピーされる（コンデンサＣｃの電荷を受け付ける）表示用コンデンサの一例であり、一端がノードＮ２に接続され、他端に電圧ＶＴＦＴが入力されている。
　表示画素Ｐ１は、上述した構成とすることにより、電圧信号の書き込みと、有機ＥＬ素子の発光とを独立して行うことができる。詳細な動作については後述する。
　［１－１－２．ソースドライバＩＣの構成］
　ソースドライバＩＣ２０は、ここでは、フレキシブルケーブルにソース信号線駆動回路２１を搭載したＣＯＦで構成されている。ソース信号線駆動回路２１は、ＴＣＯＮ６０からのデータ信号に基づき、ソース信号線ＳＬのそれぞれに、ソース信号線ＳＬに接続された表示画素Ｐ１の画素値に対応する電圧値の電圧信号を印加する。ＰＣＢ３０は、ソースドライバＩＣ２０とＴＣＯＮ６０とを接続するプリント基板である。
　［１－１－３．ゲートドライバＩＣの構成］
　ゲートドライバＩＣ４０は、ここでは、フレキシブルケーブルにゲート信号線駆動回路４１を搭載したＣＯＦで構成されている。ゲート信号線駆動回路４１は、ＴＣＯＮ６０により選択されたゲート信号線ＧＬに対し、当該ゲート信号線ＧＬに接続された表示画素Ｐ１のスイッチング素子（トランジスタ）をＯＮ状態にする電圧値の選択信号を印加する。また、ゲート信号線駆動回路４１は、ＴＣＯＮ６０により選択されなかった（非選択の）ゲート信号線ＧＬのそれぞれに対し、当該ゲート信号線ＧＬに接続された表示画素Ｐ１のスイッチング素子をＯＦＦ状態にする電圧値の非選択信号を印加する。
　なお、本実施の形態のゲートドライバＩＣ４０は、選択信号を印加するゲート信号線を任意の順番で指定できるように構成されている。
　図６は、ゲートドライバＩＣ４０に搭載されたゲート信号線駆動回路４１の構成の一例を示すブロック図である。ゲート信号線駆動回路４１は、図６に示すように、４つのシフトレジスタ２２１～２２４を備えている。シフトレジスタ２２ｉ（ｉ＝１～４）には、選択されたゲート信号線ＧＬを示す信号Ｓｅｌｊ（ｉ＝１のときｊ＝Ａ、同様に、ｉ＝２～４のときｊ＝Ｂ～Ｄ）、トランジスタをＯＮ状態にする電圧Ｖｏｎｊ、トランジスタをＯＦＦ状態にする電圧Ｖｏｆｆｊ、Ｖｏｖｄ、信号の方向を制御するＤＩＲ、イネーブル信号ＥＮＡＢＬＥｉ、クロック信号ＣＬＫｉが入力されている。シフトレジスタ２２ｉは、１８０本のゲート信号線ＧＬのうち、Ｓｅｌｊによって指定されたゲート信号線ＧＬに電圧Ｖｏｎｊを印加し、その他のゲート信号線ＧＬに電圧Ｖｏｆｆｊを印加する。
　ＰＣＢ５０は、ゲートドライバＩＣ４０とＴＣＯＮ６０とを接続するプリント基板である。
　［１－１－４．ＴＣＯＮ（タイミングコントローラ）の構成］
　ＴＣＯＮ６０は、表示領域１１における映像の表示を制御する制御部の一例である。
　図２５Ａは、駆動トランジスタＴ５のゲート端子に印加するゲート端子印加電圧（＝映像信号電圧Ｖｓｉｇ）と駆動トランジスタＴ５に流れる電流Ｉｄの関係図である。駆動トランジスタＴ５のＶ－Ｉｄカーブは、Ｖｔを０点として、略２乗カーブとなる。
　図２５Ｂは、ＥＬ素子に流れる電流ＩｄとＥＬ素子の発光輝度Ｂの関係を図示したものである。ＥＬ素子に流れる電流ＩｅとＥＬ素子の発光輝度Ｂとは、比例の関係となる。
　図２５Ａのゲート端子印加電圧Ｖは、ソースドライバＩＣの映像信号電圧Ｖｓｉｇであり、トランジスタ電流ＩｄはＥＬ素子に流れる電流Ｉｅとなる。したがって、Ｖｔ以上の電圧範囲で、映像信号電圧ＶｓｉｇとＥＬ素子の発光輝度Ｂとは、略２乗カーブとなる。
　なお、理解を容易にするために、輝度あるいは電圧差として表現するが、輝度あるいは電圧差は、電圧あるいは電位差に対応する。したがって、輝度は電圧に置き換えることができる。また、輝度あるいは電圧は、電力に変換することができる。
　ソースドライバから出力される信号は電圧であり、電圧が画素に書き込まれ、駆動トランジスタＴ５で電流に変換され、この電流が有機ＥＬ素子ＯＥＬ１に流れてＥＬ素子が発光して輝度となる。ソースドライバから出力される電圧は、一定の変換係数あるいは変換式もしくは変換テーブルなどの手段で変換されて輝度となる。また、電位差（電圧差）は一定の変換係数あるいは変換式もしくは変換テーブルなどの手段で変換されて電圧差となる。たとえば、電圧差算出部６１は、電圧差の演算手段と置き換えることができる。
　なお、変換係数等は、Ｒ、Ｇ、Ｂのそれぞれの画素のＥＬ素子の効率を考慮して設定してもよいことは言うまでもない。以上の事項は、本明細書の他の実施例にも適用できることは言うまでもない。また、他の実施例と組み合わせることができることも言うまでもない。
　ＴＣＯＮ６０は、上述した表示画素Ｐ１の各動作の制御、および、１フレームにおける書き込みの順序の決定を行う。
　図７は、ＴＣＯＮ６０の機能的な構成の一例を示すブロック図である。なお、図７では、本実施の形態を説明するのに必要な構成のみを記載し、その他の構成については省略している。ＴＣＯＮ６０は、図７に示すように、電圧差算出部６１、並び替え部６２、ゲート側制御部６３、および、ソース側制御部６４を備えている。
　各部の詳細な動作については、後述する。
　なお、ＴＣＯＮ６０は、本実施の形態では、専用のＬＳＩ（Ｌａｒｇｅ　Ｓｃａｌｅ　Ｉｎｔｅｇｒａｔｉｏｎ：大規模集積回路）により構成されている場合を例に説明するが、これに限るものではない。ＴＣＯＮ６０は、例えば、マイクロプロセッサ（ＭＰＵ）、ＲＯＭ、ＲＡＭなどから構成されるコンピュータシステムで構成されていても構わない。この場合は、マイクロプロセッサが、上述した各動作を実行させるためのコンピュータプログラムに従って動作することにより、上述した各動作を実現できる。
　［１－２．有機ＥＬディスプレイの動作］
　有機ＥＬディスプレイ１００の動作について、図８～図１５Ｂを用いて説明する。
　上述したように、有機ＥＬディスプレイ１００では、ＴＣＯＮ６０により、１フレームにおける書き込みの順序の決定、および、表示画素Ｐ１の各動作の制御が行われる。
　［１－２－１．書き込みの順序の決定］
　ＴＣＯＮ６０の書き込みの順序の決定について、図８～図１１を基に説明する。
　図８は、ＴＣＯＮ６０の動作を説明するフローチャートである。図９は、フレームの一例を示す図である。
　ＴＣＯＮ６０は、ソースドライバＩＣの出力電力を小さくするため、書き込みの順序が連続する２つの行の間の電圧信号の差（以下、適宜「電圧差」と略称する）が小さくなるように、書き込みの順序を並び替える。上述したように、ソースドライバＩＣ２０の出力電力Ｐは、ＣＶ２Ｆで規定される。つまり、ソースドライバＩＣ２０の出力電力Ｐは、Ｖに対応する電圧信号の差の２乗に応じて決まる。電圧信号の差が小さくなるように書き込みの順序を並び替えることで、ソースドライバＩＣ２０の出力電力Ｐを小さくすることができる。
　具体的には、先ず、本実施の形態では、電圧差算出部６１（図７）は、行単位で書き込みの順序を設定するための指標値を算出する（Ｓ１１）。指標値は、各行の電圧を示している。ここでは、指標値として、電圧信号の二乗の合計値（＝Σｋ＝１～ｍ（Ｌｕｍａ（ｋ））２、ｋは整数、ｍは１行に含まれる画素の数、Ｌｕｍａ（ｋ）はｋ列の表示画素Ｐ１に対応する電圧信号が示す電圧値）を算出する。これを全ての画素行について求める。
　図９では、説明のため、１１行分の指標値を例示している。ここでは、この１１行について並び替えを行う場合を例に説明する。図９では、指標値は、２３、１７、１、５、１９、２、１５、２９、７、１８、２となっている。書き込み順１は、並び替え前の書き込みの順番であり、１行目から順に順番が割り当てられている。
　並び替え部６２は、本実施の形態では、指標値を昇順に並び替え、並び替えた順に書き込み順序を設定している（Ｓ１２）。図９では、書き込み順２は、並び替え後の書き込みの順序を示している。書き込み順２では、３行目、６行目、１１行目、４行目、９行目、７行目、２行目、１０行目、５行目、１行目、８行目の順になっている。
　図１０Ａは、書き込みの順序の並び替え前における各画素行の指標値を示すグラフである。
　ただし、図１０Ａでは、理解を容易にするため、各画素行の指標値（電圧振幅差に相当する値）を１指標値として縦軸値に表現している。
　横軸は書き込みの順序を示す軸である。１画面が、２１６０画素行で構成される場合は、１～２１６０となる。図１０Ａでは、図示を容易にするため、また、理解を容易にするため、画素行数を１１画素行とし、１～１１番目までを表現している。
　図１０Ｂは、書き込みの順序の並び替え後における各画素行の指標値を示すグラフである。図１０Ａおよび図１０Ｂにおいて、縦軸は指標値を示す軸であり、横軸は書き込みの順序を示す軸である。但し、横軸に付した数値は、棒グラフが何番目の画素行に対応するかを示す値である。
　図１０Ｂのグラフでは、図１０Ａのグラフと比較して、書き込みの順序が連続する２つの画素行間で、指標値の差が小さくなっている。指標値の差が小さいとは、ソースドライバＩＣ２０の出力電力が小さくなることを意味する。上述したように、ソースドライバＩＣ２０の出力電力は、ＣＶ２Ｆで規定され、出力電圧の差Ｖの二乗に比例する。書き込みの順序を並び替えることにより、図１０Ｂに示すように、出力電圧の差Ｖを小さくすることができ、ソースドライバＩＣ２０の出力電圧を低減することが可能になる。
　図１１は、図４に示すフレームの書き込みの順序を本実施の形態の方法で並び替えた場合におけるソースドライバＩＣ２０の出力電圧を示す図である。図１１の本開示の形態における実施例では、まず、最大電圧Ｓｍａｘの画素行を順次選択して、各画素行に電圧を印加し、次に、最小電圧Ｓｍｉｎの画素行を順次選択して、各画素行に電圧を印加する。したがって、各画素行に印加する順番は、図１１のようになる。表示パネルの表示画面の表示は、図４となる。
　図１１では、図４に比べ、出力電圧の電圧差が生じるのは、７番目の画素行と８番目の画素行の間だけであり、ソースドライバＩＣ２０に必要とされる駆動能力を飛躍的に下げることができ、発熱量も低減させることができることが分かる。
　なお、図１０Ｂでは、書き込みの順序を、指標値を昇順に（小さい方から順に）並び替える場合を例示したが、指標値を降順に（大きい方から順に）並び替えても構わない。
　図１０Ｃは、書き込みの順序の並び替え後における各画素行の指標値を示すグラフである。図１０Ｃにおいて、縦軸は指標値を示す軸であり、横軸は書き込みの順序を示す軸である。但し、横軸に付した数値は、棒グラフが何番目の画素行に対応するかを示す値である。図１０Ｃの場合においても、図１０Ｂと同様に、出力電圧の差Ｖを小さくすることができ、ソースドライバＩＣ２０の出力電圧を低減することが可能になる。
　映像信号電圧は、ＴＣＯＮなどに内蔵するフレームメモリにメモリされる。フレームメモリにメモリされたデータを用いて、画素行の電圧値を求める。
　簡易的には、各画素に印加される映像信号の電圧値を、各画素行で総和し、総和した値で、選択する画素行の選択順番を求める。画素行は、ゲートドライバＩＣで選択する。たとえば、図９の右端の表において、２３、１７、１、５、１９・・・・・１８、２が各画素行の電圧の総和の場合、３、６、１１、４、７、・・・・・、１、８画素行目を順次選択し、各画素行の画素にソースドライバから映像信号電圧を印加する。
　図２３に図示するように、各ソース信号線に接続された画素間ごとの電圧差（映像信号電圧差）を求める必要がある。画素間ごとの電圧差を画素行で総和し、求めた総和の大小関係を求め、選択する画素行の順番を求める。なお、第１の画素行と第２の画素行における画素の電圧差は、画素行数がｎ画素行存在すれば、ｎ－１の組み合わせがある。組み合わせ演算は、メモリに格納されたデータを用いて演算処理すれば求めることができる。
　ソースドライバの電力を低減させるには、書き込む画素行の順番を入れ替えることで実現できる。各ソース信号線に接続された画素間ごとの電圧差（映像信号電圧差）を求めることが最も高精度の実現手段である。しかし、演算数量が大きい。書き込む画素行を選択するには、各画素行の代表値（たとえば、奇数画素列、偶数列画素列、１６の倍数の画素列など）を比較し、画素行の各指標値（演算値）差が最小に画素行の順番を求めることにより演算数量を削減できる。
　以上の事項は、本明細書の他の実施例にも適用できることは言うまでもない。また、他の実施例と組み合わせることができることも言うまでもない。
　［１－２－２．表示画素の動作］
　表示画素Ｐ１の動作について、図１２Ａ～図１５Ｂを基に説明する。
　表示画素Ｐ１は、上述した構成とすることにより、映像信号電圧Ｖｓｉｇ（電圧信号）の書き込み処理と、有機ＥＬ素子の発光処理とを独立して行うことができる。具体的には、本実施の形態の表示画素Ｐ１では、書き込み処理、リセット処理、コピー処理（複写処理）、および、発光処理が実行される。
　図１２Ａ～図１２Ｄは、表示画素Ｐ１の４つの処理を説明する図である。各処理は、ＴＣＯＮ６０が有機ＥＬディスプレイ１００を構成する各回路を制御することにより実行される。
　図１２Ｂ、図１２Ｃは、１フレームのブランキング期間において、表示画面の全画素に対して同時に実施される。図１２Ａは、１フレームのブランキング期間以外の時間に、画面の上部から下部に１画素行ずつ順次映像信号電圧がコンデンサＣｃに印加される。図１２Ｄは、１フレームのブランキング期間以外の時間に実施される。
　書き込み処理では、コンデンサＣｓの現在の電圧信号に応じて有機ＥＬ素子ＯＥＬ１を発光させながら、コンデンサＣｃに対し電圧信号の書き込みが行われる。
　図１２Ａは、書き込み処理におけるスイッチング素子Ｔ１～Ｔ４の状態を示す図である。図１２Ａに示すように、書き込み処理では、スイッチング素子Ｔ１およびＴ４がＯＮ状態、スイッチング素子Ｔ２およびＴ３がＯＦＦ状態となっている。このように各トランジスタの状態を設定することで、有機ＥＬ素子ＯＥＬ１を現在の電圧信号に応じて発光させながら、コンデンサＣｃに次の電圧信号を書き込むことができる。
　リセット処理では、有機ＥＬ素子ＯＥＬ１の発光を停止した状態で、コンデンサＣｓのリセットが行われる。
　図１２Ｂは、リセット処理におけるスイッチング素子Ｔ１～Ｔ４の状態を示す図である。図１２Ｂに示すように、リセット処理では、スイッチング素子Ｔ３がＯＮ状態、スイッチング素子Ｔ１、Ｔ２、Ｔ４がＯＦＦ状態となっている。スイッチング素子Ｔ１およびＴ２がＯＦＦ状態となることで、コンデンサＣｃには、次の電圧信号に応じた電荷が保持される。また、スイッチング素子Ｔ３がＯＮ状態であるため、駆動トランジスタＴ５のゲート端子、コンデンサＣｓの一端に電圧Ｖｒｅｆ１が入力される。これにより、駆動トランジスタＴ５は初期化される。リセット処理が実行される期間は、スイッチング素子Ｔ４がＯＦＦ状態であるため、有機ＥＬ素子ＯＥＬ１は発光しない。
　なお、電圧Ｖｒｅｆ１を、駆動トランジスタＴ５をオフ状態とする電圧（Ｖｔ電圧以下）に設定することより、電圧Ｖｒｅｆ１を駆動トランジスタＴ５のゲート端子に印加しても、駆動トランジスタＴ５をカットオフに維持できる。したがって、スイッチング素子Ｔ４がオン状態でも、駆動トランジスタＴ５から有機ＥＬ素子ＯＥＬ１に電流は供給されない。この場合は、スイッチング素子Ｔ４をオフにしなくともよい。
　コピー処理では、有機ＥＬ素子ＯＥＬ１の発光を停止させた状態で、コンデンサＣｓにコンデンサＣｃに書き込まれた次の電圧信号がコピーされる。
　図１２Ｃは、コピー処理におけるスイッチング素子Ｔ１～Ｔ４の状態を示す図である。図１２Ｃに示すように、コピー処理では、スイッチング素子Ｔ２がＯＮ状態、スイッチング素子Ｔ１、Ｔ３、Ｔ４がＯＦＦ状態となっている。スイッチング素子Ｔ３がＯＦＦ状態となり、スイッチング素子Ｔ２がＯＮ状態となることで、コンデンサＣｃの一端とコンデンサＣｓの一端とが接続され、コンデンサＣｃに書き込まれた次の電圧信号をコンデンサＣｓにコピーする（書き込む）ことができる。コピー処理が実行される期間は、スイッチング素子Ｔ４がＯＦＦ状態であるため、有機ＥＬ素子ＯＥＬ１は発光しない。
　発光処理では、有機ＥＬ素子ＯＥＬ１の発光が行われる。　図１２Ｄは、発光処理におけるスイッチング素子Ｔ１～Ｔ４の状態を示す図である。図１２Ｄに示すように、発光処理では、スイッチング素子Ｔ４がＯＮ状態、スイッチング素子Ｔ１～Ｔ３がＯＦＦ状態となっている。このように各トランジスタの状態を設定することで、有機ＥＬ素子ＯＥＬ１を、次の電圧信号に応じて発光させることができる。
　図１２Ａに図示しているように、本開示の形態における画素構成では、有機ＥＬ素子ＯＥＬ１に電流を供給している状態でも、映像信号電圧を画素に書き込むことができる。前フレーム期間に画素に書き込まれた映像信号に対応する電圧が、コンデンサＣｓで保持されており、駆動トランジスタＴ５は、コンデンサＣｓに保持された電圧に基づいて、有機ＥＬ素子ＯＥＬ１に電流を供給する。
　現フレーム期間では、画素行が、ゲートドライバＩＣ（回路）により、順次選択され、ソースドライバＩＣは、選択された画素に映像信号を印加する。画素では映像信号に対応する電圧がコンデンサＣｃに保持される。１フレームの各ブランキング期間では、コンデンサＣｃに保持された電圧が、コンデンサＣｓにコピーされる。この期間は、表示画面は、非表示状態に維持される。
　次のフレーム期間では、コンデンサＣｓに保持された電圧に基づいて、駆動トランジスタＴ５が有機ＥＬ素子ＯＥＬ１に電流を供給する。
　以上のように、本開示の形態における画素に、映像信号に基づく電圧を保持するコンデンサＣｓ、Ｃｃを具備することを特徴とする。
　なお、以上の実施例では、映像信号に基づく電圧を保持するコンデンサＣｓ、Ｃｃを具備するとしたが、これに限定するものではない。たとえば、トランジスタなどで２つのメモリ回路を構成し、このメモリ回路に映像信号に基づく電圧を保持させてもよい。また、ＭＯＳトランジスタのゲート容量に、映像信号に基づく電圧を保持させてもよい。
　以上の事項は、本明細書の他の実施例にも適用できることは言うまでもない。また、他の実施例と組み合わせることができることも言うまでもない。
　書き込み処理、リセット処理、コピー処理および発光処理を繰り返し実行することで、映像（例えば、動画）の表示を行うことができる。なお、発光処理において、全ての表示画素Ｐ１について、同時にスイッチング素子Ｔ４をＯＦＦ状態からＯＮ状態にすることで、フレームの表示の切り替えを全ての画素で同時に実行することができる。つまり、２つのフレームが混在表示されないようにすることができる。
　［１－３．作用効果］
　図１３は、フレームの一例を示す図である。
　本実施の形態では、書き込みの順序を、例えば、輝度値の合計を小さい方から順に並び替えるため、図１３に示すフレームでは、最初に比較的暗い領域Ａ２書き込まれ、次に、中間の明るさの領域Ａ３が、最後に、比較的明るい領域Ａ１が書き込まれる。本実施の形態では、書き込みの順序を並び替えるため、映像は、領域Ａ２、Ａ３、Ａ１の順に書き換えられる。
　なお、「領域Ａ２、Ａ３、Ａ１の順に書き換えられる」とは、理解を容易にするための概念的な表現である。本開示の形態における駆動方法では、画素行または各画素の画素間で、電圧差が小さくなるように、画素行を選択する。したがって、Ａ１、Ａ２、Ａ３の各領域において、画面の上下方向あるいは下上方向に順次に画素行が選択されるものではない（ただし、実現の容易性から、Ａ１、Ａ２、Ａ３の各領域において、画面の上下方向あるいは下上方向に順次に選択される場合も本開示の範疇である）。たとえば、領域Ａ１の一部の画素行を書き込み、次に領域Ａ３の一部の画素行を書き込み、また、領域Ａ１の残りの一部の画素行を書き込むという場合もあることは言うまでもない。
　ここで、本実施の形態の電圧信号の書き込みと映像の表示とを独立して行える表示画素Ｐ１ではなく、独立して行えない表示画素を用いた場合、１画面上に２つのフレームが混在して表示される期間が生じる。
　図１４Ａおよび図１４Ｂは、比較例におけるフレームの切り替え時の表示画面の一例を示す図である。図１４Ａおよび図１４Ｂは、実際に画面上に表示される映像の状態を示している。当該比較例は、電圧信号の書き込みと映像の表示とを独立して行えず、且つ、各画素行を上から順に（画素行１から順に）下方に向かって選択する場合を例示している。
　図１４Ａおよび図１４Ｂに示すように、比較例では、１画面上に２つのフレームが混在して表示されている。図１４Ａに示すように、フレーム１からフレーム２に切り替わるときは、画面上部分に次のフレーム２の映像が、画面下部分に現在のフレーム１の映像が混在して表示される。図１４Ｂに示すように、フレーム２からフレーム３に切り替わるときは、例えば、画面上部分に次のフレーム３の映像が、画面下部分に現在のフレーム２の映像が混在して表示される。
　ここで、本実施の形態では、上述したように、図１３では、領域Ａ２、Ａ３、Ａ１の順に電圧信号の書き込みが行われる。そうすると、電圧信号の書き込みと映像の表示とを独立して行えない場合は、図１４Ａおよび図１４Ｂに示す映像よりも、２つのフレームがばらばらに混在して表示されることになり、映像品質が低下する可能性がある。
　また、１つのフレームの場合であっても、以下の場合に表示画像に違和感を発生する。たとえば、Ａ１領域の画像を書き換え、次にＡ３領域の画像を書き換え、次にＡ２領域の画像を書き換える場合である。画面の上下方向に順次に画像を書き換えるのと比較して、表示画面の特定領域の表示画像が書き換えられるため、表示画像を書き換えている領域がノイズ表示のように見える。特に、表示画像が動画表示の場合に顕著である。
　これに対し、本実施の形態では、上述したように、電圧信号の書き込みと映像の表示とを独立して行える表示画素Ｐ１を用いている。このため、映像の切り替えは、全ての画素行について、発光処理において同時に行われる。
　電圧信号の書き込みを行っている画像は、表示画像として表示されず、電圧の書込みが完了したコンデンサＣｓの電圧に基づいて表示画面に表示画像が表示される。したがって、図１３のように、領域Ａ２、Ａ３、Ａ１の順に電圧信号の書き込んでも書き込み時の画像は、表示されないから、従来のような表示画像の違和感が発生しない。
　図１５Ａおよび図１５Ｂは、本実施の形態の表示画素Ｐ１を用いた場合におけるフレームの切り替え時の表示画面の一例を示す図である。図１５Ａおよび図１５Ｂは、実際に画面上に表示される映像の状態を示している。
　本実施の形態では、図１５Ａおよび図１５Ｂに示すように、映像の切り替えは全ての画素行で同じタイミングで行われる。映像の切り替えは、１フレーム期間のブランキング期間に実施することが好ましい。１フレームが複数のサブフィールドで構成される場合は、すべてのサブフィールドのブランキング期間あるいは、任意のサブフィールド期間で映像信号の切り替えを行うことが好ましい。本実施の形態では、１つの画面上で２つのフレームが混在して表示されることはない。上述したように、本実施の形態では、書き込みの順序の並び替えを行うため、電圧信号の書き込みと映像の表示とを独立して行えない場合は、１つの画面上に２つのフレームがさらに断片的に混在して表示される状態となる場合がある。これに対し、本実施の形態の表示画素Ｐ１を用いれば、電圧信号の書き込みと映像の表示とを独立して行えるため、１つの画面上に２つのフレームが混在して表示されることがなく、書き込みの順序の並び替えによる映像品質の低下を防止できる。
　以上より、本実施の形態の有機ＥＬディスプレイ１００では、書き込みの順序の並び替えを行い、且つ、電圧信号の書き込みと映像の表示とを独立して行える。これにより、有機ＥＬディスプレイ１００は、映像品質を低下させることなく、ソースドライバＩＣに必要とされる駆動能力を低減し、ソースドライバＩＣの発熱量を押えて、特別な放熱機構を備える必要を無くすことが可能になる。
　［１－４．変形例１：フレームが複数のサブフィールドで構成される場合１］
　変形例１について、図１６～図１８を基に説明する。
　本変形例では、フレームが、複数のサブフィールドを重畳したものである場合について説明する。
　図１６は、複数のサブフィールドで構成されるフレームの一例を示す図である。各サブフィールドは、添え字（数字）の値が小さいほど輝度値が高く、添え字の値が大きいほど輝度値が低くなっている。表示画素Ｐ１毎に、輝度値に応じて点灯させるサブフィールドを選択することで、所望の輝度を得ることができる。
　１フレームの映像信号を、複数のサブフィールドに分解する。図１６の実施例では各サブフィールドは、輝度（明るさ）で区分されている。なお、映像データの上位ビット～下位ビット等でサブフィールドに区分してもよいことは言うまでもない。たとえば、映像信号が８ビットの場合、８つのサブフィールドから１フレームを構成する。ソースドライバＩＣは、各サブフィールドにおいて、ビットに重みづけを行った電圧値をソース信号線に出力する。この場合、各画素行の指標値は、ビット”１”の個数を求めることにより取得することができる。また、他の画素行との指標値は、ビット”１”の位置を比較することにより、指標値を取得することができる。以上の事項は、本明細書の他の実施例にも適用できることは言うまでもない。また、他の実施例と組み合わせることができることも言うまでもない。
　図１７および図１８は、本変形例におけるソースドライバＩＣ２０の出力電力の一例を示す図である。
　図１７および図１８では、先ず、サブフィールド内で書き込みの順序の並び替えを行っている。また、図１７および図１８では、説明のため、１つのフレームが４つのサブフィールドで構成されている場合を示している。
　図１７では、フィールドの表示順序は並び替えず、サブフィールド内で書き込みの順序の並び替えを行っている。図１７では、サブフィールド１～４の何れも、指標値（＝電圧信号の二乗の合計値）を降順に並び替え、並び替えた順に書き込み順序を設定している。上述したように、サブフィールド１～４の順番で指標値が大きい（サブフィールド１の指標値＞サブフィールド２の指標値＞サブフィールド３の指標値＞サブフィールド４の指標値）。このため、フィールド毎に指標値を降順に並び替えた場合、フレーム全体で指標値を降順に並び替えたことになる。これにより、ソースドライバＩＣ２０の出力電圧の差をフレーム全体で小さくすることができる。
　図１８では、サブフィールドの表示順序を、サブフィールド４～１の順に設定している。さらに、図１８では、サブフィールド毎に、指標値を昇順に並び替えている。つまり、図１８では、フレーム全体で指標値を昇順に並び替えている。これにより、ソースドライバＩＣ２０の出力電圧の差を小さくすることができる。
　映像信号電圧は、ＴＣＯＮ６０などに内蔵するフレームメモリにメモリされる。前記フレームメモリは、さらに複数のサブフィールドに区分されている。まず、フレームメモリデータを演算し、画像データを複数のサブフィールドに区分する。メモリされたデータを用いて、各サブフィールドでの画素行の電圧値を求める。
　簡易的には、各画素に印加される映像信号の電圧値を、各サブフィールドの各画素行で総和し、総和した値で、選択する画素行の選択順番を求める。
　各ソース信号線に接続された画素間ごとの電圧差（映像信号電圧差）を求める必要がある。画素間ごとの電圧差を画素行で総和し、求めた総和の大小関係を求め、選択する画素行の順番を求める。なお、第１の画素行と第２の画素行における画素の電圧差は、画素行数がｎ画素行存在すれば、ｎ－１の組み合わせがある。組み合わせ演算は、メモリに格納されたデータを用いて演算処理すれば求めることができる。
　ソースドライバＩＣ２０の電力を低減させるには、書き込む画素行の順番を入れ替えることで実現できる。各ソース信号線に接続された画素間ごとの電圧差（映像信号電圧差）を求めることが最も高精度の実現手段である。しかし、演算数量が大きい。書き込む画素行を選択するには、各画素行の代表値（たとえば、奇数画素列、素数画素列、６４の倍数の画素列など）を比較し、画素行の各指標値（演算値）差が最小に画素行の順番を求めることにより演算数量を削減できる。また、各画素行の代表値（たとえば、奇数画素列、素数画素列、６４の倍数の画素列など）は、サブフィールドごとに変化させることが好ましい。以上の事項は、本明細書の他の実施例にも適用できることは言うまでもない。また、他の実施例と組み合わせることができることも言うまでもない。
　［１－５．変形例２：フレームが複数のサブフィールドで構成される場合２］
　変形例２について、図１９および図２０を基に説明する。
　本変形例では、変形例１と同様に、フレームが、複数のサブフィールドを重畳したものである場合について説明する。
　変形例１では、指標値を昇順または降順に並び替えたが、本変形例では、サブフィールドまたはフレーム毎（画像毎）に、指標値を昇順に並び替えるか降順に並び替えるかを選択している。
　また、本変形例では、サブフィールドは、上位ビット～下位ビット等、輝度値の大小以外で規定されている。このため、変形例１と同様に並び替えを行うと、サブフィールド内では指標値の差を小さくできるが、フィールド間では指標値の差を小さくできない場合が考えられる。
　具体的には、本変形例では、ＴＣＯＮ６０は、現在の並び替え処理における指標値の最小値と最大値とを求める。ＴＣＯＮ６０は、前回のサブフィールド（またはフレーム）における書き込みの順序が最後の行の指標値である最終指標値と、現在のサブフィールド（またはフレーム）における指標値の最小値および最大値とを比較する。ＴＣＯＮ６０は、最終指標値と最小値との差が、最終指標値と最大値との差よりも小さい場合は、指標値を昇順に並び替え、最終指標値と最大値との差が最終指標値と最小値との差よりも小さい場合は、指標値を降順に並び替える。
　図１９および図２０は、本変形例におけるソースドライバＩＣ２０の出力電力の一例を示す図である。
　図１９および図２０では、先ず、サブフィールド内で書き込みの順序の並び替えを行っている。また、図１９および図２０では、説明のため、１つのフレームが４つのサブフィールドで構成されている場合を示している。
　図１９から分かるように、最初のサブフィールド１では、指標値が降順に並び替えられている。サブフィールド１の最終指標値は、サブフィールド１の指標値の最小値となっている。サブフィールド１の最終指標値とサブフィールド２の指標値の最大値との差は、サブフィールド１の最終指標値とサブフィールド２の指標値の最小値との差よりも小さい。従って、サブフィールド２では、指標値が降順に並び替えられている。
　同様に、サブフィールド２の指標値の最小値とサブフィールド３の指標値の最小値との差は、サブフィールド２の指標値の最小値とサブフィールド３の指標値の最大値との差よりも小さい。従って、サブフィールド３では、指標値が昇順に並び替えられている。
　同様に、サブフィールド３の指標値の最大値とサブフィールド４の指標値の最大値との差は、サブフィールド３の指標値の最大値とサブフィールド４の指標値の最小値との差よりも小さい。従って、サブフィールド４では、指標値が降順に並び替えられている。
　これにより、フィールド内だけでなく、フィールド間でもソースドライバＩＣ２０の出力電圧の差を小さくすることができる。
　図１９では、最初のサブフィールド１について指標値が降順に並び替えられていたが、図２０では、最初のサブフィールド１について指標値が昇順に並び替えられている。
　図２０では、奇数番目に表示されるサブフィールド１および３については、指標値が昇順に並び替えられ、偶数番目に表示されるサブフィールド２および４については、指標値が降順に並び替えられている。
　図２０のように書き込みの順序を設定した場合でも、図１９の場合と同様に、フィールド内だけでなく、フィールド間でもソースドライバＩＣ２０の出力電圧の差を小さくすることができる。
　本変形例では、サブフィールド毎に指標値を降順に並び替えるか昇順に並び替えるかを選択したが、フレーム毎に選択するように構成しても構わない。
　本変形例は、サブフィールド毎またはフレーム毎に、指標値を降順に並び替えるか昇順に並び替えるかを選択するので、特に、サブフィールドの構成が、輝度値の順ではない場合に有用である。
　［１－６．変形例３：書き込みの順序の並び替え方法の他の例１］
　変形例３について、図２１を基に説明する。
　図２１は、本変形例における書き込みの順序の並び替え方法の一例を示す図である。
　本変形例では、ＴＣＯＮ６０は、以下で説明する第一検索処理および第二検索処理を実行する。
　第一検索処理では、ＴＣＯＮ６０は、書き込みの順序が設定されていない行を検索対象行とする。また、検索条件として、（検索条件１）最後に検索された指標値との差が閾値以下となる指標値を有すること、および、（検索条件２）最後に検索された指標値よりも小さいことが設定されている。ＴＣＯＮ６０は、検索対象行を一方向に、つまり、画素行１～１１の順に順次検索し、検索された順に書き込みの順序を設定する。
　第二検索処理では、ＴＣＯＮ６０は、書き込みの順序が設定されていない行を検索対象行とし、検索条件として、（検索条件３）最後に検索された指標値よりも大きい指標値を有することを設定している。ＴＣＯＮ６０は、検索対象行を一方向に、つまり、画素行１～１１の順に順次検索し、検索された順に書き込みの順序を設定する。
　具体的には、図２１では、閾値の値が１０に設定されている。
　第一検索処理では、全ての画素行１～１１が検索対象行とされる。先ず、画素行１が検索される。次に、画素行１の指標値２３との差が１０より小さい画素行２の指標値１７が検索される。次に、画素行２の指標値１７との差が１０より小さい画素行７の指標値１５が検索される。画素行３、４、６は、差が１０より大きいため、検索対象外である。また、画素行５の指標値１９は、画素行２の指標値１７よりも大きいため、検索対象外である。同様にして、画素行９の指標値７、画素行１１の指標値２が検索される。検索された画素行１、２、７、９、１１は、この順に書き込み順が設定される。
　続いて、第二検索処理が実行される。第二検索処理では、書き込み順が設定されていない画素行３～６、８、１０が検索対象行とされる。先ず、画素行３が検索され、続いて、画素行３の指標値１よりも大きい指標値５を有する画素行４が検索される。同様にして、画素行５の指標値１９、画素行８の指標値２９が検索される。検索された画素行３、４、５、８は、この順に書き込み順が設定される。
　最後に、書き込み順が設定されていない画素行６および画素行１０が検索され、この順に書き込み順が設定される。
　まとめると、本変形例では、画素行１、２、７、９、１１、３、４、５、８、６、１０の順に書き込みの順序が設定される。
　本変形例においても、ソースドライバＩＣ２０の出力電圧の差を小さくすることができる。
　画素行を書き込む順番を入れ替える指針は、各画素行の画素の代表値（最大値から６４番目までの画素、最小値から６４番目の画素、６４画素列に位置する画素など）を設定して比較し、全行の各指標値差が最小になるようにすることによって実現してもよい。
　また、有機ＥＬパネルでは、赤（Ｒ）、緑（Ｇ）、青（Ｂ）などの発光色によって、発光効率が異なり、また、必要とする電圧振幅も異なる。したがって、指標値は、赤（Ｒ）、緑（Ｇ）、青（Ｂ）で区分して演算して求めることが好ましい。
　以上の事項は、本明細書の他の実施例にも適用できることは言うまでもない。また、他の実施例と組み合わせることができることも言うまでもない。
　［１－７．変形例４：書き込みの順序の並び替え方法の他の例２］
　変形例４について、図２２を基に説明する。
　図２２は、本変形例における書き込みの順序の並び替え方法の一例を示す図である。
　本変形例では、ＴＣＯＮ６０は、変形例３の第一検索処理を実行する。第二検索条件は実行しない。また、本変形例の第一検索処理は、変形例３の第一検索処理から検索条件２を省いた構成となっている。つまり、検索条件として、（検索条件１）最後に検索された指標値との差が閾値以下となる指標値を有することを設定している。本変形例では、第一検索処理を、検索対象行がなくなるまで繰り返し実行している。
　また、ＴＣＯＮ６０は、検索対象行を一方向に、つまり、画素行１～１１の順に順次検索し、検索された順に書き込みの順序を設定する。
　具体的には、図２２では、閾値の値が７に設定されている。
　１回目の第一検索処理では、画素行１～１１が検索対象行とされる。先ず、画素行１が検索される。次に、画素行１の指標値２３との差が７より小さい画素行２の指標値１７が検索される。次に、画素行２の指標値１７との差が７より小さい画素行５の指標値１９が検索される。画素行３、４は、差が７より大きいため、検索対象外である。同様にして、画素行７の指標値１５、画素行１０の指標値１８が検索される。検索された画素行１、２、５、７、１０は、この順に書き込み順が設定される。
　２回目の第一検索処理では、画素行３、４、６、８、９、１１が検索対象行とされる。先ず、画素行３が検索される。次に、画素行３の指標値１との差が７より小さい画素行４の指標値５が検索される。同様にして、画素行６の指標値２、画素行９の指標値７、画素行１１の指標値２が検索される。検索された画素行３、４、６、９、１１は、この順に書き込み順が設定される。
　３回目の第一検索処理では、画素行８が検索対象行とされる。画素行８に、次の書き込みの順序が割り当てられる。
　まとめると、本変形例では、画素行１、２、５、７、１０、３、４、６、９、１１、８の順に書き込みの順序が設定される。
　本変形例においても、ソースドライバＩＣ２０の出力電圧の差を小さくすることができる。
　［１－８．変形例５：指標値の算出の他の例］
　変形例５について、図２３を基に説明する。
　本変形例では、上記実施の形態および変形例１～４とは、各行の明るさを示す指標値の算出方法が異なる。上記実施の形態および変形例１～４では、指標値として、電圧信号の二乗の合計値（＝Σｋ＝１～ｍ（Ｌｕｍａ（ｋ））２、ｋは整数、ｍは１行に含まれる画素の数、Ｌｕｍａ（ｋ）はｋ列の表示画素Ｐ１に対応する電圧信号が示す電圧値）を求めた。
　これに対し、本変形例では、指標値として、電圧信号の２条の差の合計値（＝Σｋ＝１～ｍ｛（Ｌｕｍａ（ｉ）（ｋ））２－（Ｌｕｍａ（ｊ）（ｋ））２｝（ｉ、ｊは画素行、ｉ＝１～ｎ－１、ｊ＝ｉ＋１）を求める。これを、例えば、画素行１と画素行２～ｍそれぞれとの間、画素行２と画素行３～ｍそれぞれとの間、・・・、画素行ｍ－１と画素行ｍとの間について求める。本変形例の指標値は、２つの行の間の明るさの差、つまり、他の行との対比における相対的な行の明るさを示している。
　図２３は、本変形例における書き込みの順序の並び替え方法の一例を示す図である。
　１列目は、１７２－１２＝２８８となる。同様にして、ｍ列目まで求め、これらを合計したものが指標値となる。
　検索方法は、実施の形態および変形例１～４に準じて設定すればよい。ＴＣＯＮ６０は、例えば、最初に画素行１を選択し、次に、画素行１との間の指標値が閾値以下となる画素行（変形例３、４等に対応）、あるいは、画素行１との間の指標値が最も小さい画素行（実施の形態、変形例１、２等に対応）等を検索する。同様にして、最後に検索された画素行との間の指標値が、閾値以下あるいは最も小さい画素行を順次検索する。
　本変形例においても、ソースドライバＩＣ２０の出力電圧の差を小さくすることができる。
　［１－９．変形例６：表示画素の構成の他の例］
　変形例６について、図２４を基に説明する。本変形例では、上記実施の形態および変形例１～４とは、表示画素Ｐの構成が異なる。
　図２４は、本変形例における表示画素Ｐ２（Ｐ）の構成の一例を示す回路図である。
　図２４に示すように、表示画素Ｐ２は、スイッチング素子Ｔ１１～Ｔ１４、Ｔ１６、Ｔ１７、コンデンサＣｃおよびＣｓ、駆動トランジスタＴ１５および有機ＥＬ素子（発光素子）ＯＥＬ１を備えている。
　スイッチング素子Ｔ１１は、表示画素Ｐ２の選択および非選択を切り替える第一スイッチ回路の一例であり、Ｎチャネル型ＭＯＳトランジスタで構成されている。スイッチング素子Ｔ１１は、ゲート信号線ＧＬ１１に印加される選択信号に応じて、ソース信号線ＳＬとノードＮ１１との間の導通および非導通を切り替える。
　スイッチング素子Ｔ１２～Ｔ１４、Ｔ１６、Ｔ１７は、Ｎチャネル型ＭＯＳトランジスタである。スイッチング素子Ｔ１２～Ｔ１４、Ｔ１６、Ｔ１７により、コンデンサＣｃに対し電圧信号の書き込みを行う書き込み動作、コンデンサＣｓをリセットするリセット動作、コンデンサＣｓにコンデンサＣｃに書き込まれた電圧信号をコピーするコピー動作、および、有機ＥＬ素子ＯＥＬ１の発光を行う発光動作を行わせることができる。
　スイッチング素子Ｔ１２は、コンデンサＣｃとコンデンサＣｓとの接続および非接続を切り替える第二スイッチ回路の一例であり、ゲート信号線ＧＬ１２に印加される信号に応じて、ノードＮ１１とノードＮ１２との間の導通および非導通を切り替える。
　スイッチング素子Ｔ１３は、ゲート信号線ＧＬ１３に印加される信号に応じて、ノードＮ１２に電圧Ｖｒｅｆ２を入力するか否かを切り替える。電圧Ｖｒｅｆ２は、コンデンサＣｃを初期化するための電圧である。
　スイッチング素子Ｔ１４は、駆動トランジスタＴ１５と有機ＥＬ素子ＯＥＬ１との接続および非接続を切り替える第三スイッチ回路の一例であり、ゲート信号線ＧＬ１４に印加される信号に応じて、駆動トランジスタＴ１５による有機ＥＬ素子ＯＥＬ１への駆動電流の供給と非供給とを切り替える。
　スイッチング素子Ｔ１６は、ゲート信号線ＧＬ１５に印加される信号に応じて、ノードＮ１２に電圧Ｖｒｅｆ１を入力するか否かを切り替える。電圧Ｖｒｅｆ１は、コンデンサＣｓを初期化するための電圧である。
　スイッチング素子Ｔ１７は、ゲート信号線ＩＮＩに印加される信号に応じて、ノードＮ１３に電圧ＶＩＮＩを印加するか否かを切り替える。なお、電圧ＶＩＮＩは、有機ＥＬ素子ＯＥＬ１の初期化を行うための電圧である。
　駆動トランジスタＴ１５は、Ｎチャネル型ＭＯＳトランジスタであり、コンデンサＣｓに書き込まれた電圧信号の大きさに応じた駆動電流を有機ＥＬ素子ＯＥＬ１に供給する。駆動トランジスタＴ１５は、ゲート端子がノードＮ１２に、ドレイン端子が有機ＥＬ素子ＯＥＬ１のアノード電極にそれぞれ接続され、ソース端子にスイッチング素子Ｔ１４を介して電圧ＶＴＦＴが入力されている。
　有機ＥＬ素子ＯＥＬ１は、駆動トランジスタＴ１５から供給される駆動電流に応じて発光する素子である。有機ＥＬ素子ＯＥＬ１は、カソード電極に電圧ＶＥＬが入力され、アノード電極がスイッチング素子Ｔ１４に接続されている。
　コンデンサＣｃは、ソースドライバＩＣ２０により電圧信号が書き込まれるコンデンサであり、一端がノードＮ１１に接続され、他端に電圧Ｖｒｅｆ１が入力されている。
　コンデンサＣｓは、コンデンサＣｃの電圧信号がコピーされる（コンデンサＣｃの電荷を受け付ける）コンデンサであり、一端がノードＮ１２に接続され、他端に電圧ＶＴＦＴが入力されている。
　表示画素Ｐ２は、上述した構成とすることにより、電圧信号の書き込みと、有機ＥＬ素子の発光とを独立して行うことができる。
　本変形例においても、実施の形態および変形例１～５に記載した方法で、書き込みの順序を並び替えることにより、ソースドライバＩＣ２０の出力電圧の差を小さくすることができる。
　また、本変形例の表示画素Ｐ２を用いることにより、映像品質の低下を防止することが可能になる。
　（他の実施の形態）
　以上、有機ＥＬディスプレイ（表示装置）について、実施の形態に基づいて説明したが、本開示は、この実施の形態に限定されるものではない。本開示の趣旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態に施したものや、異なる実施の形態における構成要素を組み合わせて構築される形態も、一つまたは複数の態様の範囲内に含まれても良い。
　（１）上記実施の形態および変形例１～４、６では、複数の表示画素の各行の明るさを示す指標値として、輝度値の２乗の合計値を求め、変形例５では、電圧信号の２条の差の合計値を求めたが、これに限るものではない。指標値は、例えば、１行の画素の平均値、あるいは、２乗の平均値等であっても構わない。
　（２）上記実施の形態および変形例１では、指標値を降順または昇順に並び替え、変形例２では、指標値を降順または昇順に並び替えるかをフィールドまたはフレーム毎に判定したが、これに限るものではない。
　フィールドあるいはフレーム毎に、指標値を昇順に並び替えるか降順に並び替えるかを規定したパターンを予め設定しておいても構わない。
　具体的には、例えば、一般的に、最小値同士、最大値同士は指標値の差が小さくなると考えられることから、フィールドあるいはフレーム毎に、指標値の並び替えを、降順に行うか昇順に行うかを交互に設定しても構わない。
　本開示は、有機エレクトロルミネッセンス（ＥＬ）素子を用いた有機ＥＬディスプレイ等の表示装置に利用可能である。
１０　有機ＥＬパネル
１１　表示領域
１２　ガラス基板
２０　ソースドライバＩＣ
２１　ソース信号線駆動回路
３０、５０　ＰＣＢ
４０　ゲートドライバＩＣ
４１　ゲート信号線駆動回路
６０　ＴＣＯＮ
６１　電圧差算出部
６２　並び替え部
６３　ゲート側制御部
６４　ソース側制御部
１００　有機ＥＬディスプレイ
２２１　シフトレジスタ
Ａ１、Ａ２、Ａ３　領域
Ｃｃ、Ｃｓ　コンデンサ
ＩＮＩ、ＧＬ、ＧＬ１、ＧＬ２、ＧＬ３、ＧＬ４、ＧＬ１１、ＧＬ１２，ＧＬ１３、ＧＬ１４、ＧＬ１５　ゲート信号線
Ｎ１、Ｎ２、Ｎ１１、Ｎ１２、Ｎ１３　ノード
ＯＥＬ１　有機ＥＬ素子
Ｓｍａｘ　最大電圧
Ｓｍｉｎ　最小電圧
ＳＬ　ソース信号線
Ｔ１、Ｔ２、Ｔ３、Ｔ４、Ｔ１１、Ｔ１２、Ｔ１３、Ｔ１４、Ｔ１６、Ｔ１７　スイッチング素子
Ｔ５、Ｔ１５　駆動トランジスタ
ＶＴＦＴ、ＶＩＮＩ、ＶＥＬ、Ｖｒｅｆ１、Ｖｒｅｆ２、Ｖｏｆｆｊ、Ｖｏｎｊ　電圧
Ｖｓｉｇ　映像信号電圧

Claims (10)

  1. 　行毎に配置された複数のゲート信号線と、列毎に配置された複数のソース信号線と、前記複数のゲート信号線と前記複数のソース信号線との交差点のそれぞれに配置された複数の表示画素とを有する表示部と、
    　前記複数のゲート信号線を指定された順序で選択可能なゲートドライバと、
    　前記複数のソース信号線のそれぞれに電圧信号を出力するソースドライバと、
    　前記複数の表示画素、前記ゲートドライバおよび前記ソースドライバの制御を行う制御部とを備え、
    　前記複数の表示画素のそれぞれは、駆動電流に応じて発光する発光素子と、前記電圧信号が書き込まれる書き込み用コンデンサと、前記書き込み用コンデンサの電荷を受け付け可能な表示用コンデンサと、前記表示用コンデンサに保持された電荷の大きさに応じた前記駆動電流を前記発光素子に供給する駆動トランジスタとを有し、前記書き込み用コンデンサに対する電圧信号の書き込みと、前記表示用コンデンサに保持された電荷に応じた前記発光素子の発光とを独立して実行できるように構成され、
    　前記制御部は、前記表示部における行単位での書き込みの順序を、前記書き込みの順序が連続する２つの行の間の電圧信号の差が小さくなるように並び替える並び替え処理を実行し、
    　前記制御部は、前記ゲートドライバに対し、前記制御部による並び替え処理後の前記書き込みの順序で前記複数のゲート信号線の選択を行わせるように、前記書き込みの順序を指定する、
    　表示装置。
  2. 　前記制御部は、前記並び替え処理において、
    　前記複数の表示画素の各行の明るさを示す指標値を算出し、前記指標値を用いて前記書き込みの順序の並び替えを行う、
    　請求項１に記載の表示装置。
  3. 　前記制御部は、
    　前記指標値として、前記複数の表示画素それぞれについて前記電圧信号の２乗を求め、当該電圧信号の２乗を行毎に合計した合計値を求める、
    　請求項２に記載の表示装置。
  4. 　前記制御部は、前記並び替え処理において、
    　前記指標値を降順にまたは昇順に並べ替え、並び替えた順序に前記書き込みの順序を設定する、
    　請求項２または３に記載の表示装置。
  5. 　前記制御部は、前記並び替え処理において、
    　現在の前記並び替え処理における前記指標値の最小値と最大値とを求め、
    　前回の前記並び替え処理における前記書き込みの順序が最後の行の指標値である最終指標値と、前記最小値および前記最大値とを比較し、
    　前記最終指標値と前記最小値との差が前記最終指標値と前記最大値との差よりも小さい場合は、前記指標値を昇順に並び替え、
    　前記最終指標値と前記最大値との差が前記最終指標値と前記最小値との差よりも小さい場合は、前記指標値を降順に並び替える、
    　請求項４に記載の表示装置。
  6. 　前記制御部は、前記並び替え処理において、
    　前記書き込みの順序が設定されていない行を検索対象行とし、最後に検索された前記指標値との差が閾値以下となる前記指標値を有することを検索条件として、前記検索対象行を一方向に順次検索し、検索された順に前記書き込みの順序を設定する第一検索処理を実行する、
    　請求項２または３に記載の表示装置。
  7. 　前記制御部は、
    　前記第一検索処理の実行後に、さらに、
    　前記書き込みの順序が設定されていない行を検索対象行とし、最後に検索された前記指標値よりも大きいまたは小さい前記指標値を有する検索対象行を前記一方向に検索し、検索された順に前記書き込みの順序を設定する第二検索処理とを実行する、
    　請求項６に記載の表示装置。
  8. 　前記複数の表示画素のそれぞれは、さらに、
    　前記複数の表示画素それぞれの選択および非選択を切り替える第一スイッチ回路と、
    　前記書き込み用コンデンサと前記表示用コンデンサとの接続および非接続を切り替える第二スイッチ回路と、
    　前記駆動トランジスタと前記発光素子との接続および非接続を切り替える第三スイッチ回路とを備える、
    　請求項１～６の何れか１項に記載の表示装置。
  9. 　前記ゲートドライバは、
    　前記電圧信号を書き込む書き込み処理時に、前記第二スイッチ回路を非接続にして前記書き込み用コンデンサと前記表示用コンデンサとを独立させ、前記第一スイッチ回路を選択に設定して前記書き込み用コンデンサに前記電圧信号を書き込み、前記第三スイッチ回路を接続に設定して前記発光素子を発光させ、
    　前記電圧信号を前記書き込み用コンデンサから前記表示用コンデンサに複写する複写処理時に、前記第一スイッチ回路を非選択に設定し、前記第三スイッチ回路を非接続に設定して前記発光素子の発光を停止させ、前記第二スイッチ回路を接続に設定して前記書き込み用コンデンサに書き込まれた前記電圧信号を前記表示用コンデンサに書き込む、
    　請求項８に記載の表示装置。
  10. 　行毎に配置された複数のゲート信号線と、列毎に配置された複数のソース信号線と、前記複数のゲート信号線と前記複数のソース信号線との交差点のそれぞれに配置された複数の表示画素とを有する表示部と、
    　前記複数のゲート信号線を指定された順序で選択可能なゲートドライバと、
    　前記複数のソース信号線のそれぞれに電圧信号を出力するソースドライバと、
    　前記複数の表示画素、前記ゲートドライバおよび前記ソースドライバの制御を行う制御部とを備え、
    　前記複数の表示画素のそれぞれが、駆動電流に応じて発光する発光素子と、前記電圧信号が書き込まれる書き込み用コンデンサと、前記書き込み用コンデンサの電荷を受け付け可能な表示用コンデンサと、前記表示用コンデンサに保持された電荷の大きさに応じた前記駆動電流を前記発光素子に供給する駆動トランジスタとを有し、前記書き込み用コンデンサに対する電圧信号の書き込みと、前記表示用コンデンサに保持された電荷に応じた前記発光素子の発光とを独立して実行できるように構成された表示装置に実行させる表示方法であって、
    　前記制御部は、
    　前記表示部における行単位での書き込みの順序を、前記書き込みの順序が連続する２つの行の間の電圧信号の差が小さくなるように並び替えるステップと、
    　前記ゲートドライバに対し、並び替えた後の前記書き込みの順序で前記複数のゲート信号線の選択を行わせるように、前記書き込みの順序を指定するステップと、
    　前記ゲートドライバによるゲート信号線の選択時に、前記表示用コンデンサと前記書き込み用コンデンサとが電気的に接続されないように前記表示画素を制御するステップと、
    　前記ゲートドライバにより前記複数のゲート信号線が選択されていない時に、前記表示用コンデンサと前記書き込み用コンデンサとが電気的に接続されるように前記表示画素を制御するステップとを含む
    　表示方法。
PCT/JP2014/006434 2014-01-09 2014-12-24 表示装置および表示方法 WO2015104777A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US15/109,896 US10056040B2 (en) 2014-01-09 2014-12-24 Display apparatus and display method
JP2015556644A JP6232590B2 (ja) 2014-01-09 2014-12-24 表示装置および表示方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-002343 2014-01-09
JP2014002343 2014-01-09

Publications (1)

Publication Number Publication Date
WO2015104777A1 true WO2015104777A1 (ja) 2015-07-16

Family

ID=53523634

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/006434 WO2015104777A1 (ja) 2014-01-09 2014-12-24 表示装置および表示方法

Country Status (3)

Country Link
US (1) US10056040B2 (ja)
JP (1) JP6232590B2 (ja)
WO (1) WO2015104777A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017085753A1 (ja) * 2015-11-18 2017-05-26 パナソニック液晶ディスプレイ株式会社 表示装置及びその駆動方法
CN111897552A (zh) * 2020-08-13 2020-11-06 四川长虹电器股份有限公司 一种用于tcon驱动ic的写程方法
WO2022124099A1 (ja) * 2020-12-09 2022-06-16 ソニーセミコンダクタソリューションズ株式会社 画素回路、表示装置及び駆動方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6232590B2 (ja) * 2014-01-09 2017-11-22 株式会社Ｊｏｌｅｄ 表示装置および表示方法
JP2017227781A (ja) * 2016-06-23 2017-12-28 セイコーエプソン株式会社 電気光学装置、電気光学装置の駆動方法、および電子機器
WO2018122665A1 (en) * 2016-12-27 2018-07-05 Semiconductor Energy Laboratory Co., Ltd. Display panel, display device, input/output device, and data processing device
CN109285503B (zh) * 2018-11-13 2023-06-30 京东方科技集团股份有限公司 像素电路、像素阵列、显示装置和驱动方法
TWI804833B (zh) * 2019-03-19 2023-06-11 矽創電子股份有限公司 顯示面板之驅動電路
CN117425928A (zh) * 2021-05-27 2024-01-19 巴科股份有限公司 生成用于发光元件的驱动信号的方法和装置
JP2023048342A (ja) * 2021-09-28 2023-04-07 セイコーエプソン株式会社 電気光学装置、電子機器及び駆動方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008249744A (ja) * 2007-03-29 2008-10-16 Sony Corp 表示装置、表示装置の駆動方法および電子機器
WO2010106661A1 (ja) * 2009-03-19 2010-09-23 パイオニア株式会社 発光表示装置およびその駆動方法
JP5378613B1 (ja) * 2012-02-10 2013-12-25 シャープ株式会社 表示装置および表示方法
JP2014209209A (ja) * 2013-03-28 2014-11-06 株式会社半導体エネルギー研究所 表示装置
JP2014219440A (ja) * 2013-05-01 2014-11-20 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 映像表示装置及び画素回路の制御方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63262688A (ja) 1987-04-20 1988-10-28 富士通株式会社 デイスプレイ走査方式
JP2000003155A (ja) 1998-06-15 2000-01-07 Nec Kansai Ltd 表示装置の駆動方法
JP2000010517A (ja) 1998-06-25 2000-01-14 Pioneer Electron Corp 発光ディスプレイ及びその駆動方法
JP4662012B2 (ja) 2003-08-05 2011-03-30 東北パイオニア株式会社 ディスプレイおよびその駆動方法
JP4645881B2 (ja) 2004-07-08 2011-03-09 ソニー株式会社 画素回路及、アクティブマトリクス装置及び表示装置
KR100804639B1 (ko) 2005-11-28 2008-02-21 삼성전자주식회사 디스플레이 장치 구동 방법
US20120327108A1 (en) * 2009-12-24 2012-12-27 Panasonic Corporation Image display apparatus, image display circuit, and image display method
JP6232590B2 (ja) * 2014-01-09 2017-11-22 株式会社Ｊｏｌｅｄ 表示装置および表示方法
WO2015111118A1 (ja) * 2014-01-27 2015-07-30 株式会社Ｊｏｌｅｄ 有機ｅｌ表示装置および駆動方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008249744A (ja) * 2007-03-29 2008-10-16 Sony Corp 表示装置、表示装置の駆動方法および電子機器
WO2010106661A1 (ja) * 2009-03-19 2010-09-23 パイオニア株式会社 発光表示装置およびその駆動方法
JP5378613B1 (ja) * 2012-02-10 2013-12-25 シャープ株式会社 表示装置および表示方法
JP2014209209A (ja) * 2013-03-28 2014-11-06 株式会社半導体エネルギー研究所 表示装置
JP2014219440A (ja) * 2013-05-01 2014-11-20 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 映像表示装置及び画素回路の制御方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017085753A1 (ja) * 2015-11-18 2017-05-26 パナソニック液晶ディスプレイ株式会社 表示装置及びその駆動方法
US10621937B2 (en) 2015-11-18 2020-04-14 Panasonic Liquid Crystal Display Co., Ltd. Liquid crystal display device and method of driving the same
CN111897552A (zh) * 2020-08-13 2020-11-06 四川长虹电器股份有限公司 一种用于tcon驱动ic的写程方法
WO2022124099A1 (ja) * 2020-12-09 2022-06-16 ソニーセミコンダクタソリューションズ株式会社 画素回路、表示装置及び駆動方法

Also Published As

Publication number Publication date
US10056040B2 (en) 2018-08-21
JPWO2015104777A1 (ja) 2017-03-23
US20160358531A1 (en) 2016-12-08
JP6232590B2 (ja) 2017-11-22

Similar Documents

Publication Publication Date Title
JP6232590B2 (ja) 表示装置および表示方法
US7274345B2 (en) Electro-optical device and driving device thereof
US10867561B2 (en) Display apparatus
US9881551B2 (en) Drive circuit, display device, and drive method
US8552655B2 (en) Image display apparatus
JP5230841B2 (ja) 表示装置
KR102629873B1 (ko) 표시 장치
US9349313B2 (en) Display device and driving method thereof
US20040004591A1 (en) Image display apparatus
JP2010266848A (ja) Ｅｌ表示装置及びその駆動方法
JP2006189874A (ja) 有機電界発光表示装置及びその動作方法
JP2016009156A (ja) ゲートドライバ回路およびｅｌ表示装置
JP4039441B2 (ja) 電気光学装置および電子機器
JP6417608B2 (ja) 画像表示装置および画像表示装置の駆動方法。
WO2016080052A1 (ja) データドライバ、表示装置、及び、電子機器
US20130082912A1 (en) Display Drives Circuits and Techniques
US9135855B2 (en) Display device, electronic device, driving circuit, and driving method thereof
CN107665668B (zh) 显示装置
JP6291670B2 (ja) 表示装置および表示方法
JP4628688B2 (ja) 表示装置およびその駆動回路
JP2007072319A (ja) 表示装置
JP6332783B2 (ja) 画像表示装置
KR101240658B1 (ko) 표시 장치 및 그 구동 방법
JP2006047493A (ja) 表示用制御線駆動回路及び画像表示装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14877595

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2015556644

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 15109896

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14877595

Country of ref document: EP

Kind code of ref document: A1