JPH08122733A - 液晶駆動回路 - Google Patents

液晶駆動回路

Info

Publication number
JPH08122733A
JPH08122733A JP25347394A JP25347394A JPH08122733A JP H08122733 A JPH08122733 A JP H08122733A JP 25347394 A JP25347394 A JP 25347394A JP 25347394 A JP25347394 A JP 25347394A JP H08122733 A JPH08122733 A JP H08122733A
Authority
JP
Japan
Prior art keywords
voltage
liquid crystal
operational amplifier
amplifier
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP25347394A
Other languages
English (en)
Other versions
JP3683604B2 (ja
Inventor
Yukihide Ote
幸秀 尾手
Koichi Kodera
浩一 小寺
Hirobumi Koshi
博文 輿
Hiroshi Katayanagi
浩 片柳
Shinji Yasukawa
信治 安川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi ULSI Engineering Corp
Hitachi Ltd
Hitachi Consumer Electronics Co Ltd
Japan Display Inc
Original Assignee
Hitachi Device Engineering Co Ltd
Hitachi ULSI Engineering Corp
Hitachi Ltd
Hitachi Consumer Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Device Engineering Co Ltd, Hitachi ULSI Engineering Corp, Hitachi Ltd, Hitachi Consumer Electronics Co Ltd filed Critical Hitachi Device Engineering Co Ltd
Priority to JP25347394A priority Critical patent/JP3683604B2/ja
Publication of JPH08122733A publication Critical patent/JPH08122733A/ja
Application granted granted Critical
Publication of JP3683604B2 publication Critical patent/JP3683604B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】液晶容量に画素電圧を書き込む駆動装置の書込
み電圧の劣化をなくして、画質改善と低消費電力化を達
成し、外付部品を低減する。 【構成】液晶負荷を構成する液晶容量にアナログ駆動信
号を供給する液晶駆動回路において、前記液晶容量に接
続する出力端子１本あたり複数の演算増幅器を設け、選
択的に動作させることで合成のダイナミックレンジを拡
大する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、テレビ受像機やパソコ
ン、その他の画像表示に用いる液晶表示装置にかかり、
特に表示画像の画質改善と消費電力の低減および外付部
品を低減した液晶駆動回路に関する。
【０００２】
【従来の技術】テレビ受像機やパソコン、その他の電子
機器は、アナログからデジタルの信号処理形態に変遷し
つつあり、また小型化と消費電力低減の観点からその表
示デバイスとして液晶表示装置を用いる傾向にある。
【０００３】液晶表示装置は、基本的には２組の電極群
の交差部で形成される多数の画素で二次元の画面を構成
するが、特に上記交差点にトランジスタを配置した所謂
ＴＦＴ型として知られるアクティブマトリクス型液晶表
示装置は、高速の応答速度，高画質および低消費電力の
点から多用されている。
【０００４】この種の液晶表示装置は、表示データに対
応する多階調電圧をデジタルデータにより演算あるいは
選択により列ごとまたは画面ごとに階調電圧を出力する
ドライバすなわち駆動回路を備え、この駆動回路から液
晶の各画素を構成する液晶容量に電圧を印加することで
所要の画像を表示する。
【０００５】また、液晶表示装置の表示の多色化に伴
い、ドライバ（駆動回路）は８階調→６４階調→２５６
階調とその選択数は増加している。
【０００６】図１１は本発明を適用する液晶表示装置の
基本構成を説明する概略ブロック図であって、ＬＣＰは
ＴＦＴ液晶表示パネル、ＤＲＶはドレイン電極に画素信
号を供給するドレイン駆動回路（以下、ドレインドライ
バ、単にドライバとも言う）、ＲＶＧは基準電圧発生回
路、ＤＤＣはＤＣ／ＤＣコンバータ、ＣＴＲはコントロ
ーラ、ＧＲＶはコモン電極（ゲート電極）に駆動電圧を
供給するゲート駆動回路、ＣＡＶＧはゲート電極に駆動
電圧を印加するコモン交流化電圧発生回路、ＧＤＲはゲ
ートドライバ、ＢＬはバックライトである。
【０００７】同図において、ここでは駆動回路ＤＶＲは
６４階調を出力する。すなわち、ドライバＤＶＲはＴＦ
Ｔ液晶パネルＬＣＰのドレイン側に接続され基準電圧と
なる９本の基本階調電Ｖ0 〜Ｖ8 を基準電圧発生回路Ｒ
ＶＧより得るその９電圧間の電圧をそれぞれ８分割する
ことで８×８＝６４階調電圧を発生する。
【０００８】ＤＣ／ＤＣコンバータＤＤＣは電源電圧Ｖ
CCから所定の駆動電圧を生成し、これを基準電圧発生回
路ＲＶＧとゲート駆動回路ＧＲＶに印加する。
【０００９】なお、コントローラＣＴＲはゲート駆動回
路ＧＲＶとドレイン駆動回路ＤＶＲを同期させて所定の
画素を選択駆動し、またバックライトＢＬは液晶パネル
ＣＬＰを照明するための光源であり、液晶パネルＣＬＰ
の裏面に設置される。
【００１０】図１２は図１１に示した本発明を適用する
液晶表示装置のドレイン駆動回路ＤＶＲの構成を説明す
るブロック図であって、ＢＡはバッファアンプ、ＳＴＳ
は６４階調選択回路（×２４０）、ＬＡＴ（１），ＬＡ
Ｔ（２）は２４０ラッチ回路（１），（２）、ＬＡＤＳ
はラッチアドレスセレクタ、ＣＬＣＣはクロック制御回
路、ＤＲＣはデータ反転回路、ＳＴＧは６４階調生成回
路である。
【００１１】同図において、デジタル表示データＤ00〜
Ｄ25はデータ反転回路ＤＲＣを介して２４０ラッチ回路
（１）と２４０ラッチ回路（２）ＬＡＴ（２）に供給さ
れる。このデータのラッチは、シフトクロックＳＨＬと
クロック制御回路ＣＬＣＣからのクロック信号とでシフ
トレジスタからなるラッチアドレスセレクタＬＡＤＳで
実行される。
【００１２】２４０ラッチ回路（１）と２４０ラッチ回
路（２）ＬＡＴ（２）に供給されたデジタル表示データ
は、６４階調生成回路ＳＴＧからの６４階調データによ
り６４階調選択回路ＳＴＳを介してバッファアンプＢＡ
に印加される。
【００１３】バッファアンプＢＡは階調データを液晶容
量のチャージに必要とする所要レベルのアナログ電圧に
変換して、その変換信号Ｙ１〜Ｙ２４０を液晶パネルの
１ライン分の各画素に印加する。
【００１４】また、ドライバの方式はオペアンプ（演算
増幅器）方式や抵抗分割方式等がある。オペアンプ方式
はドライバ内において液晶容量に印加する端子（出力端
子）１本に１個の演算増幅器（オペアンプ）を有してい
る。特に、スイッチトキャパシタ（ＳＣ）よる反転、正
転アンプはその特長から比較的電力が小さいとされ携帯
用を意識した液晶表示装置に使用され始めた。
【００１５】図１３は従来の液晶駆動装置（ドライバ）
の一例を説明する回路図であって、画像表示データであ
るデジタル入力を液晶容量に印加するためのアナログ電
圧に変換するＤ／Ａコンバータから構成される。
【００１６】同図は所謂バイナリウエイト抵抗型液晶ド
ライバであって、バイナリウエイトＲ，２Ｒ，・・・・
２(n-2) ×Ｒ，２(n-1) ×Ｒをもつ複数の抵抗Ｒ1 ，Ｒ
2 ，・・・・Ｒn-1 ，Ｒn のアレイと複数のスイッチＳ
1 ，Ｓ2 ，・・・・Ｓn-1 ，Ｓn を組合せ、デジタル入
力に応じてスイッチコントロールＳＷＣでスイッチ
Ｓ1 ，Ｓ2 ，・・・・Ｓn-1 ，Ｓn を制御し、各デジタ
ル入力に応じたウエイトに対する電圧を演算増幅器ＯＰ
に入力することで、液晶容量に供給するアナログ出力電
圧Ｖout を得るものである。
【００１７】このアナログ出力電圧Ｖout は、Ｖout ＝
−Ｖref ×（D0/R＋D1/2R ＋・・・・D(n-1)/2(n-1)×
R となる。但し、Ｄn は０または１。
【００１８】図１４は従来の液晶駆動装置（ドライバ）
の他例を説明する回路図であって、図１３と同様に画像
表示データであるデジタル入力を液晶容量に印加するた
めのアナログ電圧に変換するＤ／Ａコンバータから構成
される。
【００１９】同図は所謂スイッチドキャパシタ型（また
は、キャパシタアレイ型）液晶ドライバであって、バイ
ナリ比Ｃ，Ｃ／２，Ｃ／４，・・・・Ｃ／２n-1 を持つ
複数のキャパシタと複数のスイッチＳ1 ，Ｓ2 ，・・・
・ＳN-1 ，ＳN を組合せ、デジタル入力に応じてスイッ
チコントロールＳＷＣでスイッチＳ1 ，Ｓ2 ，・・・・
ＳN-1 ，ＳN を制御し、各デジタル入力に応じたウエイ
トに対する電圧を演算増幅器ＯＰに入力することで、液
晶容量に供給するアナログ出力電圧Ｖout を得るもので
ある。
【００２０】このアナログ出力電圧Ｖout は、Ｖout ＝
Ｖref ×Ｃset ／（Ｃset ＋Ｃb ）で与えられる。な
お、Ｃset は入力データに対応して出力電圧Ｖout を生
成するキャパシタで、Ｃb はＣset 以外の設置に接続さ
れるキャパシタである。
【００２１】ドライバの出力に接続するアンプは液晶容
量に目的の電圧を書き込むことが役目である。近年の液
晶表示装置は、多色化はもとより高解像度の観点から１
ライン表示時間を短くするため、そのドライバは高速で
液晶容量に目的の電圧を書き込むことが必要になる。
【００２２】そのためアンプの出力インピーダンスは出
来るだけ小さいこと、すなわち高出力電流のアンプ要求
される。高出力電流のアンプを得ようとすればアンプが
大きくなり消費電力が増える。ＳＣ方式アンプにおいて
も同様である。
【００２３】なお、この種の液晶駆動装置に関する従来
技術を開示したものとしては、ＣＱ出版社１９９１年８
月１０日発行「トランジスタ技術 SPECIAL No.16 」第
１６〜２５頁、特開平５−９４１５９号公報を挙げるこ
とができる。
【００２４】
【発明が解決しようとする課題】上記従来の技術におい
て、スイッチドキャパシタ方式のドライバでは、その演
算増幅器（オペアンプ）の周囲にコンデンサを付加して
表示用の入力データに依存してコンデンサ（キャパシ
タ）の電荷量を変え、その電荷量から出力電圧を演算す
る方式である。
【００２５】この方式のドライバではコンデンサの容量
のばらつきが出力電圧に大きく左右されると共に、コン
デンサとしてアンプの入力容量を無視できる程度の比較
的大きな容量が必要となる。
【００２６】また、常にコンデンサの電荷量にリセット
をかける必要があるため、そのコントロールを行うため
のスイッチ素子を多く設ける必要がある。
【００２７】さらに、オペアンプ回路部では低消費電力
を低減する観点から回路構成を簡素化せざるを得ないた
め、出力部は電流源トランジスタと駆動用トランジスタ
から構成される。そして、駆動用トランジスタの電流方
向に適合出来るようにあらかじめ高電位、又は低電位に
プリチャージしておく必要がある。
【００２８】上記プリチャージはコモン電極に交流電圧
Ｖｃｏｍを印加する所謂Ｖｃｏｍ交流方式では、Ｖｃｏ
ｍの変化時に負荷である液晶容量の電位変動による電流
がピーク電流となる。このピーク電流は高電位、又は低
電位により補うことが出来る。
【００２９】しかし、例えばプリチャージが高電位のと
きにＶｃｏｍ交流がプリチャージ電位の妨げになるよう
に働いた場合は、目的のプリチャージ電位に至らず、ま
た目標出力電位がその電位より高い場合はアンプは定電
流源トランジスタからの駆動を強いられることになり、
目標出力電圧を１ライン内で出せなくなるという問題が
ある。すなわち、駆動回路を構成するアンプのダイナミ
ックレンジが上記電圧範囲を十分にカバーし切れなくな
って駆動電圧に歪みが発生し、表示品質が劣化するとい
う問題がある。
【００３０】また、上記従来の駆動装置では、抵抗ある
いはコンデンサを切り換えるための複雑なスイッチ群を
必要とするため、構成が複雑になるという問題もある。
【００３１】本発明の目的は上記従来技術の諸問題を解
消し、表示画像の画質改善と消費電力の低減および外付
部品を低減した液晶駆動回路を提供することにある。
【００３２】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、シンク電流、ソース電流専用のアンプ各
々を設け目標出力電圧レベルに合わせてどちらか一方を
使い、シンク電流、ソース電流専用のアンプ各々をゲイ
ン０ｄＢのボルテージフォロア方式とすることでダイナ
ミックレンジを拡大して表示品質の劣化を防止し、また
前記従来技術におけるバイナリウエイト抵抗方式の液晶
ドライバあるいはスイッチドキャパシタ方式での切換え
スイッチ群やスイッチドキャパシタ方式に必須のコンデ
ンサを不用にし、また、そのコンデンサ群の電荷をリセ
ットするための複雑なスイッチ素子群も不用として、構
成を簡素化したものである。
【００３３】すなわち、請求項１に記載の第１の発明
は、液晶負荷を構成する液晶容量にアナログ駆動信号を
供給する液晶駆動回路において、前記液晶容量に接続す
る出力端子１本あたり複数の目標電圧にそれぞれ合わせ
て選択的に動作する複数の演算増幅器を設けたことを特
徴とする。
【００３４】また、請求項２に記載の第２の発明は、基
本階調電圧を入力して選択された分圧電圧を出力する分
圧電圧選択用スイッチと、液晶負荷を構成する液晶容量
にアナログ駆動信号を供給するバッファアンプ部と、前
記分圧電圧選択用スイッチに選択信号を供給する分圧電
圧選択制御回路とを備えた液晶駆動回路において、前記
バッファアンプを、前記分圧電圧選択用スイッチの出力
電圧に基づいて階調電圧を選択する階調電圧選択用スイ
ッチと、前記階調電圧選択用スイッチの出力電圧を前記
液晶負荷のシンク電流に対応する目標電圧レベルに合わ
せて動作する第１の演算増幅器およびソース電流に対応
する目標電圧レベルに合わせて動作する第２の演算増幅
器と、前記第１の演算増幅器と前記第２の演算増幅器を
プリチャージするためのプリチャージ用スイッチと、前
記第１の演算増幅器と前記第２の演算増幅器を前記シン
ク電流とソース電流に対応するそれぞれの目標電圧レベ
ルで選択的に動作させるための増幅器切換え制御回路と
から少なくとも構成したことを特徴とする。
【００３５】さらに、請求項３に記載の第３の発明は、
第２の発明において前記第１の演算増幅器および前記第
２の演算増幅器を０ｄＢボルテージフォロア方式とした
ことを特徴とする。
【００３６】そして、請求項４に記載の第４の発明は、
第２の発明において前記プリチャージ用スイッチで電源
電圧又は接地電位にプリチャージした後、一旦中間電位
を出力し、その後所定の目標電圧レベルを出力すること
を特徴とする。
【００３７】
【作用】上記本発明の構成としたことにより、液晶容量
に供給する目標出力電圧を得るためのシンク電流専用ア
ンプの出力電圧範囲はＶCC（電源電圧）−１Ｖからほぼ
０Ｖ、その反対にソース電流専用アンプの出力電圧範囲
は１ＶからほぼＶCCにすることが可能である。すなわ
ち、これら２種類のアンプの特徴を活かしてお互いが出
せる出力電圧範囲を入力データにより切り換えることで
出力振幅範囲（ダイナッミクレンジ）を広く取ることが
できる。また、アンプの切り換え時には片側アンプのみ
動作状態にしてもう一方は非動作にすることでアンプ部
の消費電流も低減し、結果としてドライバの消費電力を
低減でき、液晶表示装置の消費電力を大幅に小さくする
ことが可能となる。
【００３８】すなわち、前記第１の発明の構成におい
て、前記液晶容量に接続する出力端子１本あたり複数設
けた演算増幅器の各々のダイナミックレンジの合成範囲
はその目標電圧であるシンク電圧とソース電圧のそれぞ
れの範囲を余裕を持ってカバーし、出力電圧全体のダイ
ナミックレンジを広く設定する。
【００３９】また、前記第２の発明の構成において、分
圧電圧選択用スイッチは基本階調電圧を入力して選択さ
れた分圧電圧を出力し、バッファアンプ部は液晶負荷を
構成する液晶容量にアナログ駆動信号を供給する。ま
た、分圧電圧選択制御回路は前記分圧電圧選択用スイッ
チに選択信号を供給する。
【００４０】そして、前記バッファアンプを構成する階
調電圧選択用スイッチは前記分圧電圧選択用スイッチの
出力電圧に基づいて階調電圧を選択し、第１の演算増幅
器およびソース電流に対応する目標電圧レベルに合わせ
て動作する第２の演算増幅器は前記階調電圧選択用スイ
ッチの出力電圧を前記液晶負荷のシンク電流に対応する
目標電圧レベルに合わせて動作する。
【００４１】さらに、プリチャージ用スイッチは前記第
１の演算増幅器と前記第２の演算増幅器をプリチャージ
し、増幅器切換え制御回路は前記第１の演算増幅器と前
記第２の演算増幅器を前記シンク電流とソース電流に対
応するそれぞれの目標電圧レベルで選択的に動作させ
る。
【００４２】さらに、前記第３の発明の構成において、
前記第１の演算増幅器および前記第２の演算増幅器を０
ｄＢボルテージフォロア方式としたことにより、出力電
圧は階調電圧と同電位となる。
【００４３】そして、前記第４の発明の構成において、
前記プリチャージ用スイッチは電源電圧又は接地電位に
プリチャージした後、一旦中間電位を出力し、その後所
定の目標電圧レベルを出力する。
【００４４】
【実施例】以下、本発明の実施例につき、図面を参照し
て詳細に説明する。
【００４５】図１は本発明による液晶駆動装置の概略構
成を説明するブロック図であって、４０はバッファアン
プ、５０は基本階調電圧入力、７０は分圧電圧選択用ス
イッチ、８０は階調電圧選択用スイッチ、９０は第１の
演算増幅器、１００は第２の演算増幅器、１３０はプリ
チャージ用スイッチ、１４０は液晶負荷、１５０は増幅
器切換え制御回路、１６０は分圧電圧選択制御回路であ
る。
【００４６】同図において、分圧電圧選択用スイッチ７
０は基本階調電圧５０を入力して選択された分圧電圧を
バッファアンプ部４０の階調電圧選択用スイッチ８０に
出力する。バッファアンプ部４０は液晶負荷１４０を構
成する液晶容量にアナログ駆動信号（電圧）を供給す
る。
【００４７】前記バッファアンプ部４０を構成する階調
電圧選択用スイッチ８０は前記分圧電圧選択用スイッチ
７０の出力電圧に基づいて階調電圧を選択し、増幅器切
換え制御回路１５０の制御の下に第１の演算増幅器９０
および第２の演算増幅器１００に選択的に印加する。
【００４８】第１の演算増幅器９０は前記階調電圧選択
用スイッチ８０の出力電圧を前記液晶負荷のソース電流
に対応する目標電圧レベルに合わせて動作し、第２の演
算増幅器１００は前記階調電圧選択用スイッチ８０の出
力電圧を前記液晶負荷のシンク電流に対応する目標電圧
レベルに合わせて動作する。
【００４９】さらに、プリチャージ用スイッチ１３０は
前記第１の演算増幅器９０と前記第２の演算増幅器１０
０をプリチャージする。
【００５０】これにより、前記液晶容量に接続する出力
端子１本あたり設けた第１と第２の演算増幅器の各々の
ダイナミックレンジの合成範囲がそのシンク電圧とソー
ス電圧の範囲を余裕を持ってカバーし、出力電圧全体の
ダイナミックレンジを広く設定する。また、第１と第２
の演算増幅器は選択的に動作するので、消費電力が低減
される。
【００５１】図２は本発明による液晶駆動装置の第１実
施例を説明するバッファアンプ部回りの１回路分を示す
回路図であって、４はバッファアンプ部、５は基本階調
電圧入力端子（Ｖn 〜Ｖ0 ）、６は分圧抵抗群、７（Ｓ
0 〜Ｓn ）は分圧抵抗選択用スイッチ素子群、８Ａ，８
Ｂは中間電圧または階調電圧選択用スイッチ素子
（Ｓ1 ，Ｓ2 ）、９は第１の演算増幅器であるシンク電
流専用アンプ（Ｓ）、１０は第２の演算増幅器であるソ
ース電流専用アンプ（Ｓ）、１１，１１Ａはシンク電流
専用アンプ選択スイッチ素子（ＳＡ）、１２，１２Ａは
ソース電流専用アンプ選択スイッチ素子（ＳＢ）、１３
は電源電圧プリチャージ用スイッチ素子（ＳＶCC）、１
４は液晶負荷であるドライバ負荷、１５はアンプ回路ス
イッチ素子制御回路（コントロール回路）、１６は分圧
電圧回路スイッチ制御回路（コントロール回路）であ
る。また、Ｉsinkはシンク電流、Ｉsourceはソース電流
である。
【００５２】図３は図２に示した本発明による液晶駆動
装置の第１実施例を説明するバッファアンプ部の動作を
説明する要部波形図であって、Ｙはバッファアンプの出
力電圧、ＶCCは電源電圧、Ｖcom はコモン電圧、１７は
目標出力電圧である。
【００５３】本実施例では基本階調入力端子５（Ｖn 〜
Ｖ0 ）から入力する端子間の電圧で階調電圧を得るため
に高抵抗による分圧抵抗群６から構成した分圧電圧発生
回路を設け、入力デジタルデータに対応させて階調選択
素子制御回路である分圧電圧回路スイッチ制御回路（コ
ントロール回路）１６により目的の階調電圧を分圧電圧
からスイッチ素子Ｓ0 からＳn のいずれかのスイッチ素
子をオン（ＯＮ）させてアンプに入力する。
【００５４】バッファアンプ部４では１水平期間ごとの
コモン電圧Ｖcom の反転時に、あらかじめ電源電圧プリ
チャージ用スイッチ素子（ＳＶCC）１３をオンすること
でＶCC電位に出力端子Ｙの電位をプリチャージする。そ
の後、シンク電流専用アンプ選択スイッチ素子（ＳＡ）
１１，１１Ａを働かせて中間電位Ｖｍまで電位を下げ
る。
【００５５】そのため、中間電圧または階調電圧選択用
スイッチ素子（Ｓ2 ）８Ｂとシンク電流専用アンプ選択
スイッチ素子（ＳＡ）１１，１１Ａをオンさせる。
【００５６】本実施例では、１Ｈ目で中間電位Ｖｍ以下
の電位を、その次の２Ｈ目でＶｍ以上の電位を得るよう
にしてある。そのため、１Ｈ目はＶｍ以下であるので中
間電圧または階調電圧選択用スイッチ素子（Ｓ1 ）８Ａ
とシンク電流専用アンプ選択スイッチ素子（ＳＡ）１
１，１１Ａをオンさせて目標電位を得る。
【００５７】次の２Ｈ目は１Ｈ目と同様にＶCCプリチャ
ージを行なって中間電位Ｖｍまで電位を下げる。その
後、中間電圧または階調電圧選択用スイッチ素子
（Ｓ1 ）８Ａとソース電流専用アンプ選択スイッチ素子
（ＳＢ）１２，１２Ａをオンさせてソース電流専用アン
プ（Ｂ）１０により目標電圧まで上げる。
【００５８】図４は図２に示した本発明による液晶駆動
装置の第１実施例を説明するバッファアンプの具体的な
構成例を説明する回路図であり、本構成例では目標出力
電圧をＶａとしている。図５は同じくそのコントロール
回路部１５の具体的な構成例を説明する回路図、図６は
電源部の具体的な構成例を説明する回路図であって、図
３と同一符号は同一機能部分に相当する。
【００５９】図４，図５，図６は図３に示す要部波形図
を得るための回路構成例であって、トランジスタ構成や
論理構成が本例にとどまらないことは言うまでもない。
【００６０】本実施例の構成によって、駆動回路を構成
するアンプのダイナミックレンジは必要とする出力電圧
範囲を十分にカバーすることができ、駆動電圧に歪みが
発生することがないため、高品質の画像表示が可能とな
る。
【００６１】上記の実施例では、駆動回路を構成するア
ンプを電源電圧ＶCCにプリチャージするように構成した
が、本発明はこれに限るものではなく、次の実施例のよ
うな構成とすることもできる。
【００６２】図７は本発明による液晶駆動装置の第２実
施例を説明するバッファアンプ部回りの１回路分を示す
回路図であって、図２と同一符号は同一部分に相当し、
１３’は接地電位プリチャージ用スイッチ素子
（ＳGND ）である。
【００６３】図８は図７に示した本発明による液晶駆動
装置の第２実施例を説明するバッファアンプ部の動作を
説明する要部波形図であって、ＧＮＤは接地電位、図３
と同一符号は同一部分に対応する。
【００６４】本実施例でも、上記第１実施例と同様に、
基本階調入力端子５（Ｖn 〜Ｖ0 ）から入力するの端子
間の電圧で階調電圧を得るために高抵抗による分圧抵抗
群６から構成した分圧電圧発生回路を設け、入力デジタ
ルデータに対応させて階調選択素子制御回路である分圧
電圧回路スイッチ制御回路（コントロール回路）１６に
より目的の階調電圧を分圧電圧からスイッチ素子Ｓ0 か
らＳn のいずれかのスイッチ素子をオン（ＯＮ）させて
アンプに入力する。
【００６５】バッファアンプ部４では１水平期間ごとの
コモン電圧Ｖcom の反転時に、あらかじめ接地電圧プリ
チャージ用スイッチ素子（ＳGND）１３をオンすること
で接地電位ＧＮＤに出力端子Ｙの電位をプリチャージす
る。その後、ソース電流専用アンプ選択スイッチ素子
（ＳＢ）１２，１２Ａを働かせて中間電位Ｖｍまで電位
を上げる。そのため、中間電圧または階調電圧選択用ス
イッチ素子（Ｓ2 ）８Ｂとソース電流専用アンプ選択ス
イッチ素子（ＳＢ）１２，１２Ａをオンさせる。本実施
例では、１Ｈ目で中間電位Ｖｍ以下の電位を、その次の
２Ｈ目でＶｍ以上の電位を得るようにしてある。そのた
め、１Ｈ目はＶｍ以下であるので中間電圧または階調電
圧選択用スイッチ素子（Ｓ1 ）８Ａとシンク電流専用ア
ンプ選択スイッチ素子（ＳＡ）１１をオンさせて目標電
位まで下げる。
【００６６】次の２Ｈ目は接地電圧プリチャージ用スイ
ッチ素子（ＳGND）１３をオンすることで１Ｈ目と同様
にＧＮＤプリチャージを行なって中間電位Ｖｍまで電位
を上げる。その後、中間電圧または階調電圧選択用スイ
ッチ素子（Ｓ1 ）８Ａとソース電流専用アンプ選択スイ
ッチ素子（ＳＢ）１２，１２Ａをオンさせてソース電流
専用アンプ（Ｂ）１０により目標電圧まで上げる。
【００６７】図９は図７に示した本発明による液晶駆動
装置の第２実施例を説明するバッファアンプの具体的な
構成例を説明する回路図であり、本構成例では目標出力
電圧をＶａとしている。図１０は同じくそのコントロー
ル回路部１５の具体的な構成例を説明する回路図であっ
て、図３と同一符号は同一機能部分に相当する。なお、
電源部は前記図６と同一構成である。
【００６８】また、前記と同様に、トランジスタ構成や
論理構成が本例にとどまらないことは言うまでもない。
【００６９】本実施例の構成によっても、駆動回路を構
成するアンプのダイナミックレンジは必要とする出力電
圧範囲を十分にカバーすることができ、駆動電圧に歪み
が発生することがないため、高品質の画像表示が可能と
なる。
【００７０】
【発明の効果】以上説明したように、本発明によれば、
駆動回路を構成する演算増幅器（バッファアンプ）のダ
イナミックレンジは液晶負荷を駆動するために必要とす
る出力電圧範囲を十分にカバーすることができ、駆動電
圧に歪みが発生することがないため、高品質の画像表示
が可能となる。
【００７１】そして、上記バッファアンプとしてボルテ
ージフォロア方式のオペアンプ等とすることにより出力
電圧を階調電圧と同電位にすることが可能となる。さら
に、１水平期間内で動作させるバッファアンプは１種類
のためシンク、ソース共用で構成するボルテージフォロ
アに比べて低消費電力となる。
【００７２】さらに、スイッチドキャパシタ型のバッフ
ァアンプのように、回路構成に演算用コンデンサを必要
としないためにエージング工程を削減することができ、
ＩＣ化する際のチップ単価が安くなる等のコストに対す
る面でも有利である。
【００７３】また、バッファアンプをＭＯＳトランジス
タで構成した場合、その入力インピーダンスは非常に大
きいために、基本階調電圧端子の抵抗群の抵抗も高抵抗
とすることができるため、外付けの基本階調電圧回路の
出力インピーダンスも大きくすることができ、その結果
として液晶駆動回路の周辺回路の低消費電力化も図るこ
とができる。
【００７４】なお、特に本発明の方式では、Ｖｃｃある
いはＧＮＤプリチャージ後に中間電位まで下げるあるい
は上げるので目標電圧が中間電位付近にある場合、速く
液晶容量に所要の電圧を書き込むことができる。中間電
位は周知の通り液晶表示画面で特に敏感な電圧であるた
め画質改善にも効果がある。
【図面の簡単な説明】
【図１】本発明による液晶駆動装置の概略構成を説明す
るブロック図である。
【図２】本発明による液晶駆動装置の第１実施例を説明
するバッファアンプ部回りの１回路分を示す回路図であ
る。
【図３】本発明による液晶駆動装置の第１実施例を説明
するバッファアンプ部の動作を説明する要部波形図であ
る。
【図４】本発明による液晶駆動装置の第１実施例を説明
するバッファアンプの具体的な構成例を説明する回路図
である。
【図５】本発明による液晶駆動装置の第１実施例を説明
するコントロール回路部の具体的な構成例を説明する回
路図である。
【図６】本発明による液晶駆動装置の第１実施例を説明
する電源部の具体的な構成例を説明する回路図である。
【図７】本発明による液晶駆動装置の第２実施例を説明
するバッファアンプ部回りの１回路分を示す回路図であ
る。
【図８】本発明による液晶駆動装置の第２実施例を説明
するバッファアンプ部の動作を説明する要部波形図であ
る。
【図９】本発明による液晶駆動装置の第２実施例を説明
するバッファアンプの具体的な構成例を説明する回路図
である。
【図１０】本発明による液晶駆動装置の第２実施例を説
明するコントロール回路部の具体的な構成例を説明する
回路図である。
【図１１】本発明を適用する液晶表示装置の基本構成を
説明する概略ブロック図である。
【図１２】本発明を適用する液晶表示装置のドレイン駆
動回路の構成を説明するブロック図である。
【図１３】従来の液晶駆動回路の一例を説明する回路図
である。
【図１４】従来の液晶駆動回路の他例を説明する回路図
である。
【符号の説明】 ４ バッファアンプ部 ５ 基本階調電圧入力端子（Ｖn 〜Ｖ0 ） ６ 分圧抵抗群 ７ 分圧抵抗選択用スイッチ素子群（Ｓ0 〜Ｓn ） ８Ａ，８Ｂ 中間電圧または階調電圧選択用スイッチ素
子（Ｓ1 ，Ｓ2 ） ９ 第１の演算増幅器であるシンク電流専用アンプ
（Ｓ） １０ 第２の演算増幅器であるソース電流専用アンプ
（Ｓ） １１ シンク電流専用アンプ選択スイッチ素子（ＳＡ） １２ ソース電流専用アンプ選択スイッチ素子（ＳＢ） １３ 電源電圧プリチャージ用スイッチ素子（ＳＶCC） １４ 液晶負荷であるドライバ負荷 １５ アンプ回路スイッチ素子制御回路（コントロール
回路） １６ 分圧電圧回路スイッチ制御回路（コントロール回
路） Ｉsink シンク電流 Ｉsource ソース電流 ４０ バッファアンプ ５０ 基本階調電圧入力 ７０ 分圧電圧選択用スイッチ ８０ 階調電圧選択用スイッチ ９０ 第１の演算増幅器 １００ 第２の演算増幅器 １３０ プリチャージ用スイッチ １４０ 液晶負荷 １５０ 増幅器切換え制御回路 １６０ 分圧電圧選択制御回路。
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成７年１月６日
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】図１
【補正方法】変更
【補正内容】
【図１】
【手続補正２】
【補正対象書類名】図面
【補正対象項目名】図２
【補正方法】変更
【補正内容】
【図２】
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】図４
【補正方法】変更
【補正内容】
【図４】
【手続補正４】
【補正対象書類名】図面
【補正対象項目名】図５
【補正方法】変更
【補正内容】
【図５】
【手続補正５】
【補正対象書類名】図面
【補正対象項目名】図７
【補正方法】変更
【補正内容】
【図７】
【手続補正６】
【補正対象書類名】図面
【補正対象項目名】図９
【補正方法】変更
【補正内容】
【図９】
【手続補正７】
【補正対象書類名】図面
【補正対象項目名】図１０
【補正方法】変更
【補正内容】
【図１０】
【手続補正８】
【補正対象書類名】図面
【補正対象項目名】図１１
【補正方法】変更
【補正内容】
【図１１】
【手続補正９】
【補正対象書類名】図面
【補正対象項目名】図１２
【補正方法】変更
【補正内容】
【図１２】
【手続補正１０】
【補正対象書類名】図面
【補正対象項目名】図１３
【補正方法】変更
【補正内容】
【図１３】
【手続補正１１】
【補正対象書類名】図面
【補正対象項目名】図１４
【補正方法】変更
【補正内容】
【図１４】
フロントページの続き (72)発明者 尾手 幸秀 千葉県茂原市早野3681番地 日立デバイス エンジニアリング株式会社内 (72)発明者 小寺 浩一 東京都小平市上水本町５丁目20番１号 日 立超エル・エス・アイ・エンジニアリング 株式会社内 (72)発明者 輿 博文 千葉県茂原市早野3300番地 株式会社日立 製作所電子デバイス事業部内 (72)発明者 片柳 浩 千葉県茂原市早野3300番地 株式会社日立 製作所電子デバイス事業部内 (72)発明者 安川 信治 千葉県茂原市早野3681番地 日立デバイス エンジニアリング株式会社内

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】液晶負荷を構成する液晶容量にアナログ駆
    動信号を供給する液晶駆動回路において、前記液晶容量
    に接続する出力端子１本あたり複数の目標電圧にそれぞ
    れ合わせて選択的に動作する複数の演算増幅器を設けた
    ことを特徴とする液晶駆動回路。
  2. 【請求項２】基本階調電圧を入力して選択された分圧電
    圧を出力する分圧電圧選択用スイッチと、液晶負荷を構
    成する液晶容量にアナログ駆動信号を供給するバッファ
    アンプ部と、前記分圧電圧選択用スイッチに選択信号を
    供給する分圧電圧選択制御回路とを備えた液晶駆動回路
    において、 前記バッファアンプを、前記分圧電圧選択用スイッチの
    出力電圧に基づいて階調電圧を選択する階調電圧選択用
    スイッチと、前記階調電圧選択用スイッチの出力電圧を
    前記液晶負荷のシンク電流に対応する目標電圧レベルに
    合わせて動作する第１の演算増幅器およびソース電流に
    対応する目標電圧レベルに合わせて動作する第２の演算
    増幅器と、前記第１の演算増幅器と前記第２の演算増幅
    器をプリチャージするためのプリチャージ用スイッチ
    と、前記第１の演算増幅器と前記第２の演算増幅器を前
    記シンク電流とソース電流に対応するそれぞれの目標電
    圧レベルで選択的に動作させるための増幅器切換え制御
    回路とから少なくとも構成したことを特徴とする液晶駆
    動回路。
  3. 【請求項３】請求項２において、前記第１の演算増幅器
    および前記第２の演算増幅器を０ｄＢのボルテージフォ
    ロア方式としたことを特徴とする液晶駆動回路。
  4. 【請求項４】請求項２において、前記プリチャージ用ス
    イッチで電源電圧又は接地電位にプリチャージした後、
    一旦中間電位を出力し、その後所定の目標電圧レベルを
    出力することを特徴とする液晶駆動回路。
JP25347394A 1994-10-19 1994-10-19 液晶駆動回路 Expired - Lifetime JP3683604B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25347394A JP3683604B2 (ja) 1994-10-19 1994-10-19 液晶駆動回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25347394A JP3683604B2 (ja) 1994-10-19 1994-10-19 液晶駆動回路

Publications (2)

Publication Number Publication Date
JPH08122733A true JPH08122733A (ja) 1996-05-17
JP3683604B2 JP3683604B2 (ja) 2005-08-17

Family

ID=17251876

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25347394A Expired - Lifetime JP3683604B2 (ja) 1994-10-19 1994-10-19 液晶駆動回路

Country Status (1)

Country Link
JP (1) JP3683604B2 (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001194685A (ja) * 2000-01-06 2001-07-19 Hitachi Ltd 液晶表示装置
US6331847B1 (en) 1998-04-13 2001-12-18 Samsung Electronics Co., Ltd. Thin-film transistor liquid crystal display devices that generate gray level voltages having reduced offset margins
JP2002055659A (ja) * 2000-08-10 2002-02-20 Nec Corp 予備充放電回路及び駆動回路
US6628274B1 (en) 1999-03-26 2003-09-30 Seiko Epson Corporation Display drive device, display device, hand-carry electronic device, and display driving method
JP2005031522A (ja) * 2003-07-09 2005-02-03 Sony Corp フラットディスプレイ装置
JP2006047943A (ja) * 2004-07-02 2006-02-16 Nec Electronics Corp 階調電圧選択回路、ドライバ回路、液晶駆動回路、液晶表示装置
US7030865B2 (en) 2001-06-04 2006-04-18 Seiko Epson Corporation Operational amplifier circuit, driving circuit and driving method
JP2007053460A (ja) * 2005-08-16 2007-03-01 Sanyo Epson Imaging Devices Corp 増幅回路および表示装置
KR100771312B1 (ko) * 2005-08-16 2007-10-29 엡슨 이미징 디바이스 가부시키가이샤 증폭 회로 및 표시 장치
JP2008233925A (ja) * 2000-10-05 2008-10-02 Sharp Corp 表示装置の駆動方法、それを用いた表示装置、およびその表示装置を搭載した携帯機器
US7924276B2 (en) 2000-04-28 2011-04-12 Sharp Kabushiki Kaisha Display device, method of driving same and electronic device mounting same
CN109036323A (zh) * 2018-09-26 2018-12-18 北京集创北方科技股份有限公司 输出级电路、控制方法、驱动装置以及显示装置

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6331847B1 (en) 1998-04-13 2001-12-18 Samsung Electronics Co., Ltd. Thin-film transistor liquid crystal display devices that generate gray level voltages having reduced offset margins
US6628274B1 (en) 1999-03-26 2003-09-30 Seiko Epson Corporation Display drive device, display device, hand-carry electronic device, and display driving method
JP2001194685A (ja) * 2000-01-06 2001-07-19 Hitachi Ltd 液晶表示装置
US7924276B2 (en) 2000-04-28 2011-04-12 Sharp Kabushiki Kaisha Display device, method of driving same and electronic device mounting same
JP2002055659A (ja) * 2000-08-10 2002-02-20 Nec Corp 予備充放電回路及び駆動回路
JP2008233925A (ja) * 2000-10-05 2008-10-02 Sharp Corp 表示装置の駆動方法、それを用いた表示装置、およびその表示装置を搭載した携帯機器
US7030865B2 (en) 2001-06-04 2006-04-18 Seiko Epson Corporation Operational amplifier circuit, driving circuit and driving method
JP2005031522A (ja) * 2003-07-09 2005-02-03 Sony Corp フラットディスプレイ装置
JP2006047943A (ja) * 2004-07-02 2006-02-16 Nec Electronics Corp 階調電圧選択回路、ドライバ回路、液晶駆動回路、液晶表示装置
JP2007053460A (ja) * 2005-08-16 2007-03-01 Sanyo Epson Imaging Devices Corp 増幅回路および表示装置
KR100771312B1 (ko) * 2005-08-16 2007-10-29 엡슨 이미징 디바이스 가부시키가이샤 증폭 회로 및 표시 장치
CN109036323A (zh) * 2018-09-26 2018-12-18 北京集创北方科技股份有限公司 输出级电路、控制方法、驱动装置以及显示装置
CN109036323B (zh) * 2018-09-26 2023-11-03 北京集创北方科技股份有限公司 输出级电路、控制方法、驱动装置以及显示装置

Also Published As

Publication number Publication date
JP3683604B2 (ja) 2005-08-17

Similar Documents

Publication Publication Date Title
US7907108B2 (en) Source driver circuits and methods providing reduced power consumption for driving flat panel displays
US7643000B2 (en) Output buffer and power switch for a liquid crystal display and method of driving thereof
US6831620B1 (en) Source driver, source line drive circuit, and liquid crystal display device using the same
JP2004309669A (ja) アクティブマトリクス型表示装置とその駆動方法
JP2003280596A (ja) 表示駆動装置およびそれを用いた表示装置
JP2002202745A (ja) 階調表示用電圧発生装置、及びそれを備えた階調表示装置
US6459395B1 (en) Digital-to-analog converter and display unit with such digital-to-analog converter
US6873321B2 (en) Display device with two-level image representation
JPH08122733A (ja) 液晶駆動回路
KR100637060B1 (ko) 아날로그 버퍼 및 그 구동 방법과, 그를 이용한 액정 표시장치 및 그 구동 방법
US20080062027A1 (en) Source driving circuit and liquid crystal display apparatus including the same
TW200527346A (en) Circuits and methods providing reduced power consumption for driving flat panel displays
TW546616B (en) Display device
KR100774895B1 (ko) 액정 표시 장치
KR101510877B1 (ko) 액정표시장치 및 그의 구동방법
JPH05108030A (ja) 液晶パネルの駆動回路
JPH0954309A (ja) 液晶表示装置
US7898516B2 (en) Liquid crystal display device and mobile terminal
US20110001735A1 (en) Electro-optical device, method for driving electro-optical device and electronic apparatus
JPH05265402A (ja) 液晶表示装置の駆動方法および装置
JP2849034B2 (ja) 表示駆動装置
JPH09198012A (ja) 液晶表示装置
KR100412120B1 (ko) 액정표시장치의 구동회로 및 그 구동방법
JP3261271B2 (ja) マトリックス型液晶表示パネルの駆動回路
JPH1010497A (ja) マトリクス型表示装置の駆動回路

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050111

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050311

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050524

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050526

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090603

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100603

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110603

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110603

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

Free format text: JAPANESE INTERMEDIATE CODE: R313115

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110603

Year of fee payment: 6

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110603

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110603

Year of fee payment: 6

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110603

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120603

Year of fee payment: 7

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120603

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120603

Year of fee payment: 7

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120603

Year of fee payment: 7

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120603

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120603

Year of fee payment: 7

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313121

Free format text: JAPANESE INTERMEDIATE CODE: R313115

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120603

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120603

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130603

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term