JP2000066644A - プラズマアドレス型液晶表示装置の駆動装置 - Google Patents

プラズマアドレス型液晶表示装置の駆動装置

Info

Publication number
JP2000066644A
JP2000066644A JP10239009A JP23900998A JP2000066644A JP 2000066644 A JP2000066644 A JP 2000066644A JP 10239009 A JP10239009 A JP 10239009A JP 23900998 A JP23900998 A JP 23900998A JP 2000066644 A JP2000066644 A JP 2000066644A
Authority
JP
Japan
Prior art keywords
voltage
liquid crystal
display device
plasma
crystal display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10239009A
Other languages
English (en)
Inventor
Susumu Tsuchida
進 土田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP10239009A priority Critical patent/JP2000066644A/ja
Priority to EP99306583A priority patent/EP0982710A3/en
Priority to KR1019990034808A priority patent/KR20000017441A/ko
Priority to US09/382,095 priority patent/US6304238B1/en
Publication of JP2000066644A publication Critical patent/JP2000066644A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3662—Control of matrices with row and column drivers using an active matrix using plasma-addressed liquid crystal displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

(57)【要約】 【課題】 表示画像のコントラストを低減しても、Ｓ／
Ｎ劣化の生じないプラズマアドレス型液晶表示装置の駆
動装置を得る。 【解決手段】 透明な第１の走査電極群に駆動電圧を印
加するリファレンズ電圧選択型Ｄ／Ａ変換器２７と、第
２の走査電極群に、駆動電圧を相対的に反転したコモン
アノード反転駆動電圧を印加するコモンアノード反転駆
動電圧発生手段３０と、リファレンズ電圧選択型Ｄ／Ａ
変換器２７におけるリファレンス電圧の非反転時の低電
圧側の電圧と、反転時の高電圧側の電源電圧とを、同時
にトラッキングを取りながら、それぞれ増加／減少させ
てコントラスト低減調整を行うコントラスト低減調整手
段４２とを有する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はアクティブマトリッ
クス方式により画像を形成するプラズマアドレス型液晶
表示装置を用いたプラズマアドレス型液晶表示装置の駆
動装置に関する。
【０００２】
【従来の技術】最近では、例えば家庭内で確保すること
ができる設置スペース等を考慮して、より迫力のある映
像を得るために、大型かつ薄型で構成されたテレビジョ
ン受像機、背面投射型プロジェクタ装置が普及してきて
いる。
【０００３】これらテレビジョン受像機、背面投射型プ
ロジェクタ装置は技術進歩に伴い、過去のものと比較し
てかなりの薄型化を実現してきているが、テレビジョン
受像機の場合は例えばＣＲＴ ( Cathode Ray Tube ) の
奥行き、またプロジェクタ装置の場合は投射レンズを設
置する角度などの構成上の条件により薄型化には自ずか
ら限界がある。
【０００４】また、ＴＦＴ ( Thin Film Transistor )
液晶パネルによる表示装置は、上述のテレビジョン受像
機、プロジェクタ装置よりも薄型に構成できるが、大型
の表示装置とするためにはＩＣ技術によって形成される
ＴＦＴの数量の増加によって、より高精度の製造技術が
要求されると共に、その製造の歩留まりが低下すること
により頗る高価になる。
【０００５】そこで、テレビジョン受像機、プロジェク
タ装置と同等の大画面を形成するとともに、ＴＦＴ液晶
パネルに匹敵する薄さを実現したプラズマアドレス型液
晶表示装置 ( Plasma Addressed Liquid Crystal）（以
下、その頭文字を取ってＰＡＬＣと称することにする）
を表示部に用いた表示装置が提案されている。
【０００６】このプラズマアドレス型液晶表示装置は、
ＴＦＴ液晶パネルに匹敵する高輝度、高コントラストを
実現し得、しかも、ＰＤＰ ( Plasma Display Panel )
の製造技術によって大画面を実現することが可能になっ
ている。又、このプラズマアドレス型液晶表示装置は、
ノーマリホワイト（又はノーマリブラック）型のプラズ
マアドレス型液晶表示装置である。
【０００７】次に、図２及び図３を参照して、後述する
本発明の実施例においても使用されるＰＡＬＣの構造に
ついて説明する。図２は、ＰＡＬＣを用いた液晶表示装
置の分解斜視図である。図３はＰＡＬＣの構造の一部を
示す斜視図であり、一部分が断面的に示されている。図
２に示す如くＰＡＬＣ１はその背面に配置されるバック
ライト２から放射される光束をアクティブマトリックス
方式により選択的に透過させることによって、画像を形
成する透過型の表示装置としての構造を持っている。
【０００８】図３に示す如くプラズマ基板（背面ガラ
ス）５には、隔壁（リブ）６、６、６、・・・によっ
て、例えば水平方向に中空状に仕切られた一定間隔の走
査溝（切削により形成された走査溝も可能である）７、
７、７、・・・が形成されている。これらの走査溝７内
には、それぞれが平行となるように、アノード電極８、
８、８、・・・及びカソード電極９、９、９、・・・が
対をなすように一定間隔に形成されている。つまり、こ
の走査溝７がＰＡＬＣ１の有効画面に相当する水平走査
線を構成することになり、走査線の数（例えば約４８０
本）だけ形成される。
【０００９】隔壁６、６、６、・・・・の前方に絶縁層
を形成する薄板ガラス基板１０を配置することによっ
て、走査溝７、７、７、・・・を密封することができ、
その内部にプラズマガスとして、例えばヘリウムガスな
どの希ガス又は希ガスの混合ガスが充填される。
【００１０】また、カソード電極９には図示していない
プラズマ放電のドライバ回路から、例えば約ー３００Ｖ
の負極性パルスの走査電圧が所定のタイミングで印加さ
れて（但し、アノード電極８には接地電位が与えられ
る）、後で詳しく説明するように、アノード電極８及び
カソード電極９間にプラズマ放電を起こさせるようにし
ている。
【００１１】このプラズマ放電によって、走査溝７内で
はプラズマガスがイオン化し、このプラズマ粒子が完全
に消滅するまでの間、電気的導体（プラズマチャンネ
ル）が形成されて、スイッチング素子と同等の選択動作
（ストローブ）を行うようになる。
【００１２】薄板ガラス（絶縁層）１０の前方には、マ
トリックス状に画素を形成する液晶層（液晶表示装置）
１１及び赤、緑、青の各色に対応したストライプ状の
赤、緑、青フィルタ部１２Ｒ、１２Ｇ、１２Ｂからなる
カラーフィルタ（層）１２、液晶層１１の画素を駆動す
るストライプ状の赤、緑、青駆動電極１３Ｒ、１３Ｇ、
１３Ｂからなる透明電極（透明駆動電極）（透明電極
層）（一例として、ＩＴＯ〈Indium Tin Oxide: インジ
ウム錫酸化物〉薄膜）１３が一定間隔に、走査溝７、
７、７、・・・と直交するように配されて、その各直交
部分が各画素となるように構成されている。
【００１３】つまり、ＰＡＬＣ１の透明駆動電極１３
Ｒ、１３Ｇ、１３Ｂに、それぞれ１水平ライン分の映像
信号（データ）を供給すると共に走査溝７内のプラズマ
ガスを順次垂直方向に選択（ストローブ）して放電させ
ることにより、透明駆動電極１３Ｒ、１３Ｇ、１３Ｂと
走査溝７が交差する画素の液晶に映像信号が印加され、
バックライト２から出射された光の透過率が各画素で異
なることによりカラー画像を表示することができる。
【００１４】すなわち、図２に図示されているようにＰ
ＡＬＣ１の入射側及び出射側にそれぞれ偏光フィルタ
３、４を配置することにより、ＰＡＬＣ１で偏光された
光の透過量を制御することができ、通常のＴＦＴ液晶表
示装置と同様の原理でカラー画像を得ることができるよ
うになる。
【００１５】次に、図４及び図５に従い、１フィールド
分の画像を形成するスイッチング動作について更に詳し
く説明する。図４は図３に示したＰＡＬＣ１の一部分を
側面から模式的に示す図である。尚、プラズマチャンネ
ルによるスイッチング動作を説明するために、図５Ａに
は便宜上スイッチＳＷが図示されている。
【００１６】前述したように、カソード電極９に例えば
−３００Ｖのプラズマ発生用パルスを印加して（アノー
ド電極８には接地電位が与えられる）プラズマ放電させ
ると、走査溝７にプラズマチャンネルが形成されるが、
このプラズマチャンネルが仮想電極となり透明電極層１
３（赤、緑及び青駆動電極１３Ｒ、１３Ｇ、１３Ｂ）と
アノード電極８との間に映像信号電圧が印加される。つ
まり、図示されているスイッチＳＷがＯＮになる。
【００１７】図４はプラズマチャンネルに対して、スイ
ッチＳＷで−３００Ｖの電圧を印加したときに１ライン
目の走査溝７にプラズマガスが発生して、ストローブ
(1) がオンとなっている状態を示している。２ライン目
の走査溝７には未だプラズマガスが発生せず、ストロー
ブがオフのままである状態を示している。図４に図示さ
れているように、プラズマ放電によってプラズマチャン
ネルが形成されると、走査溝７内は導通状態になり、こ
れは図５Ｂに示されているように、等価的にはＦＥＴ
（Field-effect Transistor)スイッチング素子の動作と
して説明することができる。
【００１８】このプラズマチャンネルによるスイッチン
グ動作により、図４の薄板ガラス（基板）１０の内面に
仮想電極が生じ、ここで、透明駆動電極１３Ｒ、１３
Ｇ、１３Ｂに画素駆動用の映像信号電圧を印加すること
により、プラズマ放電中の走査溝７と駆動電極１３Ｒ、
１３Ｇ、１３Ｂの交点となる液晶層１１の各画素（１ラ
イン分）に駆動電圧が印加されるようになる。
【００１９】したがって、プラズマ放電が順次走査溝７
（例えば、１ライン目〜４８０ライン目）内で発生する
ように走査し、たとえば１フィールドの画像を形成する
ことにより、１フィールド分の画像を表示することが可
能になる。
【００２０】つまり、プラズマチャンネルによってどの
ラインの画像を形成するかを選択した後に、赤、緑及び
青駆動電極１３Ｒ、１３Ｇ、１３Ｂにそのラインの画像
を形成するための駆動電圧を印加することで、１フィー
ルドを構成するラインの選択的な走査を実現している。
このとき、液晶層１１を透過した光がカラーフィルタ１
２の赤、緑及び青フィルタ部１２Ｒ、１２Ｇ、１２Ｂを
透過することにより、カラー画像を表示することが可能
になる。これにより、１ライン分の画素の駆動に同期し
て１ライン目から４８０ライン目までのカソード電極に
順次駆動電圧を印加することで、１フィールド分の映像
を形成することができるようになる。
【００２１】このような構造及び動作原理で画像を形成
することができるＰＡＬＣを表示装置として表示装置を
構成することにより、薄型、軽量かつ大画面の表示装置
を構成することができるようになる。
【００２２】以下に、図２０を参照して、従来のプラズ
マアドレス型液晶表示装置を備えた液晶表示装置の駆動
装置の具体回路を詳細に説明する。図２０においてＮＴ
ＳＣ(National Television System Committee) 復調部
２１の前段には、図示を省略した、例えばＮＴＳＣ方式
のＵ／Ｖチューナ、ＢＳチューナ等の放送受信手段と、
例えばＶＴＲ等の外部機器で再生された標準ビデオ信号
を入力する１又は複数の入力端子が設けられている。
【００２３】そして、この放送受信手段で選択された標
準ビデオ信号及び１又は複数の入力手段から入力された
外部標準ビデオ信号が表示装置内で選択されて、ＮＴＳ
Ｃ復調部２１に供給される。
【００２４】ＮＴＳＣ復調部２１は、標準ビデオ信号を
輝度信号及び色差信号に復調し、その輝度信号及び色差
信号を倍速変換部２２に供給する。また、この復調部２
１は、復調して得られた輝度信号から同期信号を抽出し
て、後述するＬＣＤ（LiquidCrystal Display：液晶表
示装置) コントローラ２８に供給し、そのＬＣＤコント
ローラ２８において以下に説明する各機能回路の動作ク
ロックを生成して、各種信号処理の同期をとるようにし
ている。
【００２５】倍速変換部２２内には１フレーム分の映像
信号（輝度信号及び色差信号）を格納することができる
フレームメモリが設けられており、このフレームメモリ
を利用して動き成分検出を行う。そして、このフレーム
メモリに書き込まれた映像信号の静止画領域ではその時
点のフィールド及び１フィールド前の１水平期間の映像
信号が書き込み時の倍の速度で２回連続して読み出され
ることになる。
【００２６】また、このフレームメモリに書き込まれた
映像信号の動画領域ではその時点のフィールド情報の１
水平期間の映像信号と、その上下の１水平期間の映像信
号による内挿補間処理で生成された補間映像信号が倍速
で読み出され、５２５Ｈ／６０Ｈｚのノンインターレー
ス信号に変換される。
【００２７】倍速処理が施された映像信号は映像信号処
理部２３で、カラー調整、ヒュー調整等を受けた後に、
逆マトリックス処理により赤色、緑色及び青色の各原色
信号が生成される。この映像信号処理部２３で生成され
た各原色信号のそれぞれは、マイコン制御部３３からの
制御信号によってゲインが調整されるゲイン調整器２４
によってゲインが調整された後、８ビットの量子化精度
を有するＡ／Ｄ変換器２５に供給されてディジタルの赤
色、緑色及び青色映像データＶ８に変換される。このゲ
イン調整器２４によって、Ａ／Ｄ変換器２５に供給する
入力信号のレベルを低減し、表示しようとする映像デー
タの階調数を減らすことにより、透明電極１３に対する
駆動電圧を下げて、コントラストを低減するようにして
いる。
【００２８】このＡ／Ｄ変換器２５よりの赤色、緑色及
び青色映像データＶ８は、ホワイトバランス調整部２６
でホワイトバランス処理が施された後に液晶コラムドラ
イバ２７に供給される。
【００２９】液晶コラムドライバ２７は、１水平期間
（例えば８５４画素）の映像データ、すなわち８５４画
素×３チャンネル（赤色、緑色、青色）、即ち２５６２
画素の映像データＶ８をラッチし、画素毎の映像データ
Ｖ８を１水平期間ホールドする。そして後述するプラズ
マドライバ３１によって所定の走査溝７（図３）でプラ
ズマ放電を発生させた時に１水平ライン毎に読み出さ
れ、さらに液晶コラムドライバ２７に内蔵されているＤ
／Ａ変換器で、アナログ信号に変換されてそれぞれＰＡ
ＬＣ（プラズマアドレス型液晶表示装置）３６（１）の
透明駆動電極（ＩＴＯ）１３（赤、緑、青駆動電極１３
Ｒ、１３Ｇ、１３Ｂ）（図３）に印加される。
【００３０】ＬＣＤコントローラ２８は例えば５Ｖの電
源で動作するように構成され、ＮＴＳＣ復調部２１から
の同期信号に基づいて生成された動作クロックを基にし
て、アノード反転駆動回路３０を駆動するアノード反転
パルス（水平パルス）Ｈ及びプラズマドライバ３１を駆
動して走査溝７（水平ライン）毎にプラズマ放電させる
ためのプラズマパルスを生成する。
【００３１】リファレンス電圧発生回路２９よりのリフ
ァレンス電圧ＶＲＥＦが、後述するチャージ及びホール
ド型Ｄ／Ａ変換器を内蔵する液晶コラムドライバ２７に
供給されて、ＰＡＬＣ３６（１）の透明コラム電極１３
を駆動する。又、アノード反転駆動回路３０よりのアノ
ード駆動電圧は、ＰＡＬＣ３６（１）のアノード電極８
に印加される。
【００３２】プラズマドライバ３１は、ここではＮＴＳ
Ｃ方式の画面を構成する約４８０ライン相当の水平走査
線、すなわち図３に示すようにＰＡＬＣ３６（１）に形
成されている走査溝７を順次選択してプラズマパルスを
供給し、カソード電極９に印加されている約−３００Ｖ
の電源電圧によってプラズマ放電を発生させる。
【００３３】すなわち、液晶コラムドライバ２７に入力
された倍速の映像データＶ８に同期して、走査溝７、
７、７・・を、例えば上方から下方に順次プラズマ放電
させ、その放電状態をフィールド毎に繰り返すことで、
上述した映像データに応じてＰＡＬＣ３６（１）を駆動
することができるようになる。これによって、入力した
ビデオ信号を映像として映し出すことができるようにな
る。
【００３４】バックライト３５（２）は、図２に示すよ
うにＰＡＬＣ３６（１）を背面側から照明する光源とし
て配置され、ここで出射される光束がＰＡＬＣ３６
（１）の所定の画素を透過することで、表示画像が形成
される。また、このバックライト３５（２）の明るさを
調整することによってピクチャー調整を行うことが出来
る。
【００３５】マイコン制御部３３はユーザが操作部３２
から入力する指令に従い、上述した各チューナの選局や
画像調整、また電源オン／オフなどの各種制御を行う。
尚、図２０ではこのマイコン制御部３３による制御対象
とマイコン制御部３３との間を破線で結んでいる。
【００３６】
【発明が解決しようとする課題】図２０について説明し
た従来のプラズマアドレス型液晶表示装置を備えた液晶
表示装置の駆動装置では、ゲイン調整器２４によって、
Ａ／Ｄ変換器２５に供給する入力信号のレベルを低減
し、表示しようとする映像データの階調数を減らすこと
により、透明電極１３に対する駆動電圧を下げて、コン
トラストを低減するようにしていた。
【００３７】このとき、例えば、コントラスト調整の最
小点では、入力信号レベルを約２５％、即ち、約１／４
に低減することになるが、これにより駆動する電圧の２
５６（８ビット）の階調数が６４（６ビット）程度の階
調数になり、表示画像のＳ／Ｎが低下するという問題が
あった。
【００３８】かかる点に鑑み、本発明は、液晶表示装置
の第１の面に配置されている透明な第１の走査電極群
と、その液晶表示装置の第２の面に対向して配置され、
第１の走査電極群と直交する方向に複数形成されたプラ
ズマ放電チャンネルを形成する第２の走査電極群を備え
たプラズマアドレス型液晶表示装置において、表示画像
のコントラストを低減しても、Ｓ／Ｎ劣化の生じないプ
ラズマアドレス型液晶表示装置の駆動装置を提案しよう
とするのものである。
【００３９】
【課題を解決するための手段】本発明によるプラズマア
ドレス型液晶表示装置の駆動装置は、液晶表示装置の第
１の面に配置されている透明な第１の走査電極群と、そ
の液晶表示装置の第２の面に対向して配置され、第１の
走査電極群と直交する方向に複数形成されたプラズマ放
電チャンネルを形成する第２の走査電極群を備えたプラ
ズマアドレス型液晶表示装置において、第１の走査電極
群に駆動電圧を印加するリファレンズ電圧選択型Ｄ／Ａ
変換器と、第２の走査電極群に、駆動電圧を相対的に反
転したコモンアノード反転駆動電圧を印加するコモンア
ノード反転駆動電圧発生手段と、リファレンズ電圧選択
型Ｄ／Ａ変換器におけるリファレンス電圧の非反転時の
低電圧側の電圧と、反転時の高電圧側の電源電圧とを、
同時にトラッキングを取りながら、それぞれ増加／減少
させてコントラスト低減調整を行うコントラスト低減調
整手段とを有するものである。
【００４０】かかる本発明によれば、コントラスト低減
調整手段によって、リファレンズ電圧選択型Ｄ／Ａ変換
器におけるリファレンス電圧の非反転時の低電圧側の電
圧と、反転時の高電圧側の電源電圧とを、同時にトラッ
キングを取りながら、それぞれ増加／減少させてコント
ラスト低減調整を行う。
【００４１】
【発明の実施の形態】本発明は、液晶表示装置の第１の
面に配置されている透明な第１の走査電極群と、その液
晶表示装置の第２の面に対向して配置され、第１の走査
電極群と直交する方向に複数形成されたプラズマ放電チ
ャンネルを形成する第２の走査電極群を備えたプラズマ
アドレス型液晶表示装置において、第１の走査電極群に
駆動電圧を印加するリファレンズ電圧選択型Ｄ／Ａ変換
器と、第２の走査電極群に、駆動電圧を相対的に反転し
たコモンアノード反転駆動電圧を印加するコモンアノー
ド反転駆動電圧発生手段と、リファレンズ電圧選択型Ｄ
／Ａ変換器におけるリファレンス電圧の非反転時の低電
圧側の電圧と、反転時の高電圧側の電源電圧とを、同時
にトラッキングを取りながら、それぞれ増加／減少させ
てコントラスト低減調整を行うコントラスト低減調整手
段とを有するプラズマアドレス型液晶表示装置の駆動装
置である。
【００４２】〔発明の実施の形態の具体例〕以下に、図
面を参照して、本発明の実施の形態の具体例を詳細に説
明する。先ず、図１を参照して、実施の形態の具体例の
ノーマリホワイト型のプラズマアドレス型液晶表示装置
を備えた液晶表示装置の駆動装置の具体回路を詳細に説
明するも、図１において、図２０と対応する部分には、
同一符号を付して説明する。図１は、この実施例のプラ
ズマアドレス型液晶表示装置の駆動装置の特に映像系の
一部を示す回路ブロック図である。尚、この図１のプラ
ズマアドレス型液晶表示装置３６の具体的な構成の説明
は、従来の技術のところで図２乃至図５を用いて行った
説明を援用する。
【００４３】図１においてＮＴＳＣ (National Televis
ion System Committee) 復調部２１の前段には、図示を
省略した、例えばＮＴＳＣ方式のＵ／Ｖチューナ、ＢＳ
チューナ等の放送受信手段と、例えばＶＴＲ等の外部機
器で再生された標準ビデオ信号を入力する１又は複数の
入力端子が設けられている。
【００４４】そして、この放送受信手段で選択された標
準ビデオ信号及び１又は複数の入力手段から入力された
外部標準ビデオ信号が表示装置内で選択されて、ＮＴＳ
Ｃ復調部２１に供給される。
【００４５】ＮＴＳＣ復調部２１は、標準ビデオ信号を
輝度信号及び色差信号に復調し、その輝度信号及び色差
信号を倍速変換部２２に供給する。また、この復調部２
１は、復調して得られた輝度信号から同期信号を抽出し
て、後述するＬＣＤ（LiquidCrystal Display：液晶表
示装置) コントローラ２８に供給し、そのＬＣＤコント
ローラ２８において以下に説明する各機能回路の動作ク
ロックを生成して、各種信号処理の同期をとるようにし
ている。
【００４６】倍速変換部２２内には１フレーム分の映像
信号（輝度信号及び色差信号）を格納することができる
フレームメモリが設けられており、このフレームメモリ
を利用して動き成分検出を行う。そして、このフレーム
メモリに書き込まれた映像信号の静止画領域ではその時
点のフィールド及び１フィールド前の１水平期間の映像
信号が書き込み時の倍の速度で２回連続して読み出され
ることになる。
【００４７】また、このフレームメモリに書き込まれた
映像信号の動画領域ではその時点のフィールド情報の１
水平期間の映像信号と、その上下の１水平期間の映像信
号による内挿補間処理で生成された補間映像信号が倍速
で読み出され、５２５Ｈ／６０Ｈｚのノンインターレー
ス信号に変換される。
【００４８】倍速処理が施された映像信号は映像信号処
理部２３において、カラー調整、ヒュー調整等を受けた
後に、逆マトリックス処理により赤色、緑色及び青色の
各原色信号が生成される。この映像信号処理部２３で生
成された各原色信号のそれぞれは、８ビットの量子化精
度を有しているＡ／Ｄ変換器２５でディジタルの赤色、
緑色及び青色映像データＶ８に変換される。
【００４９】このＡ／Ｄ変換器２５よりの赤色、緑色及
び青色映像データＶ８は、ホワイトバランス調整部２６
でホワイトバランス処理が施された後に液晶コラムドラ
イバ２７に供給される。
【００５０】液晶コラムドライバ２７は、１水平期間
（例えば８５４画素）の映像データ、すなわち８５４画
素×３チャンネル（赤色、緑色、青色）、即ち２５６２
画素の映像データＶ８をラッチし、画素毎の映像データ
Ｖ８を１水平期間ホールドする。そして、後述するプラ
ズマドライバ３１によって所定の走査溝７（図３）でプ
ラズマ放電を発生させた時に１水平ライン毎に読み出さ
れ、さらに液晶コラムドライバ２７に内蔵されているＤ
／Ａ変換器で、アナログ信号に変換されてそれぞれＰＡ
ＬＣ（プラズマアドレス型液晶表示装置）３６（１）の
透明駆動電極（ＩＴＯ）１３（赤、緑、青駆動電極１３
Ｒ、１３Ｇ、１３Ｂ）（図３）に印加される。
【００５１】ＬＣＤコントローラ２８は例えば５Ｖの電
源で動作するように構成され、ＮＴＳＣ復調部２１から
の同期信号に基づいて、ＰＬＬ回路によって生成された
動作クロックを基にして、アノード反転駆動回路３０を
駆動するアノード反転パルス（水平パルス）Ｈ及びプラ
ズマドライバ３１を駆動して走査溝７（水平ライン）毎
にプラズマ放電させるためのプラズマパルスを生成す
る。
【００５２】ディスプレイパネルの画素毎にサンプルさ
れた映像信号は、後述するリファレンス電圧選択型Ｄ／
Ａ変換器を用いた液晶コラムドライバ２７に供給され
て、プラズマアドレス型液晶表示装置３６の透明電極１
３を駆動する。
【００５３】ＬＣＤコントローラ２８からのアノード反
転パルス（水平パルス）Ｈを、ゲイン調整器４１にも供
給してゲイン調整した後、リファレンス電圧切り換え回
路４２に供給して、リファレンス電圧を切り換えさせ、
その切り換えられたリファレンス電圧が、後述するチャ
ージ及びホールド型Ｄ／Ａ変換器を内蔵する液晶コラム
ドライバ２７に供給されて、ＰＡＬＣ３６（１）の透明
コラム電極１３を駆動する。又、アノード反転駆動回路
３０よりのアノード駆動電圧は、ＰＡＬＣ３６（１）の
アノード電極８に印加される。
【００５４】プラズマドライバ３１は、ここではＮＴＳ
Ｃ方式の画面を構成する約４８０ライン相当の水平走査
線、すなわち図３に示すようにＰＡＬＣ３６（１）に形
成されている走査溝７を順次選択してプラズマパルスを
供給し、カソード電極９に印加されている約−３００Ｖ
の電源電圧によってプラズマ放電を発生させる。
【００５５】すなわち、液晶コラムドライバ２７に入力
された倍速の映像データＶ８に同期して、走査溝７、
７、７・・を、例えば上方から下方に順次プラズマ放電
させ、その放電状態をフィールド毎に繰り返すことで、
上述した映像データに応じてＰＡＬＣ３６（１）を駆動
することができるようになる。これによって、入力した
ビデオ信号を映像として映し出すことができるようにな
る。
【００５６】バックライト３５（２）は、図２に示すよ
うにＰＡＬＣ３６（１）を背面側から照明する光源とし
て配置され、ここで出射される光束がＰＡＬＣ３６
（１）の所定の画素を透過することで、表示画像が形成
される。また、このバックライト３５（２）の明るさを
調整することによってピクチャー調整を行うことが出来
る。
【００５７】マイコン制御部３３はユーザが操作部３２
から入力する指令に従い、上述した各チューナの選局や
画像調整、また電源オン／オフなどの各種制御を行う。
尚、図１ではこのマイコン制御部３３による制御対象と
マイコン制御部３３との間を破線で結んでいる。
【００５８】次に図８を参照してプラズマ（放電）ドラ
イバ３１について詳しく説明する。この図８にはＰＡＬ
Ｃ３７（１）のアノード電極８及びカソード電極９も図
示されている。プラズマドライバ３１には、プラズマ電
源Ｅｐよりの例えば約ー３００Ｖの電圧が用いられてお
り、この電圧が各ライン（例えば１ライン目Ｌ１から４
８０ライン目Ｌ４８０：有効走査線数）のカソード電極
９（１）、９（２）、・・・、９（４８０）に、スイッ
チング手段及び電流源を通じて印加される。そしてカソ
ード電極９（１）〜９（４８０）はプラズマ放電用のス
イッチング素子として配置されている、例えばＮＭＯＳ
( N channel MOS) トランジスタＴｒ（１）、Ｔｒ
（２）、・・・、Ｔｒ（４８０）のドレインに接続され
ている。
【００５９】ＮＭＯＳトランジスタＴｒ（１）〜Ｔｒ
（４８０）のソース電極は共通に接続され、さらに例え
ば約１００ｍＡの電流源Ｓｉを通じてプラズマ電源Ｅｐ
の負極に接続されており、プラズマ放電時の電流が一定
となるように制御されて、安定したプラズマ放電が行わ
れるようにしている。カソード電極９（１）、９
（２）、・・・、９（４８０）にそれぞれ対応するアノ
ード電極８（１）、８（２）、・・・、８（４８０）
は、共通にプラズマ電源Ｅｐの正極に接続されている。
また、ＮＭＯＳトランジスタＴｒ（１）〜Ｔｒ（４８
０）のゲート電極には、ＬＣＤコントローラ２８から供
給される例えば約１０μsec の正極性パルス（プラズマ
放電パルス）が１ライン毎に順次印加される。
【００６０】ＮＭＯＳトランジスタＴｒ（１）〜Ｔｒ
（４８０）のゲート電極にＬＣＤコントローラ２８から
のプラズマパルスが順次に印加されると、始めに例えば
１ライン目Ｌ１に網掛模様で示されているようにアノー
ド電極８（１）、カソード電極９（１）間でプラズマ放
電が起こり、その後、１ライン分の画素信号に同期して
１ライン目Ｌ１から４８０ライン目Ｌ４８０までのカソ
ード電極９（１）〜９（４８０）に順次プラズマパルス
を印加することで、１フィールド分の映像を形成するこ
とができるようになる。
【００６１】次に図９を参照してＰＡＬＣ１に供給する
映像駆動信号（書込み映像データ）及びプラズマ放電パ
ルスの位相関係を説明する。１ライン分の走査期間が例
えば３２μsec である場合、図９Ｂに示されてているタ
イミングで、例えば１ライン目Ｌ１に対応したＮＭＯＳ
トランジスタＴｒ（１）のゲート電極に１０μsec 幅の
正極性のプラズマパルス電圧を印加すると、図９Ｃに示
すように１ライン目Ｌ１に対応したカソード電極９
（１）には電圧が−３００Ｖで１０μsec 幅の負極性パ
ルス電圧が印加されて、最初の走査溝７でプラズマ放電
が発生する。この走査溝７がプラズマ放電している状態
で、図９Ａに示されている各画素毎でサンプルホールド
された最大６０Ｖの映像信号を例えば約２０μsec の間
持続して駆動電極（ＩＴＯ）１３に印加することによ
り、１ライン分の映像信号をＰＡＬＣ３７（１）（図
１）に書き込むことが出来るようになる。
【００６２】そして、続く２ライン目Ｌ２では図９Ｄに
示されているようにＮＭＯＳトランジスタＴｒ（２）の
ゲート電極に１０μsec 幅の正極性のプラズマパルス電
圧を印加すると、図９Ｅに示すように２ライン目Ｌ２に
対応したカソード電極９（２）には電圧が−３００Ｖで
１０μsec 幅の負極性パルス電圧が印加されて、次の走
査溝７でプラズマ放電が発生する。この走査溝７がプラ
ズマ放電している状態で、図９Ａに示されているよう
に、各画素毎でサンプルホールドし、最大６０Ｖの２ラ
イン目の映像信号の反転データを例えば約２０μsec の
間持続して駆動電極（ＩＴＯ）１３に印加する。このよ
うに最初のフィールドで、奇数ライン、偶数ライン毎に
交互に反転駆動を行い、次のフィールドで更にそれを逆
相で交互に反転駆動することにより、ＰＡＬＣ３７
（１）の交流駆動を実現し、直流電圧を継続的に印加す
ることによる液晶分子の劣化を防止するようにしてい
る。
【００６３】即ち、図７に示す如く、図７Ａの最初のフ
ィールドでは、奇数ライン、偶数ライン毎に交互に反転
駆動を行い、図７Ｂの次のフィールドでは、更にそれを
逆相で交互に反転駆動することにより、液晶表示装置の
交流駆動を実現し、直流電圧が継続的に印加されること
により、液晶分子の劣化を防止するようにしている。
【００６４】このようなタイミングで、４８０ライン分
の映像信号を順次ＰＡＬＣ３７（１）に書き込むこと
で、１フィールド分の画像を形成して表示することがで
きるようになる。
【００６５】次に、図１０、図１１及び図１２を参照し
て、液晶コラムドライバ２７に設けられている、映像信
号のサンプル及びホールドを行うための、例えば、７ビ
ット方式のリファレンス電圧選択型Ｄ／Ａ変換器につい
て説明する。
【００６６】図１２に示すように、１ライン分の映像信
号を画素毎に順次記憶したシフトレジスタ（図示せず）
は、最後の映像データを取り込むと同時に、その１ライ
ン分の映像信号を、１ラインの画素数（８５４）分だけ
用意された映像データラッチ回路７１に転送して、デー
タラッチクロックの８５４個を用いてラッチさせる。
【００６７】その後、この映像データは上位３ビットの
データと、下位４ビットのデータに分割さる。上位３ビ
ットのデータを８個のデコーダに供給して８個の選択信
号を得、その８個の選択信号を、リファレンス電圧選択
型Ｄ／Ａ変換器７５内の図１０に示すリファレンス電圧
ＶＲＥＦ０、ＶＲＥＦ１、…………、ＶＲＥＦ８の中か
ら、ＶＲＥＦ（ｍ）及びＶＲＥＦ（ｍ＋１）を選択する
８個の２連スイッチ回路（上側のスイッチは後述する抵
抗ラダー回路の上側の一端に、下側のスイッチは抵抗ラ
ダー回路の下側の一端にそれぞれ接続されている）ＳＷ
０、ＳＷ１、…………、ＳＷ７に供給する。図１２で
は、これら８個のデコーダのうち、２連スイッチ回路Ｓ
Ｗ６に選択信号を供給するデコーダ７２のみを図示し、
他のデコーダの図示を省略している。下位４ビットのデ
ータを１６個のデコーダに供給して１６個の選択信号を
得、その１６個の選択信号を、リファレンス電圧選択型
Ｄ／Ａ変換器７５内の図１０に示す抵抗ラダー回路（抵
抗器Ｒ０、Ｒ１、Ｒ２、‥‥‥、Ｒ１５からなる）の上
端及び下端の電圧ＶＨＩＧＨ、ＶＬＯＷの差の電圧（Ｖ
ＨＩＧＨ−ＶＬＯＷ）の抵抗ラダー回路によって分圧さ
れた１６個の分圧電圧を選択する１６個の選択スイッチ
回路ＳＬ０、ＳＬ１、ＳＬ２、‥‥‥‥、ＳＬ１５に供
給する。図１２では、これら１６個のデコーダのうち、
選択スイッチ回路ＳＬ９、ＳＬ１０に選択信号を供給す
るデコーダ７３、７４のみを図示し、他のデコーダの図
示を省略している。
【００６８】即ち、図１３に示すように、例えば映像デ
ータが１０５、即ち、「１１０１００１ｂ」のときに
は、上位３ビットが「１１０」であることにより、デー
タ「１１０」がデコーダ７２に供給されると、その出力
が「高」となり（ｍ＝６）、又、下位４ビットが「１０
０１」であることにより、データ「１００１」がデコー
ダ７３に供給されると、その出力が「高」となるので
（ｎ＝９）、図１０における２連スイッチ回路ＳＷ６の
両スイッチと、選択スイッチ回路ＳＬ９とがＯＮ状態に
なる。
【００６９】従って、この場合には、図１１のＤ／Ａ変
換器用リファレンス電圧発生回路におけるリファレンス
電圧ＶＲＥＦ７（５１Ｖ）と、リファレンス電圧ＶＲＥ
Ｆ６（４４Ｖ）が次段の図１０に示す１６個の抵抗値が
共にＲの抵抗器Ｒ０、Ｒ１、Ｒ２、‥‥‥、Ｒ１５から
なる抵抗ラダー回路の上下両端に印加され、スイッチ回
路ＳＬ９により、７Ｖの電圧を１６分圧した電圧の１０
番目の電圧｛７Ｖ×（１０／１６）｝が、図１２のＮＭ
ＯＳトランジスタ７６及びＰＭＯＳトランジスタ７７か
らなるバッファ回路の両トランジスタ７６、７７の各ゲ
ートに共通に印加され、そのバッファ回路よりの低出力
インピーダンス化されて透明電極１３に印加される。図
１１のリファレンス電圧発生回路では、リファレンス電
圧ＶＲＥＦ８（６０Ｖ）及びリファレンス電圧ＶＲＥＦ
０（０Ｖ）を、上から下へ順次に直列接続された抵抗器
Ｒａ（９ｋΩ）、Ｒｂ（７ｋΩ）、Ｒｃ（７ｋΩ）、Ｒ
ｄ（７ｋΩ）、Ｒｅ（７ｋΩ）、Ｒｆ（７ｋΩ）、Ｒｇ
（７ｋΩ）、Ｒｈ（９ｋΩ）の直列回路の両端に印加す
る。７個のＰＮＰ形トランジスタＱａ〜Ｑｇのコレクタ
・エミッタを順次に直列接続し、リファレンス電圧ＶＲ
ＥＦ８をトランジスタＱａのコレクタに印加し、リファ
レンス電圧ＶＲＥＦ０を抵抗器ＲＥを通じてトランジス
タＱｇのエミッタに印加し、トランジスタＱａのベース
を抵抗器Ｒａ、Ｒｂの接続中点に接続し、トランジスタ
Ｑｂのベースを抵抗器Ｒｂ、Ｒｃの接続中点に接続し、
…………、トランジスタＱｇのベースを抵抗器Ｒｇ、Ｒ
ｈの接続中点に接続する。そして、トランジスタＱａの
コレクタにリファレンス電圧ＶＲＥＦ８（６０Ｖ）、ト
ランジスタＱｂのコレクタにリファレンス電圧ＶＲＥＦ
７（５１Ｖ）、トランジスタＱｃのコレクタにリファレ
ンス電圧ＶＲＥＦ６（４４Ｖ）、トランジスタＱｄのコ
レクタにリファレンス電圧ＶＲＥＦ５（３７Ｖ）、トラ
ンジスタＱｅのコレクタにリファレンス電圧ＶＲＥＦ４
（３０Ｖ）、トランジスタＱｆのコレクタにリファレン
ス電圧ＶＲＥＦ３（２３Ｖ）、トランジスタＱｇのコレ
クタにリファレンス電圧ＶＲＥＦ２（１６Ｖ）、トラン
ジスタＱｇのエミッタにリファレンス電圧ＶＲＥＦ１
（９Ｖ）が得られる。リファレンス電圧ＶＲＥＦ０（０
Ｖ）はそのまま得られる。
【００７０】Ｄ／Ａ変換器７５が８ビットのＤ／Ａ変換
器の場合には、映像データを上位３ビットと、下位５ビ
ットの信号に分割し、下位５ビットの信号は３２個のデ
コーダに供給して３２個の選択信号を得、その３２個の
選択信号を、同じ抵抗値Ｒの抵抗器からなる抵抗ラダー
回路の３２個の分圧電圧を選択する３２個のスイッチ回
路に供給することにより、上述と同様にＤ／Ａ変換動作
が行われる。
【００７１】ところで、ノーマリホワイト型のプラズマ
アドレス型液晶表示装置の駆動電圧対透過率（Ｖ−Ｔ）
特性曲線は、図６に示す如く、駆動電圧が１０Ｖ以下の
ときは、透過率は１００％であり、駆動電圧が１０Ｖを
越えると、透過率が略直線的に下降し、駆動電圧が略７
０Ｖになると、透過率は０％となり、駆動電圧が略７０
Ｖを越えても、透過率は０％、即ち、黒に飽和する。そ
して、透明電極（ＩＴＯ）１３の駆動電圧は最大６０Ｖ
ｐｐとなる。
【００７２】従って、±７０Ｖの映像信号でアノード電
極８を直接駆動をしようとする場合には、約１４０Ｖｐ
ｐの駆動波形が必要となり、半導体プロセスが高価なも
のになるという問題も含めて、更に、消費電力が大幅に
増大するという問題が生じる。このため、一般的には、
コモンアノード反転駆動という方式が用いられている。
図２１乃至図２４は、図２０の従来例の表示装置の駆動
装置におけるコモンアノード反転駆動方式の動作原理を
示す。
【００７３】輝度が０ＩＲＥの±７０Ｖの黒信号の書込
みの場合には、図２１Ａに示すように、あるラインで、
正極性側（非反転側）では６０Ｖの映像信号を直接透明
電極（ＩＴＯ）１３に印加し、第２１Ｂに示すように、
同時にコモン電極、即ち共通アノード電極８に−１０Ｖ
の電圧を印加する。
【００７４】次のラインでは、反転駆動のために反転し
た−７０Ｖの黒信号の書き込みを行う必要があるが、−
７０Ｖの黒信号を、図２１Ａに示す如く、映像信号を中
点電位の３０Ｖのラインで反転した０Ｖの映像信号に変
換してから、透明電極（ＩＴＯ）１３に印加する。同時
に、この反転信号が透明電極（ＩＴＯ）１３に印加され
ているときは、図２１Ｂに示す如く、コモン電極、即
ち、共通アノード電極８に＋７０Ｖの電圧を印加する。
即ち、共通アノード電極８の電極電位を基準として考え
た場合、図２２に示すように、相対的に±７０Ｖの駆動
波形となり、図６で説明した±７０Ｖｐｐの直接駆動を
行っていることと等価になる。
【００７５】輝度が１００ＩＲＥの±７０Ｖの黒信号の
書込みの場合には、図２３Ａに示すように、あるライン
で、正極性側（非反転側）では０Ｖの映像信号を直接透
明電極（ＩＴＯ）１３に印加し、第２３Ｂに示すよう
に、同時にコモン電極、即ち共通アノード電極８に−１
０Ｖの電圧を印加する。次のラインでは、反転駆動のた
めに反転した−７０Ｖの黒信号の書き込みを行う必要が
あるが、−７０Ｖの黒信号を、図２３Ａに示す如く、映
像信号を中点電位の３０Ｖのラインで反転した６０Ｖの
映像信号に変換してから、透明電極（ＩＴＯ）１３に印
加する。同時に、この反転信号が透明電極（ＩＴＯ）１
３に印加されているときは、図２３Ｂに示す如く、コモ
ン電極、即ち、共通アノード電極８に＋７０Ｖの電圧を
印加する。即ち、共通アノード電極８の電極電位を基準
として考えた場合、図２４に示すように、相対的に±１
０Ｖの駆動波形となり、図６で説明した±１０Ｖｐｐの
直接駆動を行っていることと等価になる。
【００７６】ところで、このコモンアノード反転駆動方
式で、輝度が１００ＩＲＥの白信号のコントラストを１
／２に低減しようとした場合、従来は、図２０の従来例
の表示装置の駆動装置では、Ａ／Ｄ変換器２５の前段の
ゲイン調整器２４によって、映像信号のレベルを１／２
に下げて、図２５Ａに示すように、透明電極（ＩＴＯ）
１３の駆動電圧を１／２の３０Ｖに低減することが行わ
れていた。尚、アノード反転駆動電圧は、図２５Ｂに示
すように、非反転データ側では−１０Ｖ、反転データ側
では７０Ｖである。又、アノード電圧を基準にした実際
の液晶駆動電圧波形は、図２６に示すように、±４０Ｖ
の駆動波形である。
【００７７】このように、従来例の方式では、例えば、
コントラストを最小値の１／４にしようとすると、２５
６階調の信号レベルがその１／４の６４階調に低下して
しまい、表示画像のＳ／Ｎが劣化してしまう。
【００７８】そこで、実施の形態の具体例では、例え
ば、コントラストを１／２にする場合に、液晶コラムド
ライバ２７内のリファレンス電圧選択型Ｄ／Ａ変換器の
リファレンス電圧発生回路に印加している上側と下側の
リファレンス電圧を、図１のゲイン調整器４１により、
非反転時には１２０Ｖと６０Ｖとのそれぞれ１／２の６
０Ｖと３０Ｖとに、反転時には同じく６０Ｖと０Ｖとの
それぞれ１／２の３０Ｖと０Ｖとに変化させて、液晶コ
ラムドライバ２７でＤ／Ａ変換される出力電圧を同じく
６０Ｖｐｐの１／２の３０Ｖｐｐにする。
【００７９】これにより、映像信号を最大一定にしたま
までも、非反転時の１００ＩＲＥの白信号での透明電極
（ＩＴＯ）１３の駆動電圧は図１８Ａに示すように、６
０Ｖの１／２の３０Ｖとなり、次の反転側の駆動電圧波
形としても、３０Ｖの電圧が印加されることになる。
【００８０】他方、アノード反転駆動回路３０において
は、図１８Ｂに示すように、従来例と同様に、下位電位
−１０Ｖと上位電位７０Ｖの電圧が印加されている。実
際には、図１７に示すような中点一致回路により、コラ
ムドライバ用電源の中点と、アノード反転駆動電圧の上
側と下側の電位の中点とが、同一レベルになるようにフ
ィードバック制御されており、完全な正負電圧による対
称駆動を実現することができる。
【００８１】図１７の上側／下側電位発生のための中点
電位一致回路を説明する。この中点電位一致回路では、
アノード反転駆動用の電源の中点と、コラムドライバ用
電源の可変電位とが一致するように、演算増幅器（ＯＰ
アンプ）５５により形成された帰還回路が動作してい
る。
【００８２】即ち、アノード反転駆動電圧については、
２０Ｖのバイアスレベルと、１００％コントラスト時の
電源電圧６０Ｖを加えた８０Ｖｄｃの電源電圧を、中点
一致回路により、３０Ｖの中点電位を対称軸として、上
側電位は７０Ｖ、下側電位は−１０Ｖに確定させる。こ
の確定した電圧を、入力端子５９から供給されるＨパル
スにより、アノード反転用切り換えスイッチ５８によっ
て、１水平周期（Ｈ）毎に切り換えてアノード電極に印
加する。
【００８３】図１７の上側／下側電位発生のための中点
電位一致回路を更に説明する。アノード反転駆動用フロ
ーティング電源では、電源端子５１、５２間に分圧用抵
抗器５３、５４の直列回路と、演算増幅器（ＯＰアン
プ）５５と、ＮＰＮ形トランジスタ５６及びＰＮＰ形ト
ランジスタ５７の直列回路とを並列接続する。抵抗器５
３、５４の接続中点Ｐを、演算増幅器５５の反転入力端
子に接続し、その出力端子をトランジスタ５６、５７の
各ベースに接続する。端子５１、５２よりの電圧をアノ
ード反転駆動用切り換えスイッチ５８によって、入力端
子５９から供給されるＨパルスにより、水平周期毎に切
換え、その切換え出力電圧をアノード電極に供給する。
【００８４】次に、コラムドライバ用電源について説明
する。６０Ｖｄｃの直流電圧の与えられる端子６６と接
地との間に、可変基準電位発生器６０を構成する固定抵
抗器６１、可変抵抗器（ポテンショメータ）６２及び抵
抗器６３の直列回路と、ＮＰＮ形トランジスタ６４及び
ＰＮＰ形トランジスタ６５の直列回路を並列接続し、可
変抵抗器６２の可動端子（中点電位は３０Ｖになる）
を、トランジスタ６４、６５の各ベース及びアノード反
転駆動用フローティング電源の演算増幅器５５の非反転
入力端子に接続する。又、アノード反転駆動用フローテ
ィング電源のトランジスタ５６、５７の両エミッタと、
コラムドライバ用電源のトランジスタ６４、６５の両エ
ミッタとを互いに接続する。
【００８５】ここで、コントラストを下げた場合に、透
明電極（ＩＴＯ）１３の駆動電圧が減少するように、図
１５及び図１６に示すように、リファレンス電圧を可変
している。図１５はコントラスト調整による非反転側リ
ファレンス電圧制御の特性を示し、コントラスト調整が
２５％のときリファレンス電圧が４５Ｖ、コントラスト
調整が１００％のときリファレンス電圧が０Ｖになって
いる。図１６はコントラスト調整による反転側リファレ
ンス電圧制御の特性を示し、コントラスト調整が２５％
のときリファレンス電圧が１５Ｖ、コントラスト調整が
１００％のときリファレンス電圧が６０Ｖになってい
る。
【００８６】図１４に、図１におけるリファレンス電圧
切り換え回路４２の具体構成を示し、この回路によれば
非反転時と反転時との透明電極（ＩＴＯ）１３の駆動電
圧で必要なリファレンス電圧を発生させている。ベース
にゲイン制御電圧（０〜５Ｖ）が供給されるＮＰＮ形ト
ランジスタ８１のコレクタが抵抗器（９ｋΩ）９１を通
じて６０Ｖの電源に接続され、エミッタが抵抗器（１ｋ
Ω）９２を通じて接地される。トランジスタ８１のコレ
クタがＮＰＮ形トランジスタ８２のベースに接続され、
そのトランジスタ８２のコレクタが電源に接続され、そ
のエミッタがＰＮＰ形トランジスタ８３（ＳＷＴ）のコ
レクタに接続されると共に、トランジスタ８３のエミッ
タが電源に接続される。トランジスタ８３のベースがＰ
ＮＰ形トランジスタ８４のコレクタに接続され、トラン
ジスタ８４のエミッタが電源に接続され、そのコレクタ
が抵抗器９３を通じて接地される。トランジスタ８４の
ベースがＮＰＮ形トランジスタ８５のコレクタに接続さ
れ、トランジスタ８５のコレクタが抵抗器９４を通じて
電源に接続され、そのエミッタが接地される。このトラ
ンジスタ８５のベースに反転／非反転制御信号としての
Ｈパルスが供給される。トランジスタ８３（ＳＷＴ）は
非反転時にオンとなる。そして、トランジスタ８２のエ
ミッタ（トランジスタ８３のコレクタ）に非反転／反転
時の上側リファレンス電圧（ＶＲＥＦ８）（６０Ｖ／６
０〜１５Ｖ）が出力される。
【００８７】図１４において、ベースにゲイン制御電圧
（０〜５Ｖ）が供給されるＮＰＮ形トランジスタのコレ
クタが抵抗器（１ｋΩ）９５を通じて、６０Ｖの電源に
接続され、そのエミッタが抵抗器（１ｋΩ）９６を通じ
て接地される。トランジスタ８６のコレクタがＰＮＰ形
トランジスタ８７のベースに接続され、トランジスタ８
７のエミッタが抵抗器（１ｋΩ）９７を通じて電源に接
続され、そのコレクタが抵抗器（９ｋΩ）９８を通じて
接地される。トランジスタ８７のコレクタがＰＮＰ形ト
ランジスタ８８のベースに接続され、トランジスタ８８
のコレクタが接地され、そのエミッタがＮＰＮ形トラン
ジスタ８９（ＳＷＢ）のコレクタに接続される。トラン
ジスタ８９のエミッタが接地され、そのベースに反転／
非反転制御信号としてのＨパルスが供給される。トラン
ジスタ８９（ＳＷＢ）は反転時にオンになる。そして、
トランジスタ８８のエミッタ（トランジスタ８９のコレ
クタ）に、非反転時／反転時の下側リファレンス電圧
（ＶＲＥＦ０）（０〜４５Ｖ／０Ｖ）が出力される。
【００８８】図１４について更に説明する。非反転時の
リファレンス電圧については、Ｈパルスが０Ｖとなり、
トランジスタ８９（ＳＷＢ）がオフになるので、０〜５
Ｖのゲイン制御電圧により下側のリファレンス電圧ＶＲ
ＥＦ０が０Ｖ〜４５Ｖまで変化し、上側リファレンス電
圧ＶＲＥＦ８はトランジスタ８３（ＳＷＴ）がオン状態
であることにより、６０Ｖのまま一定である。
【００８９】又、反転時リファレンス電圧については、
Ｈパルスが「高」となり、トランジスタ８３（ＳＷＴ）
がオフ状態になるので、同じく０〜５Ｖのゲイン制御電
圧により、上側のリファレンス電圧ＶＲＥＦ８が６０Ｖ
〜１５Ｖまで変化し、下側リファレンス電圧ＶＲＥＦ０
はトランジスタ８９（ＳＷＢ）がオン状態であることに
より、０Ｖのまま一定である。
【００９０】従って、輝度が１００ＩＲＥの信号をコン
トラスト１／２（５０％）にした場合の、アノード電位
を基準にした液晶駆動電圧は、図１６に示すように、正
負両方向で±４０Ｖの駆動波形になり、２５６階調の解
像度を保ったまま、１／２（５０％）のコントラストに
低減できる。
【００９１】上述の具体例においては、ノーマリホワイ
ト型のプラズマアドレス型液晶表示装置の場合について
述べたが、ノーマリブラック型のプラズマアドレス型液
晶表示装置の場合も可能であり、その場合には、白信号
と黒信号の駆動電圧の関係が逆転するだけで、ノーマリ
ホワイト型のプラズマアドレス型液晶表示装置の場合と
同様にコントラスト調整を行うことができる。
【００９２】上述の本発明の実施の形態の具体例によれ
ば、映像信号自体を絞り込むことによって駆動電圧を低
減すると、量子化の階調数が減少し表示映像のＳ／Ｎが
変化することになるが、例えば、リファレンス電圧選択
型Ｄ／Ａ変換器を使用している場合には、リファレンス
電圧可変回路とその切換え回路を用いてコントラスト調
整を行うようにしたので、表示映像信号の階調数を一定
にしたまま、コントラストの調整が可能になるので、表
示映像のＳ／Ｎ劣化問題を解決することが可能になる。
【００９３】
【発明の効果】上述せる本発明によれば、液晶表示装置
の第１の面に配置されている透明な第１の走査電極群
と、その液晶表示装置の第２の面に対向して配置され、
第１の走査電極群と直交する方向に複数形成されたプラ
ズマ放電チャンネルを形成する第２の走査電極群を備え
たプラズマアドレス型液晶表示装置において、第１の走
査電極群に駆動電圧を印加するリファレンズ電圧選択型
Ｄ／Ａ変換器と、第２の走査電極群に、駆動電圧を相対
的に反転したコモンアノード反転駆動電圧を印加するコ
モンアノード反転駆動電圧発生手段と、リファレンズ電
圧選択型Ｄ／Ａ変換器におけるリファレンス電圧の非反
転時の低電圧側の電圧と、反転時の高電圧側の電源電圧
とを、同時にトラッキングを取りながら、それぞれ増加
／減少させてコントラスト低減調整を行うコントラスト
低減調整手段とを有するので、表示画像のコントラスト
を低減しても、Ｓ／Ｎ劣化の生じないプラズマアドレス
型液晶表示装置の駆動装置を得ることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態の具体例のプラズマアドレ
ス型液晶表示装置の駆動装置を示すブロック線図であ
る。
【図２】具体例で使用するプラズマアドレス型液晶表示
装置を示す分解斜視図である。
【図３】具体例で使用するプラズマアドレス型液晶表示
装置を示す一部を切り欠いた斜視図である。
【図４】プラズマ放電によるプラズマチャンネルの発生
の説明のためのプラズマアドレス型液晶表示装置を示す
一部を切り欠いた斜視図である。
【図５】Ａ プラズマチャンネルを示す回路図である。 Ｂ そのプラズマチャンネルの等価回路を示す回路図で
ある。
【図６】液晶デバイスの駆動電圧対透過率（Ｖ−Ｔ）特
性を示す特性曲線図である。
【図７】本発明の実施の形態の具体例におけるノーマリ
ホワイト型のプラズマアドレス型液晶表示装置（液晶デ
バイス）の駆動電圧対透過率（Ｖ−Ｔ）特性曲線図であ
る。
【図８】本発明の実施の形態の具体例で用いられるプラ
ズマ放電ドライバの回路を示す回路図である。
【図９】液晶表示装置への書き込み映像データとプラズ
マ放電パルスの位相関係を示す図タイミングチャートで
ある。 Ａ Ｄ／Ａ変換された映像出力データを示す波形図であ
る。 Ｂ １ライン目のＮＭＯＳトランジスタのゲート電圧を
示す波形図である。 Ｃ １ライン目のカソード波形を示す波形図である。 Ｄ ２ライン目のＮＭＯＳトランジスタのゲート電圧を
示す波形図である。 Ｅ ２ライン目のＮＭＯＳトランジスタのカソード電圧
を示す波形図である。
【図１０】本発明の実施の形態の具体例で用いられる上
位３ビット（８通り）＋下位４ビット（１６通り）計７
ビットのリファレンス電圧選択型Ｄ／Ａ変換器を示す回
路図である。
【図１１】本発明の実施の形態の具体例で用いられるＤ
／Ａ変換用のリファレンス電圧発生回路を示す回路図で
ある。
【図１２】本発明の実施の形態の具体例で用いられるリ
ファレンス電圧選択型Ｄ／Ａ変換器を示す回路図であ
る。
【図１３】映像データが１０５の時のＤ／Ａ変換器の出
力電圧の説明図である。
【図１４】本発明の実施の形態の具体例で用いられるリ
ファレンス電圧切り換え回路を示す回路図である。
【図１５】本発明の実施の形態の具体例のコントラスト
調整による非反転側リファレンス電圧制御を示す特性図
である。
【図１６】本発明の実施の形態の具体例のコントラスト
調整による反転側リファレンス電圧制御を示す特性図で
ある。
【図１７】本発明の実施の形態の具体例で用いられる上
側／下側電位発生のための中点電位一致回路を示す回路
図である。
【図１８】Ａ 本発明の実施の形態の具体例の輝度が１
００ＩＲＥの信号でコントラスト１／２（５０％）の時
のＩＴＯ駆動波形を示す波形図である。 Ｂ 本発明の実施の形態の具体例の輝度が１００ＩＲＥ
の信号でコントラスト１／２（５０％）の時のアノード
電極の駆動波形を示す波形図である。
【図１９】本発明の実施の形態の具体例のアノード電位
を基準にした場合の液晶の駆動電圧波形を示す波形図で
ある。
【図２０】従来例のプラズマアドレス型液晶表示装置の
駆動装置を示すブロック線図である。
【図２１】Ａ 従来例の輝度が０ＩＲＥの場合のＩＴＯ
の駆動波形を示す波形図である。 Ｂ 従来例の輝度が０ＩＲＥの場合のアノード電極の駆
動波形を示す波形図である。
【図２２】従来例のアノード電位を基準にした場合の液
晶駆動電圧波形を示す波形図である。
【図２３】Ａ 従来例の輝度が１００ＩＲＥの場合のＩ
ＴＯの駆動波形を示す波形図である。 Ｂ 従来例の輝度が１００ＩＲＥの場合のアノード電極
の駆動波形を示す波形図である。
【図２４】従来例のアノード電位を基準にした場合の液
晶の駆動電圧波形を示す波形図である。
【図２５】Ａ 従来例のコントラスト１／２（５０％）
で、輝度が１００ＩＲＥの場合のＩＴＯの駆動波形を示
す波形図である。 Ｂ 従来例のコントラスト１／２（５０％）で、従来例
の輝度が１００ＩＲＥの場合のアノード電極の駆動波形
を示す波形図である。
【図２６】従来例のアノード電位を基準にした場合の液
晶の駆動電圧波形を示す波形図である。
【符号の説明】
１ ＰＡＬＣ液晶表示装置、２ バックライト、３、４
偏光フィルタ、５プラズマ基板（背面ガラス）、６
隔壁（リブ）、７ 走査溝（プラズマチャンネル）、８
アノード電極、９ カソード電極、１０ 絶縁層（薄
板ガラス）、１１ 液晶層、１２ カラーフィルタ、１
３ 透明電極（ＩＴＯ薄膜）、１４前面ガラス、２１
ＮＴＳＣ復調部、２２ フレーム倍速変換回路、２３
映像信号処理部、２５ Ａ／Ｄ変換器、２６ ホワイト
バランス調整部、２７ 液晶コラムドライバ（Ｄ／Ａ変
換器）、２８ ＬＣＤコントローラ、２９ リファレン
ス電圧発生回路、３０ アノード反転駆動回路、３１
プラズマドライバ、３２ 操作部、３３ マイコン制御
部、３４ 電源回路、３５ バックライト、３６ プラ
ズマアドレス型液晶表示装置、４１ ゲイン調整器、４
２ リファレンス電圧切り換え回路。
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2H089 HA36 QA16 2H093 NA32 NA42 NA53 NA62 NC13 NC24 NC37 ND60 5C006 AA01 AA16 AA22 AC27 AC30 AF04 AF19 AF42 AF44 AF52 AF81 AF83 BB18 BB29 BC03 BF02 BF04 BF11 BF25 BF26 BF34 BF43 EA01 EC11 FA31 FA54

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 液晶表示装置の第１の面に配置されてい
    る透明な第１の走査電極群と、その液晶表示装置の第２
    の面に対向して配置され、第１の走査電極群と直交する
    方向に複数形成されたプラズマ放電チャンネルを形成す
    る第２の走査電極群を備えたプラズマアドレス型液晶表
    示装置において、 上記第１の走査電極群に駆動電圧を印加するリファレン
    ズ電圧選択型Ｄ／Ａ変換器と、 上記第２の走査電極群に、駆動電圧を相対的に反転した
    コモンアノード反転駆動電圧を印加するコモンアノード
    反転駆動電圧発生手段と、 上記リファレンズ電圧選択型Ｄ／Ａ変換器におけるリフ
    ァレンス電圧の非反転時の低電圧側の電圧と、反転時の
    高電圧側の電源電圧とを、同時にトラッキングを取りな
    がら、それぞれ増加／減少させてコントラスト低減調整
    を行うコントラスト低減調整手段とを有することを特徴
    とするプラズマアドレス型液晶表示装置の駆動装置。
JP10239009A 1998-08-25 1998-08-25 プラズマアドレス型液晶表示装置の駆動装置 Pending JP2000066644A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP10239009A JP2000066644A (ja) 1998-08-25 1998-08-25 プラズマアドレス型液晶表示装置の駆動装置
EP99306583A EP0982710A3 (en) 1998-08-25 1999-08-20 Driving apparatus for a plasma addressed liquid crystal display
KR1019990034808A KR20000017441A (ko) 1998-08-25 1999-08-21 플라즈마어드레스형 액정표시장치의 구동장치
US09/382,095 US6304238B1 (en) 1998-08-25 1999-08-24 Driving apparatus for plasma addressed liquid crystal display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10239009A JP2000066644A (ja) 1998-08-25 1998-08-25 プラズマアドレス型液晶表示装置の駆動装置

Publications (1)

Publication Number Publication Date
JP2000066644A true JP2000066644A (ja) 2000-03-03

Family

ID=17038547

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10239009A Pending JP2000066644A (ja) 1998-08-25 1998-08-25 プラズマアドレス型液晶表示装置の駆動装置

Country Status (4)

Country Link
US (1) US6304238B1 (ja)
EP (1) EP0982710A3 (ja)
JP (1) JP2000066644A (ja)
KR (1) KR20000017441A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006035798A1 (ja) * 2004-09-28 2006-04-06 Citizen Watch Co., Ltd. 液晶駆動回路およびそれを備えた液晶表示装置

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6731160B1 (en) * 1999-11-11 2004-05-04 Broadcom Corporation Adjustable bandwidth high pass filter for large input signal, low supply voltage applications
US6680640B1 (en) * 1999-11-11 2004-01-20 Broadcom Corporation High linearity large bandwidth, switch insensitive, programmable gain attenuator
US6696892B1 (en) * 1999-11-11 2004-02-24 Broadcom Corporation Large dynamic range programmable gain attenuator
JP3939066B2 (ja) * 2000-03-08 2007-06-27 富士通日立プラズマディスプレイ株式会社 カラープラズマディスプレイ装置
US6762566B1 (en) 2000-10-27 2004-07-13 Science Applications International Corporation Micro-component for use in a light-emitting panel
US7288014B1 (en) 2000-10-27 2007-10-30 Science Applications International Corporation Design, fabrication, testing, and conditioning of micro-components for use in a light-emitting panel
US6570335B1 (en) 2000-10-27 2003-05-27 Science Applications International Corporation Method and system for energizing a micro-component in a light-emitting panel
US6822626B2 (en) 2000-10-27 2004-11-23 Science Applications International Corporation Design, fabrication, testing, and conditioning of micro-components for use in a light-emitting panel
US6620012B1 (en) 2000-10-27 2003-09-16 Science Applications International Corporation Method for testing a light-emitting panel and the components therein
US6764367B2 (en) 2000-10-27 2004-07-20 Science Applications International Corporation Liquid manufacturing processes for panel layer fabrication
US6545422B1 (en) 2000-10-27 2003-04-08 Science Applications International Corporation Socket for use with a micro-component in a light-emitting panel
US6801001B2 (en) 2000-10-27 2004-10-05 Science Applications International Corporation Method and apparatus for addressing micro-components in a plasma display panel
US6612889B1 (en) * 2000-10-27 2003-09-02 Science Applications International Corporation Method for making a light-emitting panel
US6796867B2 (en) 2000-10-27 2004-09-28 Science Applications International Corporation Use of printing and other technology for micro-component placement
US7064740B2 (en) * 2001-11-09 2006-06-20 Sharp Laboratories Of America, Inc. Backlit display with improved dynamic range
JP2005024690A (ja) * 2003-06-30 2005-01-27 Fujitsu Hitachi Plasma Display Ltd ディスプレイ装置およびディスプレイの駆動方法
JP2005318142A (ja) * 2004-04-28 2005-11-10 Funai Electric Co Ltd テレビジョン受像装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0831789B2 (ja) * 1985-09-04 1996-03-27 沖電気工業株式会社 出力回路
JP3159843B2 (ja) * 1993-09-03 2001-04-23 株式会社 沖マイクロデザイン 液晶駆動電圧発生回路
JP3470440B2 (ja) * 1995-02-28 2003-11-25 ソニー株式会社 ランプ信号生成方法、ランプ信号生成装置、液晶駆動装置及び液晶表示装置
JP3764504B2 (ja) * 1995-02-28 2006-04-12 ソニー株式会社 液晶表示装置
JP3302254B2 (ja) * 1996-03-21 2002-07-15 シャープ株式会社 表示装置の駆動回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006035798A1 (ja) * 2004-09-28 2006-04-06 Citizen Watch Co., Ltd. 液晶駆動回路およびそれを備えた液晶表示装置

Also Published As

Publication number Publication date
KR20000017441A (ko) 2000-03-25
EP0982710A3 (en) 2000-03-22
US6304238B1 (en) 2001-10-16
EP0982710A2 (en) 2000-03-01

Similar Documents

Publication Publication Date Title
JP2000066644A (ja) プラズマアドレス型液晶表示装置の駆動装置
US7495643B2 (en) Method and apparatus for driving liquid crystal display
KR100392182B1 (ko) 액정표시장치
US7106353B2 (en) Image display apparatus and method of driving the same
US7492342B2 (en) Electro-optical device, driving circuit of the same, driving method of the same, and electronic apparatus
US6597372B2 (en) Temporal light modulation technique and apparatus
US6603452B1 (en) Color shading correction device and luminance shading correction device
EP0715799B1 (en) Display device
JPH0435048B2 (ja)
US7508367B2 (en) Drive circuit for improved brightness control in liquid crystal displays and method therefor
JP2000039603A (ja) プラズマアドレス型液晶表示装置の駆動装置
JP2003114415A (ja) 画像表示装置及び画像表示方法
JP2003330425A (ja) 液晶表示装置及びその駆動制御方法
JP2000098981A (ja) 画像信号処理回路及びこれを用いた電気光学装置並びに電子機器
US20120287179A1 (en) Method for Writing an Image in a Liquid Crystal Display
JP2000098343A (ja) 色ムラ補正装置
KR100298966B1 (ko) 평면표시장치
JPH09311320A (ja) プラズマアドレス型液晶表示装置
JP3815212B2 (ja) 電気光学装置及び電子機器、並びに電気光学装置の調整方法
JPH10239661A (ja) 液晶表示装置
JP2006195387A (ja) 電気光学装置および電子機器
JP4406993B2 (ja) プラズマアドレス型液晶表示素子の駆動方法および駆動装置
JP2000242238A (ja) 液晶表示装置
JPH06138439A (ja) 液晶表示装置
KR950000753B1 (ko) 표시장치