JP2000066644A - プラズマアドレス型液晶表示装置の駆動装置 - Google Patents
プラズマアドレス型液晶表示装置の駆動装置Info
- Publication number
- JP2000066644A JP2000066644A JP10239009A JP23900998A JP2000066644A JP 2000066644 A JP2000066644 A JP 2000066644A JP 10239009 A JP10239009 A JP 10239009A JP 23900998 A JP23900998 A JP 23900998A JP 2000066644 A JP2000066644 A JP 2000066644A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- liquid crystal
- display device
- plasma
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 92
- 230000003247 decreasing effect Effects 0.000 claims abstract description 6
- 230000015556 catabolic process Effects 0.000 abstract description 2
- 238000006731 degradation reaction Methods 0.000 abstract description 2
- 230000001105 regulatory effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 30
- YCLAMANSVUJYPT-UHFFFAOYSA-L aluminum chloride hydroxide hydrate Chemical compound O.[OH-].[Al+3].[Cl-] YCLAMANSVUJYPT-UHFFFAOYSA-L 0.000 description 18
- 239000007789 gas Substances 0.000 description 9
- 238000006243 chemical reaction Methods 0.000 description 7
- 239000011521 glass Substances 0.000 description 7
- 238000002834 transmittance Methods 0.000 description 7
- 101100518745 Neurospora crassa (strain ATCC 24698 / 74-OR23-1A / CBS 708.71 / DSM 1257 / FGSC 987) palc-1 gene Proteins 0.000 description 6
- 239000011159 matrix material Substances 0.000 description 5
- 230000006866 deterioration Effects 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 230000009977 dual effect Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000005192 partition Methods 0.000 description 3
- 238000013139 quantization Methods 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 239000000284 extract Substances 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 108700042918 BF02 Proteins 0.000 description 1
- 101000650817 Homo sapiens Semaphorin-4D Proteins 0.000 description 1
- 102100025297 Mannose-P-dolichol utilization defect 1 protein Human genes 0.000 description 1
- 101710089919 Mannose-P-dolichol utilization defect 1 protein Proteins 0.000 description 1
- 101100323029 Neurospora crassa (strain ATCC 24698 / 74-OR23-1A / CBS 708.71 / DSM 1257 / FGSC 987) alc-1 gene Proteins 0.000 description 1
- 102100027744 Semaphorin-4D Human genes 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
- G09G3/3662—Control of matrices with row and column drivers using an active matrix using plasma-addressed liquid crystal displays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Plasma & Fusion (AREA)
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】
【課題】 表示画像のコントラストを低減しても、S/
N劣化の生じないプラズマアドレス型液晶表示装置の駆
動装置を得る。 【解決手段】 透明な第1の走査電極群に駆動電圧を印
加するリファレンズ電圧選択型D/A変換器27と、第
2の走査電極群に、駆動電圧を相対的に反転したコモン
アノード反転駆動電圧を印加するコモンアノード反転駆
動電圧発生手段30と、リファレンズ電圧選択型D/A
変換器27におけるリファレンス電圧の非反転時の低電
圧側の電圧と、反転時の高電圧側の電源電圧とを、同時
にトラッキングを取りながら、それぞれ増加/減少させ
てコントラスト低減調整を行うコントラスト低減調整手
段42とを有する。
N劣化の生じないプラズマアドレス型液晶表示装置の駆
動装置を得る。 【解決手段】 透明な第1の走査電極群に駆動電圧を印
加するリファレンズ電圧選択型D/A変換器27と、第
2の走査電極群に、駆動電圧を相対的に反転したコモン
アノード反転駆動電圧を印加するコモンアノード反転駆
動電圧発生手段30と、リファレンズ電圧選択型D/A
変換器27におけるリファレンス電圧の非反転時の低電
圧側の電圧と、反転時の高電圧側の電源電圧とを、同時
にトラッキングを取りながら、それぞれ増加/減少させ
てコントラスト低減調整を行うコントラスト低減調整手
段42とを有する。
Description
【0001】
【発明の属する技術分野】本発明はアクティブマトリッ
クス方式により画像を形成するプラズマアドレス型液晶
表示装置を用いたプラズマアドレス型液晶表示装置の駆
動装置に関する。
クス方式により画像を形成するプラズマアドレス型液晶
表示装置を用いたプラズマアドレス型液晶表示装置の駆
動装置に関する。
【0002】
【従来の技術】最近では、例えば家庭内で確保すること
ができる設置スペース等を考慮して、より迫力のある映
像を得るために、大型かつ薄型で構成されたテレビジョ
ン受像機、背面投射型プロジェクタ装置が普及してきて
いる。
ができる設置スペース等を考慮して、より迫力のある映
像を得るために、大型かつ薄型で構成されたテレビジョ
ン受像機、背面投射型プロジェクタ装置が普及してきて
いる。
【0003】これらテレビジョン受像機、背面投射型プ
ロジェクタ装置は技術進歩に伴い、過去のものと比較し
てかなりの薄型化を実現してきているが、テレビジョン
受像機の場合は例えばCRT ( Cathode Ray Tube ) の
奥行き、またプロジェクタ装置の場合は投射レンズを設
置する角度などの構成上の条件により薄型化には自ずか
ら限界がある。
ロジェクタ装置は技術進歩に伴い、過去のものと比較し
てかなりの薄型化を実現してきているが、テレビジョン
受像機の場合は例えばCRT ( Cathode Ray Tube ) の
奥行き、またプロジェクタ装置の場合は投射レンズを設
置する角度などの構成上の条件により薄型化には自ずか
ら限界がある。
【0004】また、TFT ( Thin Film Transistor )
液晶パネルによる表示装置は、上述のテレビジョン受像
機、プロジェクタ装置よりも薄型に構成できるが、大型
の表示装置とするためにはIC技術によって形成される
TFTの数量の増加によって、より高精度の製造技術が
要求されると共に、その製造の歩留まりが低下すること
により頗る高価になる。
液晶パネルによる表示装置は、上述のテレビジョン受像
機、プロジェクタ装置よりも薄型に構成できるが、大型
の表示装置とするためにはIC技術によって形成される
TFTの数量の増加によって、より高精度の製造技術が
要求されると共に、その製造の歩留まりが低下すること
により頗る高価になる。
【0005】そこで、テレビジョン受像機、プロジェク
タ装置と同等の大画面を形成するとともに、TFT液晶
パネルに匹敵する薄さを実現したプラズマアドレス型液
晶表示装置 ( Plasma Addressed Liquid Crystal)(以
下、その頭文字を取ってPALCと称することにする)
を表示部に用いた表示装置が提案されている。
タ装置と同等の大画面を形成するとともに、TFT液晶
パネルに匹敵する薄さを実現したプラズマアドレス型液
晶表示装置 ( Plasma Addressed Liquid Crystal)(以
下、その頭文字を取ってPALCと称することにする)
を表示部に用いた表示装置が提案されている。
【0006】このプラズマアドレス型液晶表示装置は、
TFT液晶パネルに匹敵する高輝度、高コントラストを
実現し得、しかも、PDP ( Plasma Display Panel )
の製造技術によって大画面を実現することが可能になっ
ている。又、このプラズマアドレス型液晶表示装置は、
ノーマリホワイト(又はノーマリブラック)型のプラズ
マアドレス型液晶表示装置である。
TFT液晶パネルに匹敵する高輝度、高コントラストを
実現し得、しかも、PDP ( Plasma Display Panel )
の製造技術によって大画面を実現することが可能になっ
ている。又、このプラズマアドレス型液晶表示装置は、
ノーマリホワイト(又はノーマリブラック)型のプラズ
マアドレス型液晶表示装置である。
【0007】次に、図2及び図3を参照して、後述する
本発明の実施例においても使用されるPALCの構造に
ついて説明する。図2は、PALCを用いた液晶表示装
置の分解斜視図である。図3はPALCの構造の一部を
示す斜視図であり、一部分が断面的に示されている。図
2に示す如くPALC1はその背面に配置されるバック
ライト2から放射される光束をアクティブマトリックス
方式により選択的に透過させることによって、画像を形
成する透過型の表示装置としての構造を持っている。
本発明の実施例においても使用されるPALCの構造に
ついて説明する。図2は、PALCを用いた液晶表示装
置の分解斜視図である。図3はPALCの構造の一部を
示す斜視図であり、一部分が断面的に示されている。図
2に示す如くPALC1はその背面に配置されるバック
ライト2から放射される光束をアクティブマトリックス
方式により選択的に透過させることによって、画像を形
成する透過型の表示装置としての構造を持っている。
【0008】図3に示す如くプラズマ基板(背面ガラ
ス)5には、隔壁(リブ)6、6、6、・・・によっ
て、例えば水平方向に中空状に仕切られた一定間隔の走
査溝(切削により形成された走査溝も可能である)7、
7、7、・・・が形成されている。これらの走査溝7内
には、それぞれが平行となるように、アノード電極8、
8、8、・・・及びカソード電極9、9、9、・・・が
対をなすように一定間隔に形成されている。つまり、こ
の走査溝7がPALC1の有効画面に相当する水平走査
線を構成することになり、走査線の数(例えば約480
本)だけ形成される。
ス)5には、隔壁(リブ)6、6、6、・・・によっ
て、例えば水平方向に中空状に仕切られた一定間隔の走
査溝(切削により形成された走査溝も可能である)7、
7、7、・・・が形成されている。これらの走査溝7内
には、それぞれが平行となるように、アノード電極8、
8、8、・・・及びカソード電極9、9、9、・・・が
対をなすように一定間隔に形成されている。つまり、こ
の走査溝7がPALC1の有効画面に相当する水平走査
線を構成することになり、走査線の数(例えば約480
本)だけ形成される。
【0009】隔壁6、6、6、・・・・の前方に絶縁層
を形成する薄板ガラス基板10を配置することによっ
て、走査溝7、7、7、・・・を密封することができ、
その内部にプラズマガスとして、例えばヘリウムガスな
どの希ガス又は希ガスの混合ガスが充填される。
を形成する薄板ガラス基板10を配置することによっ
て、走査溝7、7、7、・・・を密封することができ、
その内部にプラズマガスとして、例えばヘリウムガスな
どの希ガス又は希ガスの混合ガスが充填される。
【0010】また、カソード電極9には図示していない
プラズマ放電のドライバ回路から、例えば約ー300V
の負極性パルスの走査電圧が所定のタイミングで印加さ
れて(但し、アノード電極8には接地電位が与えられ
る)、後で詳しく説明するように、アノード電極8及び
カソード電極9間にプラズマ放電を起こさせるようにし
ている。
プラズマ放電のドライバ回路から、例えば約ー300V
の負極性パルスの走査電圧が所定のタイミングで印加さ
れて(但し、アノード電極8には接地電位が与えられ
る)、後で詳しく説明するように、アノード電極8及び
カソード電極9間にプラズマ放電を起こさせるようにし
ている。
【0011】このプラズマ放電によって、走査溝7内で
はプラズマガスがイオン化し、このプラズマ粒子が完全
に消滅するまでの間、電気的導体(プラズマチャンネ
ル)が形成されて、スイッチング素子と同等の選択動作
(ストローブ)を行うようになる。
はプラズマガスがイオン化し、このプラズマ粒子が完全
に消滅するまでの間、電気的導体(プラズマチャンネ
ル)が形成されて、スイッチング素子と同等の選択動作
(ストローブ)を行うようになる。
【0012】薄板ガラス(絶縁層)10の前方には、マ
トリックス状に画素を形成する液晶層(液晶表示装置)
11及び赤、緑、青の各色に対応したストライプ状の
赤、緑、青フィルタ部12R、12G、12Bからなる
カラーフィルタ(層)12、液晶層11の画素を駆動す
るストライプ状の赤、緑、青駆動電極13R、13G、
13Bからなる透明電極(透明駆動電極)(透明電極
層)(一例として、ITO〈Indium Tin Oxide: インジ
ウム錫酸化物〉薄膜)13が一定間隔に、走査溝7、
7、7、・・・と直交するように配されて、その各直交
部分が各画素となるように構成されている。
トリックス状に画素を形成する液晶層(液晶表示装置)
11及び赤、緑、青の各色に対応したストライプ状の
赤、緑、青フィルタ部12R、12G、12Bからなる
カラーフィルタ(層)12、液晶層11の画素を駆動す
るストライプ状の赤、緑、青駆動電極13R、13G、
13Bからなる透明電極(透明駆動電極)(透明電極
層)(一例として、ITO〈Indium Tin Oxide: インジ
ウム錫酸化物〉薄膜)13が一定間隔に、走査溝7、
7、7、・・・と直交するように配されて、その各直交
部分が各画素となるように構成されている。
【0013】つまり、PALC1の透明駆動電極13
R、13G、13Bに、それぞれ1水平ライン分の映像
信号(データ)を供給すると共に走査溝7内のプラズマ
ガスを順次垂直方向に選択(ストローブ)して放電させ
ることにより、透明駆動電極13R、13G、13Bと
走査溝7が交差する画素の液晶に映像信号が印加され、
バックライト2から出射された光の透過率が各画素で異
なることによりカラー画像を表示することができる。
R、13G、13Bに、それぞれ1水平ライン分の映像
信号(データ)を供給すると共に走査溝7内のプラズマ
ガスを順次垂直方向に選択(ストローブ)して放電させ
ることにより、透明駆動電極13R、13G、13Bと
走査溝7が交差する画素の液晶に映像信号が印加され、
バックライト2から出射された光の透過率が各画素で異
なることによりカラー画像を表示することができる。
【0014】すなわち、図2に図示されているようにP
ALC1の入射側及び出射側にそれぞれ偏光フィルタ
3、4を配置することにより、PALC1で偏光された
光の透過量を制御することができ、通常のTFT液晶表
示装置と同様の原理でカラー画像を得ることができるよ
うになる。
ALC1の入射側及び出射側にそれぞれ偏光フィルタ
3、4を配置することにより、PALC1で偏光された
光の透過量を制御することができ、通常のTFT液晶表
示装置と同様の原理でカラー画像を得ることができるよ
うになる。
【0015】次に、図4及び図5に従い、1フィールド
分の画像を形成するスイッチング動作について更に詳し
く説明する。図4は図3に示したPALC1の一部分を
側面から模式的に示す図である。尚、プラズマチャンネ
ルによるスイッチング動作を説明するために、図5Aに
は便宜上スイッチSWが図示されている。
分の画像を形成するスイッチング動作について更に詳し
く説明する。図4は図3に示したPALC1の一部分を
側面から模式的に示す図である。尚、プラズマチャンネ
ルによるスイッチング動作を説明するために、図5Aに
は便宜上スイッチSWが図示されている。
【0016】前述したように、カソード電極9に例えば
−300Vのプラズマ発生用パルスを印加して(アノー
ド電極8には接地電位が与えられる)プラズマ放電させ
ると、走査溝7にプラズマチャンネルが形成されるが、
このプラズマチャンネルが仮想電極となり透明電極層1
3(赤、緑及び青駆動電極13R、13G、13B)と
アノード電極8との間に映像信号電圧が印加される。つ
まり、図示されているスイッチSWがONになる。
−300Vのプラズマ発生用パルスを印加して(アノー
ド電極8には接地電位が与えられる)プラズマ放電させ
ると、走査溝7にプラズマチャンネルが形成されるが、
このプラズマチャンネルが仮想電極となり透明電極層1
3(赤、緑及び青駆動電極13R、13G、13B)と
アノード電極8との間に映像信号電圧が印加される。つ
まり、図示されているスイッチSWがONになる。
【0017】図4はプラズマチャンネルに対して、スイ
ッチSWで−300Vの電圧を印加したときに1ライン
目の走査溝7にプラズマガスが発生して、ストローブ
(1) がオンとなっている状態を示している。2ライン目
の走査溝7には未だプラズマガスが発生せず、ストロー
ブがオフのままである状態を示している。図4に図示さ
れているように、プラズマ放電によってプラズマチャン
ネルが形成されると、走査溝7内は導通状態になり、こ
れは図5Bに示されているように、等価的にはFET
(Field-effect Transistor)スイッチング素子の動作と
して説明することができる。
ッチSWで−300Vの電圧を印加したときに1ライン
目の走査溝7にプラズマガスが発生して、ストローブ
(1) がオンとなっている状態を示している。2ライン目
の走査溝7には未だプラズマガスが発生せず、ストロー
ブがオフのままである状態を示している。図4に図示さ
れているように、プラズマ放電によってプラズマチャン
ネルが形成されると、走査溝7内は導通状態になり、こ
れは図5Bに示されているように、等価的にはFET
(Field-effect Transistor)スイッチング素子の動作と
して説明することができる。
【0018】このプラズマチャンネルによるスイッチン
グ動作により、図4の薄板ガラス(基板)10の内面に
仮想電極が生じ、ここで、透明駆動電極13R、13
G、13Bに画素駆動用の映像信号電圧を印加すること
により、プラズマ放電中の走査溝7と駆動電極13R、
13G、13Bの交点となる液晶層11の各画素(1ラ
イン分)に駆動電圧が印加されるようになる。
グ動作により、図4の薄板ガラス(基板)10の内面に
仮想電極が生じ、ここで、透明駆動電極13R、13
G、13Bに画素駆動用の映像信号電圧を印加すること
により、プラズマ放電中の走査溝7と駆動電極13R、
13G、13Bの交点となる液晶層11の各画素(1ラ
イン分)に駆動電圧が印加されるようになる。
【0019】したがって、プラズマ放電が順次走査溝7
(例えば、1ライン目〜480ライン目)内で発生する
ように走査し、たとえば1フィールドの画像を形成する
ことにより、1フィールド分の画像を表示することが可
能になる。
(例えば、1ライン目〜480ライン目)内で発生する
ように走査し、たとえば1フィールドの画像を形成する
ことにより、1フィールド分の画像を表示することが可
能になる。
【0020】つまり、プラズマチャンネルによってどの
ラインの画像を形成するかを選択した後に、赤、緑及び
青駆動電極13R、13G、13Bにそのラインの画像
を形成するための駆動電圧を印加することで、1フィー
ルドを構成するラインの選択的な走査を実現している。
このとき、液晶層11を透過した光がカラーフィルタ1
2の赤、緑及び青フィルタ部12R、12G、12Bを
透過することにより、カラー画像を表示することが可能
になる。これにより、1ライン分の画素の駆動に同期し
て1ライン目から480ライン目までのカソード電極に
順次駆動電圧を印加することで、1フィールド分の映像
を形成することができるようになる。
ラインの画像を形成するかを選択した後に、赤、緑及び
青駆動電極13R、13G、13Bにそのラインの画像
を形成するための駆動電圧を印加することで、1フィー
ルドを構成するラインの選択的な走査を実現している。
このとき、液晶層11を透過した光がカラーフィルタ1
2の赤、緑及び青フィルタ部12R、12G、12Bを
透過することにより、カラー画像を表示することが可能
になる。これにより、1ライン分の画素の駆動に同期し
て1ライン目から480ライン目までのカソード電極に
順次駆動電圧を印加することで、1フィールド分の映像
を形成することができるようになる。
【0021】このような構造及び動作原理で画像を形成
することができるPALCを表示装置として表示装置を
構成することにより、薄型、軽量かつ大画面の表示装置
を構成することができるようになる。
することができるPALCを表示装置として表示装置を
構成することにより、薄型、軽量かつ大画面の表示装置
を構成することができるようになる。
【0022】以下に、図20を参照して、従来のプラズ
マアドレス型液晶表示装置を備えた液晶表示装置の駆動
装置の具体回路を詳細に説明する。図20においてNT
SC(National Television System Committee) 復調部
21の前段には、図示を省略した、例えばNTSC方式
のU/Vチューナ、BSチューナ等の放送受信手段と、
例えばVTR等の外部機器で再生された標準ビデオ信号
を入力する1又は複数の入力端子が設けられている。
マアドレス型液晶表示装置を備えた液晶表示装置の駆動
装置の具体回路を詳細に説明する。図20においてNT
SC(National Television System Committee) 復調部
21の前段には、図示を省略した、例えばNTSC方式
のU/Vチューナ、BSチューナ等の放送受信手段と、
例えばVTR等の外部機器で再生された標準ビデオ信号
を入力する1又は複数の入力端子が設けられている。
【0023】そして、この放送受信手段で選択された標
準ビデオ信号及び1又は複数の入力手段から入力された
外部標準ビデオ信号が表示装置内で選択されて、NTS
C復調部21に供給される。
準ビデオ信号及び1又は複数の入力手段から入力された
外部標準ビデオ信号が表示装置内で選択されて、NTS
C復調部21に供給される。
【0024】NTSC復調部21は、標準ビデオ信号を
輝度信号及び色差信号に復調し、その輝度信号及び色差
信号を倍速変換部22に供給する。また、この復調部2
1は、復調して得られた輝度信号から同期信号を抽出し
て、後述するLCD(LiquidCrystal Display:液晶表
示装置) コントローラ28に供給し、そのLCDコント
ローラ28において以下に説明する各機能回路の動作ク
ロックを生成して、各種信号処理の同期をとるようにし
ている。
輝度信号及び色差信号に復調し、その輝度信号及び色差
信号を倍速変換部22に供給する。また、この復調部2
1は、復調して得られた輝度信号から同期信号を抽出し
て、後述するLCD(LiquidCrystal Display:液晶表
示装置) コントローラ28に供給し、そのLCDコント
ローラ28において以下に説明する各機能回路の動作ク
ロックを生成して、各種信号処理の同期をとるようにし
ている。
【0025】倍速変換部22内には1フレーム分の映像
信号(輝度信号及び色差信号)を格納することができる
フレームメモリが設けられており、このフレームメモリ
を利用して動き成分検出を行う。そして、このフレーム
メモリに書き込まれた映像信号の静止画領域ではその時
点のフィールド及び1フィールド前の1水平期間の映像
信号が書き込み時の倍の速度で2回連続して読み出され
ることになる。
信号(輝度信号及び色差信号)を格納することができる
フレームメモリが設けられており、このフレームメモリ
を利用して動き成分検出を行う。そして、このフレーム
メモリに書き込まれた映像信号の静止画領域ではその時
点のフィールド及び1フィールド前の1水平期間の映像
信号が書き込み時の倍の速度で2回連続して読み出され
ることになる。
【0026】また、このフレームメモリに書き込まれた
映像信号の動画領域ではその時点のフィールド情報の1
水平期間の映像信号と、その上下の1水平期間の映像信
号による内挿補間処理で生成された補間映像信号が倍速
で読み出され、525H/60Hzのノンインターレー
ス信号に変換される。
映像信号の動画領域ではその時点のフィールド情報の1
水平期間の映像信号と、その上下の1水平期間の映像信
号による内挿補間処理で生成された補間映像信号が倍速
で読み出され、525H/60Hzのノンインターレー
ス信号に変換される。
【0027】倍速処理が施された映像信号は映像信号処
理部23で、カラー調整、ヒュー調整等を受けた後に、
逆マトリックス処理により赤色、緑色及び青色の各原色
信号が生成される。この映像信号処理部23で生成され
た各原色信号のそれぞれは、マイコン制御部33からの
制御信号によってゲインが調整されるゲイン調整器24
によってゲインが調整された後、8ビットの量子化精度
を有するA/D変換器25に供給されてディジタルの赤
色、緑色及び青色映像データV8に変換される。このゲ
イン調整器24によって、A/D変換器25に供給する
入力信号のレベルを低減し、表示しようとする映像デー
タの階調数を減らすことにより、透明電極13に対する
駆動電圧を下げて、コントラストを低減するようにして
いる。
理部23で、カラー調整、ヒュー調整等を受けた後に、
逆マトリックス処理により赤色、緑色及び青色の各原色
信号が生成される。この映像信号処理部23で生成され
た各原色信号のそれぞれは、マイコン制御部33からの
制御信号によってゲインが調整されるゲイン調整器24
によってゲインが調整された後、8ビットの量子化精度
を有するA/D変換器25に供給されてディジタルの赤
色、緑色及び青色映像データV8に変換される。このゲ
イン調整器24によって、A/D変換器25に供給する
入力信号のレベルを低減し、表示しようとする映像デー
タの階調数を減らすことにより、透明電極13に対する
駆動電圧を下げて、コントラストを低減するようにして
いる。
【0028】このA/D変換器25よりの赤色、緑色及
び青色映像データV8は、ホワイトバランス調整部26
でホワイトバランス処理が施された後に液晶コラムドラ
イバ27に供給される。
び青色映像データV8は、ホワイトバランス調整部26
でホワイトバランス処理が施された後に液晶コラムドラ
イバ27に供給される。
【0029】液晶コラムドライバ27は、1水平期間
(例えば854画素)の映像データ、すなわち854画
素×3チャンネル(赤色、緑色、青色)、即ち2562
画素の映像データV8をラッチし、画素毎の映像データ
V8を1水平期間ホールドする。そして後述するプラズ
マドライバ31によって所定の走査溝7(図3)でプラ
ズマ放電を発生させた時に1水平ライン毎に読み出さ
れ、さらに液晶コラムドライバ27に内蔵されているD
/A変換器で、アナログ信号に変換されてそれぞれPA
LC(プラズマアドレス型液晶表示装置)36(1)の
透明駆動電極(ITO)13(赤、緑、青駆動電極13
R、13G、13B)(図3)に印加される。
(例えば854画素)の映像データ、すなわち854画
素×3チャンネル(赤色、緑色、青色)、即ち2562
画素の映像データV8をラッチし、画素毎の映像データ
V8を1水平期間ホールドする。そして後述するプラズ
マドライバ31によって所定の走査溝7(図3)でプラ
ズマ放電を発生させた時に1水平ライン毎に読み出さ
れ、さらに液晶コラムドライバ27に内蔵されているD
/A変換器で、アナログ信号に変換されてそれぞれPA
LC(プラズマアドレス型液晶表示装置)36(1)の
透明駆動電極(ITO)13(赤、緑、青駆動電極13
R、13G、13B)(図3)に印加される。
【0030】LCDコントローラ28は例えば5Vの電
源で動作するように構成され、NTSC復調部21から
の同期信号に基づいて生成された動作クロックを基にし
て、アノード反転駆動回路30を駆動するアノード反転
パルス(水平パルス)H及びプラズマドライバ31を駆
動して走査溝7(水平ライン)毎にプラズマ放電させる
ためのプラズマパルスを生成する。
源で動作するように構成され、NTSC復調部21から
の同期信号に基づいて生成された動作クロックを基にし
て、アノード反転駆動回路30を駆動するアノード反転
パルス(水平パルス)H及びプラズマドライバ31を駆
動して走査溝7(水平ライン)毎にプラズマ放電させる
ためのプラズマパルスを生成する。
【0031】リファレンス電圧発生回路29よりのリフ
ァレンス電圧VREFが、後述するチャージ及びホール
ド型D/A変換器を内蔵する液晶コラムドライバ27に
供給されて、PALC36(1)の透明コラム電極13
を駆動する。又、アノード反転駆動回路30よりのアノ
ード駆動電圧は、PALC36(1)のアノード電極8
に印加される。
ァレンス電圧VREFが、後述するチャージ及びホール
ド型D/A変換器を内蔵する液晶コラムドライバ27に
供給されて、PALC36(1)の透明コラム電極13
を駆動する。又、アノード反転駆動回路30よりのアノ
ード駆動電圧は、PALC36(1)のアノード電極8
に印加される。
【0032】プラズマドライバ31は、ここではNTS
C方式の画面を構成する約480ライン相当の水平走査
線、すなわち図3に示すようにPALC36(1)に形
成されている走査溝7を順次選択してプラズマパルスを
供給し、カソード電極9に印加されている約−300V
の電源電圧によってプラズマ放電を発生させる。
C方式の画面を構成する約480ライン相当の水平走査
線、すなわち図3に示すようにPALC36(1)に形
成されている走査溝7を順次選択してプラズマパルスを
供給し、カソード電極9に印加されている約−300V
の電源電圧によってプラズマ放電を発生させる。
【0033】すなわち、液晶コラムドライバ27に入力
された倍速の映像データV8に同期して、走査溝7、
7、7・・を、例えば上方から下方に順次プラズマ放電
させ、その放電状態をフィールド毎に繰り返すことで、
上述した映像データに応じてPALC36(1)を駆動
することができるようになる。これによって、入力した
ビデオ信号を映像として映し出すことができるようにな
る。
された倍速の映像データV8に同期して、走査溝7、
7、7・・を、例えば上方から下方に順次プラズマ放電
させ、その放電状態をフィールド毎に繰り返すことで、
上述した映像データに応じてPALC36(1)を駆動
することができるようになる。これによって、入力した
ビデオ信号を映像として映し出すことができるようにな
る。
【0034】バックライト35(2)は、図2に示すよ
うにPALC36(1)を背面側から照明する光源とし
て配置され、ここで出射される光束がPALC36
(1)の所定の画素を透過することで、表示画像が形成
される。また、このバックライト35(2)の明るさを
調整することによってピクチャー調整を行うことが出来
る。
うにPALC36(1)を背面側から照明する光源とし
て配置され、ここで出射される光束がPALC36
(1)の所定の画素を透過することで、表示画像が形成
される。また、このバックライト35(2)の明るさを
調整することによってピクチャー調整を行うことが出来
る。
【0035】マイコン制御部33はユーザが操作部32
から入力する指令に従い、上述した各チューナの選局や
画像調整、また電源オン/オフなどの各種制御を行う。
尚、図20ではこのマイコン制御部33による制御対象
とマイコン制御部33との間を破線で結んでいる。
から入力する指令に従い、上述した各チューナの選局や
画像調整、また電源オン/オフなどの各種制御を行う。
尚、図20ではこのマイコン制御部33による制御対象
とマイコン制御部33との間を破線で結んでいる。
【0036】
【発明が解決しようとする課題】図20について説明し
た従来のプラズマアドレス型液晶表示装置を備えた液晶
表示装置の駆動装置では、ゲイン調整器24によって、
A/D変換器25に供給する入力信号のレベルを低減
し、表示しようとする映像データの階調数を減らすこと
により、透明電極13に対する駆動電圧を下げて、コン
トラストを低減するようにしていた。
た従来のプラズマアドレス型液晶表示装置を備えた液晶
表示装置の駆動装置では、ゲイン調整器24によって、
A/D変換器25に供給する入力信号のレベルを低減
し、表示しようとする映像データの階調数を減らすこと
により、透明電極13に対する駆動電圧を下げて、コン
トラストを低減するようにしていた。
【0037】このとき、例えば、コントラスト調整の最
小点では、入力信号レベルを約25%、即ち、約1/4
に低減することになるが、これにより駆動する電圧の2
56(8ビット)の階調数が64(6ビット)程度の階
調数になり、表示画像のS/Nが低下するという問題が
あった。
小点では、入力信号レベルを約25%、即ち、約1/4
に低減することになるが、これにより駆動する電圧の2
56(8ビット)の階調数が64(6ビット)程度の階
調数になり、表示画像のS/Nが低下するという問題が
あった。
【0038】かかる点に鑑み、本発明は、液晶表示装置
の第1の面に配置されている透明な第1の走査電極群
と、その液晶表示装置の第2の面に対向して配置され、
第1の走査電極群と直交する方向に複数形成されたプラ
ズマ放電チャンネルを形成する第2の走査電極群を備え
たプラズマアドレス型液晶表示装置において、表示画像
のコントラストを低減しても、S/N劣化の生じないプ
ラズマアドレス型液晶表示装置の駆動装置を提案しよう
とするのものである。
の第1の面に配置されている透明な第1の走査電極群
と、その液晶表示装置の第2の面に対向して配置され、
第1の走査電極群と直交する方向に複数形成されたプラ
ズマ放電チャンネルを形成する第2の走査電極群を備え
たプラズマアドレス型液晶表示装置において、表示画像
のコントラストを低減しても、S/N劣化の生じないプ
ラズマアドレス型液晶表示装置の駆動装置を提案しよう
とするのものである。
【0039】
【課題を解決するための手段】本発明によるプラズマア
ドレス型液晶表示装置の駆動装置は、液晶表示装置の第
1の面に配置されている透明な第1の走査電極群と、そ
の液晶表示装置の第2の面に対向して配置され、第1の
走査電極群と直交する方向に複数形成されたプラズマ放
電チャンネルを形成する第2の走査電極群を備えたプラ
ズマアドレス型液晶表示装置において、第1の走査電極
群に駆動電圧を印加するリファレンズ電圧選択型D/A
変換器と、第2の走査電極群に、駆動電圧を相対的に反
転したコモンアノード反転駆動電圧を印加するコモンア
ノード反転駆動電圧発生手段と、リファレンズ電圧選択
型D/A変換器におけるリファレンス電圧の非反転時の
低電圧側の電圧と、反転時の高電圧側の電源電圧とを、
同時にトラッキングを取りながら、それぞれ増加/減少
させてコントラスト低減調整を行うコントラスト低減調
整手段とを有するものである。
ドレス型液晶表示装置の駆動装置は、液晶表示装置の第
1の面に配置されている透明な第1の走査電極群と、そ
の液晶表示装置の第2の面に対向して配置され、第1の
走査電極群と直交する方向に複数形成されたプラズマ放
電チャンネルを形成する第2の走査電極群を備えたプラ
ズマアドレス型液晶表示装置において、第1の走査電極
群に駆動電圧を印加するリファレンズ電圧選択型D/A
変換器と、第2の走査電極群に、駆動電圧を相対的に反
転したコモンアノード反転駆動電圧を印加するコモンア
ノード反転駆動電圧発生手段と、リファレンズ電圧選択
型D/A変換器におけるリファレンス電圧の非反転時の
低電圧側の電圧と、反転時の高電圧側の電源電圧とを、
同時にトラッキングを取りながら、それぞれ増加/減少
させてコントラスト低減調整を行うコントラスト低減調
整手段とを有するものである。
【0040】かかる本発明によれば、コントラスト低減
調整手段によって、リファレンズ電圧選択型D/A変換
器におけるリファレンス電圧の非反転時の低電圧側の電
圧と、反転時の高電圧側の電源電圧とを、同時にトラッ
キングを取りながら、それぞれ増加/減少させてコント
ラスト低減調整を行う。
調整手段によって、リファレンズ電圧選択型D/A変換
器におけるリファレンス電圧の非反転時の低電圧側の電
圧と、反転時の高電圧側の電源電圧とを、同時にトラッ
キングを取りながら、それぞれ増加/減少させてコント
ラスト低減調整を行う。
【0041】
【発明の実施の形態】本発明は、液晶表示装置の第1の
面に配置されている透明な第1の走査電極群と、その液
晶表示装置の第2の面に対向して配置され、第1の走査
電極群と直交する方向に複数形成されたプラズマ放電チ
ャンネルを形成する第2の走査電極群を備えたプラズマ
アドレス型液晶表示装置において、第1の走査電極群に
駆動電圧を印加するリファレンズ電圧選択型D/A変換
器と、第2の走査電極群に、駆動電圧を相対的に反転し
たコモンアノード反転駆動電圧を印加するコモンアノー
ド反転駆動電圧発生手段と、リファレンズ電圧選択型D
/A変換器におけるリファレンス電圧の非反転時の低電
圧側の電圧と、反転時の高電圧側の電源電圧とを、同時
にトラッキングを取りながら、それぞれ増加/減少させ
てコントラスト低減調整を行うコントラスト低減調整手
段とを有するプラズマアドレス型液晶表示装置の駆動装
置である。
面に配置されている透明な第1の走査電極群と、その液
晶表示装置の第2の面に対向して配置され、第1の走査
電極群と直交する方向に複数形成されたプラズマ放電チ
ャンネルを形成する第2の走査電極群を備えたプラズマ
アドレス型液晶表示装置において、第1の走査電極群に
駆動電圧を印加するリファレンズ電圧選択型D/A変換
器と、第2の走査電極群に、駆動電圧を相対的に反転し
たコモンアノード反転駆動電圧を印加するコモンアノー
ド反転駆動電圧発生手段と、リファレンズ電圧選択型D
/A変換器におけるリファレンス電圧の非反転時の低電
圧側の電圧と、反転時の高電圧側の電源電圧とを、同時
にトラッキングを取りながら、それぞれ増加/減少させ
てコントラスト低減調整を行うコントラスト低減調整手
段とを有するプラズマアドレス型液晶表示装置の駆動装
置である。
【0042】〔発明の実施の形態の具体例〕以下に、図
面を参照して、本発明の実施の形態の具体例を詳細に説
明する。先ず、図1を参照して、実施の形態の具体例の
ノーマリホワイト型のプラズマアドレス型液晶表示装置
を備えた液晶表示装置の駆動装置の具体回路を詳細に説
明するも、図1において、図20と対応する部分には、
同一符号を付して説明する。図1は、この実施例のプラ
ズマアドレス型液晶表示装置の駆動装置の特に映像系の
一部を示す回路ブロック図である。尚、この図1のプラ
ズマアドレス型液晶表示装置36の具体的な構成の説明
は、従来の技術のところで図2乃至図5を用いて行った
説明を援用する。
面を参照して、本発明の実施の形態の具体例を詳細に説
明する。先ず、図1を参照して、実施の形態の具体例の
ノーマリホワイト型のプラズマアドレス型液晶表示装置
を備えた液晶表示装置の駆動装置の具体回路を詳細に説
明するも、図1において、図20と対応する部分には、
同一符号を付して説明する。図1は、この実施例のプラ
ズマアドレス型液晶表示装置の駆動装置の特に映像系の
一部を示す回路ブロック図である。尚、この図1のプラ
ズマアドレス型液晶表示装置36の具体的な構成の説明
は、従来の技術のところで図2乃至図5を用いて行った
説明を援用する。
【0043】図1においてNTSC (National Televis
ion System Committee) 復調部21の前段には、図示を
省略した、例えばNTSC方式のU/Vチューナ、BS
チューナ等の放送受信手段と、例えばVTR等の外部機
器で再生された標準ビデオ信号を入力する1又は複数の
入力端子が設けられている。
ion System Committee) 復調部21の前段には、図示を
省略した、例えばNTSC方式のU/Vチューナ、BS
チューナ等の放送受信手段と、例えばVTR等の外部機
器で再生された標準ビデオ信号を入力する1又は複数の
入力端子が設けられている。
【0044】そして、この放送受信手段で選択された標
準ビデオ信号及び1又は複数の入力手段から入力された
外部標準ビデオ信号が表示装置内で選択されて、NTS
C復調部21に供給される。
準ビデオ信号及び1又は複数の入力手段から入力された
外部標準ビデオ信号が表示装置内で選択されて、NTS
C復調部21に供給される。
【0045】NTSC復調部21は、標準ビデオ信号を
輝度信号及び色差信号に復調し、その輝度信号及び色差
信号を倍速変換部22に供給する。また、この復調部2
1は、復調して得られた輝度信号から同期信号を抽出し
て、後述するLCD(LiquidCrystal Display:液晶表
示装置) コントローラ28に供給し、そのLCDコント
ローラ28において以下に説明する各機能回路の動作ク
ロックを生成して、各種信号処理の同期をとるようにし
ている。
輝度信号及び色差信号に復調し、その輝度信号及び色差
信号を倍速変換部22に供給する。また、この復調部2
1は、復調して得られた輝度信号から同期信号を抽出し
て、後述するLCD(LiquidCrystal Display:液晶表
示装置) コントローラ28に供給し、そのLCDコント
ローラ28において以下に説明する各機能回路の動作ク
ロックを生成して、各種信号処理の同期をとるようにし
ている。
【0046】倍速変換部22内には1フレーム分の映像
信号(輝度信号及び色差信号)を格納することができる
フレームメモリが設けられており、このフレームメモリ
を利用して動き成分検出を行う。そして、このフレーム
メモリに書き込まれた映像信号の静止画領域ではその時
点のフィールド及び1フィールド前の1水平期間の映像
信号が書き込み時の倍の速度で2回連続して読み出され
ることになる。
信号(輝度信号及び色差信号)を格納することができる
フレームメモリが設けられており、このフレームメモリ
を利用して動き成分検出を行う。そして、このフレーム
メモリに書き込まれた映像信号の静止画領域ではその時
点のフィールド及び1フィールド前の1水平期間の映像
信号が書き込み時の倍の速度で2回連続して読み出され
ることになる。
【0047】また、このフレームメモリに書き込まれた
映像信号の動画領域ではその時点のフィールド情報の1
水平期間の映像信号と、その上下の1水平期間の映像信
号による内挿補間処理で生成された補間映像信号が倍速
で読み出され、525H/60Hzのノンインターレー
ス信号に変換される。
映像信号の動画領域ではその時点のフィールド情報の1
水平期間の映像信号と、その上下の1水平期間の映像信
号による内挿補間処理で生成された補間映像信号が倍速
で読み出され、525H/60Hzのノンインターレー
ス信号に変換される。
【0048】倍速処理が施された映像信号は映像信号処
理部23において、カラー調整、ヒュー調整等を受けた
後に、逆マトリックス処理により赤色、緑色及び青色の
各原色信号が生成される。この映像信号処理部23で生
成された各原色信号のそれぞれは、8ビットの量子化精
度を有しているA/D変換器25でディジタルの赤色、
緑色及び青色映像データV8に変換される。
理部23において、カラー調整、ヒュー調整等を受けた
後に、逆マトリックス処理により赤色、緑色及び青色の
各原色信号が生成される。この映像信号処理部23で生
成された各原色信号のそれぞれは、8ビットの量子化精
度を有しているA/D変換器25でディジタルの赤色、
緑色及び青色映像データV8に変換される。
【0049】このA/D変換器25よりの赤色、緑色及
び青色映像データV8は、ホワイトバランス調整部26
でホワイトバランス処理が施された後に液晶コラムドラ
イバ27に供給される。
び青色映像データV8は、ホワイトバランス調整部26
でホワイトバランス処理が施された後に液晶コラムドラ
イバ27に供給される。
【0050】液晶コラムドライバ27は、1水平期間
(例えば854画素)の映像データ、すなわち854画
素×3チャンネル(赤色、緑色、青色)、即ち2562
画素の映像データV8をラッチし、画素毎の映像データ
V8を1水平期間ホールドする。そして、後述するプラ
ズマドライバ31によって所定の走査溝7(図3)でプ
ラズマ放電を発生させた時に1水平ライン毎に読み出さ
れ、さらに液晶コラムドライバ27に内蔵されているD
/A変換器で、アナログ信号に変換されてそれぞれPA
LC(プラズマアドレス型液晶表示装置)36(1)の
透明駆動電極(ITO)13(赤、緑、青駆動電極13
R、13G、13B)(図3)に印加される。
(例えば854画素)の映像データ、すなわち854画
素×3チャンネル(赤色、緑色、青色)、即ち2562
画素の映像データV8をラッチし、画素毎の映像データ
V8を1水平期間ホールドする。そして、後述するプラ
ズマドライバ31によって所定の走査溝7(図3)でプ
ラズマ放電を発生させた時に1水平ライン毎に読み出さ
れ、さらに液晶コラムドライバ27に内蔵されているD
/A変換器で、アナログ信号に変換されてそれぞれPA
LC(プラズマアドレス型液晶表示装置)36(1)の
透明駆動電極(ITO)13(赤、緑、青駆動電極13
R、13G、13B)(図3)に印加される。
【0051】LCDコントローラ28は例えば5Vの電
源で動作するように構成され、NTSC復調部21から
の同期信号に基づいて、PLL回路によって生成された
動作クロックを基にして、アノード反転駆動回路30を
駆動するアノード反転パルス(水平パルス)H及びプラ
ズマドライバ31を駆動して走査溝7(水平ライン)毎
にプラズマ放電させるためのプラズマパルスを生成す
る。
源で動作するように構成され、NTSC復調部21から
の同期信号に基づいて、PLL回路によって生成された
動作クロックを基にして、アノード反転駆動回路30を
駆動するアノード反転パルス(水平パルス)H及びプラ
ズマドライバ31を駆動して走査溝7(水平ライン)毎
にプラズマ放電させるためのプラズマパルスを生成す
る。
【0052】ディスプレイパネルの画素毎にサンプルさ
れた映像信号は、後述するリファレンス電圧選択型D/
A変換器を用いた液晶コラムドライバ27に供給され
て、プラズマアドレス型液晶表示装置36の透明電極1
3を駆動する。
れた映像信号は、後述するリファレンス電圧選択型D/
A変換器を用いた液晶コラムドライバ27に供給され
て、プラズマアドレス型液晶表示装置36の透明電極1
3を駆動する。
【0053】LCDコントローラ28からのアノード反
転パルス(水平パルス)Hを、ゲイン調整器41にも供
給してゲイン調整した後、リファレンス電圧切り換え回
路42に供給して、リファレンス電圧を切り換えさせ、
その切り換えられたリファレンス電圧が、後述するチャ
ージ及びホールド型D/A変換器を内蔵する液晶コラム
ドライバ27に供給されて、PALC36(1)の透明
コラム電極13を駆動する。又、アノード反転駆動回路
30よりのアノード駆動電圧は、PALC36(1)の
アノード電極8に印加される。
転パルス(水平パルス)Hを、ゲイン調整器41にも供
給してゲイン調整した後、リファレンス電圧切り換え回
路42に供給して、リファレンス電圧を切り換えさせ、
その切り換えられたリファレンス電圧が、後述するチャ
ージ及びホールド型D/A変換器を内蔵する液晶コラム
ドライバ27に供給されて、PALC36(1)の透明
コラム電極13を駆動する。又、アノード反転駆動回路
30よりのアノード駆動電圧は、PALC36(1)の
アノード電極8に印加される。
【0054】プラズマドライバ31は、ここではNTS
C方式の画面を構成する約480ライン相当の水平走査
線、すなわち図3に示すようにPALC36(1)に形
成されている走査溝7を順次選択してプラズマパルスを
供給し、カソード電極9に印加されている約−300V
の電源電圧によってプラズマ放電を発生させる。
C方式の画面を構成する約480ライン相当の水平走査
線、すなわち図3に示すようにPALC36(1)に形
成されている走査溝7を順次選択してプラズマパルスを
供給し、カソード電極9に印加されている約−300V
の電源電圧によってプラズマ放電を発生させる。
【0055】すなわち、液晶コラムドライバ27に入力
された倍速の映像データV8に同期して、走査溝7、
7、7・・を、例えば上方から下方に順次プラズマ放電
させ、その放電状態をフィールド毎に繰り返すことで、
上述した映像データに応じてPALC36(1)を駆動
することができるようになる。これによって、入力した
ビデオ信号を映像として映し出すことができるようにな
る。
された倍速の映像データV8に同期して、走査溝7、
7、7・・を、例えば上方から下方に順次プラズマ放電
させ、その放電状態をフィールド毎に繰り返すことで、
上述した映像データに応じてPALC36(1)を駆動
することができるようになる。これによって、入力した
ビデオ信号を映像として映し出すことができるようにな
る。
【0056】バックライト35(2)は、図2に示すよ
うにPALC36(1)を背面側から照明する光源とし
て配置され、ここで出射される光束がPALC36
(1)の所定の画素を透過することで、表示画像が形成
される。また、このバックライト35(2)の明るさを
調整することによってピクチャー調整を行うことが出来
る。
うにPALC36(1)を背面側から照明する光源とし
て配置され、ここで出射される光束がPALC36
(1)の所定の画素を透過することで、表示画像が形成
される。また、このバックライト35(2)の明るさを
調整することによってピクチャー調整を行うことが出来
る。
【0057】マイコン制御部33はユーザが操作部32
から入力する指令に従い、上述した各チューナの選局や
画像調整、また電源オン/オフなどの各種制御を行う。
尚、図1ではこのマイコン制御部33による制御対象と
マイコン制御部33との間を破線で結んでいる。
から入力する指令に従い、上述した各チューナの選局や
画像調整、また電源オン/オフなどの各種制御を行う。
尚、図1ではこのマイコン制御部33による制御対象と
マイコン制御部33との間を破線で結んでいる。
【0058】次に図8を参照してプラズマ(放電)ドラ
イバ31について詳しく説明する。この図8にはPAL
C37(1)のアノード電極8及びカソード電極9も図
示されている。プラズマドライバ31には、プラズマ電
源Epよりの例えば約ー300Vの電圧が用いられてお
り、この電圧が各ライン(例えば1ライン目L1から4
80ライン目L480:有効走査線数)のカソード電極
9(1)、9(2)、・・・、9(480)に、スイッ
チング手段及び電流源を通じて印加される。そしてカソ
ード電極9(1)〜9(480)はプラズマ放電用のス
イッチング素子として配置されている、例えばNMOS
( N channel MOS) トランジスタTr(1)、Tr
(2)、・・・、Tr(480)のドレインに接続され
ている。
イバ31について詳しく説明する。この図8にはPAL
C37(1)のアノード電極8及びカソード電極9も図
示されている。プラズマドライバ31には、プラズマ電
源Epよりの例えば約ー300Vの電圧が用いられてお
り、この電圧が各ライン(例えば1ライン目L1から4
80ライン目L480:有効走査線数)のカソード電極
9(1)、9(2)、・・・、9(480)に、スイッ
チング手段及び電流源を通じて印加される。そしてカソ
ード電極9(1)〜9(480)はプラズマ放電用のス
イッチング素子として配置されている、例えばNMOS
( N channel MOS) トランジスタTr(1)、Tr
(2)、・・・、Tr(480)のドレインに接続され
ている。
【0059】NMOSトランジスタTr(1)〜Tr
(480)のソース電極は共通に接続され、さらに例え
ば約100mAの電流源Siを通じてプラズマ電源Ep
の負極に接続されており、プラズマ放電時の電流が一定
となるように制御されて、安定したプラズマ放電が行わ
れるようにしている。カソード電極9(1)、9
(2)、・・・、9(480)にそれぞれ対応するアノ
ード電極8(1)、8(2)、・・・、8(480)
は、共通にプラズマ電源Epの正極に接続されている。
また、NMOSトランジスタTr(1)〜Tr(48
0)のゲート電極には、LCDコントローラ28から供
給される例えば約10μsec の正極性パルス(プラズマ
放電パルス)が1ライン毎に順次印加される。
(480)のソース電極は共通に接続され、さらに例え
ば約100mAの電流源Siを通じてプラズマ電源Ep
の負極に接続されており、プラズマ放電時の電流が一定
となるように制御されて、安定したプラズマ放電が行わ
れるようにしている。カソード電極9(1)、9
(2)、・・・、9(480)にそれぞれ対応するアノ
ード電極8(1)、8(2)、・・・、8(480)
は、共通にプラズマ電源Epの正極に接続されている。
また、NMOSトランジスタTr(1)〜Tr(48
0)のゲート電極には、LCDコントローラ28から供
給される例えば約10μsec の正極性パルス(プラズマ
放電パルス)が1ライン毎に順次印加される。
【0060】NMOSトランジスタTr(1)〜Tr
(480)のゲート電極にLCDコントローラ28から
のプラズマパルスが順次に印加されると、始めに例えば
1ライン目L1に網掛模様で示されているようにアノー
ド電極8(1)、カソード電極9(1)間でプラズマ放
電が起こり、その後、1ライン分の画素信号に同期して
1ライン目L1から480ライン目L480までのカソ
ード電極9(1)〜9(480)に順次プラズマパルス
を印加することで、1フィールド分の映像を形成するこ
とができるようになる。
(480)のゲート電極にLCDコントローラ28から
のプラズマパルスが順次に印加されると、始めに例えば
1ライン目L1に網掛模様で示されているようにアノー
ド電極8(1)、カソード電極9(1)間でプラズマ放
電が起こり、その後、1ライン分の画素信号に同期して
1ライン目L1から480ライン目L480までのカソ
ード電極9(1)〜9(480)に順次プラズマパルス
を印加することで、1フィールド分の映像を形成するこ
とができるようになる。
【0061】次に図9を参照してPALC1に供給する
映像駆動信号(書込み映像データ)及びプラズマ放電パ
ルスの位相関係を説明する。1ライン分の走査期間が例
えば32μsec である場合、図9Bに示されてているタ
イミングで、例えば1ライン目L1に対応したNMOS
トランジスタTr(1)のゲート電極に10μsec 幅の
正極性のプラズマパルス電圧を印加すると、図9Cに示
すように1ライン目L1に対応したカソード電極9
(1)には電圧が−300Vで10μsec 幅の負極性パ
ルス電圧が印加されて、最初の走査溝7でプラズマ放電
が発生する。この走査溝7がプラズマ放電している状態
で、図9Aに示されている各画素毎でサンプルホールド
された最大60Vの映像信号を例えば約20μsec の間
持続して駆動電極(ITO)13に印加することによ
り、1ライン分の映像信号をPALC37(1)(図
1)に書き込むことが出来るようになる。
映像駆動信号(書込み映像データ)及びプラズマ放電パ
ルスの位相関係を説明する。1ライン分の走査期間が例
えば32μsec である場合、図9Bに示されてているタ
イミングで、例えば1ライン目L1に対応したNMOS
トランジスタTr(1)のゲート電極に10μsec 幅の
正極性のプラズマパルス電圧を印加すると、図9Cに示
すように1ライン目L1に対応したカソード電極9
(1)には電圧が−300Vで10μsec 幅の負極性パ
ルス電圧が印加されて、最初の走査溝7でプラズマ放電
が発生する。この走査溝7がプラズマ放電している状態
で、図9Aに示されている各画素毎でサンプルホールド
された最大60Vの映像信号を例えば約20μsec の間
持続して駆動電極(ITO)13に印加することによ
り、1ライン分の映像信号をPALC37(1)(図
1)に書き込むことが出来るようになる。
【0062】そして、続く2ライン目L2では図9Dに
示されているようにNMOSトランジスタTr(2)の
ゲート電極に10μsec 幅の正極性のプラズマパルス電
圧を印加すると、図9Eに示すように2ライン目L2に
対応したカソード電極9(2)には電圧が−300Vで
10μsec 幅の負極性パルス電圧が印加されて、次の走
査溝7でプラズマ放電が発生する。この走査溝7がプラ
ズマ放電している状態で、図9Aに示されているよう
に、各画素毎でサンプルホールドし、最大60Vの2ラ
イン目の映像信号の反転データを例えば約20μsec の
間持続して駆動電極(ITO)13に印加する。このよ
うに最初のフィールドで、奇数ライン、偶数ライン毎に
交互に反転駆動を行い、次のフィールドで更にそれを逆
相で交互に反転駆動することにより、PALC37
(1)の交流駆動を実現し、直流電圧を継続的に印加す
ることによる液晶分子の劣化を防止するようにしてい
る。
示されているようにNMOSトランジスタTr(2)の
ゲート電極に10μsec 幅の正極性のプラズマパルス電
圧を印加すると、図9Eに示すように2ライン目L2に
対応したカソード電極9(2)には電圧が−300Vで
10μsec 幅の負極性パルス電圧が印加されて、次の走
査溝7でプラズマ放電が発生する。この走査溝7がプラ
ズマ放電している状態で、図9Aに示されているよう
に、各画素毎でサンプルホールドし、最大60Vの2ラ
イン目の映像信号の反転データを例えば約20μsec の
間持続して駆動電極(ITO)13に印加する。このよ
うに最初のフィールドで、奇数ライン、偶数ライン毎に
交互に反転駆動を行い、次のフィールドで更にそれを逆
相で交互に反転駆動することにより、PALC37
(1)の交流駆動を実現し、直流電圧を継続的に印加す
ることによる液晶分子の劣化を防止するようにしてい
る。
【0063】即ち、図7に示す如く、図7Aの最初のフ
ィールドでは、奇数ライン、偶数ライン毎に交互に反転
駆動を行い、図7Bの次のフィールドでは、更にそれを
逆相で交互に反転駆動することにより、液晶表示装置の
交流駆動を実現し、直流電圧が継続的に印加されること
により、液晶分子の劣化を防止するようにしている。
ィールドでは、奇数ライン、偶数ライン毎に交互に反転
駆動を行い、図7Bの次のフィールドでは、更にそれを
逆相で交互に反転駆動することにより、液晶表示装置の
交流駆動を実現し、直流電圧が継続的に印加されること
により、液晶分子の劣化を防止するようにしている。
【0064】このようなタイミングで、480ライン分
の映像信号を順次PALC37(1)に書き込むこと
で、1フィールド分の画像を形成して表示することがで
きるようになる。
の映像信号を順次PALC37(1)に書き込むこと
で、1フィールド分の画像を形成して表示することがで
きるようになる。
【0065】次に、図10、図11及び図12を参照し
て、液晶コラムドライバ27に設けられている、映像信
号のサンプル及びホールドを行うための、例えば、7ビ
ット方式のリファレンス電圧選択型D/A変換器につい
て説明する。
て、液晶コラムドライバ27に設けられている、映像信
号のサンプル及びホールドを行うための、例えば、7ビ
ット方式のリファレンス電圧選択型D/A変換器につい
て説明する。
【0066】図12に示すように、1ライン分の映像信
号を画素毎に順次記憶したシフトレジスタ(図示せず)
は、最後の映像データを取り込むと同時に、その1ライ
ン分の映像信号を、1ラインの画素数(854)分だけ
用意された映像データラッチ回路71に転送して、デー
タラッチクロックの854個を用いてラッチさせる。
号を画素毎に順次記憶したシフトレジスタ(図示せず)
は、最後の映像データを取り込むと同時に、その1ライ
ン分の映像信号を、1ラインの画素数(854)分だけ
用意された映像データラッチ回路71に転送して、デー
タラッチクロックの854個を用いてラッチさせる。
【0067】その後、この映像データは上位3ビットの
データと、下位4ビットのデータに分割さる。上位3ビ
ットのデータを8個のデコーダに供給して8個の選択信
号を得、その8個の選択信号を、リファレンス電圧選択
型D/A変換器75内の図10に示すリファレンス電圧
VREF0、VREF1、…………、VREF8の中か
ら、VREF(m)及びVREF(m+1)を選択する
8個の2連スイッチ回路(上側のスイッチは後述する抵
抗ラダー回路の上側の一端に、下側のスイッチは抵抗ラ
ダー回路の下側の一端にそれぞれ接続されている)SW
0、SW1、…………、SW7に供給する。図12で
は、これら8個のデコーダのうち、2連スイッチ回路S
W6に選択信号を供給するデコーダ72のみを図示し、
他のデコーダの図示を省略している。下位4ビットのデ
ータを16個のデコーダに供給して16個の選択信号を
得、その16個の選択信号を、リファレンス電圧選択型
D/A変換器75内の図10に示す抵抗ラダー回路(抵
抗器R0、R1、R2、‥‥‥、R15からなる)の上
端及び下端の電圧VHIGH、VLOWの差の電圧(V
HIGH−VLOW)の抵抗ラダー回路によって分圧さ
れた16個の分圧電圧を選択する16個の選択スイッチ
回路SL0、SL1、SL2、‥‥‥‥、SL15に供
給する。図12では、これら16個のデコーダのうち、
選択スイッチ回路SL9、SL10に選択信号を供給す
るデコーダ73、74のみを図示し、他のデコーダの図
示を省略している。
データと、下位4ビットのデータに分割さる。上位3ビ
ットのデータを8個のデコーダに供給して8個の選択信
号を得、その8個の選択信号を、リファレンス電圧選択
型D/A変換器75内の図10に示すリファレンス電圧
VREF0、VREF1、…………、VREF8の中か
ら、VREF(m)及びVREF(m+1)を選択する
8個の2連スイッチ回路(上側のスイッチは後述する抵
抗ラダー回路の上側の一端に、下側のスイッチは抵抗ラ
ダー回路の下側の一端にそれぞれ接続されている)SW
0、SW1、…………、SW7に供給する。図12で
は、これら8個のデコーダのうち、2連スイッチ回路S
W6に選択信号を供給するデコーダ72のみを図示し、
他のデコーダの図示を省略している。下位4ビットのデ
ータを16個のデコーダに供給して16個の選択信号を
得、その16個の選択信号を、リファレンス電圧選択型
D/A変換器75内の図10に示す抵抗ラダー回路(抵
抗器R0、R1、R2、‥‥‥、R15からなる)の上
端及び下端の電圧VHIGH、VLOWの差の電圧(V
HIGH−VLOW)の抵抗ラダー回路によって分圧さ
れた16個の分圧電圧を選択する16個の選択スイッチ
回路SL0、SL1、SL2、‥‥‥‥、SL15に供
給する。図12では、これら16個のデコーダのうち、
選択スイッチ回路SL9、SL10に選択信号を供給す
るデコーダ73、74のみを図示し、他のデコーダの図
示を省略している。
【0068】即ち、図13に示すように、例えば映像デ
ータが105、即ち、「1101001b」のときに
は、上位3ビットが「110」であることにより、デー
タ「110」がデコーダ72に供給されると、その出力
が「高」となり(m=6)、又、下位4ビットが「10
01」であることにより、データ「1001」がデコー
ダ73に供給されると、その出力が「高」となるので
(n=9)、図10における2連スイッチ回路SW6の
両スイッチと、選択スイッチ回路SL9とがON状態に
なる。
ータが105、即ち、「1101001b」のときに
は、上位3ビットが「110」であることにより、デー
タ「110」がデコーダ72に供給されると、その出力
が「高」となり(m=6)、又、下位4ビットが「10
01」であることにより、データ「1001」がデコー
ダ73に供給されると、その出力が「高」となるので
(n=9)、図10における2連スイッチ回路SW6の
両スイッチと、選択スイッチ回路SL9とがON状態に
なる。
【0069】従って、この場合には、図11のD/A変
換器用リファレンス電圧発生回路におけるリファレンス
電圧VREF7(51V)と、リファレンス電圧VRE
F6(44V)が次段の図10に示す16個の抵抗値が
共にRの抵抗器R0、R1、R2、‥‥‥、R15から
なる抵抗ラダー回路の上下両端に印加され、スイッチ回
路SL9により、7Vの電圧を16分圧した電圧の10
番目の電圧{7V×(10/16)}が、図12のNM
OSトランジスタ76及びPMOSトランジスタ77か
らなるバッファ回路の両トランジスタ76、77の各ゲ
ートに共通に印加され、そのバッファ回路よりの低出力
インピーダンス化されて透明電極13に印加される。図
11のリファレンス電圧発生回路では、リファレンス電
圧VREF8(60V)及びリファレンス電圧VREF
0(0V)を、上から下へ順次に直列接続された抵抗器
Ra(9kΩ)、Rb(7kΩ)、Rc(7kΩ)、R
d(7kΩ)、Re(7kΩ)、Rf(7kΩ)、Rg
(7kΩ)、Rh(9kΩ)の直列回路の両端に印加す
る。7個のPNP形トランジスタQa〜Qgのコレクタ
・エミッタを順次に直列接続し、リファレンス電圧VR
EF8をトランジスタQaのコレクタに印加し、リファ
レンス電圧VREF0を抵抗器REを通じてトランジス
タQgのエミッタに印加し、トランジスタQaのベース
を抵抗器Ra、Rbの接続中点に接続し、トランジスタ
Qbのベースを抵抗器Rb、Rcの接続中点に接続し、
…………、トランジスタQgのベースを抵抗器Rg、R
hの接続中点に接続する。そして、トランジスタQaの
コレクタにリファレンス電圧VREF8(60V)、ト
ランジスタQbのコレクタにリファレンス電圧VREF
7(51V)、トランジスタQcのコレクタにリファレ
ンス電圧VREF6(44V)、トランジスタQdのコ
レクタにリファレンス電圧VREF5(37V)、トラ
ンジスタQeのコレクタにリファレンス電圧VREF4
(30V)、トランジスタQfのコレクタにリファレン
ス電圧VREF3(23V)、トランジスタQgのコレ
クタにリファレンス電圧VREF2(16V)、トラン
ジスタQgのエミッタにリファレンス電圧VREF1
(9V)が得られる。リファレンス電圧VREF0(0
V)はそのまま得られる。
換器用リファレンス電圧発生回路におけるリファレンス
電圧VREF7(51V)と、リファレンス電圧VRE
F6(44V)が次段の図10に示す16個の抵抗値が
共にRの抵抗器R0、R1、R2、‥‥‥、R15から
なる抵抗ラダー回路の上下両端に印加され、スイッチ回
路SL9により、7Vの電圧を16分圧した電圧の10
番目の電圧{7V×(10/16)}が、図12のNM
OSトランジスタ76及びPMOSトランジスタ77か
らなるバッファ回路の両トランジスタ76、77の各ゲ
ートに共通に印加され、そのバッファ回路よりの低出力
インピーダンス化されて透明電極13に印加される。図
11のリファレンス電圧発生回路では、リファレンス電
圧VREF8(60V)及びリファレンス電圧VREF
0(0V)を、上から下へ順次に直列接続された抵抗器
Ra(9kΩ)、Rb(7kΩ)、Rc(7kΩ)、R
d(7kΩ)、Re(7kΩ)、Rf(7kΩ)、Rg
(7kΩ)、Rh(9kΩ)の直列回路の両端に印加す
る。7個のPNP形トランジスタQa〜Qgのコレクタ
・エミッタを順次に直列接続し、リファレンス電圧VR
EF8をトランジスタQaのコレクタに印加し、リファ
レンス電圧VREF0を抵抗器REを通じてトランジス
タQgのエミッタに印加し、トランジスタQaのベース
を抵抗器Ra、Rbの接続中点に接続し、トランジスタ
Qbのベースを抵抗器Rb、Rcの接続中点に接続し、
…………、トランジスタQgのベースを抵抗器Rg、R
hの接続中点に接続する。そして、トランジスタQaの
コレクタにリファレンス電圧VREF8(60V)、ト
ランジスタQbのコレクタにリファレンス電圧VREF
7(51V)、トランジスタQcのコレクタにリファレ
ンス電圧VREF6(44V)、トランジスタQdのコ
レクタにリファレンス電圧VREF5(37V)、トラ
ンジスタQeのコレクタにリファレンス電圧VREF4
(30V)、トランジスタQfのコレクタにリファレン
ス電圧VREF3(23V)、トランジスタQgのコレ
クタにリファレンス電圧VREF2(16V)、トラン
ジスタQgのエミッタにリファレンス電圧VREF1
(9V)が得られる。リファレンス電圧VREF0(0
V)はそのまま得られる。
【0070】D/A変換器75が8ビットのD/A変換
器の場合には、映像データを上位3ビットと、下位5ビ
ットの信号に分割し、下位5ビットの信号は32個のデ
コーダに供給して32個の選択信号を得、その32個の
選択信号を、同じ抵抗値Rの抵抗器からなる抵抗ラダー
回路の32個の分圧電圧を選択する32個のスイッチ回
路に供給することにより、上述と同様にD/A変換動作
が行われる。
器の場合には、映像データを上位3ビットと、下位5ビ
ットの信号に分割し、下位5ビットの信号は32個のデ
コーダに供給して32個の選択信号を得、その32個の
選択信号を、同じ抵抗値Rの抵抗器からなる抵抗ラダー
回路の32個の分圧電圧を選択する32個のスイッチ回
路に供給することにより、上述と同様にD/A変換動作
が行われる。
【0071】ところで、ノーマリホワイト型のプラズマ
アドレス型液晶表示装置の駆動電圧対透過率(V−T)
特性曲線は、図6に示す如く、駆動電圧が10V以下の
ときは、透過率は100%であり、駆動電圧が10Vを
越えると、透過率が略直線的に下降し、駆動電圧が略7
0Vになると、透過率は0%となり、駆動電圧が略70
Vを越えても、透過率は0%、即ち、黒に飽和する。そ
して、透明電極(ITO)13の駆動電圧は最大60V
ppとなる。
アドレス型液晶表示装置の駆動電圧対透過率(V−T)
特性曲線は、図6に示す如く、駆動電圧が10V以下の
ときは、透過率は100%であり、駆動電圧が10Vを
越えると、透過率が略直線的に下降し、駆動電圧が略7
0Vになると、透過率は0%となり、駆動電圧が略70
Vを越えても、透過率は0%、即ち、黒に飽和する。そ
して、透明電極(ITO)13の駆動電圧は最大60V
ppとなる。
【0072】従って、±70Vの映像信号でアノード電
極8を直接駆動をしようとする場合には、約140Vp
pの駆動波形が必要となり、半導体プロセスが高価なも
のになるという問題も含めて、更に、消費電力が大幅に
増大するという問題が生じる。このため、一般的には、
コモンアノード反転駆動という方式が用いられている。
図21乃至図24は、図20の従来例の表示装置の駆動
装置におけるコモンアノード反転駆動方式の動作原理を
示す。
極8を直接駆動をしようとする場合には、約140Vp
pの駆動波形が必要となり、半導体プロセスが高価なも
のになるという問題も含めて、更に、消費電力が大幅に
増大するという問題が生じる。このため、一般的には、
コモンアノード反転駆動という方式が用いられている。
図21乃至図24は、図20の従来例の表示装置の駆動
装置におけるコモンアノード反転駆動方式の動作原理を
示す。
【0073】輝度が0IREの±70Vの黒信号の書込
みの場合には、図21Aに示すように、あるラインで、
正極性側(非反転側)では60Vの映像信号を直接透明
電極(ITO)13に印加し、第21Bに示すように、
同時にコモン電極、即ち共通アノード電極8に−10V
の電圧を印加する。
みの場合には、図21Aに示すように、あるラインで、
正極性側(非反転側)では60Vの映像信号を直接透明
電極(ITO)13に印加し、第21Bに示すように、
同時にコモン電極、即ち共通アノード電極8に−10V
の電圧を印加する。
【0074】次のラインでは、反転駆動のために反転し
た−70Vの黒信号の書き込みを行う必要があるが、−
70Vの黒信号を、図21Aに示す如く、映像信号を中
点電位の30Vのラインで反転した0Vの映像信号に変
換してから、透明電極(ITO)13に印加する。同時
に、この反転信号が透明電極(ITO)13に印加され
ているときは、図21Bに示す如く、コモン電極、即
ち、共通アノード電極8に+70Vの電圧を印加する。
即ち、共通アノード電極8の電極電位を基準として考え
た場合、図22に示すように、相対的に±70Vの駆動
波形となり、図6で説明した±70Vppの直接駆動を
行っていることと等価になる。
た−70Vの黒信号の書き込みを行う必要があるが、−
70Vの黒信号を、図21Aに示す如く、映像信号を中
点電位の30Vのラインで反転した0Vの映像信号に変
換してから、透明電極(ITO)13に印加する。同時
に、この反転信号が透明電極(ITO)13に印加され
ているときは、図21Bに示す如く、コモン電極、即
ち、共通アノード電極8に+70Vの電圧を印加する。
即ち、共通アノード電極8の電極電位を基準として考え
た場合、図22に示すように、相対的に±70Vの駆動
波形となり、図6で説明した±70Vppの直接駆動を
行っていることと等価になる。
【0075】輝度が100IREの±70Vの黒信号の
書込みの場合には、図23Aに示すように、あるライン
で、正極性側(非反転側)では0Vの映像信号を直接透
明電極(ITO)13に印加し、第23Bに示すよう
に、同時にコモン電極、即ち共通アノード電極8に−1
0Vの電圧を印加する。次のラインでは、反転駆動のた
めに反転した−70Vの黒信号の書き込みを行う必要が
あるが、−70Vの黒信号を、図23Aに示す如く、映
像信号を中点電位の30Vのラインで反転した60Vの
映像信号に変換してから、透明電極(ITO)13に印
加する。同時に、この反転信号が透明電極(ITO)1
3に印加されているときは、図23Bに示す如く、コモ
ン電極、即ち、共通アノード電極8に+70Vの電圧を
印加する。即ち、共通アノード電極8の電極電位を基準
として考えた場合、図24に示すように、相対的に±1
0Vの駆動波形となり、図6で説明した±10Vppの
直接駆動を行っていることと等価になる。
書込みの場合には、図23Aに示すように、あるライン
で、正極性側(非反転側)では0Vの映像信号を直接透
明電極(ITO)13に印加し、第23Bに示すよう
に、同時にコモン電極、即ち共通アノード電極8に−1
0Vの電圧を印加する。次のラインでは、反転駆動のた
めに反転した−70Vの黒信号の書き込みを行う必要が
あるが、−70Vの黒信号を、図23Aに示す如く、映
像信号を中点電位の30Vのラインで反転した60Vの
映像信号に変換してから、透明電極(ITO)13に印
加する。同時に、この反転信号が透明電極(ITO)1
3に印加されているときは、図23Bに示す如く、コモ
ン電極、即ち、共通アノード電極8に+70Vの電圧を
印加する。即ち、共通アノード電極8の電極電位を基準
として考えた場合、図24に示すように、相対的に±1
0Vの駆動波形となり、図6で説明した±10Vppの
直接駆動を行っていることと等価になる。
【0076】ところで、このコモンアノード反転駆動方
式で、輝度が100IREの白信号のコントラストを1
/2に低減しようとした場合、従来は、図20の従来例
の表示装置の駆動装置では、A/D変換器25の前段の
ゲイン調整器24によって、映像信号のレベルを1/2
に下げて、図25Aに示すように、透明電極(ITO)
13の駆動電圧を1/2の30Vに低減することが行わ
れていた。尚、アノード反転駆動電圧は、図25Bに示
すように、非反転データ側では−10V、反転データ側
では70Vである。又、アノード電圧を基準にした実際
の液晶駆動電圧波形は、図26に示すように、±40V
の駆動波形である。
式で、輝度が100IREの白信号のコントラストを1
/2に低減しようとした場合、従来は、図20の従来例
の表示装置の駆動装置では、A/D変換器25の前段の
ゲイン調整器24によって、映像信号のレベルを1/2
に下げて、図25Aに示すように、透明電極(ITO)
13の駆動電圧を1/2の30Vに低減することが行わ
れていた。尚、アノード反転駆動電圧は、図25Bに示
すように、非反転データ側では−10V、反転データ側
では70Vである。又、アノード電圧を基準にした実際
の液晶駆動電圧波形は、図26に示すように、±40V
の駆動波形である。
【0077】このように、従来例の方式では、例えば、
コントラストを最小値の1/4にしようとすると、25
6階調の信号レベルがその1/4の64階調に低下して
しまい、表示画像のS/Nが劣化してしまう。
コントラストを最小値の1/4にしようとすると、25
6階調の信号レベルがその1/4の64階調に低下して
しまい、表示画像のS/Nが劣化してしまう。
【0078】そこで、実施の形態の具体例では、例え
ば、コントラストを1/2にする場合に、液晶コラムド
ライバ27内のリファレンス電圧選択型D/A変換器の
リファレンス電圧発生回路に印加している上側と下側の
リファレンス電圧を、図1のゲイン調整器41により、
非反転時には120Vと60Vとのそれぞれ1/2の6
0Vと30Vとに、反転時には同じく60Vと0Vとの
それぞれ1/2の30Vと0Vとに変化させて、液晶コ
ラムドライバ27でD/A変換される出力電圧を同じく
60Vppの1/2の30Vppにする。
ば、コントラストを1/2にする場合に、液晶コラムド
ライバ27内のリファレンス電圧選択型D/A変換器の
リファレンス電圧発生回路に印加している上側と下側の
リファレンス電圧を、図1のゲイン調整器41により、
非反転時には120Vと60Vとのそれぞれ1/2の6
0Vと30Vとに、反転時には同じく60Vと0Vとの
それぞれ1/2の30Vと0Vとに変化させて、液晶コ
ラムドライバ27でD/A変換される出力電圧を同じく
60Vppの1/2の30Vppにする。
【0079】これにより、映像信号を最大一定にしたま
までも、非反転時の100IREの白信号での透明電極
(ITO)13の駆動電圧は図18Aに示すように、6
0Vの1/2の30Vとなり、次の反転側の駆動電圧波
形としても、30Vの電圧が印加されることになる。
までも、非反転時の100IREの白信号での透明電極
(ITO)13の駆動電圧は図18Aに示すように、6
0Vの1/2の30Vとなり、次の反転側の駆動電圧波
形としても、30Vの電圧が印加されることになる。
【0080】他方、アノード反転駆動回路30において
は、図18Bに示すように、従来例と同様に、下位電位
−10Vと上位電位70Vの電圧が印加されている。実
際には、図17に示すような中点一致回路により、コラ
ムドライバ用電源の中点と、アノード反転駆動電圧の上
側と下側の電位の中点とが、同一レベルになるようにフ
ィードバック制御されており、完全な正負電圧による対
称駆動を実現することができる。
は、図18Bに示すように、従来例と同様に、下位電位
−10Vと上位電位70Vの電圧が印加されている。実
際には、図17に示すような中点一致回路により、コラ
ムドライバ用電源の中点と、アノード反転駆動電圧の上
側と下側の電位の中点とが、同一レベルになるようにフ
ィードバック制御されており、完全な正負電圧による対
称駆動を実現することができる。
【0081】図17の上側/下側電位発生のための中点
電位一致回路を説明する。この中点電位一致回路では、
アノード反転駆動用の電源の中点と、コラムドライバ用
電源の可変電位とが一致するように、演算増幅器(OP
アンプ)55により形成された帰還回路が動作してい
る。
電位一致回路を説明する。この中点電位一致回路では、
アノード反転駆動用の電源の中点と、コラムドライバ用
電源の可変電位とが一致するように、演算増幅器(OP
アンプ)55により形成された帰還回路が動作してい
る。
【0082】即ち、アノード反転駆動電圧については、
20Vのバイアスレベルと、100%コントラスト時の
電源電圧60Vを加えた80Vdcの電源電圧を、中点
一致回路により、30Vの中点電位を対称軸として、上
側電位は70V、下側電位は−10Vに確定させる。こ
の確定した電圧を、入力端子59から供給されるHパル
スにより、アノード反転用切り換えスイッチ58によっ
て、1水平周期(H)毎に切り換えてアノード電極に印
加する。
20Vのバイアスレベルと、100%コントラスト時の
電源電圧60Vを加えた80Vdcの電源電圧を、中点
一致回路により、30Vの中点電位を対称軸として、上
側電位は70V、下側電位は−10Vに確定させる。こ
の確定した電圧を、入力端子59から供給されるHパル
スにより、アノード反転用切り換えスイッチ58によっ
て、1水平周期(H)毎に切り換えてアノード電極に印
加する。
【0083】図17の上側/下側電位発生のための中点
電位一致回路を更に説明する。アノード反転駆動用フロ
ーティング電源では、電源端子51、52間に分圧用抵
抗器53、54の直列回路と、演算増幅器(OPアン
プ)55と、NPN形トランジスタ56及びPNP形ト
ランジスタ57の直列回路とを並列接続する。抵抗器5
3、54の接続中点Pを、演算増幅器55の反転入力端
子に接続し、その出力端子をトランジスタ56、57の
各ベースに接続する。端子51、52よりの電圧をアノ
ード反転駆動用切り換えスイッチ58によって、入力端
子59から供給されるHパルスにより、水平周期毎に切
換え、その切換え出力電圧をアノード電極に供給する。
電位一致回路を更に説明する。アノード反転駆動用フロ
ーティング電源では、電源端子51、52間に分圧用抵
抗器53、54の直列回路と、演算増幅器(OPアン
プ)55と、NPN形トランジスタ56及びPNP形ト
ランジスタ57の直列回路とを並列接続する。抵抗器5
3、54の接続中点Pを、演算増幅器55の反転入力端
子に接続し、その出力端子をトランジスタ56、57の
各ベースに接続する。端子51、52よりの電圧をアノ
ード反転駆動用切り換えスイッチ58によって、入力端
子59から供給されるHパルスにより、水平周期毎に切
換え、その切換え出力電圧をアノード電極に供給する。
【0084】次に、コラムドライバ用電源について説明
する。60Vdcの直流電圧の与えられる端子66と接
地との間に、可変基準電位発生器60を構成する固定抵
抗器61、可変抵抗器(ポテンショメータ)62及び抵
抗器63の直列回路と、NPN形トランジスタ64及び
PNP形トランジスタ65の直列回路を並列接続し、可
変抵抗器62の可動端子(中点電位は30Vになる)
を、トランジスタ64、65の各ベース及びアノード反
転駆動用フローティング電源の演算増幅器55の非反転
入力端子に接続する。又、アノード反転駆動用フローテ
ィング電源のトランジスタ56、57の両エミッタと、
コラムドライバ用電源のトランジスタ64、65の両エ
ミッタとを互いに接続する。
する。60Vdcの直流電圧の与えられる端子66と接
地との間に、可変基準電位発生器60を構成する固定抵
抗器61、可変抵抗器(ポテンショメータ)62及び抵
抗器63の直列回路と、NPN形トランジスタ64及び
PNP形トランジスタ65の直列回路を並列接続し、可
変抵抗器62の可動端子(中点電位は30Vになる)
を、トランジスタ64、65の各ベース及びアノード反
転駆動用フローティング電源の演算増幅器55の非反転
入力端子に接続する。又、アノード反転駆動用フローテ
ィング電源のトランジスタ56、57の両エミッタと、
コラムドライバ用電源のトランジスタ64、65の両エ
ミッタとを互いに接続する。
【0085】ここで、コントラストを下げた場合に、透
明電極(ITO)13の駆動電圧が減少するように、図
15及び図16に示すように、リファレンス電圧を可変
している。図15はコントラスト調整による非反転側リ
ファレンス電圧制御の特性を示し、コントラスト調整が
25%のときリファレンス電圧が45V、コントラスト
調整が100%のときリファレンス電圧が0Vになって
いる。図16はコントラスト調整による反転側リファレ
ンス電圧制御の特性を示し、コントラスト調整が25%
のときリファレンス電圧が15V、コントラスト調整が
100%のときリファレンス電圧が60Vになってい
る。
明電極(ITO)13の駆動電圧が減少するように、図
15及び図16に示すように、リファレンス電圧を可変
している。図15はコントラスト調整による非反転側リ
ファレンス電圧制御の特性を示し、コントラスト調整が
25%のときリファレンス電圧が45V、コントラスト
調整が100%のときリファレンス電圧が0Vになって
いる。図16はコントラスト調整による反転側リファレ
ンス電圧制御の特性を示し、コントラスト調整が25%
のときリファレンス電圧が15V、コントラスト調整が
100%のときリファレンス電圧が60Vになってい
る。
【0086】図14に、図1におけるリファレンス電圧
切り換え回路42の具体構成を示し、この回路によれば
非反転時と反転時との透明電極(ITO)13の駆動電
圧で必要なリファレンス電圧を発生させている。ベース
にゲイン制御電圧(0〜5V)が供給されるNPN形ト
ランジスタ81のコレクタが抵抗器(9kΩ)91を通
じて60Vの電源に接続され、エミッタが抵抗器(1k
Ω)92を通じて接地される。トランジスタ81のコレ
クタがNPN形トランジスタ82のベースに接続され、
そのトランジスタ82のコレクタが電源に接続され、そ
のエミッタがPNP形トランジスタ83(SWT)のコ
レクタに接続されると共に、トランジスタ83のエミッ
タが電源に接続される。トランジスタ83のベースがP
NP形トランジスタ84のコレクタに接続され、トラン
ジスタ84のエミッタが電源に接続され、そのコレクタ
が抵抗器93を通じて接地される。トランジスタ84の
ベースがNPN形トランジスタ85のコレクタに接続さ
れ、トランジスタ85のコレクタが抵抗器94を通じて
電源に接続され、そのエミッタが接地される。このトラ
ンジスタ85のベースに反転/非反転制御信号としての
Hパルスが供給される。トランジスタ83(SWT)は
非反転時にオンとなる。そして、トランジスタ82のエ
ミッタ(トランジスタ83のコレクタ)に非反転/反転
時の上側リファレンス電圧(VREF8)(60V/6
0〜15V)が出力される。
切り換え回路42の具体構成を示し、この回路によれば
非反転時と反転時との透明電極(ITO)13の駆動電
圧で必要なリファレンス電圧を発生させている。ベース
にゲイン制御電圧(0〜5V)が供給されるNPN形ト
ランジスタ81のコレクタが抵抗器(9kΩ)91を通
じて60Vの電源に接続され、エミッタが抵抗器(1k
Ω)92を通じて接地される。トランジスタ81のコレ
クタがNPN形トランジスタ82のベースに接続され、
そのトランジスタ82のコレクタが電源に接続され、そ
のエミッタがPNP形トランジスタ83(SWT)のコ
レクタに接続されると共に、トランジスタ83のエミッ
タが電源に接続される。トランジスタ83のベースがP
NP形トランジスタ84のコレクタに接続され、トラン
ジスタ84のエミッタが電源に接続され、そのコレクタ
が抵抗器93を通じて接地される。トランジスタ84の
ベースがNPN形トランジスタ85のコレクタに接続さ
れ、トランジスタ85のコレクタが抵抗器94を通じて
電源に接続され、そのエミッタが接地される。このトラ
ンジスタ85のベースに反転/非反転制御信号としての
Hパルスが供給される。トランジスタ83(SWT)は
非反転時にオンとなる。そして、トランジスタ82のエ
ミッタ(トランジスタ83のコレクタ)に非反転/反転
時の上側リファレンス電圧(VREF8)(60V/6
0〜15V)が出力される。
【0087】図14において、ベースにゲイン制御電圧
(0〜5V)が供給されるNPN形トランジスタのコレ
クタが抵抗器(1kΩ)95を通じて、60Vの電源に
接続され、そのエミッタが抵抗器(1kΩ)96を通じ
て接地される。トランジスタ86のコレクタがPNP形
トランジスタ87のベースに接続され、トランジスタ8
7のエミッタが抵抗器(1kΩ)97を通じて電源に接
続され、そのコレクタが抵抗器(9kΩ)98を通じて
接地される。トランジスタ87のコレクタがPNP形ト
ランジスタ88のベースに接続され、トランジスタ88
のコレクタが接地され、そのエミッタがNPN形トラン
ジスタ89(SWB)のコレクタに接続される。トラン
ジスタ89のエミッタが接地され、そのベースに反転/
非反転制御信号としてのHパルスが供給される。トラン
ジスタ89(SWB)は反転時にオンになる。そして、
トランジスタ88のエミッタ(トランジスタ89のコレ
クタ)に、非反転時/反転時の下側リファレンス電圧
(VREF0)(0〜45V/0V)が出力される。
(0〜5V)が供給されるNPN形トランジスタのコレ
クタが抵抗器(1kΩ)95を通じて、60Vの電源に
接続され、そのエミッタが抵抗器(1kΩ)96を通じ
て接地される。トランジスタ86のコレクタがPNP形
トランジスタ87のベースに接続され、トランジスタ8
7のエミッタが抵抗器(1kΩ)97を通じて電源に接
続され、そのコレクタが抵抗器(9kΩ)98を通じて
接地される。トランジスタ87のコレクタがPNP形ト
ランジスタ88のベースに接続され、トランジスタ88
のコレクタが接地され、そのエミッタがNPN形トラン
ジスタ89(SWB)のコレクタに接続される。トラン
ジスタ89のエミッタが接地され、そのベースに反転/
非反転制御信号としてのHパルスが供給される。トラン
ジスタ89(SWB)は反転時にオンになる。そして、
トランジスタ88のエミッタ(トランジスタ89のコレ
クタ)に、非反転時/反転時の下側リファレンス電圧
(VREF0)(0〜45V/0V)が出力される。
【0088】図14について更に説明する。非反転時の
リファレンス電圧については、Hパルスが0Vとなり、
トランジスタ89(SWB)がオフになるので、0〜5
Vのゲイン制御電圧により下側のリファレンス電圧VR
EF0が0V〜45Vまで変化し、上側リファレンス電
圧VREF8はトランジスタ83(SWT)がオン状態
であることにより、60Vのまま一定である。
リファレンス電圧については、Hパルスが0Vとなり、
トランジスタ89(SWB)がオフになるので、0〜5
Vのゲイン制御電圧により下側のリファレンス電圧VR
EF0が0V〜45Vまで変化し、上側リファレンス電
圧VREF8はトランジスタ83(SWT)がオン状態
であることにより、60Vのまま一定である。
【0089】又、反転時リファレンス電圧については、
Hパルスが「高」となり、トランジスタ83(SWT)
がオフ状態になるので、同じく0〜5Vのゲイン制御電
圧により、上側のリファレンス電圧VREF8が60V
〜15Vまで変化し、下側リファレンス電圧VREF0
はトランジスタ89(SWB)がオン状態であることに
より、0Vのまま一定である。
Hパルスが「高」となり、トランジスタ83(SWT)
がオフ状態になるので、同じく0〜5Vのゲイン制御電
圧により、上側のリファレンス電圧VREF8が60V
〜15Vまで変化し、下側リファレンス電圧VREF0
はトランジスタ89(SWB)がオン状態であることに
より、0Vのまま一定である。
【0090】従って、輝度が100IREの信号をコン
トラスト1/2(50%)にした場合の、アノード電位
を基準にした液晶駆動電圧は、図16に示すように、正
負両方向で±40Vの駆動波形になり、256階調の解
像度を保ったまま、1/2(50%)のコントラストに
低減できる。
トラスト1/2(50%)にした場合の、アノード電位
を基準にした液晶駆動電圧は、図16に示すように、正
負両方向で±40Vの駆動波形になり、256階調の解
像度を保ったまま、1/2(50%)のコントラストに
低減できる。
【0091】上述の具体例においては、ノーマリホワイ
ト型のプラズマアドレス型液晶表示装置の場合について
述べたが、ノーマリブラック型のプラズマアドレス型液
晶表示装置の場合も可能であり、その場合には、白信号
と黒信号の駆動電圧の関係が逆転するだけで、ノーマリ
ホワイト型のプラズマアドレス型液晶表示装置の場合と
同様にコントラスト調整を行うことができる。
ト型のプラズマアドレス型液晶表示装置の場合について
述べたが、ノーマリブラック型のプラズマアドレス型液
晶表示装置の場合も可能であり、その場合には、白信号
と黒信号の駆動電圧の関係が逆転するだけで、ノーマリ
ホワイト型のプラズマアドレス型液晶表示装置の場合と
同様にコントラスト調整を行うことができる。
【0092】上述の本発明の実施の形態の具体例によれ
ば、映像信号自体を絞り込むことによって駆動電圧を低
減すると、量子化の階調数が減少し表示映像のS/Nが
変化することになるが、例えば、リファレンス電圧選択
型D/A変換器を使用している場合には、リファレンス
電圧可変回路とその切換え回路を用いてコントラスト調
整を行うようにしたので、表示映像信号の階調数を一定
にしたまま、コントラストの調整が可能になるので、表
示映像のS/N劣化問題を解決することが可能になる。
ば、映像信号自体を絞り込むことによって駆動電圧を低
減すると、量子化の階調数が減少し表示映像のS/Nが
変化することになるが、例えば、リファレンス電圧選択
型D/A変換器を使用している場合には、リファレンス
電圧可変回路とその切換え回路を用いてコントラスト調
整を行うようにしたので、表示映像信号の階調数を一定
にしたまま、コントラストの調整が可能になるので、表
示映像のS/N劣化問題を解決することが可能になる。
【0093】
【発明の効果】上述せる本発明によれば、液晶表示装置
の第1の面に配置されている透明な第1の走査電極群
と、その液晶表示装置の第2の面に対向して配置され、
第1の走査電極群と直交する方向に複数形成されたプラ
ズマ放電チャンネルを形成する第2の走査電極群を備え
たプラズマアドレス型液晶表示装置において、第1の走
査電極群に駆動電圧を印加するリファレンズ電圧選択型
D/A変換器と、第2の走査電極群に、駆動電圧を相対
的に反転したコモンアノード反転駆動電圧を印加するコ
モンアノード反転駆動電圧発生手段と、リファレンズ電
圧選択型D/A変換器におけるリファレンス電圧の非反
転時の低電圧側の電圧と、反転時の高電圧側の電源電圧
とを、同時にトラッキングを取りながら、それぞれ増加
/減少させてコントラスト低減調整を行うコントラスト
低減調整手段とを有するので、表示画像のコントラスト
を低減しても、S/N劣化の生じないプラズマアドレス
型液晶表示装置の駆動装置を得ることができる。
の第1の面に配置されている透明な第1の走査電極群
と、その液晶表示装置の第2の面に対向して配置され、
第1の走査電極群と直交する方向に複数形成されたプラ
ズマ放電チャンネルを形成する第2の走査電極群を備え
たプラズマアドレス型液晶表示装置において、第1の走
査電極群に駆動電圧を印加するリファレンズ電圧選択型
D/A変換器と、第2の走査電極群に、駆動電圧を相対
的に反転したコモンアノード反転駆動電圧を印加するコ
モンアノード反転駆動電圧発生手段と、リファレンズ電
圧選択型D/A変換器におけるリファレンス電圧の非反
転時の低電圧側の電圧と、反転時の高電圧側の電源電圧
とを、同時にトラッキングを取りながら、それぞれ増加
/減少させてコントラスト低減調整を行うコントラスト
低減調整手段とを有するので、表示画像のコントラスト
を低減しても、S/N劣化の生じないプラズマアドレス
型液晶表示装置の駆動装置を得ることができる。
【図1】本発明の実施の形態の具体例のプラズマアドレ
ス型液晶表示装置の駆動装置を示すブロック線図であ
る。
ス型液晶表示装置の駆動装置を示すブロック線図であ
る。
【図2】具体例で使用するプラズマアドレス型液晶表示
装置を示す分解斜視図である。
装置を示す分解斜視図である。
【図3】具体例で使用するプラズマアドレス型液晶表示
装置を示す一部を切り欠いた斜視図である。
装置を示す一部を切り欠いた斜視図である。
【図4】プラズマ放電によるプラズマチャンネルの発生
の説明のためのプラズマアドレス型液晶表示装置を示す
一部を切り欠いた斜視図である。
の説明のためのプラズマアドレス型液晶表示装置を示す
一部を切り欠いた斜視図である。
【図5】A プラズマチャンネルを示す回路図である。 B そのプラズマチャンネルの等価回路を示す回路図で
ある。
ある。
【図6】液晶デバイスの駆動電圧対透過率(V−T)特
性を示す特性曲線図である。
性を示す特性曲線図である。
【図7】本発明の実施の形態の具体例におけるノーマリ
ホワイト型のプラズマアドレス型液晶表示装置(液晶デ
バイス)の駆動電圧対透過率(V−T)特性曲線図であ
る。
ホワイト型のプラズマアドレス型液晶表示装置(液晶デ
バイス)の駆動電圧対透過率(V−T)特性曲線図であ
る。
【図8】本発明の実施の形態の具体例で用いられるプラ
ズマ放電ドライバの回路を示す回路図である。
ズマ放電ドライバの回路を示す回路図である。
【図9】液晶表示装置への書き込み映像データとプラズ
マ放電パルスの位相関係を示す図タイミングチャートで
ある。 A D/A変換された映像出力データを示す波形図であ
る。 B 1ライン目のNMOSトランジスタのゲート電圧を
示す波形図である。 C 1ライン目のカソード波形を示す波形図である。 D 2ライン目のNMOSトランジスタのゲート電圧を
示す波形図である。 E 2ライン目のNMOSトランジスタのカソード電圧
を示す波形図である。
マ放電パルスの位相関係を示す図タイミングチャートで
ある。 A D/A変換された映像出力データを示す波形図であ
る。 B 1ライン目のNMOSトランジスタのゲート電圧を
示す波形図である。 C 1ライン目のカソード波形を示す波形図である。 D 2ライン目のNMOSトランジスタのゲート電圧を
示す波形図である。 E 2ライン目のNMOSトランジスタのカソード電圧
を示す波形図である。
【図10】本発明の実施の形態の具体例で用いられる上
位3ビット(8通り)+下位4ビット(16通り)計7
ビットのリファレンス電圧選択型D/A変換器を示す回
路図である。
位3ビット(8通り)+下位4ビット(16通り)計7
ビットのリファレンス電圧選択型D/A変換器を示す回
路図である。
【図11】本発明の実施の形態の具体例で用いられるD
/A変換用のリファレンス電圧発生回路を示す回路図で
ある。
/A変換用のリファレンス電圧発生回路を示す回路図で
ある。
【図12】本発明の実施の形態の具体例で用いられるリ
ファレンス電圧選択型D/A変換器を示す回路図であ
る。
ファレンス電圧選択型D/A変換器を示す回路図であ
る。
【図13】映像データが105の時のD/A変換器の出
力電圧の説明図である。
力電圧の説明図である。
【図14】本発明の実施の形態の具体例で用いられるリ
ファレンス電圧切り換え回路を示す回路図である。
ファレンス電圧切り換え回路を示す回路図である。
【図15】本発明の実施の形態の具体例のコントラスト
調整による非反転側リファレンス電圧制御を示す特性図
である。
調整による非反転側リファレンス電圧制御を示す特性図
である。
【図16】本発明の実施の形態の具体例のコントラスト
調整による反転側リファレンス電圧制御を示す特性図で
ある。
調整による反転側リファレンス電圧制御を示す特性図で
ある。
【図17】本発明の実施の形態の具体例で用いられる上
側/下側電位発生のための中点電位一致回路を示す回路
図である。
側/下側電位発生のための中点電位一致回路を示す回路
図である。
【図18】A 本発明の実施の形態の具体例の輝度が1
00IREの信号でコントラスト1/2(50%)の時
のITO駆動波形を示す波形図である。 B 本発明の実施の形態の具体例の輝度が100IRE
の信号でコントラスト1/2(50%)の時のアノード
電極の駆動波形を示す波形図である。
00IREの信号でコントラスト1/2(50%)の時
のITO駆動波形を示す波形図である。 B 本発明の実施の形態の具体例の輝度が100IRE
の信号でコントラスト1/2(50%)の時のアノード
電極の駆動波形を示す波形図である。
【図19】本発明の実施の形態の具体例のアノード電位
を基準にした場合の液晶の駆動電圧波形を示す波形図で
ある。
を基準にした場合の液晶の駆動電圧波形を示す波形図で
ある。
【図20】従来例のプラズマアドレス型液晶表示装置の
駆動装置を示すブロック線図である。
駆動装置を示すブロック線図である。
【図21】A 従来例の輝度が0IREの場合のITO
の駆動波形を示す波形図である。 B 従来例の輝度が0IREの場合のアノード電極の駆
動波形を示す波形図である。
の駆動波形を示す波形図である。 B 従来例の輝度が0IREの場合のアノード電極の駆
動波形を示す波形図である。
【図22】従来例のアノード電位を基準にした場合の液
晶駆動電圧波形を示す波形図である。
晶駆動電圧波形を示す波形図である。
【図23】A 従来例の輝度が100IREの場合のI
TOの駆動波形を示す波形図である。 B 従来例の輝度が100IREの場合のアノード電極
の駆動波形を示す波形図である。
TOの駆動波形を示す波形図である。 B 従来例の輝度が100IREの場合のアノード電極
の駆動波形を示す波形図である。
【図24】従来例のアノード電位を基準にした場合の液
晶の駆動電圧波形を示す波形図である。
晶の駆動電圧波形を示す波形図である。
【図25】A 従来例のコントラスト1/2(50%)
で、輝度が100IREの場合のITOの駆動波形を示
す波形図である。 B 従来例のコントラスト1/2(50%)で、従来例
の輝度が100IREの場合のアノード電極の駆動波形
を示す波形図である。
で、輝度が100IREの場合のITOの駆動波形を示
す波形図である。 B 従来例のコントラスト1/2(50%)で、従来例
の輝度が100IREの場合のアノード電極の駆動波形
を示す波形図である。
【図26】従来例のアノード電位を基準にした場合の液
晶の駆動電圧波形を示す波形図である。
晶の駆動電圧波形を示す波形図である。
1 PALC液晶表示装置、2 バックライト、3、4
偏光フィルタ、5プラズマ基板(背面ガラス)、6
隔壁(リブ)、7 走査溝(プラズマチャンネル)、8
アノード電極、9 カソード電極、10 絶縁層(薄
板ガラス)、11 液晶層、12 カラーフィルタ、1
3 透明電極(ITO薄膜)、14前面ガラス、21
NTSC復調部、22 フレーム倍速変換回路、23
映像信号処理部、25 A/D変換器、26 ホワイト
バランス調整部、27 液晶コラムドライバ(D/A変
換器)、28 LCDコントローラ、29 リファレン
ス電圧発生回路、30 アノード反転駆動回路、31
プラズマドライバ、32 操作部、33 マイコン制御
部、34 電源回路、35 バックライト、36 プラ
ズマアドレス型液晶表示装置、41 ゲイン調整器、4
2 リファレンス電圧切り換え回路。
偏光フィルタ、5プラズマ基板(背面ガラス)、6
隔壁(リブ)、7 走査溝(プラズマチャンネル)、8
アノード電極、9 カソード電極、10 絶縁層(薄
板ガラス)、11 液晶層、12 カラーフィルタ、1
3 透明電極(ITO薄膜)、14前面ガラス、21
NTSC復調部、22 フレーム倍速変換回路、23
映像信号処理部、25 A/D変換器、26 ホワイト
バランス調整部、27 液晶コラムドライバ(D/A変
換器)、28 LCDコントローラ、29 リファレン
ス電圧発生回路、30 アノード反転駆動回路、31
プラズマドライバ、32 操作部、33 マイコン制御
部、34 電源回路、35 バックライト、36 プラ
ズマアドレス型液晶表示装置、41 ゲイン調整器、4
2 リファレンス電圧切り換え回路。
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 2H089 HA36 QA16 2H093 NA32 NA42 NA53 NA62 NC13 NC24 NC37 ND60 5C006 AA01 AA16 AA22 AC27 AC30 AF04 AF19 AF42 AF44 AF52 AF81 AF83 BB18 BB29 BC03 BF02 BF04 BF11 BF25 BF26 BF34 BF43 EA01 EC11 FA31 FA54
Claims (1)
- 【請求項1】 液晶表示装置の第1の面に配置されてい
る透明な第1の走査電極群と、その液晶表示装置の第2
の面に対向して配置され、第1の走査電極群と直交する
方向に複数形成されたプラズマ放電チャンネルを形成す
る第2の走査電極群を備えたプラズマアドレス型液晶表
示装置において、 上記第1の走査電極群に駆動電圧を印加するリファレン
ズ電圧選択型D/A変換器と、 上記第2の走査電極群に、駆動電圧を相対的に反転した
コモンアノード反転駆動電圧を印加するコモンアノード
反転駆動電圧発生手段と、 上記リファレンズ電圧選択型D/A変換器におけるリフ
ァレンス電圧の非反転時の低電圧側の電圧と、反転時の
高電圧側の電源電圧とを、同時にトラッキングを取りな
がら、それぞれ増加/減少させてコントラスト低減調整
を行うコントラスト低減調整手段とを有することを特徴
とするプラズマアドレス型液晶表示装置の駆動装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10239009A JP2000066644A (ja) | 1998-08-25 | 1998-08-25 | プラズマアドレス型液晶表示装置の駆動装置 |
EP99306583A EP0982710A3 (en) | 1998-08-25 | 1999-08-20 | Driving apparatus for a plasma addressed liquid crystal display |
KR1019990034808A KR20000017441A (ko) | 1998-08-25 | 1999-08-21 | 플라즈마어드레스형 액정표시장치의 구동장치 |
US09/382,095 US6304238B1 (en) | 1998-08-25 | 1999-08-24 | Driving apparatus for plasma addressed liquid crystal display apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10239009A JP2000066644A (ja) | 1998-08-25 | 1998-08-25 | プラズマアドレス型液晶表示装置の駆動装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2000066644A true JP2000066644A (ja) | 2000-03-03 |
Family
ID=17038547
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10239009A Pending JP2000066644A (ja) | 1998-08-25 | 1998-08-25 | プラズマアドレス型液晶表示装置の駆動装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6304238B1 (ja) |
EP (1) | EP0982710A3 (ja) |
JP (1) | JP2000066644A (ja) |
KR (1) | KR20000017441A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006035798A1 (ja) * | 2004-09-28 | 2006-04-06 | Citizen Watch Co., Ltd. | 液晶駆動回路およびそれを備えた液晶表示装置 |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6731160B1 (en) * | 1999-11-11 | 2004-05-04 | Broadcom Corporation | Adjustable bandwidth high pass filter for large input signal, low supply voltage applications |
US6680640B1 (en) * | 1999-11-11 | 2004-01-20 | Broadcom Corporation | High linearity large bandwidth, switch insensitive, programmable gain attenuator |
US6696892B1 (en) * | 1999-11-11 | 2004-02-24 | Broadcom Corporation | Large dynamic range programmable gain attenuator |
JP3939066B2 (ja) * | 2000-03-08 | 2007-06-27 | 富士通日立プラズマディスプレイ株式会社 | カラープラズマディスプレイ装置 |
US6762566B1 (en) | 2000-10-27 | 2004-07-13 | Science Applications International Corporation | Micro-component for use in a light-emitting panel |
US7288014B1 (en) | 2000-10-27 | 2007-10-30 | Science Applications International Corporation | Design, fabrication, testing, and conditioning of micro-components for use in a light-emitting panel |
US6570335B1 (en) | 2000-10-27 | 2003-05-27 | Science Applications International Corporation | Method and system for energizing a micro-component in a light-emitting panel |
US6822626B2 (en) | 2000-10-27 | 2004-11-23 | Science Applications International Corporation | Design, fabrication, testing, and conditioning of micro-components for use in a light-emitting panel |
US6620012B1 (en) | 2000-10-27 | 2003-09-16 | Science Applications International Corporation | Method for testing a light-emitting panel and the components therein |
US6764367B2 (en) | 2000-10-27 | 2004-07-20 | Science Applications International Corporation | Liquid manufacturing processes for panel layer fabrication |
US6545422B1 (en) | 2000-10-27 | 2003-04-08 | Science Applications International Corporation | Socket for use with a micro-component in a light-emitting panel |
US6801001B2 (en) | 2000-10-27 | 2004-10-05 | Science Applications International Corporation | Method and apparatus for addressing micro-components in a plasma display panel |
US6612889B1 (en) * | 2000-10-27 | 2003-09-02 | Science Applications International Corporation | Method for making a light-emitting panel |
US6796867B2 (en) | 2000-10-27 | 2004-09-28 | Science Applications International Corporation | Use of printing and other technology for micro-component placement |
US7064740B2 (en) * | 2001-11-09 | 2006-06-20 | Sharp Laboratories Of America, Inc. | Backlit display with improved dynamic range |
JP2005024690A (ja) * | 2003-06-30 | 2005-01-27 | Fujitsu Hitachi Plasma Display Ltd | ディスプレイ装置およびディスプレイの駆動方法 |
JP2005318142A (ja) * | 2004-04-28 | 2005-11-10 | Funai Electric Co Ltd | テレビジョン受像装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0831789B2 (ja) * | 1985-09-04 | 1996-03-27 | 沖電気工業株式会社 | 出力回路 |
JP3159843B2 (ja) * | 1993-09-03 | 2001-04-23 | 株式会社 沖マイクロデザイン | 液晶駆動電圧発生回路 |
JP3470440B2 (ja) * | 1995-02-28 | 2003-11-25 | ソニー株式会社 | ランプ信号生成方法、ランプ信号生成装置、液晶駆動装置及び液晶表示装置 |
JP3764504B2 (ja) * | 1995-02-28 | 2006-04-12 | ソニー株式会社 | 液晶表示装置 |
JP3302254B2 (ja) * | 1996-03-21 | 2002-07-15 | シャープ株式会社 | 表示装置の駆動回路 |
-
1998
- 1998-08-25 JP JP10239009A patent/JP2000066644A/ja active Pending
-
1999
- 1999-08-20 EP EP99306583A patent/EP0982710A3/en not_active Withdrawn
- 1999-08-21 KR KR1019990034808A patent/KR20000017441A/ko not_active Application Discontinuation
- 1999-08-24 US US09/382,095 patent/US6304238B1/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006035798A1 (ja) * | 2004-09-28 | 2006-04-06 | Citizen Watch Co., Ltd. | 液晶駆動回路およびそれを備えた液晶表示装置 |
Also Published As
Publication number | Publication date |
---|---|
KR20000017441A (ko) | 2000-03-25 |
EP0982710A3 (en) | 2000-03-22 |
US6304238B1 (en) | 2001-10-16 |
EP0982710A2 (en) | 2000-03-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2000066644A (ja) | プラズマアドレス型液晶表示装置の駆動装置 | |
US7495643B2 (en) | Method and apparatus for driving liquid crystal display | |
KR100392182B1 (ko) | 액정표시장치 | |
US7106353B2 (en) | Image display apparatus and method of driving the same | |
US7492342B2 (en) | Electro-optical device, driving circuit of the same, driving method of the same, and electronic apparatus | |
US6597372B2 (en) | Temporal light modulation technique and apparatus | |
US6603452B1 (en) | Color shading correction device and luminance shading correction device | |
EP0715799B1 (en) | Display device | |
JPH0435048B2 (ja) | ||
US7508367B2 (en) | Drive circuit for improved brightness control in liquid crystal displays and method therefor | |
JP2000039603A (ja) | プラズマアドレス型液晶表示装置の駆動装置 | |
JP2003114415A (ja) | 画像表示装置及び画像表示方法 | |
JP2003330425A (ja) | 液晶表示装置及びその駆動制御方法 | |
JP2000098981A (ja) | 画像信号処理回路及びこれを用いた電気光学装置並びに電子機器 | |
US20120287179A1 (en) | Method for Writing an Image in a Liquid Crystal Display | |
JP2000098343A (ja) | 色ムラ補正装置 | |
KR100298966B1 (ko) | 평면표시장치 | |
JPH09311320A (ja) | プラズマアドレス型液晶表示装置 | |
JP3815212B2 (ja) | 電気光学装置及び電子機器、並びに電気光学装置の調整方法 | |
JPH10239661A (ja) | 液晶表示装置 | |
JP2006195387A (ja) | 電気光学装置および電子機器 | |
JP4406993B2 (ja) | プラズマアドレス型液晶表示素子の駆動方法および駆動装置 | |
JP2000242238A (ja) | 液晶表示装置 | |
JPH06138439A (ja) | 液晶表示装置 | |
KR950000753B1 (ko) | 표시장치 |