JPH0760838B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0760838B2 JPH0760838B2 JP2306449A JP30644990A JPH0760838B2 JP H0760838 B2 JPH0760838 B2 JP H0760838B2 JP 2306449 A JP2306449 A JP 2306449A JP 30644990 A JP30644990 A JP 30644990A JP H0760838 B2 JPH0760838 B2 JP H0760838B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- lead
- electrode
- location
- internal circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/645—Inductive arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6605—High-frequency electrical connections
- H01L2223/6611—Wire connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は半導体装置に係わり、特に半導体チップとリー
ドとを結線する構造に関するものである。
ドとを結線する構造に関するものである。
（従来の技術） 近年の半導体装置では、動作速度の高速化に伴い、電源
系に発生した雑音がもたらす誤動作が問題となってい
る。電源変動は、複数の出力バッファが同時にスイッチ
ング動作をした場合に起こりやすく、電位の変化ΔＶは
次のように表される。
系に発生した雑音がもたらす誤動作が問題となってい
る。電源変動は、複数の出力バッファが同時にスイッチ
ング動作をした場合に起こりやすく、電位の変化ΔＶは
次のように表される。
ΔＶ＝NL（di/dt） ……（１） 但し、Ｎは同時にスイッチング動作する出力バッファの
数であり、Ｌは電源系の自己インダクタンス、即ちアウ
ターリードとインナリードとを含む電源リードからボン
ディングワイヤで接続された半導体チップ上の電極まで
の自己インダクタンス、di/dtは電流の変化率とする。
数であり、Ｌは電源系の自己インダクタンス、即ちアウ
ターリードとインナリードとを含む電源リードからボン
ディングワイヤで接続された半導体チップ上の電極まで
の自己インダクタンス、di/dtは電流の変化率とする。
従来の半導体装置には、第７図に示されたような結線構
造を有するものがある。半導体チップ72上に電源電極74
が設けられ、この電源電極74と電源用リード71のインナ
リード上のボンディング箇所73とがボンディングワイヤ
75により接続されている。
造を有するものがある。半導体チップ72上に電源電極74
が設けられ、この電源電極74と電源用リード71のインナ
リード上のボンディング箇所73とがボンディングワイヤ
75により接続されている。
このような装置において、例えばＮ＝８、Ｌ＝12nH、di
/dt＝１×107（A/sec）とすると、電源電極74には
（１）よりΔＶ＝0.96Vの電位変動が生じることにな
る。このような電位変動が生じると、データの入力や読
み出しを行う際に誤動作が生じる虞れがある。
/dt＝１×107（A/sec）とすると、電源電極74には
（１）よりΔＶ＝0.96Vの電位変動が生じることにな
る。このような電位変動が生じると、データの入力や読
み出しを行う際に誤動作が生じる虞れがある。
そこで最近の半導体チップでは、出力バッファ等を駆動
するための電源電極（以下、外部回路用電源電極とい
う）と、他の内部回路を駆動するための電源電極（以
下、内部回路用電源電極という）とを別に設けて、内部
回路が誤動作するのを防止することが行われている。
するための電源電極（以下、外部回路用電源電極とい
う）と、他の内部回路を駆動するための電源電極（以
下、内部回路用電源電極という）とを別に設けて、内部
回路が誤動作するのを防止することが行われている。
このような装置では、半導体チップとリードとの結線は
第８図に示されるようにして行われていた。半導体チッ
プ82に、外部回路用電源電極84aと内部回路用電源電極8
4bとが設けられ、これらの電極に近接した位置に電源用
リード81が設けられている。この電源用リード81の先端
に、二箇所のボンディング箇所83a及び83bが設定され、
ボンディング箇所83aと外部回路用電源電極84aとがボン
ディングワイヤ85aで結線され、ボンディング箇所83bと
内部回路用電源電極84bとがボンディングワイヤ85bで結
線されている。
第８図に示されるようにして行われていた。半導体チッ
プ82に、外部回路用電源電極84aと内部回路用電源電極8
4bとが設けられ、これらの電極に近接した位置に電源用
リード81が設けられている。この電源用リード81の先端
に、二箇所のボンディング箇所83a及び83bが設定され、
ボンディング箇所83aと外部回路用電源電極84aとがボン
ディングワイヤ85aで結線され、ボンディング箇所83bと
内部回路用電源電極84bとがボンディングワイヤ85bで結
線されている。
また従来の装置には、第９図に示されるように結線され
ているものがあった。電源用リード91が、先端へ向かっ
てインナリード91a及び91bに分割されている。インナリ
ード91aの先端にボンディング箇所93aが設定され、イン
ナリード91bの先端にボンディング箇所93bがそれぞれ設
定される。そして、半導体チップ92の外部回路用電源電
極94aとボンディング箇所93aとがボンディングワイヤ95
aで結線され、内部回路用電源電極94bとボンディング箇
所93bとがボンディングワイヤ95bで結線されている。
ているものがあった。電源用リード91が、先端へ向かっ
てインナリード91a及び91bに分割されている。インナリ
ード91aの先端にボンディング箇所93aが設定され、イン
ナリード91bの先端にボンディング箇所93bがそれぞれ設
定される。そして、半導体チップ92の外部回路用電源電
極94aとボンディング箇所93aとがボンディングワイヤ95
aで結線され、内部回路用電源電極94bとボンディング箇
所93bとがボンディングワイヤ95bで結線されている。
先ず、第８図に示された装置における電位の変化ΔＶ
を、上記（１）式を用いて求めると0.8Vとなり、第７図
に示された装置の値0.96Vよりも減少している。これ
は、ボンディングワイヤを２本用いたことにより、電源
系全体の自己インダクタンスＬが10nHと減少したことが
原因である。また第９図に示された装置では、インナリ
ードが２分割されているため、電源系の自己インダクタ
ンスＬはさらに9nHに減少し、電位の変化ΔＶは0.72Vと
いう結果が得られた。
を、上記（１）式を用いて求めると0.8Vとなり、第７図
に示された装置の値0.96Vよりも減少している。これ
は、ボンディングワイヤを２本用いたことにより、電源
系全体の自己インダクタンスＬが10nHと減少したことが
原因である。また第９図に示された装置では、インナリ
ードが２分割されているため、電源系の自己インダクタ
ンスＬはさらに9nHに減少し、電位の変化ΔＶは0.72Vと
いう結果が得られた。
しかし、最近の半導体装置では動作速度を高速化するた
めに、ビット数が増加する傾向にある。これに伴い、同
時にスイッチングする出力バッファの数Ｎは増加してい
る。さらに高速化するには、出力段のトランジスタの駆
動能力を高める必要があり、電流変化率（di/dt）も増
大する傾向にある。Ｎと（di/dt）の値が増加すれば、
（１）式から明らかなように、電位の変化ΔＶも大きく
なり、誤動作を招く可能性がより高くなる。このような
傾向を考えると、第８図又は第９図に示されたような従
来の装置では、電位の変化ΔＶを減少させる効果は小さ
く、誤動作を十分に防ぐことはできない。
めに、ビット数が増加する傾向にある。これに伴い、同
時にスイッチングする出力バッファの数Ｎは増加してい
る。さらに高速化するには、出力段のトランジスタの駆
動能力を高める必要があり、電流変化率（di/dt）も増
大する傾向にある。Ｎと（di/dt）の値が増加すれば、
（１）式から明らかなように、電位の変化ΔＶも大きく
なり、誤動作を招く可能性がより高くなる。このような
傾向を考えると、第８図又は第９図に示されたような従
来の装置では、電位の変化ΔＶを減少させる効果は小さ
く、誤動作を十分に防ぐことはできない。
本発明は上記事情に鑑み、出力バッファ等の外部回路に
おいて電源変動が生じた場合にも、他の内部回路が誤動
作するのを防止することができる半導体装置を提供する
ことを目的とする。
おいて電源変動が生じた場合にも、他の内部回路が誤動
作するのを防止することができる半導体装置を提供する
ことを目的とする。
（課題を解決するための手段） 本発明の半導体装置は、外部回路用電源電極と内部回路
用電源電極とを有した半導体チップと、外部回路用電源
電極及び内部回路用電源電極に接続される電源用リード
とを有した半導体装置であって、電源用リードのインナ
リード上における、外部回路用電源電極とボンディング
ワイヤで接続された第１の箇所と、内部回路用電源電極
とボンディングワイヤで接続された第２の箇所との距離
が、この第１の箇所と第２の箇所との間に存在するイン
ナリードの相互インダクタンスが、電源用リードのアウ
ターリードにおける自己インダクタンスの1/10以下にな
るように設定されている。
用電源電極とを有した半導体チップと、外部回路用電源
電極及び内部回路用電源電極に接続される電源用リード
とを有した半導体装置であって、電源用リードのインナ
リード上における、外部回路用電源電極とボンディング
ワイヤで接続された第１の箇所と、内部回路用電源電極
とボンディングワイヤで接続された第２の箇所との距離
が、この第１の箇所と第２の箇所との間に存在するイン
ナリードの相互インダクタンスが、電源用リードのアウ
ターリードにおける自己インダクタンスの1/10以下にな
るように設定されている。
また第１の箇所と第２の箇所は、相対的に第１の箇所の
方がアウターリード側に近くなるように位置しているの
が望ましい。
方がアウターリード側に近くなるように位置しているの
が望ましい。
電源用リードは、その先端部が半導体チップの対向面か
ら突出するように延在しており、第１の箇所と第２の箇
所とは半導体チップをはさんで対向するように位置して
いてもよい。
ら突出するように延在しており、第１の箇所と第２の箇
所とは半導体チップをはさんで対向するように位置して
いてもよい。
また電源用リードは、グランドレベルに保持された負電
源用リードであってもよい。
源用リードであってもよい。
（作用） 電源用リードのインナリード上における外部回路用電源
電極とボンディングワイヤで接続された第１の箇所と、
内部回路用電源電極とボンディングワイヤで接続された
第２の箇所との距離が、電源用リードのインナリード上
での第１の箇所と第２の箇所との間に存在する相互イン
ダクタンスが電源用リードのアウターリードにおける自
己インダクタンスの1/10以下になるように設定されてい
るので、第１の箇所と第２の箇所との間に存在するイン
ナリードの相互インダクタンスが減少し、外部回路用電
源電極で生じた電源変動の影響が内部回路用電源電極ま
で及ぶのが抑制される。
電極とボンディングワイヤで接続された第１の箇所と、
内部回路用電源電極とボンディングワイヤで接続された
第２の箇所との距離が、電源用リードのインナリード上
での第１の箇所と第２の箇所との間に存在する相互イン
ダクタンスが電源用リードのアウターリードにおける自
己インダクタンスの1/10以下になるように設定されてい
るので、第１の箇所と第２の箇所との間に存在するイン
ナリードの相互インダクタンスが減少し、外部回路用電
源電極で生じた電源変動の影響が内部回路用電源電極ま
で及ぶのが抑制される。
また第１の箇所と第２の箇所は、相対的に第１の箇所の
方がアウターリード側に近くなるように位置している方
が、外部回路用電源電極で生じた電源変動の影響が、イ
ンナリード上の第１の箇所から第２の箇所を経て内部回
路用電源電極にまで及びにくく抑制される。
方がアウターリード側に近くなるように位置している方
が、外部回路用電源電極で生じた電源変動の影響が、イ
ンナリード上の第１の箇所から第２の箇所を経て内部回
路用電源電極にまで及びにくく抑制される。
電源用リードが、その先端部が半導体チップの対向面か
ら突出するように延在しており、第１の箇所と第２の箇
所とは半導体チップをはさんで対向するように位置した
場合には、第１の箇所と第２の箇所は相当離れて位置す
ることになり、相互インダクスンタがより小さくなっ
て、電源変動の影響が内部回路用電源電極まで及ぶのが
大幅に抑制される。
ら突出するように延在しており、第１の箇所と第２の箇
所とは半導体チップをはさんで対向するように位置した
場合には、第１の箇所と第２の箇所は相当離れて位置す
ることになり、相互インダクスンタがより小さくなっ
て、電源変動の影響が内部回路用電源電極まで及ぶのが
大幅に抑制される。
また、一般にはグランドレベルにある負電源電位の方
が、電源変動が大きく生じやすく、電源用リードのう
ち、負電源用リードに対して上述したような結線構造を
採る方がより効果的である。
が、電源変動が大きく生じやすく、電源用リードのう
ち、負電源用リードに対して上述したような結線構造を
採る方がより効果的である。
（実施例） 以下、本発明の一実施例について図面を参照して説明す
る。先ず、第７図の装置を改良した第８図又は第９図の
従来の装置では、内部回路用電源電極に電位変動が生じ
るのを十分に抑制できない原因について述べる。
る。先ず、第７図の装置を改良した第８図又は第９図の
従来の装置では、内部回路用電源電極に電位変動が生じ
るのを十分に抑制できない原因について述べる。
第３図に、半導体チップとリードとの結線状態をモデル
化して図示する。電源用リード11の先端がインナリード
11aとインナリード11bとに分割されており、インナリー
ド11aのボンディング箇所12aと外部回路用電源電極14a
とがボンディングワイヤ15aで接続され、インナリード1
1bのボンディング箇所12bと内部回路用電源電極14bとが
ボンディングワイヤ15bで接続されているとする。
化して図示する。電源用リード11の先端がインナリード
11aとインナリード11bとに分割されており、インナリー
ド11aのボンディング箇所12aと外部回路用電源電極14a
とがボンディングワイヤ15aで接続され、インナリード1
1bのボンディング箇所12bと内部回路用電源電極14bとが
ボンディングワイヤ15bで接続されているとする。
そして、同時にスイッチング動作する出力バッファ数を
Ｎ、電源用リードのアウターリードにおける自己インダ
クタンスをL0、ボンディングワイヤ15a又は15bの自己イ
ンダクタンスをLw、インナリード11aの自己インダクタ
ンスをL1、インナリード11bの自己インダクタンスをL
2、インナリード11aとインナリード11bとの相互インダ
クタンスをＭとし、さらにインナリード11aに誘起され
た電流の変化率をdi1/dt、インナリード11bに誘起され
た電流変化率をdi2/dtとすると、外部回路用電源電極14
aに誘起される電圧の変化ΔV1、及び内部回路用電源電
極14bに誘起される電圧の変化ΔV2は、それぞれ以下の
ように表される。
Ｎ、電源用リードのアウターリードにおける自己インダ
クタンスをL0、ボンディングワイヤ15a又は15bの自己イ
ンダクタンスをLw、インナリード11aの自己インダクタ
ンスをL1、インナリード11bの自己インダクタンスをL
2、インナリード11aとインナリード11bとの相互インダ
クタンスをＭとし、さらにインナリード11aに誘起され
た電流の変化率をdi1/dt、インナリード11bに誘起され
た電流変化率をdi2/dtとすると、外部回路用電源電極14
aに誘起される電圧の変化ΔV1、及び内部回路用電源電
極14bに誘起される電圧の変化ΔV2は、それぞれ以下の
ように表される。
ΔV1＝Ｎ（Lw＋L1＋L0）・（di1/dt） …（２） ΔV2＝Ｎ（L0＋Ｍ）・（di1/dt）−（L2＋Lw）・（di2/
dt） …（３） 第８図に示された従来の装置では、（２）式で表される
ΔV1とほぼ同じ大きさの電位の変化が内部回路用電源電
極14bに生じて誤動作を招いていた。これに対し、第９
図に示された従来の装置の内部回路用電源電極には、
（３）式で示された値ΔV2だけ変動が生じる。一般にdi
2/dt＜di1/dtであるため、ΔV2はΔV1よりも小さい。従
って、第９図に示された装置は第８図に示された装置よ
りも、電源変動は抑制されてはいる。しかし（３）式か
ら明らかなように、インナリード11aとインナリード11b
との相互インダクタンスＭがΔV2に影響を与える。第９
図に示された装置では、相互インダクタンスＭは４〜6n
H程度の値を持ち、これが電位の変化ΔV2を十分に小さ
くできない原因となっていた。
dt） …（３） 第８図に示された従来の装置では、（２）式で表される
ΔV1とほぼ同じ大きさの電位の変化が内部回路用電源電
極14bに生じて誤動作を招いていた。これに対し、第９
図に示された従来の装置の内部回路用電源電極には、
（３）式で示された値ΔV2だけ変動が生じる。一般にdi
2/dt＜di1/dtであるため、ΔV2はΔV1よりも小さい。従
って、第９図に示された装置は第８図に示された装置よ
りも、電源変動は抑制されてはいる。しかし（３）式か
ら明らかなように、インナリード11aとインナリード11b
との相互インダクタンスＭがΔV2に影響を与える。第９
図に示された装置では、相互インダクタンスＭは４〜6n
H程度の値を持ち、これが電位の変化ΔV2を十分に小さ
くできない原因となっていた。
一般に相互インダクタンスＭは、２つの導体間の距離に
反比例することが知られている。よって、ここではイン
ナリード11aとインナリード11bとの距離をできるだけ離
すことにより、内部回路用電源電極14bに生じる電位の
変化ΔV2を小さくすることが可能となる。
反比例することが知られている。よって、ここではイン
ナリード11aとインナリード11bとの距離をできるだけ離
すことにより、内部回路用電源電極14bに生じる電位の
変化ΔV2を小さくすることが可能となる。
第２図に、本発明の第１の実施例による半導体装置で用
いられるリードフレームの形状を示す。半導体チップが
搭載されるベッド21が、ベッド21aとベッド21bとに分割
されている。このベッド21a及び21bの周囲に、放射状に
リード24が配置されている。このうち電源用リード22
は、リード全体の自己インダクタンスが小さくなるよう
にベッド21a及び21bの長手方向における中央部分に配置
される。そして、電源用リード22の先端部分が、ベッド
21aとベッド21bとが分割されている中央を非接触状態で
通過し、対向するリード24aの近辺まで延出している。
いられるリードフレームの形状を示す。半導体チップが
搭載されるベッド21が、ベッド21aとベッド21bとに分割
されている。このベッド21a及び21bの周囲に、放射状に
リード24が配置されている。このうち電源用リード22
は、リード全体の自己インダクタンスが小さくなるよう
にベッド21a及び21bの長手方向における中央部分に配置
される。そして、電源用リード22の先端部分が、ベッド
21aとベッド21bとが分割されている中央を非接触状態で
通過し、対向するリード24aの近辺まで延出している。
このようなリードフレーム21を用いて、半導体チップと
の間で結線を行った状態を第１図に示す。ベッド21a及
び21b上に、絶縁テープ又は絶縁性マウント剤によって
絶縁された状態で半導体チップ30が搭載される。電源用
リード22のうち、アウタリード側のインナリード22aに
設定されたボンディング箇所32aと、半導体チップ30上
の外部回路用電源電極31aとがボンディングワイヤ33aに
より接続され、先端部分のインナリード22bに設定され
たボンディング箇所31bと内部回路用電源電極32bとがボ
ンディングワイヤ33bにより接続される。このように、
同一の電源用リード22上であっても、外部回路用電源電
極31aに接続されるボンディング箇所32aと、内部回路用
電源電極31bに接続されるボンディング箇所32bとの距離
が、半導体チップ30の幅よりも離れている。このため、
相互インダクタンスＭの値は大幅に減少し、内部回路用
電源電極31bに誘起される電位の変化ΔV2は極めて小さ
くなる。
の間で結線を行った状態を第１図に示す。ベッド21a及
び21b上に、絶縁テープ又は絶縁性マウント剤によって
絶縁された状態で半導体チップ30が搭載される。電源用
リード22のうち、アウタリード側のインナリード22aに
設定されたボンディング箇所32aと、半導体チップ30上
の外部回路用電源電極31aとがボンディングワイヤ33aに
より接続され、先端部分のインナリード22bに設定され
たボンディング箇所31bと内部回路用電源電極32bとがボ
ンディングワイヤ33bにより接続される。このように、
同一の電源用リード22上であっても、外部回路用電源電
極31aに接続されるボンディング箇所32aと、内部回路用
電源電極31bに接続されるボンディング箇所32bとの距離
が、半導体チップ30の幅よりも離れている。このため、
相互インダクタンスＭの値は大幅に減少し、内部回路用
電源電極31bに誘起される電位の変化ΔV2は極めて小さ
くなる。
第４図に本発明の第２の実施例による半導体装置の結線
構造を示す。電源用リード41の先端部分が半導体チップ
42に近接した位置で直角に曲り、半導体チップ42の長手
方向と平行な方向に延出している。電源用リード41のう
ち、アウタリード側のインナリード41aに設定されたボ
ンディング箇所43aと、半導体チップ42上の外部回路用
電源電極44aとがボンディングワイヤ45aで接続され、先
端部分のインナリード41bに設定されたボンディング箇
所43bと内部回路用電源電極44bとがボンディングワイヤ
45bで接続されている。この第２の実施例においても、
電源リード41上の二つのボンディング箇所43aと43bとは
リードピッチ以上に距離が離れているため、相互インダ
クタンスＭの値は小さく、電位の変化ΔV2は小さく抑制
される。
構造を示す。電源用リード41の先端部分が半導体チップ
42に近接した位置で直角に曲り、半導体チップ42の長手
方向と平行な方向に延出している。電源用リード41のう
ち、アウタリード側のインナリード41aに設定されたボ
ンディング箇所43aと、半導体チップ42上の外部回路用
電源電極44aとがボンディングワイヤ45aで接続され、先
端部分のインナリード41bに設定されたボンディング箇
所43bと内部回路用電源電極44bとがボンディングワイヤ
45bで接続されている。この第２の実施例においても、
電源リード41上の二つのボンディング箇所43aと43bとは
リードピッチ以上に距離が離れているため、相互インダ
クタンスＭの値は小さく、電位の変化ΔV2は小さく抑制
される。
第５図は、本発明の第３の実施例を図示したものであ
る。この実施例が第２の実施例と異なるのは、電源用リ
ード51の先端部分のインナリード51bが半導体チップ52
の下部を通過した後、半導体チップ52の端面から突出し
ている点である。そして、電源用リード51のアウタリー
ド側のインナリード51aにおけるボンディング箇所53a
と、外部回路用電源電極54aとがボンディングワイヤ55a
で接続され、先端部分のインナリード51bのうち、半導
体チップ52の端面から突出した部分に設定されたボンデ
ィング箇所53bと内部回路用電源電極54bとがボンディン
グワイヤ55bで接続されている。この場合にも、ボンデ
ィング箇所53aと53bとは相当離れた位置に設定されてお
り、相互インダクタンスＭは小さく電位の変化ΔV2が十
分に抑制される。
る。この実施例が第２の実施例と異なるのは、電源用リ
ード51の先端部分のインナリード51bが半導体チップ52
の下部を通過した後、半導体チップ52の端面から突出し
ている点である。そして、電源用リード51のアウタリー
ド側のインナリード51aにおけるボンディング箇所53a
と、外部回路用電源電極54aとがボンディングワイヤ55a
で接続され、先端部分のインナリード51bのうち、半導
体チップ52の端面から突出した部分に設定されたボンデ
ィング箇所53bと内部回路用電源電極54bとがボンディン
グワイヤ55bで接続されている。この場合にも、ボンデ
ィング箇所53aと53bとは相当離れた位置に設定されてお
り、相互インダクタンスＭは小さく電位の変化ΔV2が十
分に抑制される。
本発明の第４の実施例による装置は、第６図に示される
ような結線構造を有している。基本的な構造は第３の実
施例と同様であるが、電源用リード61のうち、先端部分
のインナリード61bの幅がアウターリード側のインナリ
ード61aよりも広くなっている点が異なる。このよう
に、インナリード61bの幅を広くすることで、インナリ
ード61bの自己インダクタンスL2を減少させることがで
きる。
ような結線構造を有している。基本的な構造は第３の実
施例と同様であるが、電源用リード61のうち、先端部分
のインナリード61bの幅がアウターリード側のインナリ
ード61aよりも広くなっている点が異なる。このよう
に、インナリード61bの幅を広くすることで、インナリ
ード61bの自己インダクタンスL2を減少させることがで
きる。
そして第３の実施例と同様に、アウタリード側のインナ
リード61aのボンディング箇所63aと外部回路用電源電極
64aとがボンディングワイヤ65aで結線され、先端部分の
インナリード61bのうち半導体チップ62の端面から突出
した部分に設定されたボンディング箇所63bと内部回路
用電源電極64bとがボンディングワイヤ65bで接続されて
いる。この実施例においても、ボンディング箇所63aと6
3bとは距離が離れており、相互インダクタンスＭが小さ
い上に、先端部分のインナリード61bの自己インダクタ
ンスL2が減少している。これにより、内部回路用電源電
極64bに生じる電位の変化ΔV2は、大幅に抑制される。
リード61aのボンディング箇所63aと外部回路用電源電極
64aとがボンディングワイヤ65aで結線され、先端部分の
インナリード61bのうち半導体チップ62の端面から突出
した部分に設定されたボンディング箇所63bと内部回路
用電源電極64bとがボンディングワイヤ65bで接続されて
いる。この実施例においても、ボンディング箇所63aと6
3bとは距離が離れており、相互インダクタンスＭが小さ
い上に、先端部分のインナリード61bの自己インダクタ
ンスL2が減少している。これにより、内部回路用電源電
極64bに生じる電位の変化ΔV2は、大幅に抑制される。
本発明の第１から第４の実施例によれば、相互インダク
タンスＭの値は0.2nHよりも小さくすることができる。
上記（３）式において、同時にスイッチング動作する出
力バッファの数Ｎを８、電源用リードのアウターリード
における自己インダクタンスL0を2nH、外部回路用電源
電極に接続されるインナリードに誘起される電流変化率
di1/dtを１×107とする。この場合に、内部回路用電源
電極に生じる電位の変化ΔV2は約0.16Vとなる。第９図
に示された従来の装置において生じる電位の変化ΔV2の
値が0.72Vであるのに対して、内部回路に与える電源変
動の影響は大幅に抑制されることがわかる。
タンスＭの値は0.2nHよりも小さくすることができる。
上記（３）式において、同時にスイッチング動作する出
力バッファの数Ｎを８、電源用リードのアウターリード
における自己インダクタンスL0を2nH、外部回路用電源
電極に接続されるインナリードに誘起される電流変化率
di1/dtを１×107とする。この場合に、内部回路用電源
電極に生じる電位の変化ΔV2は約0.16Vとなる。第９図
に示された従来の装置において生じる電位の変化ΔV2の
値が0.72Vであるのに対して、内部回路に与える電源変
動の影響は大幅に抑制されることがわかる。
上述した実施例はいずれも一例であり、本発明を限定す
るものではない。半導体チップ上の外部回路用電源電極
に接続されるボンディング箇所と、内部回路用電源電極
に接続されるボンディング箇所とはリードピッチ以上に
離れていればよい。あるいは、この二つのボンディング
箇所に存在するインナリードの相互インダクタンスが、
アウターリードの自己インダクタンスの1/10以下になる
ように設定されてもよい。このような条件を満たすリー
ドの形状には様々なものが考えられ、第２図、あるいは
第４図から第６図に示されたものはその具体的に例に過
ぎない。第５図及び第６図に示された電源用リードは、
その先端部分が半導体チップの下部に位置しているが、
折り曲げて上方に位置させることも可能である。
るものではない。半導体チップ上の外部回路用電源電極
に接続されるボンディング箇所と、内部回路用電源電極
に接続されるボンディング箇所とはリードピッチ以上に
離れていればよい。あるいは、この二つのボンディング
箇所に存在するインナリードの相互インダクタンスが、
アウターリードの自己インダクタンスの1/10以下になる
ように設定されてもよい。このような条件を満たすリー
ドの形状には様々なものが考えられ、第２図、あるいは
第４図から第６図に示されたものはその具体的に例に過
ぎない。第５図及び第６図に示された電源用リードは、
その先端部分が半導体チップの下部に位置しているが、
折り曲げて上方に位置させることも可能である。
また電源用リードには、正電源用と負電源用（グランド
側）との２種類が存在するが、いずれに対して本発明を
適用しても効果が得られる。一般には、グランドレベル
にある負電源用リードの方が電源変動が大きく生じるた
め、負電源用リードに対して本発明を適用した方がより
効果的である。両方の電源用リードに対して本発明を適
用すれば、電位変動の影響が内部回路まで及ぶのを抑制
する効果が一層上がる さらに、同一の電源用リードに、半導体チップの外部回
路用電源電極及び内部回路用電源電極を接続する場合
に、アウターリードに近い部分、即ちリード長さが短い
箇所と外部回路用電源電極と接続し、リードの長さが長
い先端部分の箇所と内部回路用電源電極を接続した方が
望ましい。このようにボンディング箇所を配置すること
で、外部回路用電源電極に生じる電源変動の影響が内部
回路用電源電極に及ぶのをより効果的に抑制することが
できる。
側）との２種類が存在するが、いずれに対して本発明を
適用しても効果が得られる。一般には、グランドレベル
にある負電源用リードの方が電源変動が大きく生じるた
め、負電源用リードに対して本発明を適用した方がより
効果的である。両方の電源用リードに対して本発明を適
用すれば、電位変動の影響が内部回路まで及ぶのを抑制
する効果が一層上がる さらに、同一の電源用リードに、半導体チップの外部回
路用電源電極及び内部回路用電源電極を接続する場合
に、アウターリードに近い部分、即ちリード長さが短い
箇所と外部回路用電源電極と接続し、リードの長さが長
い先端部分の箇所と内部回路用電源電極を接続した方が
望ましい。このようにボンディング箇所を配置すること
で、外部回路用電源電極に生じる電源変動の影響が内部
回路用電源電極に及ぶのをより効果的に抑制することが
できる。
以上説明したように本発明の半導体装置によれば、電源
用リードのインナリード上における、外部回路用電源電
極とボンディングワイヤで接続された第１の箇所と、内
部回路用電源電極とボンディングワイヤで接続された第
２の箇所との距離が、電源用リードのインナリード上で
の第１の箇所と第２の箇所との間に存在する相互インダ
クタンスが電源用リードのアウターリードにおける自己
インダクタンスの1/10以下になるように設定されている
ので、第１の箇所と第２の箇所との間に存在するインナ
リードの相互インダクタンスが減少し、電源変動の影響
が内部回路用電源電極まで及ぶのが抑制される。
用リードのインナリード上における、外部回路用電源電
極とボンディングワイヤで接続された第１の箇所と、内
部回路用電源電極とボンディングワイヤで接続された第
２の箇所との距離が、電源用リードのインナリード上で
の第１の箇所と第２の箇所との間に存在する相互インダ
クタンスが電源用リードのアウターリードにおける自己
インダクタンスの1/10以下になるように設定されている
ので、第１の箇所と第２の箇所との間に存在するインナ
リードの相互インダクタンスが減少し、電源変動の影響
が内部回路用電源電極まで及ぶのが抑制される。
第１図は本発明の第１の実施例による半導体装置の結線
構造を示した平面図、第２図は同装置で用いられるリー
ドフレームの形状を示した平面図、第３図はリードと半
導体チップ上の電極との結線状態をモデル化して示した
平面図、第４図は本発明の第２の実施例による半導体装
置の結線構造を示した平面図、第５図は本発明の第３の
実施例による半導体装置の結線構造を示した平面図、第
６図は本発明の第４の実施例による半導体装置の結線構
造を示した平面図、第７図は従来の半導体装置の結線構
造を示した平面図、第８図は従来の他の半導体装置の結
線構造を示した平面図、第９図は従来のさらに他の半導
体装置の結線構造を示した平面図である。 21,21a,21b……ベッド、22,22a,22b,41,41a,41b,51,51
a,51b,61,61a,61b……電源用リード、24,24a……リー
ド、30,41,52,62……半導体チップ、31a,44a,54a,64a…
…外部回路用電源電極、31b,44b,54b,64b……内部回路
用電源電極、32a,32b,43a,43b,53a,53b,63a,63b……ボ
ンディング箇所、33a,33b,45a,45b,55a,55b,65a,65b…
…ボンディングワイヤ。
構造を示した平面図、第２図は同装置で用いられるリー
ドフレームの形状を示した平面図、第３図はリードと半
導体チップ上の電極との結線状態をモデル化して示した
平面図、第４図は本発明の第２の実施例による半導体装
置の結線構造を示した平面図、第５図は本発明の第３の
実施例による半導体装置の結線構造を示した平面図、第
６図は本発明の第４の実施例による半導体装置の結線構
造を示した平面図、第７図は従来の半導体装置の結線構
造を示した平面図、第８図は従来の他の半導体装置の結
線構造を示した平面図、第９図は従来のさらに他の半導
体装置の結線構造を示した平面図である。 21,21a,21b……ベッド、22,22a,22b,41,41a,41b,51,51
a,51b,61,61a,61b……電源用リード、24,24a……リー
ド、30,41,52,62……半導体チップ、31a,44a,54a,64a…
…外部回路用電源電極、31b,44b,54b,64b……内部回路
用電源電極、32a,32b,43a,43b,53a,53b,63a,63b……ボ
ンディング箇所、33a,33b,45a,45b,55a,55b,65a,65b…
…ボンディングワイヤ。
Claims (4)
- 【請求項１】外部回路用電源電極と内部回路用電源電極
とを有した半導体チップと、前記外部回路用電源電極及
び前記内部回路用電源電極に接続される電源用リードと
を有した半導体装置において、 前記電源用リードのインナリード上における、前記外部
回路用電源電極とボンディングワイヤで接続された第１
の箇所と、前記内部回路用電源電極とボンディングワイ
ヤで接続された第２の箇所との距離が、前記第１の前記
第２の箇所との間に存在する前記インナリードの相互イ
ンダクタンスが前記電源用リードのアウターリードにお
ける自己インダクタンスの1/10以下になるように設定さ
れていることを特徴とする半導体装置。 - 【請求項２】前記電源用リードのインナリード上におけ
る前記第１の箇所と前記第２の箇所は、相対的に前記第
１の箇所の方がアウターリード側に近くなるように位置
していることを特徴とする請求項１記載の半導体装置。 - 【請求項３】前記電源用リードは、その先端部が前記半
導体チップの対向面から突出するように延在しており、
前記第１の箇所と前記第２の箇所とは前記半導体チップ
をはさんで対向するように位置していることを特徴とす
る請求項１ないし２記載の半導体装置。 - 【請求項４】前記電源用リードは、グランドレベルに保
持された負電源用リードであることを特徴とする請求項
１ないし３記載の半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2306449A JPH0760838B2 (ja) | 1990-11-13 | 1990-11-13 | 半導体装置 |
| US08/222,000 US5477079A (en) | 1990-11-13 | 1994-04-04 | Power source noise suppressing type semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2306449A JPH0760838B2 (ja) | 1990-11-13 | 1990-11-13 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04177846A JPH04177846A (ja) | 1992-06-25 |
| JPH0760838B2 true JPH0760838B2 (ja) | 1995-06-28 |
Family
ID=17957137
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2306449A Expired - Lifetime JPH0760838B2 (ja) | 1990-11-13 | 1990-11-13 | 半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5477079A (ja) |
| JP (1) | JPH0760838B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08306853A (ja) * | 1995-05-09 | 1996-11-22 | Fujitsu Ltd | 半導体装置及びその製造方法及びリードフレームの製造方法 |
| EP0747930B1 (en) * | 1995-05-19 | 2000-09-27 | STMicroelectronics S.r.l. | Electronic device with multiple bonding wires, method of fabrication and method of testing bonding wire integrity |
| US5907769A (en) * | 1996-12-30 | 1999-05-25 | Micron Technology, Inc. | Leads under chip in conventional IC package |
| US8129222B2 (en) * | 2002-11-27 | 2012-03-06 | United Test And Assembly Test Center Ltd. | High density chip scale leadframe package and method of manufacturing the package |
| JP4745205B2 (ja) * | 2006-11-30 | 2011-08-10 | 株式会社東芝 | 半導体装置 |
| CN101697344B (zh) * | 2009-10-28 | 2012-10-31 | 上海宏力半导体制造有限公司 | 一种降低芯片电源焊盘键合引线上电流的方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6011462B2 (ja) * | 1977-01-31 | 1985-03-26 | 日本電気株式会社 | 半導体装置 |
| US4595945A (en) * | 1983-10-21 | 1986-06-17 | At&T Bell Laboratories | Plastic package with lead frame crossunder |
| US4612564A (en) * | 1984-06-04 | 1986-09-16 | At&T Bell Laboratories | Plastic integrated circuit package |
| KR940006585B1 (ko) * | 1985-02-28 | 1994-07-22 | 소니 가부시키가이샤 | 반도체 회로장치 |
| JPS61283137A (ja) * | 1985-06-07 | 1986-12-13 | Nec Corp | 半導体装置 |
| US5065224A (en) * | 1986-06-30 | 1991-11-12 | Fairchild Semiconductor Corporation | Low noise integrated circuit and leadframe |
| JPH0265338U (ja) * | 1988-11-02 | 1990-05-16 |
-
1990
- 1990-11-13 JP JP2306449A patent/JPH0760838B2/ja not_active Expired - Lifetime
-
1994
- 1994-04-04 US US08/222,000 patent/US5477079A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04177846A (ja) | 1992-06-25 |
| US5477079A (en) | 1995-12-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0494565A (ja) | 半導体装置 | |
| US5751051A (en) | Semiconductor device equipped with electrostatic breakdown protection circuit | |
| US6630744B2 (en) | Multichip module | |
| JPH0760838B2 (ja) | 半導体装置 | |
| JP2859223B2 (ja) | 半導体装置 | |
| JPH0870090A (ja) | 半導体集積回路 | |
| JPH0648715B2 (ja) | 集積回路チツプ | |
| JPS61148854A (ja) | リ−ドフレ−ム | |
| JP3535687B2 (ja) | 半導体装置 | |
| KR100635386B1 (ko) | 고속 신호 처리가 가능한 반도체 칩 패키지 | |
| JP2890269B2 (ja) | 半導体装置 | |
| JP2728052B2 (ja) | 半導体装置 | |
| JPS59100550A (ja) | 半導体装置 | |
| JPS63111661A (ja) | 半導体集積回路装置 | |
| JPH11163247A (ja) | 半導体装置およびリードフレーム | |
| JPH0763066B2 (ja) | 半導体装置 | |
| JPH073642Y2 (ja) | 半導体装置 | |
| JP3258782B2 (ja) | 半導体装置 | |
| JP2682227B2 (ja) | 半導体集積回路 | |
| JP2919265B2 (ja) | 半導体装置 | |
| JP2538698B2 (ja) | 半導体集積回路装置 | |
| JPS6022327A (ja) | 半導体装置 | |
| KR0135672B1 (ko) | 반도체 패키지용 리드프레임 | |
| JPH0440863B2 (ja) | ||
| JPH0521691A (ja) | 半導体装置及びその組立方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090628 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090628 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100628 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100628 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110628 Year of fee payment: 16 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110628 Year of fee payment: 16 |