JPH0752738B2 - 半導体素子のマウント方法 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体素子のマウント（搭載）方法に関し、特
に半導体素子と熱膨張係数的に整合をとった低熱膨張係
数基板上に半導体素子を固着する半導体素子のマウント
方法に関する。

〔従来の技術〕

従来、半導体素子を基板上にマウントするための構成と
して、エポキシ樹脂あるいはエポキシ樹脂中にAg等の導
電体粉末を混入した導電性ペーストをマウント剤として
半導体素子と基板間に供給し、これをキュアして基板上
に半導体素子を固着する構造が採用されている。また、
他の構造として、半導体素子の裏面をメタライズ処理
し、基板上に半田により固着する構造も提案されてい
る。更に、基板上にAu層を形成し400〜450℃の温度域に
おいて半導体素子の裏面と基板のAu層とをスクラブ接合
することによってAu−Si共晶を形成してこれらを接着す
る構造も採用されている。

〔発明が解決しようとする問題点〕

上述した従来のマウント構造において、第１のエポキシ
系の絶緑ペースト或いは導電ペーストを用いる半導体素
子のマウント構造は、マウント剤の耐熱性が低いため、
後工程に高温処理を必要とする樹脂キュア，アニール等
を行なうことができない。また、温度を上げ減圧した状
態にすると樹脂中よりガスが流出するため、例えばマウ
ント後にスパッタプロセス或いはCVDプロセスを行うこ
とは不可能である。

また、基板と半導体素子の熱膨張係数を合わせることを
目的とした構造の場合、シリコンの熱膨張係数は約４×
10^-61/℃であるのに対して、樹脂ペーストは20〜30×10
^-61/℃と高い値であるため、半導体素子や基板とマウン
ト剤との間に熱応力が発生することになり、この種のマ
ウント剤を用いることは好ましくない。

更に、第２及び第３のマウント構造は、マウントを完成
するための工程数が多くしかも複雑な作業が必要とされ
る問題がある。

本発明は、上述した問題を解消し、かつ簡易な作業でマ
ウントを実現できる半導体素子のマウント方法を提供す
ることを目的としている。

〔問題点を解決するための手段〕

本発明の半導体素子のマウント方法は、基板のマウント
面にマウント剤として酸化シリコン系被膜形成剤を塗布
し、かつこの酸化シリコン系被膜形成剤の上に半導体素
子を載置し、所定温度で過熱することにより酸化シリコ
ン系被膜形成剤を酸化シリコン質に変え、この酸化シリ
コン質により半導体素子を基板上にマウントすることを
特徴とする。

〔実施例〕

次に、本発明を図面を参照して説明する。

第１図は本発明の第１実施例を説明するための半導体素
子のマウント構造の縦断面図である。図において、0.5
〜１μｍ厚のシリコン酸化膜２を形成したシリコン基板
１の表面に酸化シリコン（SiO₂）系被膜形成剤５を塗布
し、主面に所要の素子機能部４を形成した半導体素子３
を所定の位置に搭載する。ここで使用される酸化シリコ
ン系被膜形成剤５は、シロキサンのような硅素化合物
｛例えばR_nSi（OH）_4-n｝にガラス質形成剤，有機バイ
ンダを添加し、これをアルコール，エステル，ケトン等
の有機用材に溶解したものである。この酸化シリコン系
被膜形成剤５を半導体素子搭載後に200℃以上の温度で
キュアすることにより酸化シリコン質に変えて半導体素
子３を基板１に固着できる。この場合、酸化シリコン系
被膜形成剤５を良好な酸化シリコン質とするためには、
400〜500℃のキュアを行うことが好ましい。また、酸化
シリコン質とされた酸化シリコン系被膜形成剤５の熱膨
張係数は半導体素子３やシリコン基板１に近い値とな
る。

このマウント方法によりマウントされた半導体素子３で
は、基板１や半導体素子３とマウント剤との間における
熱膨張係数の差を緩和し、この熱膨張係数の差によって
生ずる否応力を極めて小さな値に抑えることができ、基
板１と半導体素子３の熱膨張係数を合わせた本来の目的
を達成させることができる。また、酸化シリコン系被膜
形成剤５はキュア温度を高くすることにより良好な酸化
シリコンに近い膜質になるため、マウント後にスパッ
タ，蒸着或いはCVD等の薄膜形成プロセスを導入するこ
とが可能となる。

第２図は本発明の第２実施例を示す縦断面図である。図
において、１はシリコン酸化膜２を形成したシリコン基
板、３は素子機能部４を形成した半導体素子である。こ
の実施例では搭載する半導体素子３の下部のみに選択的
に酸化シリコン系被膜形成剤５を供給して素子の固着を
行っている。

この方法によりマウントされた半導体素子においても、
第１実施例と同様に酸化シリコン系被膜形成剤５の作用
により、熱膨張係数の差による否応力の発生を防止で
き、かつ後工程におけるスパッタ，蒸着,CVD等のプロセ
スを可能とする。また、この実施例では半導体素子１の
搭載領域以外には酸化シリコン系被膜形成剤５を設けて
いないので、例えばこの素子搭載領域以外のシリコン基
板１上に配線層を設けた場合に、酸化シリコン系被膜形
成剤５を除去することなく配線層の電気接続を行なうこ
とができる。

ここで、前記第1,第２実施例は基板にシリコン基板を用
いた例を示したが、セミックス基板，ガラス基板等の他
の基板上に半導体素子を搭載する場合にも本発明を同様
に適用できる。

〔発明の効果〕

以上説明したように本発明は、半導体素子をこれと同等
の熱膨張係数を有する基板に固着するマウント剤に酸化
シリコン系被膜形成剤を用い、このマウント剤を基板に
塗布し、その上に半導体素子を載置した後に所定温度で
熱処理して酸化シリコン系被膜形成剤を酸化シリコン質
に変え、これにより半導体素子を基板にマウントするの
で、マウントされた素子や基板とマウント剤との熱膨張
係数の差によって生ずる否応力を極めて小さな値に抑え
ることができ、かつマウント後の工程にスパッタ或いは
蒸着或いはCVD等の薄膜形成プロセスを導入することが
可能となる。また、酸化シリコン系被膜形成剤を塗布す
る段階及び半導体素子を載置する段階では熱処理が不要
であり、その後熱処理することでマウントが完成される
ため、溶融ガラスを用いたマウント方法に比較すれば、
マウント時の熱管理が不要となり、マウント作業を容易
に行なうことができる効果もある。

【図面の簡単な説明】

第１図は本発明の第１実施例にかかる縦断面図、第２図
は本発明の第２実施例にかかる縦断面図である。 １……シリコン基板、２……シリコン酸化膜、３……半
導体素子、４……素子機能部、５……酸化シリコン系被
膜形成剤。

Claims (1)

【特許請求の範囲】
1. 【請求項１】半導体素子をこれと同等の熱膨張係数を有
   する基板にマウント剤を用いて搭載する半導体素子のマ
   ウント方法において、前記マウント剤として酸化シリコ
   ン系被膜形成剤を前記基板のマウント面に塗布し、かつ
   この酸化シリコン系被膜形成剤の上に半導体素子を載置
   し、所定温度で熱処理することにより前記酸化シリコン
   系被膜形成剤を酸化シリコン質に変え、この酸化シリコ
   ン質により前記半導体素子を前記基板上にマウントする
   ことを特徴とする半導体素子のマウント方法。