JPH07507187A - 複雑性を低減したビタビタイプのシーケンス検出器のための方法及び装置 - Google Patents

複雑性を低減したビタビタイプのシーケンス検出器のための方法及び装置

Info

Publication number
JPH07507187A
JPH07507187A JP5516622A JP51662293A JPH07507187A JP H07507187 A JPH07507187 A JP H07507187A JP 5516622 A JP5516622 A JP 5516622A JP 51662293 A JP51662293 A JP 51662293A JP H07507187 A JPH07507187 A JP H07507187A
Authority
JP
Japan
Prior art keywords
acs
state
states
module
machine model
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5516622A
Other languages
English (en)
Inventor
ベーレンズ,リチャード・ティ
アンダーソン,ケント・ディ
グローヴァー,ニール
Original Assignee
サーラス・ロジック・インコーポレーテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by サーラス・ロジック・インコーポレーテッド filed Critical サーラス・ロジック・インコーポレーテッド
Publication of JPH07507187A publication Critical patent/JPH07507187A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/14Digital recording or reproducing using self-clocking codes
    • G11B20/1403Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G11B20/1423Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
    • G11B20/1426Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/18Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1833Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • H03M13/4107Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing add, compare, select [ACS] operations
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/38Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40Transmitting circuits; Receiving circuits
    • H04L25/49Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4906Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/38Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40Transmitting circuits; Receiving circuits
    • H04L25/49Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/497Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems by correlative coding, e.g. partial response coding or echo modulation coding transmitters and receivers for partial response systems

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Probability & Statistics with Applications (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Error Detection And Correction (AREA)
  • Interface Circuits In Exchanges (AREA)
  • Spinning Or Twisting Of Yarns (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 糟雑性を低減したビタビタイプのシーケンス検出器のための方法及び装置本発明 の背景 1、本発明の技術分野 本発明は、一般にデータ記憶及び/又は過信システムにおけるディジタル情報の 検出、復調および復号化、及びこのような回路の効率的実施化に関するものであ る。特に、本発明は部分応答信号のシーケンスに基づ<ma及びビタビのような アルゴリズムを使用する畳み込み符号のシーケンスに基づ(復号化に関する。
2、従来の技術 ディジタル情報の記憶又は伝送ては、ユーザデータのビット又は記号は、その応 答が本質的にアナログの性質を有する物理的媒体又は機構を介して実際に伝送さ れるか又は記憶される。記憶/伝送媒体又はチャネルに人力されるアナログ書き 込み又は送信信号は、原ユーザ・データビ1トの符号化板であるチャネルビット によって一般的に変調される。媒体からの出力されるアナログ読み出しまたは受 信信号は、推定チャネルビットを検出又は抽出するために復調される。次に、こ の推定チャネルビットは、推定ユーザ・データビットに復号化される。理想的に は、この推定ユーザ・データビットは原ユーザ・データビットの同一のコピーで あるだろう。実際、これらのビットは、ひずみ、タイミング変動、媒体及び書き 込み/送信チャネル並びに読み出し/受信チャネルにおけるノイズ及び傷によっ て破損され得る。
アナログ読み出し信号を推定ユーザ・データビ1トストリームに復調するプロセ スは、ディジタル化に実施化され得る。高性能大容量メモリンステムにおけるデ ィジタル復調は、アナログ読み出し信号がチャネルビット速度のオーダである速 度でサンプルされることが必要である。最尤度(ML)復調は、アナログ読み出 し信号から獲得されるディジタル化されたサンプルに基づいて書き込まれたチャ ネルビットの最好推定を構成するプロセスである。
図1は、例示的な読み出し信号100を示している。この信号は、例えば、誘導 読み出しヘッドによって、回転ディスクのトラック104のN−8からS−Nへ の磁化遷移103のような単一の媒体遷移から発生される正方向に立ち上がるパ ルスである。一般的に、書き込み信号はチャネルビット1を書き込むために媒体 状態における遷移を変調し、かつチャネルビットOを書き込むために媒体遷移の 不在を変調する。したがって、遷移103は、0のストリームにおける値lの単 一のチャネルビットに対応する。
任意であるか又はチャネルビットの有限ランレングス(RLL)で符号化された ストリームに制約されていない原ユーザ・データビットの有限ランレングス(R LL)符号化を使用することは一般的である。複数の1の間は6個の0よりも小 さくないことが望ましい。すなわち、媒体遷移は少なくともd+1ビットタイム だけ間隔を空けることが望ましい。この制約条件は、アナログ読み出し信号のパ ルス間の干渉効果を制御しやすいレベルに保持するのに役立つことができる。
他方、媒体遷移は、読み出し信号におけるパルスで復調器の同期を確実にするた めに読み出し信号から抽出されねばならないタイミング情報を提供するため、複 数の1の間にわずかにに個の0があることが望ましい。すなわち、少なくともに 番目のビットタイム毎に媒体遷移があることが望ましい。RLL (d、k)符 号は、符号化チャネルビットストリームがこれらの2つの制約条件を満足するよ うに原ユーザ・データビットの任意のストリームに符号化すること力τできる符 号である。
例えば、次の表は、一般に使用されているRLL (2,7)符号である。
ユーザ・データビット RLL27− されたチャネルビット000 0001 0G 0il 00+000 +1 1000 このRLL (2,7)符号は、チャネルビットのために使用可能である情報ビ 、ト速度が、ユーザ・データビットのために提供されたビット速度の2倍である ことが必要であることに注目する。他のRLL符号は、d−1、(すなわち、t lがなる隣接するチャネルビットの両方とも1でない)という制約条件を実施す る。
RLL (1,k)符号化はまた、一つの制約条件符号化又はlの最少ランレン グスを有する符号化と呼ばれる。
図1では、サンプルセット101は、読み出し信号100のサイドサンプリング の場合の4つのサンプル値を示している。すなわち、4つの値は、0.383、 l Oll、0.0.333である。サンプルセット101は、セット1.3. 3.1に等しい。すなわち、サンプル間の割合のみが重要である。信号モデルは 、媒体状態における単一の又は分離された遷移のための期待サンプルシーケンス を生じさせる。一般に、分離された媒体遷移に対する応答のほんの少数のサンプ ルのみが0でない。この場合、4つは0でない。1,3.3.1のようなサイド サンプルされた信号モデルでは、復lll1のタイミング回路は、分離されたパ ルスのピークの反対側に2つの隣接したサンプルがあるように入力信号にロック を保持するように試みる。他のサンプルタイミング装置は有用である。中心サン プリングでは、タイミング回路は、一つのサンプルが各パルスのピークで生じる ように読み出し信号パルスに対するサンプル時間をロックしようと試みる。サン プルセット102は、類似の読み出し信号105の中心サンプリングの場合の4 つのサンプル値を示している。すなわち、4つの値は、o、s、1.0.0.6 .0,0(又は、使用される任意の正規化に依存する1、0.2,0、l Ol o、0)である。
l、2.1の期待されたサンプルシーケンスは、拡張された部分応答クラスIv (EPR4)のような従来公知の信号モデルに対応する。
このようなサンプルシーケンスは、通信システムの受信器又は記憶装置の読み出 し回路で生じる連続時間アナログ読み出し信号波形である。1/(2T)(ここ で、Tは時間におけるサンプル間隔である)に制限された帯域幅であるシステム の場合、サンプリング定理は、連続時間波形が、サイン関数(sin(x)は、 xく〉0の場合、5in(x)/xで、x−0の場合、lと規定される)と各サ ンプル点に中心があり、そのサンプル値に等しい振幅で、かつ全ての他のサンプ ル点で0交差するひとつのサイン関数との重畳でなければならないことを宣言す る。一つの例として、飽和磁気記録では、誘導書き込みヘッドの電流は、+1及 び−■の値を取る。記録チャネルに適用される基本励磁は、アナログ書き込み信 号の電流を十夏から一!へ進めるステップか又はその逆の一■から+!へ進める ステップかである。書き込み電流のこのステップは、それがヘッドを通過して移 動するとき、媒体の磁化状態の遷移を生じる。誘導読み出しヘッドがこの磁気媒 体の遷移を通過する場合、電圧パルスが、帯域幅を制限された微分化するヘッド と媒体の磁化との相互作用によって誘導される。適当なフィルタリング又は等化 によって、分離された遷移応答パルスのサンプルシーケンスは、1.、、、o、 0.1.2.1.0.05.1.) であるようにされ得る。この場合、記録又 は伝送チャネルはEPR4信号モデルに合致する。
従来周知の他のサンプルシーケンスは、部分応答クラス1v信号モデル(PH1 )である。このモデルは、O1!、1、Oの期待サンプルシーケンスに対応する 。
非常に多数の他の公知の信号モデルがある。さらに、書き込み/媒体/読み出し チャネルを設計するか又は測定するとき、復調器で実施されるべき信号モデルを 選択する際、チャネルの正確な応答、ノイズ及びひずみを考慮にいれることが望 ましい。したがって、分離された媒体遷移の場合、信号モデル又はサンプル値の 期待7−ケンスに関してプログラム可能である復IIIが必要である。
データ記憶ては、データ記録が最初の試みで正確に読み出されないことが時々起 こる。このような事象は、エラー検出機構で通常検出されるが、エラーを訂正す ることができない。その場合、データを回復する唯一の望みはデータ記録の別の 読み出しを試みることである。二番目及びその後の読み出しくすなわち、再試行 の際)の際、このような変化がエラー機構を抑圧するか減衰させるかするだろう と望んで読み出し回路の幾つかのパラメータを変更することが望ましい。したが って、再試行のために容易に変更され得る読み出しチャネルエレクトロニクスが 必要である。そのうえ、回転ディスクのデータ記憶の場合には、ディスクが一定 の角速度になる結果、読み出し及び書き込みヘッドに対して記録媒体の速度は可 変になる。たとえチャネルビット速度が、へ・メトがティスフ上で人出して移動 するようなゾーン間で変動するゾーンが使用されるならば、その最も内側のトラ ックからその最も外側のトラックまでの各ゾーン内の信号形状はなお変動する。
したがって、システム特性の変更に適応させるために容易に変化され得る読み出 しチャネルエレクトロニクスが必要である。
磁気媒体の大容量情報記憶のような状況では、重要な記憶システムの速度及び容 量利得は、情報ビットが媒体上の位[/時間において互いに接近され得るならば 、実現され得る。しかしながら、情報理論によれば、サンプル速度は、全ての使 用可能なチャネル容量を使用するためにチャネルビット速度と同様に少なくとも 高速でなければならない。もっと正確には、ナイ牛ストサンプリング基準は、サ ンプル周波数が信号に含まれる最高周波数の少な(とも2倍であるか、さもなけ れば情報がエイリアシングによって消失されるかであることを必要とする。この 情報消失は、適当な符号化による冗長性を導入することによって防止され得るが 、これはユーザ情報に対するチャネル容量を減少するだろう。ここに記載されて いる全ての部分応答信号モデルは、サンプル速度がエイリアシングを避けるため にチャネルビット速度より小さくなければならないことを意味するチャネルビッ ト速度の半分まで周波数を含むかもしれない。正確なチャネルビット速度てのサ ンプリングは、サンプル時間が適当に信号に同期化される時、ナイキスト基準に 合う。次に、復興器がサンプル毎に一つの推定チャネルビットを生じるため、チ ャネルビットでのサンプリングはまた、復調器回路の同期化ために便利である。
したがって、アナログ読み出し信号の少なくとも一つのサンプルは、一般にこの 信号から復調されるべきであるチャネルビット毎に必要とされる。ディジタルデ コーダは、一般に複雑な回路であり、A/D変換器及び簡単なパフフ1によって サポートされ得るより低い処理又はクロック速度を必要とする。したがって、+ 1LIl器自体の処理速度より高速なサンプリング速度で採られた実時間読み出 し信号サンプルで処理することができる復調器回路が必要である。
さらに、媒体遷移がより接近して位置決めされると、書き込み及び読み出し処理 は、ひずみ、書き込み、蓄積及び読み出しの処理で必然的に持ち込まれるタイミ ング変動及びノイズにより敏感になる。また、遷移がより接近すると、例えば、 N−3の磁化からS−Nの磁化への完全な遷移に対する媒体能力に重い負担がか けられる。また、媒体遷移がより接近すると、干渉効果が隣接する遷移か又は近 くの遷移間で増大する。 図2は、第1の媒体遷移201からの正方向へ立ち上 がるパルス200が、アナログ読み出し信号204を発生するために第2の遷移 からの負方向へ立ち下がるパルス202といかに結合されるかを示している。こ のアナログ読み出し信号204は、2つのパルスの干渉として考察され得る。隣 接する媒体遷移は、常に反対の種類の遷移、例えば、遷移201におけるN−8 からS−Nへの変化によって生じるため、それは逆極性の読み出しパルスを常に 生じさせるので、隣接する遷移202は、N−3に変更するS−Nでなければな らない。読み出し信号204は、0.333.1.0.0.667、−0.66 7、−1.0.−0.333のような一連のサンプルを生じさせるかもしれない 。読み出し処理が線形である(かつそれは完全に線形でないかもしれない)程度 まで、読み出しヘッドに誘導される電圧波形は一連のパルスの重畳である。ここ で、各パルスは媒体の分離された磁気遷移に対する応答である。
明かに、高性能ディジタル復調器を設計することは、ディジタル復調器の有限サ ンプリング速度の結合された効果、あるいは、媒体の不完全な遷移、媒体遷移に 対する読み出し信号応答間の干渉、ひずみ、タイミング変動、媒体及び書き込み 並びに読み出しチャネルにおけるノイズ及び傷に与えられた複雑な挑戦である。
従来技術は、媒体遷移速度を増加することに対する部分応答シグナリングとして 公知の方法を使用する。部分応答シグナリングは、1990年に出版された、R 1ch訂d E、Blahut著の文献「情報のディジタル伝送」、第139− 1511ページ及び第249−255ページに記載されている。この方法は、記 憶/伝送媒体及び書き込み/送信回路並びに読み出し/受信回路のアナログ応答 がその後の情報ビットに関連する隣接遷移に対する応答に重畳されることを可能 にする。適当に実施化されるならば、この方法は、読み出し応答が有意義に重畳 されないように離間されるべき媒体遷移を必要とする他の方法よりも高情報ビッ ト速度/密度を達成することができる。シーケンス復調器は、部分応答シグナリ ングのために必要である。
従来技術は、復調器及びデコーダを含むシーケンス検出器を実施するためにビタ ビアルゴリズムを使用する。このとタビアルゴリズムは、1985年に出版され た、Richard E、BIλhut著の文献「ディジタル信号処理のための 高速アルゴリズム」、第07−399ペーノに記載されている。ビタビ復調器は 、媒体遷移が、その遷移に対応するサンプルの受信の際直ちに発生されるか否か を決定する試みをしない。むしろ、サンプルがアナログ読み出し信号から採られ るので、ビタビ復調器は、実際のサンプルシーケンスと媒体が遷移の特定のシー ケンスで書き込まれるならば、期待されるだろうサンプルシーケンスとの間の連 続エラー計数を保持する。このようなエラー計数は同時に幾つかの可能な遷移シ ーケンスのために保持される。より多くのサンプルが採られるので、遷移シーケ ンスのためのよりありそうもない選択は考察することから除かれる。媒体選択の 可能なシーケンスセットが適当に制約条件されるならば、各媒体遷移の位置が、 その遷移に対応するサンプルを採った後、妥当な時間内に高確度で知られるよう になる。この効果は、図5に示されている。図5は、経路メモリの内容が、付加 読み出し信号サンプルが採られるようにいかに変化するかを示すことによって特 定のサンプルシーケンスの場合における特定のビタビ復調器の引き延ばされた意 思決定を示している。
/−ケンス復調器の経路メモリは、現在、正確な遷移シーケンスのための候補と みなされる特定の遷移のシーケンスに関する情報を記憶する。
変1111及び対応する復調器を設計する際の最も重要な決定の2つは符号化の 制約条件の選択と信号モデルの選択である。選択された符号化の制約条件は復調 器の複雑性に影響を及ぼす。読み出し/受信/復調処理に使用されるフィルタリ ング及びサンプリング戦略は、選択された信号モデルに対応する分離された媒体 遷移にパルス応答を発生するように設計され得る。サンプルシーケンスモデルは 、特定の有限状態機械である。ここで、有限状態機械の状態及び遷移は符号化の 制約条件及び選択された信号モデルによって決定される。期待読み出し信号サン プルのシーケンスは、サンプルシーケンスモデルによって発生されるように考察 され得る。ビタビ復調器は、サンプルシーケンスモデルにおける状態毎に一つの エラー計数を追跡する。
図3は、EPR4信号モデルを使用する復調器によって考察されるようなRLL  (1,無限)符号化チャネルビットのストリームのためのサンプルシーケンス モデルを示している。各シーケンスモデル遷移は、関連する読み出し信号サンプ ルための期待値及び現媒体遷移又は書き込み/送信/変調処理におけるその欠乏 を発生した現RLL符号化チャネルビットの両方によってラベルが付けられた矢 印によって図3に表されている。例えば、シーケンスモデル遷移301は、期待 サンプル値302 (+0.5)及び推定チャネルビット値301(1)によっ てラベルが付されている。遷移301は、N−8磁化からS−N磁化への磁気媒 体遷移の場合の例に対して発生されるかもしれないように分離された媒体遷移に 関連する正方向に立ち上がるパルスの前縁を示しているサンプルを採る際に生じ る。
各シーケンスモデル状態は、理解を助けるために、現媒体状態及び先の2つのサ ンプル(右から左へ)に関連する媒体状態に一致する一連の3けた(Nの場合、 0、Sの場合、l〉によってラベルが付けられている0によって図3に示されて いる。よって、シーケンスモデル遷移301は、状1100G(すなわちN、N 。
N)から状!5oot(すなわちN、N、3)への遷移である。これらの状態ラ ベルは、直接チャネルビットのシーケンスに対応しない。しばしば、シーケンス モデル状態は、3ビツトの2道数のように解釈されるように図3で使用される状 態ラベルと等価のlO!!敗によって参照される。d■1のRLLの制約条件で 書き込まれた媒体から読み出され得るEPR4信号の全ての可能なシーケンスは 、このサンプルシーケンスモデルの状態図を横切ることによって発生される。
一般に、RLLの制約条件なしのサンプルシーケンスモデルにおける状態数は、 2−Nである。ここで、Nは、その基本励磁に対するシステム応答を含む最初と 最後の非零のサンプル間のサンプル数である。RLL制約条件又はユーザ・デー タビットからチャネルビットへのマツピングする他の符号のような符号化の制約 条件の不当な要求は、状態数及び状態間の遷移を変更させる。例えば、図3の場 合、選択されたd−1のRLLの制約条件のため、010及び101の状態は、 不可能な状態か又は禁止された状態である。別の場合を考えると、サンプルシー ケンスモデルに組み込まれるに=7のRLLの制約条件は、シーケンスモデル状 態数を増加するかもしれない。もし、各シーケンスモデル遷移が幾分かの指定さ れた確率で発生すると仮定されるならば、サンプルシーケンスモデルは期待サン プル源に対するマルコフモデルに等しい。
図3に示されているシーケンスモデル遷移のラベルは、媒体遷移の有り(推定チ ャネルビット値1)又は無しく推定チャネルビット値0)と対応する読み出し信 号応答が最初に発生するサンプルとを関連づける。出力されるべき推定チャネル ビットをシーケンスモデル遷移に関連づけるための他の方法がある。例えば、! の値が読み出し応答のピークに対応するシーケンスモデル遷移に発生できるだろ う。
このサンプルシーケンスモデルを理解するために、ノイズ、ひずみ又は図3の状 態機械により実施されたタイミング変動なしの理想的な読み出し信号に対して簡 単なデコーダを考察してみよう。このデコーダは読み出し信号の各サンプル毎に 一つの状態遷移を形成する。このデコーダは、現在状態00G (N−8%N− 3,N−3,すなわちNNN)であり、復調器は、サンプル値+0.5を受信す ると仮定する。このサンプルはN−3磁化からS−N磁化への媒体遷移の前縁を 示している。この結果、次の状11001(すなわちNN5)及び復調器出力、 すなわち、この媒体遷移の存在を示している推定チャネルピッ)1になる。一つ の制約条件符号化のため、この媒体遷移のために読み出し信号パルスの中央に整 列されるサンプルである次に発生するように期待され得る唯一のサンプルは、  +1.0である。このサンプルの結果、次の状!1011(すなわちN5S)及 び、他の媒体遷移応答はこのサンプルで開始されないことを示す復調器出力0に なる。ところで、ランレングス制約条件は満たされているため、次のサンプルは 第2の媒体遷移のためにパルスの前縁によって影響を受けるかもしれないし受け ないかもしれない。したがって、状!5oilはそれから導かれる2つの可能な 遷移を有する。
第2の媒体遷移パルスが次のサンプルで始まるならば、第1の遷移のために存在 するにちがいない+0.5の追従サンプルは第2の媒体遷移の−0,6の先導サ ンプルだけオフセットされるだろうし、かつ期待サンプルはo、oであるだろう 。したがって、サンプル値0.oを受け取る結果、第2の媒体遷移を示すために 次の状?i110 (!JSN)及び推定チャネルビy)1になる。その代わり に、サンプル値+05を受け取ることは、まだ別の媒体遷移がないことを示して いて、この結果、次の状fit 11 (SSS)及び復調器出力0になる。状 態機械が状III 11であるならば、サンプルoooを受け取る結果、次の状 filll及び出力0(すなわち新しい媒体遷移はない)になる。残りの遷移及 び状態は、前述のものと対称的である。理想的なサンプルセットを与えると、こ の状態機械を直接実現する復調器の出力は媒体に書き込まれるチャネルビットを 正確に再生する。
動作では、ビタビ復冒器は、各サンプル時間にわたってテンプルシーケンスモデ ルの各状態をとることにより形成されるトレリスを歩くようなものと考えられ得 る。図4は、時間Tと時間T+1との間で図3に示されたEPR4状態機械のト レリスの基本フレームを示している。EPR4状態機械の各可能な遷移は、トレ リスフレームの枝として表される。S (T)を時間Tで採られた読み出し信号 サンプルとする。+1.0は、その枝に対する期待サンプル値であるため、例え ば、状!!001から状態0!1への枝の枝xラー距離を量(S (T)−1, 0)”とする。状!1011に導(−っのシーケンスモデル遷移だけが存在する ため、時間T十■こおける状態0111こ対する経路エラー距離は常に、時間T における状!!。
Olに対する経路エラー距離+この技エラー距離であり、関連する推定チャネル ビットは常に1である。第2の例を示すために、状態oo1は、時間T+1でチ ャネルビット1及び期待サンプル+0.5を有する状態000から到達され得る か又はそれがチャネルビット1及び期待サンプルo、oを有する状態100から 到達され得るかのいずれかである。そこで、状態001の場合、両方の枝エラー 距離が計算される。すなわち、量(S (T)−0,5)−2及びS (T)“ 2である。
第1の枝エラー距離は、時間Tにおける状!E100Oに対する経路エラー距離 に加算され、第2の枝エラー距離は、時間Tにおける状!!100に対する経路 エラー距電に加算される。ビタビアルゴリズムは、これらの2つの距離を比較し 、実際のサンプルシーケンスからの最小距離を有する経路が、状!!1oolが 時間T+1において入れられる最も可能性の高い経路を指示しているものとして 選択される。
各サンプル時に対して、各可能な状態機械遷移、すなわちトレリス技のための期 待サンプルは、その枝に対するエラー距離を発生するために読み出し信号サンプ ルと比較される。この技エラー距離は、複数のサンプル時にわたって累積され、 したがって経路エラー距離を形成する。ユークリッド距離が使用される。すなわ ち、技エラーは、そのサンプル時におけるその状態遷移に対する実際の読み出し 値と期待値との差の累乗である。ユークリッド経路エラーは、その経路に沿って の枝エラーの合計の平方根であるだろう、しかし経路エラー距離間の比較のみが 重要であるので、平方根は計算する必要がなく、枝経路の合計は経路エラー距離 として使用される。他のエラー距離は、例えば、実際のサンプルと期待サンプル の差の絶対値を使用する。各サンプル時における各状態に対して、その状態に導 く可能な経路の履歴は、この状態は、最低経路期待を有するそれに導くその経路 によって入れられたと仮定することによって、減少される。この簡略化は、いか なる将来のサンプルも、どの経路がその時間でその状態に導(かを明かにしない という事実によって正当化される。この計算例として、図3の状態Oooは、自 分自身からか又は状!1100がら入れられるかのいずれかで有り得る。前者の 場合、期待サンプルはo oであり、後者の場合、それは−0,5であるだろう 。各サンプル時に、現サンプルはこれらの期待サンプルの各と比較される。Sを 現サンプルとし、p (x)を状fixに関連する現経路エラー距離とする。( S+0.5)−2+P (l OO)が(S−0,5)−2+P (000)よ り小さいならば、ビタビアルゴリズムは、状aoooは、この時点で状態100 から入れられており、それ自体からのループから入れられたのではないとみなす 。同様の計算が各サンプル時における各状態に対して実行される。
任意のサンプル時に、現在は最少経路エラー用層を有する状態は、正確な状態と して得られ、推定チャネルビットは、その状態への選択された枝に対応するシー ケンスモデル遷移から直接生じ得る。しかしその代わり、他のシーケンス復調器 と同様にビタビ復羽器は、一連のその後のサンプルが得られるまで、この決定を 引き延ばす。どの状態が、対応する書き込み時に媒体に書き込まれたチャネルビ グトン−ケンスを正確にモデル化したかを決定するいかなる試みもない。むしろ 、ありそうもない過去の可能性を取り除(ことが各サンプルに対する各状態内だ けで起こる。したがって、推定チャネルビットの経路履歴は、サンプルシーケン スモデルの各状態のために保持されなければならない。変調器及び復調器が、媒 体及び読み出しチャネルと書き込みチャネルの特性に対して適当に設計されるな らば、サンプル7以上の妥当なサンプル数に関して、シーケンスモデル状態の全 てに関連する経路履歴が、サンプルTに対応するチャネルビットの値と同一の推 定をすることは非常にありそうなことである。
図5は、とタビ復調器が行う引き延ばされた意思決定を示している。この図は、 特定の実際のサンプルシーケンスで作動する特定のビタビ復調器のソフトウェア 実行によって発生される。信号501は、ノイズ、ひずみ又はタイミング変動の ないディノタルサンプル化された理想的な読み出し信号を表す。トレリス経路は 正しい経路である。すなわち、それは書き込まれたチャネルビット及び理想的読 み出し信号501に対応する。信号503は、実際のサンプルンーケンス504 を発生する際に信号Solに加算されたノイズ信号である。トレリス606は、 10番目のサンプルが採られた後、この図に使用される特定のサンプルシーケン スモデルの8状態のそれぞれに対して経路メモリに含まれる経路を示している。
10番目のサンプルに関して、各経路は第1番目のサンプル〜第6番目のサンプ ルに対応する同一のシーケンスモデル状態を推定するが、第5番目のサンプルに 関して、経路メモリの内容は、第10番目のサンプル時にそれらが表す状態に入 る最もありそうな経路を見つけるために分岐することに注目しよう。トレリス図 507〜510は、それぞれ第11番目のサンプル時〜第14番目のサンプル時 の経路のような全ての経路メモリに含まれる経路を示している。トレリス図60 6〜61Oの各々において、シーケンスモデル状態の全ては関連する経路履歴は 、適度に最新時まで、すなわち、現サンプルより先の3〜6サンプルの間で全て のチャネルビットを同一推定する。
数学的意味では、最尤度決定規則は、実際のサンプルシーケンスを受信する条件 付きの確率が最高である全ての可能なチャネルビットシーケンスの内のそのシー ケンスを書き込まれたチャネルビットシーケンスの推定として選択することを表 している。チャネルビット速度でアナログ読み出し信号をサンプリングするビタ ビ復調器は、アナログ読み出し信号が、期待読み出し信号パルスサンプルに加算 する0色がウスを含み、かつアナログ読み出し信号がチャネルに合致される周波 数応答を有するフィルタを通過させるならば、この最尤度基準を満たす。
サンプルシーケンスモデルにおける各状態に対して、推定チャネルビットの経路 ll1l!!は経路メモリに保持される。シーケンス検出器における経路メモリ は、トレリスにおける各生き残り経路を規定するのに必要な情報を記憶する。従 来のビタビ復調器では、ソースモデルの各状態に対して一つの生き残り経路があ る。経路メモリの情報は種々の方法で符号化され、かつ管理される。一つの方法 は、その入力のどれが反復毎に選択されるかについて各ACSモジトルからの決 定シーケンスを記憶することである。この場合、経路メモリはシフトレジスタセ ットに相当し、復調器の主出力である推定チャネルビットシーケンスを決定する ためにトレリスを介して経路を追跡するような幾つかの手段を設けなければなら ない。
経路メモリの長さは、各生き残り経路が再構成され得るトレリスを介して現フレ ームを計数するフレーム数である。うまく設計された検出器では、生き残り経路 は、経路メモリの長さ内のトレリスにおけるある点で同一のシーケンスモデル状 態から全て出ていて、よってその点の前の共通経路を共有する確率が高い。この ことがそうである場合、生き残りの経路のどれかが、経路メモリにおける一番古 いフレームに関連する復調器の推定チャネルビット出力を決定するために追跡さ れるかもしれない。
実際、経路メモリは6〜30ビツトで十分である。すなわち、それは、チャネル ビットが各経路メモリの最も最iでない端におけるビットに対しては各状態の経 路メモリで同一の確率が高いことを確実にするのに十分大きい。経路メモリ必要 条件は、信号モデル及び適用された符号化制約条件に依存する。例えば、媒体遷 移の発生は、とタビアルゴリズムに強制して重大な決定をさせるか又はビタビア ルゴリズムに重大な決定をすることを促進させる傾向にあるため、チャネルビッ トのRLL (d、k)制約条件におけるkに対して比較的低い値は、多くの場 合、必要とされる経路メモリの長さを小さくすることができる。
経路メモリは、実現するのに負担になり得る。したがって、ビタビ類似のアルゴ リズムを実施する必要がある経路メモリ数を減少する技術が必要である。
ビタビアルゴリズムの一般的な従来の実施ては、前述の有符号加算、二乗、加算 、比較及び選択計算は、各シーケンスモデル状態に対して実行される。有符号加 算及び二乗計算の結果は、一つ以上の枝に対して枝エラー距離である。この場合 、枝エラー距離の計算を実行するモジュールの幾つかの出力は、1以上の加算、 比較、選択(AC3)モジュールへの入力として使用される。例えば、図6は、 図3に示されているEPR4、d−1サンプルシーケンスモデルに対するこれら のステップの実行のブロック図である。枝エラー距離発生器600〜604は、 期待サンプルの可能値、すなわち−1,0、−〇、5.0、+0.5、及び+1 . 0のそれぞれに対して有符号加算及び二乗計算を実行する。ACSモジトル 605.606.608及び609は、それぞれ状!1000.001.111 及びllOに対して加算、比較及び選択計算を実行する。それぞれはまた、所与 の時間に最好経路に対する現エラー距離をそれを表している状態に記憶する。こ れらはまた、選択指示器ライン611〜614を介して経路メモリ615と過信 する。
2つの可能な入力遷移のどれかを、これらは、これらが表している状態への最も ありそうな経路として選択された。2人力ACSモジトル605,606.60 8及び609の実行のより詳細なプロ1り図が図7に示されている。モジュール 607及び610は、状態011及び100の特別な場合に対するACSモジュ ールである。この状態は、それらに導(唯一のシーケンスモデル遷移を有してい る。モジュール607及び610は、加算及び記憶−経路−エラー−距離関数の みを実行する。この従来のビタビ復調器の実施では、一つのACSモジュールが サンプルシーケンスモデルの各状態に対して要求される。ACSモジエールは実 施するのが面倒である。
次の実際のサンプルシーケンスを考えてみよう。すなわち、前述のd−I EP R4部分応答モデルニおける0、0.0,25、o、75、o、75、o、25 .0゜0である。図8に示されているトレリス図は、このようなサンプルシーケ ンス(他のこのような経路が存在する。示された経路は状goooは初期状態で あると仮定する)を全く等しく又は全熱等しくないように発生することができる 2つの経路を示している。これらの2つの経路に関連するチャネルビットシーケ ンスは、Ol 0000及び00100である。これらはどこで媒体遷移が生じ るかに関してlビット時だけ異なる。これらの2つの経路の最初に関連する期待 サンプルシーケンスは、0.0.0.6.1.0.0.6.0゜0.0.0であ り、一方、第2の経路に対する期待サンプルシーケンスは、0.0、o、o、o 、s、1.0,0゜5.00である。各経路に対するニークリプト距離の二乗は 、実際のサンプルシーケンスと各期待サンプルシーケンスとの差の二乗を合計す ることによって所与の実際のサンプルシーケンスに対して計算される。この結果 は、各経路が経路距離0.25の二乗を有する状!Ellllに時間T+5で到 達するということである。
これは、実際のサンプルシーケンスが決定境界にあり、何らかの任意の選択が2 つの経路間でなされるに違いないことを表している。より一般的に、サンプル値 は、他の経路より一つの経路のほうが有利である。例えば実際のサンプルシーケ ンス0.0.Q、26.0.75.0.75.0,24は、その経路距離の二乗 0.2602を有するチャネルビットシーケンス001000よりその経路距離 の二乗0.2402を有するチャネルビットシーケンス001000はうが有利 である。
図8の経路の一つが正しい経路、すなわち、書き込まれたチャネルビットのシー ケンスに対応するシーケンスモデル遷移を表す経路であるならば、他の経路は誤 りの経路である。正しい経路の代わりにエラー経路の復調器による選択は、実際 のエラー事象を構成し、その結果、復調器からの出力である一つ又は複数の間違 った推定チャネルビットになる。図8の例は、間違りた経路及び正しい経路が時 間T+5で同一状態に集中するため、時間T+1で始まり時間T+5で終わる閉 じた可能性のあるエラー事象である。対比すると、経路が合併する前にトレリス が時間T+4で終わるならば、それは開いた可能性のあるエラー事象であるだろ う。
より一般的に、トレリスが通る任意の経路は正しい経路であり、かっトレリスの 任意の経路対は、それらが同一状態で始まる限り可能性のあるエラー事象を構成 する。可能性のあるエラー事象は、同一状態で始まり、その第2の状態で分岐す るトレリスにおける2つの経路である。可能性のあるエラー事象の開始は、2つ の経路が分岐する点である。符号語は、特定のトレリス経路に関連する期待サン ブルシン−ケンスである。
可能性のあるエラー事象の距離は、可能性のあるエラー事象の2つの経路の符号 語間の距離である。ユークリッド距離を使用することにより、この距離〇二乗は 、もし実際のサンプルシーケンスが正しい経路に対して理想的なシーケンスに対 応するならば、エラー経路に形成されるだろう経路エラー距離に等しい。所与の 信号モデルに対する最小距離は、どちらがより小さくでも、経路長より大きい区 間の閉じた可能性のあるエラー事象の最小距離又は開いた可能性のあるエラー事 象の最小距離として規定される。復調器のエラー率は、最小距離を増加すると減 少するので、可能ならば、その距離が閉じた可能性のあるエラー事象の最小距離 より小さい全ての開いた可能性のあるエラー事象を含むに十分な経路長を選択す るように動かされる。これらの考察はエラー訂正符号のハミング距離特性に類似 している。
比較的低ビットエラーレートで、ビタビ復IIIIIの性能は、最小距離及びS N比によってほとんど完全に決定される。最小距離より大きい距離の実際のエラ ー事象は、最小距離と全くありそうもなく比較され、ビットエラーレートにひど い影響も及ぼさないで復調器の設計の際安全に無視されるかもしれない。したが って、最小距離エラー事象を処理するその能力を犠牲にしないでビタビアルゴリ ズムの実現の複雑性を減少する技術が必要である。
!立ム五乏盪Δ 部分応答情報チャネルは、理想的には有限インパルス応答(F I R)ディジ タルフィルタに等しい。例えば、磁気ディスク記録チャネルへの入力が+!及び −1の値をとる一連の書き込みレベルをとるならば、ディジタルフィルタのユニ ットパルス応答は、21(電流パルスの振幅)で割算された書き込み電流シーケ ンスへの応答である。
上記ユニットパルスのDCCオフセット、チャネルがDCでOであるならば、重 要でない。これは、銹導読み出しヘッドを使用する磁気ディスク記録チャネルを 有する場合である。他の場合、DCCオフセット、上記電流パルスに対する応答 からDC111!−目こ対する応答を減算することによって容易に訂正され得る 。EPR4チャネルの場合、上記電流パルスに対する応答は次のようになるだろ う。
、00+ 2 1 000 、 (第1の遷移に対する応答)+ 、、、000 −1−2−100.、、(第2の遷移に対する応答)結果 001 1−1−1 00 、、、(パルスに対する応答)理惣的な部分応答システムは、離散時間フ ィルタに等しいので、電数時間フィルタに使用される分析技術は部分応答システ ムに適用され得る。一つのこのような分析技術は、変換変数2の逆数が1サンプ ル間隔だけの時間遅延を表しているZ変換である。磁気ディスク記憶に一般に使 用される同様な分析技術は、変換変数りは、2の逆数と同一の遅延を表すD変換 である。ディジタルフィルタのユニットパルス応答のZ変換(D変換)はそのフ ィル多の伝達関数で、周波数領域のその特性を現すように使用される。有限イン パルス応答フィルタの場合、D変換は、単に、その係数がユニットパルス応答シ ーケンスと同一であるDにおける多項式である。EPR4ユニットパルス応答シ ーケンス(1,1、−1,−1)の場合、D変換は、1+D−Di−D−3であ る。この多項式はEPR4部分応答多項式と呼ばれる。この多項式は、EPR4 チャネルがDCでスペクトル0及び1/2サンプルレートのナイキスト周波数で 2階数のスペクトル0を有することを示している(1−D)(1+D)iに因数 分解する。
ユニットパルスに対する部分応答チャネルの応答は、部分応答多項式の逆り変換 をすることによって計算され得る。これは多項式の係数のシーケンスを読み出す こと及びそれらをサンプル値のシーケンスとして得ることに相当する。それはま た、分層遷移に対する応答を決定することが可能であり、さもなければ、部分応 答多項式からのシステムのステップ応答として知られている。これは、多項式を (1−D)で割算することによって行われ、かっ逆り変換をする。EPR4多項 式から因数(1−D)を割ると、多項式(1+2D +D−2)が残る。この多 項式はEPR4分離パルス1,2、lに対応する。
1i点立…豆 部分応答信号のためのその使用に加えて、ビタビ検出器はまた、畳み込み符号を 復号化するために使用される。畳み込み符号のビタビ復号化は、1981年に出 版されたGeorge C,C1ark JrとJ、 Blbb Ca1n著の 文献「ディジタル通信のためのエラー訂正コーディングJ箪22g−235ペー ジに記載されている。畳み込み符号のための符号化処理は、ジェネレータと呼ば れるデータ記号ストリームと符号化シーケンスとの間の畳み込み動作として記載 されている。この符号化処理はまた、ジェネレータが離散時間フィルタの有限イ ンパルス応答であるフィルタリング動作として考察される。畳み込み又はフィル タリングは、有限体演算(しばしば2進)でしばしば行われる。冗長性が、多数 のジェネレータを使用するこ単一の符号化データストリームに挟み込まれる。多 数のジェネレータに各々の符号化フィルタからの出力シーケンスの分割、すなわ ちサブサンプリングを結合することによって、所望量の冗長性を導入することが できる。例えば、情報記号数を3倍にする3つのジェネレータを使用することが できるが、しかし各々のジェネレータからのあらゆる第2記号を廃棄することが できるので、符号化器は、2デ一タ記号毎に3つの符号化記号を発生し、符号レ ートは2/3である。このようなレート2/3の符号化器が図9に示されている 。
部分応答データチャネルは、チャネルへの入力ての分離ステップ又はパルスが、 サンプルされた出力シーケンスにおける有限持続時間の特定の応答を発生すると いう事実及び一連の入力パルスに対する応答が各々の個々の入力パルスに対する 線形の重畳であるという事実に基づいている。これは、ジェネレータがデータチ ャネルのインパルス応答である符号レート!の畳み込み符号に等しい◎したがっ て、畳み込み符号の復号化のビタビ検出器並びに部分応答信号の復調のためのビ タビ検出器の実現の複雑性を減少する技術が必要である。
主及丑座!!矢!ム 部分応答信号を復調するか又は畳み込み符号を復号化するために使用されるよう などりと検出器は、その実現の複雑性を減少するように修正される。復調の場合 、部分応答信号は有限状態機械モデルから発生される一連の期待サンプルとして 考察される。加算、比較、選択法を使用して実施される一般的なビタビ復調器で は、期待サンプルシーケンスモデルにおける各状態は、新しい枝エラー距離と経 路エラー距離との加算、経路エラー距離の比較、最小経路エラー距離を有する経 路の選択の関数を実行するためにハードウェアモジュールに関連づけられる。
従来の技術では、これらの加算、比較、選択(ACS)モジュールの必要数はシ ーケンスモデル状態数に等しい。本発明では、ACSモジュールは、ある時に一 方のシーケンスモデル状態がそれに関連づけられ、他の時に他方のシーケンスモ デル状態がそれに関連づけられるようにそれに動的に関連づけられる2以上のシ ーケンスモデル状態を有する。本発明は、必要とされるACSモー)エール数を 減少し、また各ACSモジュールに対してl経路を記憶しなければならない復調 器の経路メモリのサイズ/nI雑性を減少する。シーケンスモデル状態群は、元 の減少されていないビタビ復調器に比較して性能上に重大な損失なしにACSモ ジエールを共有するために選択される。さらに、本発明は、分離された媒体遷移 の期待サンプルシーケンスをプログラム可能にすることによって広範囲のサンプ ルモデルを支援する。さらに、本発明は、検出器回路が、多数のサンプルが同時 に処理できるようにすることによってサンプル速度に対して作動しなければなら ない速度を減少する。さらに、特定のサンプルシーケンスモデルのための幾つか の低減検出器が特定の応用のために提示される。本発明は、畳み込み符号のため のデコーダのように他の種類のピタビ検出器に均等に適用可能である。
本発明の目的は、減少された実現の複雑性を有する部分応答信号のための復調器 及び畳み込み符号のためのデコーダのようなシーケンス検出器を提供することに ある。実現の複雑性は必要とされる処理量を意味するものととられている。その 処理は論理ゲート、アナログ回路又はソフトウェアで実施されるかどうかである 。
本発明の他の目的は、従来のとタビ検出器に比較して、特に比較的高い確度又は 重要性の最小距離エラー及び他のエラーに対して最少の性能劣化で複雑性の減少 を達成することにある。
さらに、他の目的はディジタル集積回路の形で実施するのに適しているシーケン ス検出器、復調器及びデコーダを提供することにある。
さらに、他の目的は、そのソースモデルが、検出器の複雑性に対して別な方法で 所与の範囲内で許容可能であるだろうより多くの状態を含んでいる信号に遺して いるシーケンス検出器、復III!及びデコーダを提供することにある。
本発明の他の目的は、ピタビ類似のアルゴリズムを実施するために必要になる経 路メモリを減少することにある。
他の目的は、畳み込み符号、サンプルシーケンスモデル、チャネルビット符号化 制約条件又は使用される信号モデルにかかわらずこれらの単純化を適用すること にある。
さらに、他の目的は、非線形チャネルのためのビタビ類似の復調器並びに線形チ ャネルのためのビタビ復l!器にこれらの単純化を適用することにある。
他の目的は、ビタビ類似の検出器、復調器、又は分離された媒体遷移のためのプ ログラム可能な期待サンプルシーケンスを有するデコーダを実施することにある 。関連される目的は、媒体特性が、再試行又は例えば、ディスク記憶装置のゾー ン内又はその間で変化する状況のため多数の他の期待サンプルシーケンスを支援 することにある。このディスク、記憶装置では、ディスクが一定の角速度になる 結果、読み出し又は書き込みへラドに対して媒体の速度が変動する。他の関連す る目的は、プログラム可能でないサンプルシーケンスで実施された場合、別個の サンプルシーケンス及び別個のハードウェアアーキテクチャを必要とするだろう 複数の信号モデルを支援するプログラム可能なサンプルシーケンスモデルを開発 することにある。
他の目的は、RLL又は他のユーザデータビットにかかわらずこれらの単純化を 使用されるチャネルビット符号化に適用することにある。
さらに、他の目的は、ビタビ類似の検出器、復II!又は検出器のサイクルタイ ム毎に2つ以上の実際のサンプル値を処理できるデコーダを実現することにある 。
他の目的は、幾つかの特定のサンプルシーケンスモデルのためで、可能性のある エラー事象の幾つかの特定の選択された部分集合を有するシーケンス検出器を本 発明の一般技術を適用することによって実現することにある。
区皿旦皇!蕉脱ユ 図1は、ディスクドライブのトラックのような媒体上の状態遷移及びアナログ読 み出し信号におけるその関連パルスを示す。それはまたこのような読み出しパル スの2つのディジタル化されたサンプルモデルを示す。
図2は、2つの隣接した媒体遷移及びその個々の並びに結合された読み出し信号 パルスを示す。
図3は、EPR4信号モデル及びd=1のランレングス制約条件の場合のための サンプルの期待シーケンスの状態機械モデルである。
図4は、EPR4、d=1のトレリスの基本フレームを示す。
図5は、付加読み出しサンプルが取られたとき経路メモリの内容はいかに展開す るかを示すことによって特定の実際のサンプルシーケンスの場合の特定のビタビ 復調器の引き延ばされた意思決定を示す。
図6は、EPR4、d−1のサンプルシーケンスモデルの場合の従来のビタビ復 調器の実施のブロック図である。
図7は、状態に入るかもしれない2つの遷移を有するシーケンスモデル状態のた めの加算、比較、選択(八C8)モジトルの実施のより詳細なブロック図である 。
図8は、EPR4、d−1のトレリスにおけるエラー事象を示す。
図9は、ピタピアルゴリズムを使用して復号化に遺している畳み込み符号のため のレート2/3の符号化器のプロ1り図を示す。
図10は、第3図のEPR4、d−1サンプルシーケンスモデルからの状態対が 、2より小さいか又は等しい距離の全てのエラー事象が適当に、すなわちサンプ ルシーケンスモデルの6状態のそれぞれに対して一つのACSモジトルを有する ビタビ復調器と同様な方法で処理されねばならない基準に基づいた復調器でAC Sモジュールを共有できることを状態間の直線が示している具有図である。
面目は、その信号のための複雑性を低減した検出器が、各々が任意の所与時に3 つの状態のうちの一つを表す2つのACSモジトルのみでいかに構成されるかを 示す図3からのサンプルシーケンスモデルのパーシーンである。
図12は、図1Oの共有図により選択された2つのACSモジトルのみを使用し て図6に示された復調器の単純化した実施のブロック図である。
図13は、RLLの制約条件なしの部分応答クラス「マ(PH1)信号のための サンプルシーケンスモデルである。対応する部分応答多項式は、(1−D)(1 +D)で、分離された遷移のための期待サンプルシーケンスは、1、lである。
図14は、2の平方根より小さいか又は等しい距離の全てのエラー事象がP−1 Oの経路長で適切に解決される条件の下での図13のサンプルシーケンスそデル のための共有図である。
図15は、2の平方根より小さいか又は等しい距離の全てのエラー事象及びドロ ップアウト又はドロップインに対応する全てのエラー事象がP−6の経路長で適 切に解決される条件の下での図3のサンプルシーケンスモデルのための共有図で ある。
図16は、RLL制約条件なしの拡張部分応答クラスIV(EPR4)信号のた めのサンプルシーケンスモデルである。対応する部分応答多項式は、(1−D) (++D)iで、分離された遷移のための期待サンプルシーケンスは、112、 図17は、2より小さいか又は等しい距離の全てのエラー事象がP!10の経路 長で適切に解決される条件の下での図16のサンプルシーケンスモデルのための 共有図である。
図!8は、d−1のRLL制約条件を有する拡張部分応答クラス19(PH1) 信号のためのサンプルシーケンスモデルである。分離された遷移のための期待サ ンプルシーケンスは、1.Iである。
図19は、2の平方根より小さいか又は等しい距離の全てのエラー事象がP−1 Oの経路長で適切に解決される条件の下ての図18のサンプルシーケンスモデル のための共有図である。この同じ共有図が、ドロップアウト又はドロブブインエ ラー事象の適切な解決の付加条件が適用される場合、適用する。
図20は、d−1のRLL制約条件及び多項式(1−D)(1+D)−3によっ て与えられた信号モデルの場合のサンプルシーケンスモデルである。対応する分 離された遷移のための期待サンプルシーケンスは、L 3.3.1である。
図21は、lOの平方根より小さいか又は等しい距離の全てのエラー事象がP= 11の経路長で適切に解決される条件の下での図20のサンプルシーケンスモデ ルのための共有図である。
図22は、図21の共有図からとられるような3つのACSモジトルのみを使用 するために単純化されたサンプルシーケンスモデルためのビタビ復調器の実施化 のプロ、り図である。
図23は、図21の共有図からとられるような5つのACSモジュールのみを使 用するために単純化された図20のサンプルシーケンスモデルためのビタビ復! III!の実施化のブロック図である。
図24は、全てのドロップイン及びドロップアウトのエラー事象が適切に解決さ れる付加条件を有する図21と同様な共有図である。
図25は、共有ACSモジトルを有するシーケンス復調器ための一般的なブロッ ク図である。
図26は、非線形書き込み/媒体/l!み出しシステムのためのサンプルシーケ ンスモデルである。
図27は、図26のサンプルシーケンスモデルの共有図である。
図28は、プログラム可能な期待サンプルシーケンスを有する6状態機械モデル を示す。
図29は、他のプログラム可能な期待サンプルシーケンスを有する10状態機械 モデルを示す。
図30は、d−1の最少ランレングス制約条件を有するEPR4の場合の6状響 の修正されたサンプルシーケンスモデルを示している。図30の各シーケンスモ デル遷移は、図3の未修正のサンプルシーケンスモデルにおける2つの連続する /−ケンスモデル遷移の結合を表す。
図31は、2より小さいか又は等しい距離の全ての可能性のあるエラー事象が適 切に処理される条件の場合の図30のための共有図である。 図32は、図30 からの状態が2つのACSモジエールを共有するためにいかにグループ化される かを示す図である。
図33は、d−1の最少ランレングス制約条件を有する多項式(1−D)(1+ D)lに対応する部分応答信号のためのlO状態の修正されたサンプルシーケン スモデルを示す。図33の各シーケンスモデル遷移は図20の原モデルの2つの 連続するシーケンスモデル遷移の結合を表す。
図34は、図33からの状態が3つのACSモジュールを共有するためにいかに グループ化されるかを示す図である。
図35は、図33からの状態が5つのACSモジエールを共有するためにいかに グループ化されるかを示す図である。
図36は、ランレングス制約条件なしで、このモデルの各シーケンスモデル遷移 が図13の原モデルの2つの連続するシーケンスモデルの結合を表す図13と異 なるPR4信号のための修正された4状態サンプルシーケンスモデルを示す。
図37は、図36からの状態が2つのACSモジエールを共有するためにいかに グループ化されるかを示す図である。
ましい の な 1 本発明は、従来のように、別々のACSモジエールが各シーケンスモデル状筋と 関連されている場合、ACSモジュールが、その計算が不適切てある可能性が大 きい実際のサンプルシーケンスから非常に離れて(曳る経路墨こ対して経路エラ ー距離を計算する時間がかかるという事実を活用することとして考えられ得る。
本発明は、特定のACSモ′)コール(及びその関連経路メモリ)と1以上のシ ーケンスモデル状懸と動的に関連付ける。本発明を実施する一つのキーIt、正 しunレリス経路を、適度に発生する可能性があるか又はどんな理由であっても 特511の関心があるこれらの可能性のあるエラー事象から区別することによウ て重大な性能低下を行わないで、どの状態がACSモジュールを共有できるかを 決定することである。
下記は、サンプル7−ケンスモデルに彰けるどの状態が、受ζナ入れることがで きない性能低下なしに冫一ケンス復IIIの^CSモジトルを共有できるかを決 定するためのステップ・パイ・ステップ手順である。各ステップの正式の説明番 と続いては、そのステブプが図3のEPR4 6−1のサンプノレシーケンスモ デルにいかに適用されたかの例である。ステブプの−1くつか1ヨ、コンビ二一 夕の支援で実行されるのに明らかに完全に適している。付録Alt,ステップ3 〜5を実行するのに役立つように使用されるMATLABのコンビ1−タ゛ノ7 トウエアを1ノストしたものである.MATLABは、マサチ1−セ1ツ州ナテ イ1クのマスワーク社により配布されている計算ツールである。
ステップl.復調されるべき読み出し信号から期待サンブJレシーケンスのため の有限状態機械モデルを発生する。何らかの便利な方法でこの状i@li:番号 をつ1ナ図3は、d=1制約条件を有するEPR4モデルのためのステップ1の 結果を示す。便宜上、その24ラベルと等価の10進数1こよってこの状態を参 照する。
例えば、正極性の分離t4ルスは、状IlOで始まり、状!!1(こ移動し、次 ζこ31こ移動じ、次に7に移動し、自己ループを介して状態フに留まることに よって発生される。このモデルがこの状態シーケンスを交差すると、交差された 経路上の期待サンプルラベルはEPR4のサンプルされたパルス{0.6、1. 0、0.5、01...1}を発生し、推定チャネルビff}ラベルは、このパ ルスを発生するためにこのチャネルを励磁される単一の1を示している。
ステフブ2.復調器の経路メモリために長さPを選択する。この経路長は、分析 目的だけであり、所望ならば、経路長の実現は翼なるかもしれない。
一般に、最小距離で開いた又は閉じた可能性のあるエラー事象の最大持続時間よ り小さい経路長を選択するべきである。池の要因はまた、経路長の選択、特に、 最小距離で無限長の開いた可能性のあるエラー事象が存在する場合、影響を与え る。EPR4、d−1のサンプルシーケンスモデルの場合、適当であると知られ ている本例の場合、経路長P−6を選択する。
ステップ3.全ての符号語の完全リスト、すなわち長さPであるかより小さい期 待サンプルの合法的な冫一ケンスを作る。このリストに含まれているのは、各符 号語を発生する状態シーケンスである。符号語長nは、ステップ1からの状態機 械のn個の連続する状態遷移によって発生される得る任意の期待サンプルシーケ ンスである。このため、たとえ期待サンプルシーケンスが同一でも、その状総ノ ーケンスが翼なるならば、2つの符号語は翼なると考えられる。一般に、経路メ モリ長Pより小さい符号語長は符号語長Pに加えて考察されなければならない。
本明細書においてEPR4、d−1の符号語長6の網羅的なリストを含めること は実際的でない。例として、状!!IO (000)で始まる全てのサンプルシ ーケノス長4のリストを挙げる。(このステップを実行する際、任意の状態で始 まる全てのサンプル7−ケンス長4を考察されねばならない。状!IOで始まる サンプル/−ケンス長4だけが例示するためにここで使用されている)長さ4の サンプルシーケンスのための状態シーケンスは、それが開始状態及び終了状態の 両方を含んでいるため、5つのエントリを有する。
QQQ1 00001 ステップ4.ステップ3に発生されるサンプルシーケンスの+7ストから全ての 可能性のあるエラー事象、開いた及び閉じた可能性のあるエラー事象の両方を考 察する。可能性のある事象は同一の開始状態を有してt1るがそのシーケンスの 第2の状態が翼なうている等しい長さの任意のサンプルシーケンス対である。そ れは、正しいく伝送され又は記憶された)サンブノレシーケンスであることが第 1のサンプルシーケンスのために可能であり、一方、復IIIは第2のサンフk ’t − ’r冫スを間違って選択する。2つの状態シーケンスが同時Cこ同一 の状態Cこ戻るならば、エラー事象は“閉じている”。さもなければ、それは“ 開(蚤11る”。正規のビタビ復調器のエラー処理性能を保持したい可能性のあ るエラー事象の部分集合を選択する。
EPR4の例の場合、2が全ての閉じた可能性のあるエラー事象の最/I−ff i離であり,2より小さいか又は等しい距離の経路メモリより長(亀一亀かなる 開−1た可能性のあるエラー事象も存在しないので、その距離は2より小さ(X か又{家等し一一可能性のあるエラー事象の集合を含むように選択する。二一ク 1Jフドノルムを使用して,エラー事象の距離はエラー亭象を含む2つの符号語 間の各要素の差の二乗の総和の平方根である。ステブプ3の例示リストから、下 記の長さ4の3つの可能性のあるエラー事象が選択される。
1 2 1 Q O I S i I Z(ML,て(Xる)1210 0n7 7 1. 732(開−1てt1る》+ 2 1−1 0 1 3 7 6 Z (閉じている)ステップ5.ステップ1からの状態機械における各状態に対して 1行及び1列を有する共有表を形成する。共有表TRtJEの各要素で開始する 。その行及びその列によって表される2つの状態が選択された集合における任意 のエラー事象の2つの状態シーケンスによって同時に占有されるならば、要素は rFALsEJと付けられる。この基準は、ステップ4で選択された可能性のあ るエラー事象の部分事象に対する各エラー事象状fi/−ケンスの任意の位置で 適用する。共有表では、状態の順序のいずれかが両方の方法をとり得るか又はそ の代わりに共有表の上部の三角形だけが使用され得る。この共有表の全ての残り のTRUEI!素は、たとえあるとしても、対応する状態対が、まさし《それが 正規のビタビ復澗器で処理されるであろうような選択された部分集合におけるあ らゆるエラー事象を処理するために能力を犠牲にしないで復IImのACSモジ トルを共有することを示している。
EPR4、d−1の例の場合、6行、6列の共有表を形成する。各二冫トリは、 FALSEであることを示されるまで、TRUEと仮定される。ステ1プ4の例 示リストからの@1のエラー事象を考察する。箪lのサンプルシーケンスに対す る状態シーケンスは第2のクリックサイクルで状!IOである一方、第2のサン プルシーケンスに対する状態シーケンスは状!!lである。これは、これらの2 つの経路を識別し、かつ状!!!0及び1間のACSモジュールを共有してはい けないこのエラー事象を適正に処理することを意味する。したがって、状!IO に対しては行、状!I1に対しては列における共有表の要素をFALSEとりけ る。また、状!IOに対しては列、状態lに対しては行における共有表の要素を FALSEとつける。第1の例のエラー事象に対する状態シーケンスの残りは、 対(1、3)及び(3、7)はまた、ACSモジトルを共有することができない ことを意味する。この推論ラインがステップ4で選択された部分集合における全 てのエラー事象の終わりまで継続される場合、下記の共有表が得られる。(ここ で、111TRUEを意味し、0はFALSEを意味する)倶但 部l 狙 1 11 111 ■p(@)1101 1 1 0 1 0 <4)1000 1 1 1 0 1 上記の共有表は、状態の対が、ステップ3における例としてリストされているエ ラー事象及び考察されなければならないがこの例でリストされていない付加エラ ー事象の両方に基づいているACSモジトルを共有できるかどうかを示している 。ステップ3の完全な実行において、状態7 (111)及びステップ4の関連 エラー事象から始まるサンプルンーケンスを考察する場合、状!!(0,4)及 び(4,6)の2対はへ〇S七ジ1−ルを共有できない。0又は7以外の状態か ら始まるサンプルンーケンスが共有できない任意の付加的状態対を生じることが 起こる。
図10は、上記のEPR4、d=1の共有表からの情報を示している。6円は6 状態の一つを表す。ACSモジュールを共有することが可能とされる各状態対は 締で接続される。グループ内のあらゆる対が共有することが可能とされる場合の み、状諒群は相互にACSモジコールを共有する。
ステップ6、たとえあるとしても、ACSモジュールを共有することが可能とさ れる状態をいかにグループ化するかを決定する。この状態は、可能な最少のAC Sモジュール数を得るためにグループ化されるか又は非最少グループ化は他の望 ましい特性ため選択されるかである。
ステ1ブ5からのEPR4、d=1の共有表は、2つのACSモジュールのみを 使用する可能な唯一のグループ化である。このグループ化では、一つのACSモ ジュールは、状!l000.011及び110によって共有される。一方、第2 のACSモジュールは、状態001.1+1及び100によって共有される。
他のグループ化は、2以上のACSモジコールを使用することが可能である。
特別の関心の一つは対で共有することである。すなわち、000に対して111 ゜110に対してOQl、Ollに対して100である。この共有装置セよって 、経路ラベルは、一定の大きさを有するがしかし、その符号に対しては元の状態 に依存する。もしかすると、その結果により、技エラー距離計算の実現をさらに 単純化する。
実質的な性能損失を防止するために、選択された部分集合における全ての最小距 離の可能性のあるエラー事象を含めるべきである。他の可能性のあるエラー事象 は所望のように含められる。例えば、その距離が最小距離より大きい指定スレy /x−ホルトより小さかった全ての可能性のあるエラー事象を含むように選択で きた。又は、磁気媒体における欠陥からのドロップアウトのような情報チャネル の特別の非理想的局面から生じるように特徴付けられ得る全ての可能性のあるエ ラー事象を含めるように選択できた。経路メモリ長Pより小さい可能性のあるエ ラー事象は、長さPのエラー事象に加えて考察されねばならない。これは、長さ Pのエラー事象を最初に考察することによって分かり得る。もし長さ2における 関連エラー事象が既にスレ1ンネーホルド距離を越えなければ、長さ2のエラー 事象の2の終了状態はACJモジュールを共有できない。この距離2のエラー事 象の全ての長さPの拡大がスレ1ンネーホルド距離を越えることが可能であるが 、しかし全ての拡大がスレッシ1−ホルト距離を越えるという事実は、2の状態 がACSモジュールを共有するために十分でない。この議論は、Pより小さい任 意の長さのエラー事象の状@対まで拡張され得る。したがって、このような可能 性のあるエラー事象が特定の状態対間の共有を禁止するために唯一つであり、長 さPの唯一の可能性のあるエラー事象を考察するならば、該状態対が^CSモジ ュールを共有することができたと間違って結論するだろう。実は、このような共 有は、その距離が意思決定された時点でなおスレブシェーホルド以下であった2 つの経路間での時期尚早の決定を強いるだろう。これは、実効最小距離を減少し 、よってエラーレートを増大するだろう。
これは、どの状態がシーケンス検出器でACSモジエールを共有するかを決定す るためのステップ・パイ・ステ1ブ処理を終える。この処理は、その信号のため に複雑性を減少させたビタビ類似の検出器を設計するために任意の状態機械信号 モデルに適用される。エラー事象の選択部分集合の適当な選択によって複雑性の 減少に関連する性能低下を制御することができる。無視できる性能低下で実質的 な複雑性の減少を得ることはしばしば可能である。このような検出器がt)かに 実施されるかを示す原理及び例を後述する。
ACSモジ、−ルの共有は、ソースモジュール状態とACSモジュールとの動的 関連とみなされる。ACSモジ、−ルの共有は、モジトルが所与の時点で表示す る状態はどれかを指示するために1つ以上のメモリビットを各共有モジトルに付 加することによって実施される。メモリビット数は、モジエールを共有する各状 態に対して独特な表示を可能にするのに十分でなければならない。したがって、 ビット数は、モジュールを共有する状態数の2を底とする対数よりも大きいか又 は等しいことが必要である。各処理サイクルで、所与のACSモジュールへの全 ての入力経路に対する枝エラー距離の数値がめられ、他のACSモジトルに記憶 された対応する経路エラー距離に加算される。新しい経路エラー距離は比較され 、最小距離がそのACSCSモジルための生き残り経路として選択される。生き 残り経路に対する新しい経路エラー距離は、次のクロ・yクサイクルで使用する ためにACSモジコールに記憶される。さらに、生き残り経路から生じる最新状 態は、現ACSモジュールがこの時点で表示するべき状態1家どれかを独特に規 定する。次のクロ1クサイクル中、技エラー距電を発生するため1こ使用される だろうACSモジュールを離れる経路上のラベルは、ACSCSモジ−/し内の メモリビットによって決定される。
図11は、図3からの7−ケンスモデルが図1Oの共有図に基づtまたACSモ ジュールを共有する2つのグループにグループ化されたサンプルンーケンスモデ ルである。ACSモジエール1100は、任意の所与の時点で状aooo、Ol l又は110の一つと関連付けられる。AC3ll0Iは、任意の所与の時点で 残りの3つの状態の一つと関連付けられる。遷移1102は、状B000からそ れ自身まで(もしACSモノ1−ル1101が現在状!!l000であるならI f)の遷移を表示するか又は、それは状fio11から状!!100まで(もし ACSモジトルが現在状!io l 1であるならば)の遷移を表示するかの( 1ずれかである。
遷移!102は下記の表によって記述され得る。
mm 期待サンプル/推定チャネル ビット 000 000 0.0 / 0 011 110 0.0 / 1 例えば、ACSモジュール1100の内部状態メモリビットが、それは特定の時 間に状!!011を表示していることを指示するならば、そのモジエールの自己 ループは期待サンプル0.0、推定チャネルビットlを有する。その経路が選択 されるべきならば、そのACSモジュールによって表示されるべき次の状態は1 1Oである。もし現在の状態が110であるならば、ACSモジエール1100 からそれ自身までの自己ループは存在しないし、その選択を防止するための幾つ かの手段を設けなければならないことに注目しよう。
同様に、遷移1103は下記の表によって表示され得る。
1大塵 久旦区塵 期待サンプル/推定チャネルビット 000 001 0.570 011 111 0.5 / 0 11G too −1,070 遷移1104は下記の表によって表示され得る。
1隻! 久旦太! 期待サンプル/推定チャネルビット +11 111 (1,070 1o0 001 0.0 / 1 もし現在の状態が001ならば、自己ループは存在しないし、その選択を防止す るための幾つかの手段を設けなければならないことに注目しよう。
遷移1105は下記の表によって表示され得る。
1区塁 久Δ区! 期待サンプル/推定チャネルビット 001 011 −1.070 III 110 −0.570 100 Goo −0,i / 0 図11の各経路は、期待サンプルラベル及び推定チャネルビット(経路メモリに 対して出力される)ラベル並びに経路が始まるACSモジ異−ルによって表示さ れる可能な状態の各々に対する次の状態を示している表によって、実際ラベルが 付けられている。
図12のプロ・1り図は、図10の共有表及び図11のグループ化されたサンプ ルシーケンスモデルに従って単純化されたd−1を有するEPR4信号に対して 複雑性を減少したビタピ復關器の実施を示す。2つのACSモジトルだけが存在 する。各々は、選択するために2つのシーケンスモデル遷移のみだけを有し、各 々は、任意の特定の時間に3つの状態の一つを表示する。たとえ経路ラベルのよ うな5つの興なる期待サンプル値があるとしても、4つの枝エラー距離ジェネレ ータのみがある。図11の状態機械の経路の全数が、それは全ての5つの期待サ ンプル値に対する枝エラー距離が同時に必要とされる場合では決してないことを 意味するたった4つであるため、これは可能である。この期待サンプルメモリは 図11の各経路に対して表からの期待サンプルラベルを記憶する。
図13は、RLL制約条件なしの部分応答クラスIV(PH1)信号のためのサ ンプルノーケンスモデルである。対応する部分応答多項式は、(1−D)(1+ D)で、分離された媒体遷移ための期待サンプルシーケンスは1% lである。
図14は、2の平方根より小さいか又は等しい距離の全てのエラー事象がP−1 0の経路長に対して適切に解決され、すなわち、それらがシーケンスモデル状態 毎にひとつのACSモジュールを有する正規のビタビ復調器によって解決される ように解決されるという条件の下での図13のサンプルシーケンスモデルための 共有表である。図14は、ACSモジュールの最少数を有するグループ化された サンプルシーケンスモデルための独特なグループ化である。すなわち、2を有す る状!Il及び4を有する状fi3である。
図15は、2より小さいか又は等しい距離の全てのエラー事象及びドロップアウ ト又はドロップインエラー事象に対応する全てのエラー事象(より徹底的に後述 される)がP−6の経路長によって適切に解決されるという条件の下での図3( EPR4、d−1)のサンプルシーケンスモデルための共有図である。図16は 、この場合には独特な最少ACSグループ化がある、すなわち001を有する状 態100.011を有する状fit 10.状態000.状l!111’t’あ ることを示している。
図16は、RLL制約条件なしの拡張部分応答クラスIV(PH1)信号のため のサンプルノーケンスモデルである。対応する部分応答多項式は、(1−D)( 1+D)で、分離された媒体遷移ための期待サンプルシーケンスは1,2.1で ある。図17は、2の平方根より小さいか又は苓しい距離の全てのエラー事象が P=10の経路長に対して適切に解決されるという条件の下でのIt!016の 信号モデルための共有図である。この場合には2つの状態間で共有することがで きるたった一つのACSモジトルが存在する。
図18は、d=1のRLL制約条件を有する部分応答クラスIV(PH1)信号 のためのサンプルノーケンスモデルである。分離された媒体遷移だめの期待サン プルノーケンスは1.1である。図19は、2の平方根より小さいか又は等しい 距離の全てのエラー事象がP=10の経路長に対して適切に解決されるという条 件の下での図18の信号モデルための共有図である。ドロ1ブイン及びドロップ アウトエラー事象の適切な解決の付加条件が適用される場合、この共有図が適用 される。図14と同様に、図19は、独特な最少ACSグループ化が存在するこ とを示している。すなわち、2を有する状態l及び4を有する状ts3である。
図20は、d−1のRLL制約条件ためのサンプルシーケンスモデル及び(l− D)(1+D)−3の部分応答多項式を有するモデル信号である。対応する分層 された媒体遷移ための期待サンプルシーケンスは1,3.3.1である。
図21は、lOの平方根より小さいか又は等しい距離の全てのエラー事象がP= 11の経路長を有する正規のとりと復調器によって解決されるように解決される という条件の下での図20のサンプルシーケンスモデルための共有表である。
図21の共有図は、状態が、それぞれがACSモジトルを共有する下記の3つの グループにグループ化され得る。すなわち、1,3.8.10と、2.4.6と 、5.7.9とである。状態1,2.5は互いに接続されな(、別々のグループ にならなければならないので、3つの共有グループより少なくグループ化され得 ない。図22は、このような3つのAC8の実施化のブロック図である。 4つ 以上のACSモジエールを有する図20のサンプルシーケンスモデルための多く の共有装置がある。特別の意義の一つは、ベアリングである。すなわち、lと1 O12と9.3と8.4と7.5と6である。この装置は、実施するのに5つの AC,Sモジュールを必要とするが、同一のシーケンス遷移内の全ての期待サン プルの大きさは、シーケンスモデル状態グループ内の現シーケンスモデル状態に かかわらず一定であるという利点を有している。期待サンプルのサインのみは現 7−ケンスモデル状態に依存するため、これは、枝距離が、処理されるべき各反 復に対して必要とされる時間を減少する最少の付加ハードウェアで部分的に予め 計1されることを可能にする。図23は、このような5つのAC3の実施化のプ ロ1り図である。
図24は、図20のサンプルシーケンスモデルの共有図である。それは、全ての ドロップイノ及びドロップアウトエラー事象が適切に解決されるという付加条件 と共に図21の条件を使用する。このサンプルシーケンスモデル対する一つの最 少のACSグループ化は下記の6つのACSモジュールを必要する。すなわち、 状!Ii1及び8、状!s2及び6、状!I3及び10.状fi5及び9、状! !4及び7である。
図25は、ACSモジュールの幾つか又は全てが多数の状態に関連付けられる/ −ケンス復調器の一般ブロック図である。状態遷移プロ1りは、各反復における 各ACSモノエールに対して、それが、そのACSモジ5−ル及び選択された枝 が源を発するACSモジュールの現在の状1への選択された枝に基づく次の反復 で表示されるべきその関連状態のうちのどれかを決定する。枝ラベル選択ブロッ クは、技が源を発するACSモジュールによって表示される現在の状態に基づ( 6技に対して適当な技ラベルを決定する。
一般に、トレード・オフは、本発明によって可能にされた複雑性の減少と回路タ イミングのような他の考察の間でなされる必要がある。例えば、図23の5AC 8の実施は、図22の明らかにより複雑でない3ACSの実施より有利である。
ドロップアウト びドロップインエラー例えば、なにかの磁気記録媒体のうちの なにかの媒体の非理想的態様の一つは、所望のように、遷移を形成しない、例え ば磁化しない小さい領域が媒体に存在する。このような媒体欠陥は、短い時間に わたるアナログ読み出し信号の減衰又は完全な抑圧に帰し得る。又は、それは、 磁化領域と欠陥領域間の遷移によって引き起こされるアナログ読み出し信号のス プリアスパルスに帰する。ドロップアウトエラーは、書き込まれた遷移が検出さ れないエラーであり、一方、ドロップイノエラーは、何も書き込まれていない遷 移が間違って検出されたエラーである。
媒体欠陥がドロップアウト又はドロップインエラーを引き起しがちである状況で は、シーケンス復調器が、その能力のおよぶかぎりではドロップアウト及びドロ ップインを処理することが重要である。もし、そうであるなら、ドロップアウト 及びドロップインエラー事象は、複雑性を低減した検出器が正規のビタビ検出器 と同様に実行するエラー事象の集合に特徴付けられる必要があり、かつ含める必 要がある。
推定チャネルピットン−ケンスが、正しいチャネルピットシーケンスが0を含む あらゆる位置に遷移なしを指示する0を含み、かつ正しいチャネルピットシーケ ンスが、遷移が書き込まれたことを指示するlを含む1つ以上の位置に0を含む ならば、エラー事象をドロ1ブアウトと特徴付ける。同一のエラー事象がドロッ プアウトである場合、正しいチャネル上1トシーケンス及び推定チャネルビット /−ケンスの役割が逆ならば、エラー事象がドロップイノと特徴付けられる。
エラー事象のどちらかの経路が正しい経路に対して合法的選択であるので、該部 分集合における全てのドロップアウトエラー事象の包含は、全てのドロップイン エラー事象を自動的に包含する。包含されない事象は、同一のエラー事象内のド ロップアウト及びドロップインの幾つかの組み合わせを表す事象である。図16 及び図24の共有図は、ドロップアウト及びドロップインエラー事象が最小距離 エラー事象を加えて含められる場合の2つの興なる信号モデルに対してACSモ ジュールの許容共有を示している。
5チヤネルのための モデル 部分応答チャネルは線形システムであるが、信号源のための有限状態機械モデル の使用は、必ずしも線形システムを前提としない。状態機械が線形システムを表 示しようがしまいが、ビタビ検出器は、状態機械モデルにマツチし、かつ関連ト レリスを通る生き残り経路を選択するように形成される。本発明は、それが線形 チャネルのためのビタビ検出器に適用されると全く同様に非線形チャネルのため にこのような検出器を適用する。
図26は、非線形書き込み/送信チャネル、媒体応答及び/又は読み出し/受信 チャネルを有するシステムのためのサンプルシーケンスモデルを示している。
ここで記載されている非線形性の種類は、高記録密度のなんらかのハードディス ク媒体によって実際示されている非線形性の単純化である。分離された遷移に対 するこの/ステムのサンプルされた応答は、PR4チャネルのための場合のよう に0.1.1.Oである。しかし、システムの非線形性のために、隣接する遷移 は、パルスの線形重畳によって予測されるよりも大きい量だけ各遷移に対する読 み出しパルスの振幅を相互に減少する。遷移がいずれかであるが両方でない側の 隣接するビット位置において隣接遷移を有するならば、その応答パルスは振幅が 減少するので、およそa<1の場合、サンプル値は0、a、a、0である。もし 遷移が両側の隣接するビット位置における隣接遷移を有するならば、その振幅は 、およそb<aの場合、0.1% b、0のサンプル値を与えるためにさらに減 少される。2進状態ラベルは4ピツトの媒体の状態記録を表している。もし遷移 の位置が得られるパルスの第1の非0のサンプルと関連付けられるならば、この 状態機械が、状態ラベルの最下位桁がその遷移応答が丁度始まるビット位置の次 のビット位置におけるチ中ネル状態を指示する意味で1ビツトの先読みを組み込 む。
これは、現遷移が次の遷移によって振幅を減少されるか否かを決定するために必 要である。しかし、その応答パルスが開始する直前に各遷移をそのサンプルに関 連付けるほうがよろしいので、この先読みは、概念だけである。
図26にモデル化された非線形挙動は、2の平方根であるPR4モデルに対する 最小距離に比較してこのモデルに対する最小距離を減少する。それはまた、最小 距離よりもわずかに大きい距離の事象があるが、上記の単純化のステップ3に興 味があると考察される集合に事象を含めることが重要である最小距離に十分接近 する状況を形成する。したがって、図26の同一のサンプルシーケンスモデルの 最適のAC3の共有可能性は、非線形性パラメーター及びb並びに関心のあるエ ラー事象ためのスレフシ1−ホルトとして選択される距離に依存する。それらは また、RLL符号化のような符号化制約条件及び選択された経路メモリ長に依存 する。図27は、自−〇、85、b−0,7、P電8で、かっ2の平方根より小 さいか又は等しい距離(この場合の閉じた可能性のあるエラー事象の最小距離は 0.85x2の平方根である)の全ての可能性のある事象を含む場合に対する図 26のサンプルシーケンスモデルのための共有図を示す。図27の共有図は、こ のサンプルノーケンスモデルのための最少AC3検出器が下記のように10のA CSモジュールによって実施され得る。すなわち、13を有する状fio112 を有する状5!1,15を有する状fi2.14を有する状!!3.9を有する 状!16.8を有する状fi7、状態4、状!!5、状!!io及び状態1Nで ある。
ビタビンーケンス検 の単純化したソフトウェアの し情報レートが使用可能な プロセッサの命令実行レートに対して低い状況では、適当なソフトウェアを実行 する多目的プロセッサを使用してアナログ読み出し信号のサンプルを復調するこ とが可能である。このような実施は、“モジュール”がハードウェアユニ1トで あるACSモジエールを有しないないのに、プロセッサの一連の命令として、ハ ードウェア^csモジュールの機能と同等である一連の加算機能、比較機能、選 択機能を実行するACSルーチンを有している。ここに提示されている技術は、 採られた各サンプルを処理するのに必要であるこのようなACSルーチンの実行 数を減少するために適用可能であり、したがって、所与のプロセッサが支援する ことができる最大サンプルレートをスピードアップする。特定の状況でできたこ のスピードアップは、本発明の単純化及びハードウェア復調器が必要とされるそ の関連するスピードアップなしであるゆえ、ビタビ復調器のソフトウェアの実施 を実用的にすることが可能である。このようなソフトウェア復調器の潜在的に低 い実施コストに加えて、ソフトウェアの実施は、サンプルモデル及び符号化の制 約条件の選択のさいに潜在的に非常に有利なフレキシビリティを提供するだろう 。
サンプルモデルのプログラム可 多くのアプリケーン1ンに対して、分離された遷移により期待されたサンプルシ ーケンスを変えることができるように、シーケンス検出器を実施することが好ま しい。図28が、プログラム可能な期待サンプルシーケンス8、b%Cを有する 6つの状態機械モデルを示し、図29が、他のプログラム可能な期待サンプルノ ーケンスa、b、1.cを有するlOの状態機械モデルを示している。このサン プルシーケンス8、b、1.cは、任意の4つの信号モデル又は分離された媒体 遷移毎のより少ないサンプルに適合できる。―、b及びCの値は、0から2まで ぐらい変化することを許容されるべきであるので、その値は、第3の期待サンプ ルが1である制約条件が単なる正規化の問題であるように選択され得る。例えば 、a及びCを0から約0.5までに変化させることを可能にし、bを0から約2 まで変化させることを可能にすることは、記録密度の範囲にわたって誘導磁気読 み出しヘッドによって発生されるように適度に期待されている任意のパルス形状 をカバーすることを可能にする。
4つのサンプル検出器のプログラム可能性の重要な密接な関係は、全く別個のも のとして取り扱われた特別の場合の幾つかを結合することを必要とする。もし、 a、b、1、C1を0.1,1.Oに設定するならば、PH1に対する検出器を 有する。もし、8、b、1、clを0.0.6.1,0.5に設定するならば、 EPR4に対する検出器を有する。ポイントは、PH1及びEPR4並びに4つ のサンプルのそれぞれは、それら自身の別個の状態機械モデルを通常有している 点であり、したがって、ACSモジュールのそれ自身のアーキテクチャを有する 点である。本発明のサンプルモデルのプログラム可能性は、単一の検出器又は復 調器アーキテクチャを有するPH1又はEPR4(又は多数の他の信号モデルの ひとつ)の場合を支援する。
プログラム可能なノーケンス検出器の使用は、非常に多くの再試行戦略を実施す ることを可能にする。プログラム可能な等化層と結合して使用される場合、異な る等化の標的は、データ記録の試みられた再読み出しために検出器及び等化層の 両者のために設定され得る。例えば、1,3.3.1のサイドをサンプルされた パルスに対して設定された検出器及びこのようなパルスを提供するようにブクグ ラムイヒされた等化層で開始できた。データ記録を読み出すのに失敗すると、1 .2、lの中央をサンプルされたパルスに切り替え、このようなパルスを提供す るために等化層を変更し、データ記録を再度読み出そうと試みる。
プログラム可能なシーケンス検出器の使用はまた、最適等化の標的が、記録媒体 のあらゆる部分に対して同一でないという利点を有する。磁気ディスクの内側ト ラックは、最高性能のために外側トラックと翼なるパルス形状を必要とする。
また、複数のヘッド及び記録面を有するディスクの場合、最適のパルス形状は各 ヘッドのために異なるかもしれない。プログラム可能な検出器は、各記録面の各 トラックがそれ自身の最適パラメータセットで読み出されることを可能にする。
プログラム可能なノーケンス検出器は、本発明の原理を共有するAC8を使用し て形成される。この場合、選択された共有装置が期待サンプルの全ての可能なプ ログラム化された値のために許容されることを保証するために注意すべきである 。
/−ケンスモデル 態遷 の複 のサンプル時々、必要とされるサンプルレート 及び対応するチャネルビットレートは、最大ACSモジトルサイクルレート、す なわち、Acsそジュールの特別の実施が実際のサンプル値を受け取ることがで き、生き残り経路を選択するレートを越える。これが生じると、一つの手段が計 算を再構成するために必要とされるので、より多くの処理が並列で行われる。こ れは、適当に修正されたサンプルシーケンスモデルで開始することによってシー ケンス検出器て達成され得る。
ACSモジエールが読み出し信号サンプルを処理する速度の倍化が十分である場 合を考察しよう。この場合、サンプルシーケンスモデルは、可能な連続シーケン スモデル遷移の6対を修正されたサンプルシーケンスモデルの単一の状態遷移と みなすことによって修正される。修正されたサンプルシーケンスモデルの全ての シーケンスモデル遷移は、原サンプルシーケンスモデルからの全ての可能な連続 遷移対を表す。修正された検出器は、アナログ読み出し信号のサンプル対を受け 取り、受信サンプル対と6技に対する期待サンプル対とを比較することにより枝 距離を発生し、合成された枝距離と以前の経路距離を加算し、かつ生き残り経路 を選択する。実際、サンプルシーケンスモデルは、状態遷移毎の複数のサンプル を受け取り、かつ処理するように修正され、対応するトレリスの基本フレームは 、その枝が原トレリスの2つの連続基本フレームを通る全ての経路を表す修正さ れた基本フレームによって取り換えられる。
この修正の利点は、加算、比較、選択処理がサンプルレートの半分で作動できる ことである。この修正のコストは、合成枝距芝が計算するのが複雑で、かつ一般 に各ACSモジエールに入る経路は多くあるということである。多数の経路距離 間の比較は合成技距離の計算のように並列に実行できる。当業者に明らかなよう に、類似の修正がACSモジュールのサイクル毎に並列に3つ以上のサンプルを 処理するために使用され得る。
図30は、d=1の最少ランレングス制約条件を要するEPR4のための6状態 修正サンプルシーケンスモデルを示している。このモデルは、このモデルの各/ −ケンスそデル遷移が図3の未修正サンプルシーケンスモデルの2つの連続する シーケンスモデル遷移の結合を表していることで、図3と興なる。図30のラベ ルは、期待サンプル対と対応する推定チャネルビット対を示している。
図31は、2より小さいか又は等しい距離の全ての可能性のあるエラー事象が適 正に処理されることを必要とするとき得られた共有図である。この距離における 最も長い可能性のあるエラー事象は、元の単一のサンプルのトレリスの6つのフ レームにわたる。同一の可能性のあるエラー事象は2倍のサンプルのトレリスの 4つのフレームの一部にわたる。それで、この共有図の場合、経路長は、P−8 として取られ、8つのサンプルの長さまで可能性のあるエラー事象が考察される ことを意味する。このサンプルは対で処理されるので、同一の長さの可能性のあ るエラー事象のみが考察される。この場合に許容される共有は、同一のシーケン スモデルが1回に1サンプル適用される時に許容される共有と同一であることに 注目しよう。
ACSモジュールを共有するためにシーケンスモデル状態をグループ化すること と遷移毎に複数のサンプルを処理するためにサンプルシーケンスモデルを修正す ることの両者は、同一シーケンス検出器で実施され得る。図32は、図30から の状態が2つのACSモジュールを共有するためにいかにグループ化するかを示 す図である。各ACSモジュールは4つの人力経路を処理する。この図に並列経 路があることを注目しよう。例えば、状!1011は、状態の左側のグループに 対してACSモジトルによって現在表されているならば、枝111は、ラベル0 、−271.0を有する011から100への枝を表し、一方、枝B4は、ラベ ル1、Olo、Oを有する011から111への枝を表す。これらの枝の各々は 、可能なシーケンスモデル遷移を表し、両者は、生き残り経路がそれが進むAC Sモジュールによって選択される場合、考察されねばならない。図32は、シー ケンス検llB!!が1/2のサンプルレートの処理速度でd−1を有するEP R4信号のために実施されるアーキテクチャを意味する。
図33は、d−1の最少ランレングス制約条件を有する多項式(1−D) (1 +D)−3に対応する部分応答信号のための10状態の修正サンプルシーケンス モデルを示す。このモデルは、修正されたモデルの各シーケンスモデルが図20 の原モデルの2つの連続シーケンスモデル遷移の組み合わせを表す。図33のラ ベルは、期待サンプル対及び対応する推定チャネルビット対を指示する。
図33のサンプルシーケンスモデルがACSモジュールの許容可能な共有を決定 するために分析される場合、その結果は単一のサンプルの場合と同じである。
10の平方根より小さいか又は等しい距離の全ての可能性のあるエラー事象の適 切な解決のために、共有図は図21で示されるようになる。
図34は、図33が3つのAC9そジュールを共有するためにいかにグループ化 されるかを示す。各ACSモジュールは3つの入力経路を処理する。この場合、 並列経路は必要とされない。図34は、シーケンス検出器が172のサンプルレ ートのACSモジトルサイクルレートでd−1を有する多項式(1−D)(1+ D)lに対応する部分応答信号ために実施されるアーキテクチャを意味する。
図35は、図33からの状態が5つの^CSモジュールを共有するためにいかに グループ化されるかを示す図である。各^CSモジュールは2つ又は3つ入力経 路を処理し、並列経路は必要とされない。図34は、シーケンス検出器が1/2 のサンプルレートのACSモジトルサイクルレートでd−1を有する多項式(1 −D)(1+D)iに対応する部分応答信号ためにいかに実施されるかを示す。
未修正又は単一のサンプルの場合、このアーキテクチャにおける技ラベルのみは 、そのサインに対するその元の状態に依存する。
図36は、ランレングス制約条件なしのPR4信号のための修正された4つの状 態のサンプルシーケンスモデルを示している。このモデルは、このモデルの各7 −ケンスモデル遷移が図13の原モデルの2つの連続するシーケンスモデル遷移 の組み合わせを表している点で図13と興なっている。図36におけるラベルは 、期待サンプル対及び対応する推定チャネルビット対を示している。
図36のサンプルシーケンスモデルは、ACSモジエールの許容可能な共有を決 定するために分析され、その結果は単一のサンプルの場合と同様である。2の平 方根より小さいか又は等しい距離の全ての可能性のあるエラー事象の適切な解決 のために、共有図は図14に示されるようになる。
図37は、図36からの状態が2つのACSモジエールを共有するためにいかに グループ化されるかを示す図である。並列経路は必要とされる。各ACSモジュ ールは4つの入力経路を処理する。図37は、シーケンス検出器が1/2のサン プルレートのACSモノ1−ルサイクルレートでPH1のためにいかに実施され るかを示す。従来の技術では、PH1のためのシーケンス検出器は、サンプルシ ーケンスを2つのサブシーケンスにインターリーブを解くことによって形成され る。このサブシーケンスの各々は、(1−D)部分応答信号のためのビタビ検出 器を使用して別々に復調される。各インターリーブにおける処理速度は、1/2 のサンプルシートである。このインターリーブを解かれた復調は、PH1の多項 式(+−D)(1+D)−(1−Dl)はDの偶数の累乗のみを含み、したがっ てサンプル間の依存関係は同一のインターリーブのサンプルに制限されるため、 PH1に対して可能である。本発明は、並列処理を達成し、かつPH1のシーケ ンス復調器の処理速度を減少するために他の方法を与える。
下記の請求の範囲において、ワード検出器が、復調、復号化又はその他のために 使用されようが使用されまいが、任意のシーケンス検出器を示すために一般的な 意味で使用されている。
本発明の好ましい実施例及び他の実施例は開示され、かつここで詳述されている ので、形式や細部での種々の変更がその精神及び範囲を逸脱しないで行われるこ とは当業者に明らかである。
菖^TLAB PIIOGRAM iスフリフトファイル $h訂tics、■は、所与の状態機械のための符号語 のりストiを発生し、全てのエラー事象(同一の状態で始まり、第1の遷移で具 なる)をi識別する。次に、それは、全てのエラー事象をよく調べ、このエラー 事象をい駕くつかの特定の基準に対してふるいにかけ、状態機械のどの状態が特 定のエラ駕−事象の集合を処理するために検出器の能力に妥協しないでACSユ ニット及び経i路メモリを共有できるかを判定する。それはまた、2つ以上のサ ンプルはクロ駕フクサイクルごとに処理される条件の下で許容可能な共有を分析 できる。
2この状態機械は、結合された遷移/入力マトリックス^によって記述される。
iこのマトリックスは、正方形で、l、j要素は状1!1から状態jへの経路の ための%w4待サンプルである。状m+から状Bjへの経路が全熱ないならば、 マトリック1ス^は、位置(1,3)のNaNを含むべきである。対応するマト リックス0は、^(^におiける遷移に対応しない0の要素は何でもいい)て指 定された各遷移に対して推定iチャネルビットを与える。
% Richard T、 Bahrens、 1992年2月for■at  compact 駕 駕この問題を規定するためにユーザ入力を受け取る:駕 le A・入力(°状態遷移/入カマトリックスを入力する。°):OL+++(゛出 力マトリックスを入力する。°)。
nclockg入力(′クロークサイクル毎に処理するためにサンプル番号を入 力する:°): Nmax富入力(゛デコーダの経路長を入力する:゛);1f(re■(Nma x、 neloek−*O)エラー(°経路長はクロック毎の複数のサンプル番 号でなければならない°)nd nor■type・入力(°所望のノルム(ユークリッド幾何学の場合2を使用 する): ’);dlgp(’今、あなたが含めたいためのエラー事象のタイプ は何かを指定する:1)dimpC(1)距離を有する事象〈・所与の°クリテ ィカル°距離:°)dlsp(’ (2)ドロップアウトとして特徴付けられ得 る:°)dl@p(” ) erltdigtll入力(°°クリティカル°距離を入力する:°):5av edrop*入力(°ドOツブアウトエラー(0/1)含めるか゛):145a vedrop di・入力(考察するための最大トロフプビット数:゛):lse dropoutwo: nd tellwhy・人力(゛何故各共有が(0/I)が禁止されるのかの例をあな たは必要としますか°): n!長さくA)、 %状態数 [T、 1.D]*5titconv(^、0゜ncloek) ;%該状態機 械を他の状態機械に変換するfor■at sharetable * ones(n、n):%全ての状態は共有可能であ ることを仮定することによって開始する for N 雪nelock:nclock:Maim%各符号の長さに対して disp([’Conslderlng eodevords or leng th ’ 1nt2str(11)])rot i ++ I・n 駕各開始す る状態に対してdlsp([’Worklng on error event s tMt 5tart In @tate ’ Int2str(1)]j tldx 會find(T(:、1)”I);駕状態1から全ての遷移を見つけ る5tateseq@* T(tidl、 :)’ ; %状態ノーケンス91 .を追跡するcy m I(tldz、 :)’ : 駕及び符号語、、。
outputs * D(tldx、 :)’ ; %及びチャネルビット[d u■■y、M] m 5ize(Cys):for k lI (2’nclo ck):nclock:Nnewstite*Hs II[1; newews ++ [1: ne曹outputs 冨 []: for j @l:M tidy * find(Tに、1)”sLmLeseqg(k/ncloek l));5titeseq m 5titeseqs(:、j)”ones(1 ,length(tidy)):nevitateseqs m [newst ateseqs (stateseq: T(tldx、2)’]];cv *  cvs(:、Jl’onei(+、 length(tidy));newe vs 冨 [newcvs [cl: I(tidy、:)’11;outpu t * outputs(:、 j)”ones(1,length(tidy ));nevoutputs * [nevoutputs (outputH D(tldx、:)’〕1:nd stiteieqs * newstateseqs:outputs e n evoutputs:[du++++y、M] * 5ize(c++s);  %状!IIからの長さkの符号語nd iいま、われわれは、状態1から始まる全ての−の符号語のリストを有する。
iかつ、われわれは、状U+で開始する全てのエラー事象を調べることかでiき る。
tar j ” I:(M−1) for k 1I(lI1):M if (stiteseqs(2,3)*門tateseqs(2,k)) % 対がエラー事象ならば、dist ++ norm(evs(:、j)−ews (:、k)、no+vtype): %距離を見つけるif 5avedrop % ドロップアウト/ドロップイン事象をチェックする dropout II 1sdrop(outputs(:j)、output s(:、k)、dl);dropout * dropout l 1sdro p(outputs(:、 k)、outputs(:、 j)、dl)。
nd If (dlst<erltdliL) l dropout%興味ある事象な らばiti lI2;%エラー事象の開始でスタートするwhile (stl <−(N/neloek+1)) %事象が終わるまでu (state@eq i(stl、j)”*を麿teseqs(stl、k)stJ m stste geqi(gtl、j):ILk ”れateseqs(gtl、 k) :I f @haretible(sLJ、ILk)1Mretible(Itj、I tk) @ o; s許容されない共有dlip([’Torklng non iharsabls 5tate pair: ” 、、。
Int2sLr(sLj) °、’ Int2str(stk)])If te llwhF dllpCAn error event needing this pai r:’)dlspCCodewordc ’) dlsp([ews(:、1 cvs(:、k)]’)dispCState  5equences: ’)dnp((gntegeqg(:、j) stst egeqi(:、k)]’)dlmpCOutputs: ’) dlsp([outputs(:、j) outputs(:、k)]’)dl sp([’DIsLinee * ’ num2str(dlst)])If  dropout dlspCThis Is a dropout event、’)nd le end れ; 實 stt + l; lse reak nd nd nd @nd nd nd nd nd nd 1c sharetable * 5haretable&(sharelabla’ );di@pCSharing table: ’)disp([nan +: n: [(1:n)’ 5haretab+e]])IIIltII■■!5I IIIIIIIIIIIII露■−賦冨冨lll露寞翼菅露8鵞冨寓奪寥寓奪宏 露雷寞冨冒冨寥璽宵婁譚―傘寓奪■■■癘`1諺膳露諺富纏− 関数ドロノプアウト−1sdrop(oull、out2.dl)12遭シーケ ンスoutl及びout2間のエラーがドロップアウトとして特徴付けられsr 尋るならば、ドロップ= l5drop(ouH,outLdl)はmlに戻る 、そうでなければmO〜に戻る。
% (1) ouLlにおけるあらゆる0はout2における0である場合(ド ロップイ% ン又はシフトなし)、 i かつ(2)outlにおける少なくとも1つのlがouL2におけるOであ る場合(ドロ% ツブアウト)、 瓢 かつ(3)outlにおけるたかだかdl Isが0ut2における0てあ 6場合(あまり多(ない)、 iドロップアウトが指示される。
%dlが供給されないならば、それは無限量として取られる% Rlchard  T、 Behrens、 190年2月1「 n訂1nく3 dl II Inf: もnd nusdrop * su■((outl−J)&(out2”o));dro pout f (−any((outlstol&(out2m++I)))  & (numdrop>01 & (Flll■dr盾吹メ|di) ; 関数[T、 1.D]lIm!ateonv(^、 O,n)【丁1. Dlw ststeonv(^、O,n)は、5hsrsaeo、s (かつここで、説 明されている)によって使用される入カフ婦−マフトからの状態機械をクロック サイクル毎にn個のサンプルを処理する状態機械を説明するために遺しているフ ォーマットに変換する。
新しいフォーマットは3つのマトリ1クスからなる。Tは、該機械におけるあら ゆる遷移経路に対して1行、及び遷移経路が人出する状態数を含む2列を有する 遷移リストである。■は、Tにおけるあらゆる行に対して1行、及び!クロプク サイクル(n)で処理されるあらゆるサンプルに対して1列を有する入力ラベル (期待サンプル)のリストである。Dは!と間じフォーマットにおける出力ラベ ル(チャネルピット)のリストである。
Rlehard T、Bshrens、1992年2月ns IIlength (^)、1状態数T”[];II[1:D−[]: tar l * l:ns%各開始状態に対してIrans 1Iflnd(− Isnan(A(+、:))):駕有効遷移を見つける5tateseqs *  trans; 駕状態シーケンス19.を追跡するews *^(1,Lr5 ns); 駕及び入力ラベル8.。
Ot+Iputl f O(1,Irans); 駕及び出力ラベル9.。
M ” length(evs); for k t 2+n newstaLeseqs t (];newest II [1: ne豐outputs 11 [1; for j −l:M trans w rind(−1snan(^(gtaLeseqs(k−1, J)、 :))) ;ItaLeleq @ 1tateseq@(:、1)” ones(+、length(trans));nevstitesaqs I l [newstaLeseqs [5tate*eq; trans]];c v m cvs(:iどones(1,length(tran@));new evs w [newcvs [ev; ^(stataseq(k−1)、t rans)]];output w outputs(:l)’ones(1, length(trans));newoutputs II [ne曹out puts [output; O(stitegeq(k−1)、trans> ]];nd stiteseqs ’+ nevstitesaqs:outputs言ne 曹outputs;[du冒my、M] 露5ize(Cys)H%状fi1か ら長さkの符号語数nd %遷移経路リストにn個の符号語に加算するl w [1; cys’]; T g [T: [l”ones(l11.l) 5tateseqs(n、: )’11;D ![D; outputsH]; nd 佳鰍N 浄書(内容に変更なし) FIG、 1 (夜康秋−υ FIG、 2 (従諌狭斬0 FIG、 4 (Q役宵p 503〜 FIG、 6 (従来仮術) FIG、 9 FIG、 10 FIG、 II FIG、 13 FIG、 15 FIG、 16 FIG、 20 FIG、 21 ヅイン FIG、 23 FIG、 2/+ FIG、 25 FIG、 26 FIG、 27 bc FIG、 31 FIG、 32 FIG、 34 お 手続補正書く方式) %式% 1、事件の表示 平成5年特許願 第516622号 (国際出願番号)PCT/US93102241、発明の名称 複雑性を低減したとりとタイプのシーケンス検出器のための方法及び装置3、補 正をする者 事件との関係 特許出願人 名 称 サーラス・ロジック・インコーポレーチブド4、代理人 居 所 〒100 東京都千代田区永田町2丁目4番2号秀和溜池ビル8階 山川国際特許事務所内 6、補正の対象 (1)特許法第184条の5第1項の規定による書面の特許出願人の欄(2)図 面の翻訳文 (3)別紙の通り フロントページの続き (51) Int、 C1,’ 識別記号 庁内整理番号GLIB 20/18  544 Z 9074−5D570 E 9074−5D HO3H17100B 8842−5JHO3M 7/14 B 8842−5 JHO4L 25108 B 9199−5に(81)指定国 EP(AT、B E、CH,DE。
DK、ES、FR,GB、GR,IE、IT、LU、MC,NL、PT、SE) 、0A(BF、BJ、CF、CG、 CI、 CM、 GA、 GN、 ML、  MR,SN、 TD。
TG)、 AT、 AU、 BB、 BG、 BR,CA、 CH。
CZ、DE、DK、ES、FI、GB、HU、JP、KP、 KR,KZ、 L K、 LU、 MG、 MN、 MW、 NL、No、NZ、PL、PT、RO ,RU、SD、SE。
SK、UA、VN FI (72)発明者 グローヴアー、ニールアメリカ合衆国 80038 コロラド 州・ブルーム フィールド・ビイオーボックス0937・ (番地なし)

Claims (1)

  1. 【特許請求の範囲】 1.第1の数の状態を有する所定の状態機械モデルによって特徴付けられ、第2 の数の加算、比較、選択(ACS)モジュールを有し、前記第2の数は前記第1 の数よりも小さく、前記ACSモジュールの少なくとも一つは、一つのACSモ ジュールが前記所定の状態機械モデルの各状態に関連付けられるように前記所定 の状態機械モデルの複数の状態に関連付けられ、前記所定の状態機械モデルの複 数の状態に関連付けられる前記ACSモジュールの各々は、前記ACSモジュー ルが最小経路距離を有する前記ACSモジュールに関連付けられる状態に基づい た任意の特定の時点に表示すべきそれぞれの関連状態のどれかを記憶するメモリ 手段を有している信号のためのシーケンス検出器。 2.第1の数の状態を有する所定の状態機械モデルによって特徴付けられ、枝距 離ジュネレータ手取と、 第2の数の加算、比較、選択(ACS)モジュールとを含み、前記第2の数は前 記第1の数よりも小さく、前記ACSモジュールの少なくとも一つは、一つのA CSモジュールが前記所定の状態機械モデルの各状態に関連付けられるように前 記所定の状態機械モデルの複数の状態に関連付けられ、前記所定の状態機械モデ ルの複数の状態に関連付けられる前記ACSモジュールの各々は状態メモリ手段 を有し、 前記所定の状態機械モデルの複数の状態に関連付けられる前記ACSモジュール の各々は、前記それぞれのACSモジュールに関連付けられた状態への全ての入 力経路に対して枝距離の各々を受信し、前記ACSモジュールに記憶された対応 する経路距離に同じものを加算し、前記ACSモジュールの生き残り経路に対し て新しい経路距離を記憶し、かつ前記生き残り経路に関連付けられた状態を前記 状態メモリ手段に記憶する手段を有する信号のためのシーケンス検出器。 3.前記所定の状態機械モデルの複数の状態に関連付けられる前記ACSモジュ ールの各々は、以下の規準を満たす状態のグループから選択された状態だけに関 連付けられ、 (8)所定の符号語長又はより小さい符号語長の全ての可能な符号語及び前記そ れぞれの状態シーケンス、 (b)同一の開始状態を有するが第2の状態で異なるエラー事象を表す等しい長 さの全ての可能な前記符号語対から及びエラー事象を表す各々の前記符号語対に 対して前記状態シーケンス、 前記状態のグループからの2つの状態が状態シーケンスにおける任意の位置で所 定のエラー事象の部分集合における任意のエラー事象からの前記2つの状態シー ケンスによって同時に占有されない前記所定のエラー事象の前記部分集合がある 請求の範囲1及び2のいずれかに記載の載置。 4.前記所定のエラー事象の集合に含まれるエラー事象は、少なくとも一部エラ ー事象距離に基づいて選択きれる請求の範囲3に記載の装置。 5.前記所定のエラー事象の集合におけるエラー事象は最小距離エラー事象を含 む請求の範囲4に記載の装置。 6.前記所定のエラー事象の集合におけるエラー事象は検出されるべき信号源の 非理想的態様のエラー事象特性を含む請求の範囲3に記載の装置。 7.検出されるべき信号源の非理想的態機のエラー事象特性はドロップアウト及 びドロップインエラーを含む請求の範囲6に記載の装置。 8.前記装置の前記所定の状態機械モデルは検出されるべき前記信号を提供する システムの非線形挙動を含む請求の範囲1及び2のいずれかに記載の装置。 9.前記所定の状態機械モデルの各シーケンスモデル遷移は、基本的な状態機械 モデルの少なくとも2つの連続シーケンスモデル遷移の結合を表し、前記所定の 状態機械モデルの全てのシーケンスモデル遷移の全体は、基本的な状態機械モデ ルの全て可能な連続シーケンスモデル遷移を表している請求の範囲1及び2のい ずれかに記載の装置。 10.前記所定の状態機械モデルは、下記の構成で▲数式、化学式、表等があり ます▼ 下記の前記基本的な状態機械モデルの2つの連続シーケンスモデル遷移の結合を 表し、 ▲数式、化学式、表等があります▼ 前記第2のACSモジュール数は、第1、第2、第3、第4及び第5のACSモ ジェールを含み、それぞれは2つの状態の任意のひとつを記憶する状態メモリ手 段を有し、 前記第1のACSモジュールは前記所定の状態機械モデルの状態5及び6に関連 付けられ、 前記第2のACSモジュールは前記状態機械モデルの状態1及び10に関連付け られ 前記第3のACSモジュールは前記所定の状態機械モデルの状態3及び8に関連 付けられ 前記第4のACSモジュールは前記状態機械モデルの状態2及び9に関連付けら れ 前記第5のACSモジュールは前記状態機械モデルの状態4及び7に関連付けら れ 前記ACSモジュールのそれぞれは、前記それぞれのACSモジュールに関連付 けられる状態への全ての入力に対して枝距離のそれぞれを受信し、前記ACSモ ジュールに記憶される対応する経路距離に同じものを加算し、最小和を生き残り 経路として選択し、前記ACSモジュールの前記生き残り経路に対する新しい経 路距離を記憶し、かっ前記生き残り経路に関連する状態を前記状態メモリに記憶 する手取を有している請求の範囲9に記載の装置。 11.前記基本的な状態機械モデルの分離された媒体遷移ための期待サンプルシ ーケンスはプログラム可能である請求の範囲10に記載のシーケンス検出器。 12.前記基本的な状態機械モデルの分離された媒体遷移ための期待サンプルシ ーケンスはプログラム可能である請求の範囲1及び2のいずれかに記載のシーケ ンス検出器。 13.6つの状態000、001、011、111、110及び100を有する 下記の状態機械モデルを有するd=1の最少ランレングス制約条件を有するEP R4信号を復調するシーケンス検出器であって、▲数式、化学式、表等がありま す▼ 前記シーケンス検出器は、 枝距離ジエネレータ手段と、 それぞれが、3つの状態の任意の1つを記憶する状態記憶手段を有する第1及び 第2の加算、比較、選択(ACS)モジュールとを有し、前記第1のACSモジ ュールは前記状態機械モデルの状態000、011及び110に関連付けられ、 前記第2のACSモジュールは前記状態機械モデルの状態001、111及び1 00に関連付けられ、 前記第1及び第2のACSモジュールのそれぞれは、前記それぞれのACSモジ ュールに関連付けられる状態への全ての入力に対して枝距離のそれぞれを受信し 、前記ACSモジュールに記憶される対応するE経路距離に同じものを加算し、 最小和を生き残り経路として選択し、前記ACSモジュールの前記生き残り経路 に対する新しい経路距離を記憶し、かつ前記生き残り経路に関連する状態を前記 状態メモリに記憶する手段を有しているシーケンス検出器。 14.6つの状態000、001、011、111、110及び100を有する 下記の状態機械モデルを有するd=1の最少ランレングス制約条件を有するEP R4信号を復調するシーケンス検出器であって、▲数式、化学式、表等がありま す▼ 前記シーケンス検出器は、 枝距離ジェネレータ手段と、 6より小さい番号が付けられている複数の加算、比較、選択(ACS)モジュー ルとを含み、前記ACSモジュールの少なくとも一つは、一つのACSモジュー ルが前記状態機械モジュールの各状態に関連付けられるように前記状態機械モデ ルの複数の状態に関連付けられ、前記ACSモジュールのそれぞれは、状態メモ リ手段を有する前記状態機械モデルの複数の状態に関連付けられ、前記状態機械 モデルの複数の状態に関連付けられた前記ACSモジュールのそれぞれは、一度 に任意の2つがとられ、下記の線図で直接接続される状態に関連付けられ、 ▲数式、化学式、表等があります▼ 前記状態機械モデルの複数の状態に関連付けられる前記ACSモジュールのそれ ぞれは、前記それぞれのACSモジュールに0関連付けれる状態への全ての入力 に対して枝距離のそれぞれを受信し、前記ACSモリュールに記憶きれる対応す る経路距離に同じものを加算し、最小和を生き残り経路として選択し、前記AC Sモジュールの前記生き残り経路に対する新しい経路距離を記憶し、かつ前記生 き残り経路に関連する状態を前記状態メモリに記憶する手段を有しているシーケ ンス検出器。 15.4つの状態1、2、3及び4を有する下記の状態機械モデルを有する最少 ランレングス制約条件有するPR4信号を復調するシーケンス検出器であって、 ▲数式、化学式、表等があります▼ 前記シーケンス検出器は、 枝距離ジェネレータ手段と、 それぞれが、2つの状態の任意の1つを記憶する状態記憶手段を有する第1及び 第2の加算、比較、選択(ACS)モジュールとを含み、前記第1のACSモジ ュールは前記状態機械モデルの状態1及び2に関連付けられ、 前記第2のACSモジュールは前記状態機械モデルの状態3及び4に関連付けら れ、 前記第1及び第2のACSモジュールのそれぞれは、前記それぞれのACSモジ ュールに関連付けられる状態への全ての入力に対して枝距離のそれぞれを受信し 、前記ACSモジールに記憶される対応する経路距離に同じものを加算し、最小 和を生き残り経路として選択し、前記ACSモジュールの前記生き残り経路に対 する新しい経路距離を記憶し、かつ前記生き残り経路に関連する状態を前記状態 メモリに記憶する手段を有しているシーケンス検出器。 16.6つの状態000、001、011、111、110及び100を有する 下記の状態機械モデルを有するd=1の最少ランレングス制約条件を有するEP R4信号を復調するシーケンス検出器であって、▲数式、化学式、表等がありま す▼ 前記シーケンス検出器は、 枝距離ジェネレータ手段と、 それぞれが、2つの状態の任意の1つを記憶する状態記憶手段を有する第1及び 第2の加算、比較、選択(ACS)モジュールと、第3及び第4の加算、比較、 選択(ACS)モジュールとを含み、前記第1のACSモジュールは、前記状態 機械モデルの状態001及び100に関連付けられ、 前記第2のACSモジュールは、前記状態機械モデルの状態110及び011に 関連付けられ、 前記第3のACSモジュールは、前記状態機械モデルの状態000に関連付けら れ、 前記第4のACSモジュールは、前記状態機械モデルの状態111に関連付けら れ、 前記第1及び第2のACSモジュールのそれぞれは、前記それぞれのACSモジ ュールに関連付けられる状態への全ての人力に対して技距離のそれぞれを受信し 、前記ACSモジュールに記憶される対応する経路距離に同じものを加算し、最 小和を生き残り経路として選択し、前記ACSモジュールの前記生き残り経路に 対する新しい経路距離を記憶し、かつ前記生き残り経路に関連する状態を前1状 態メモリに記憶する手段を有し、前記第3及び第4のACSモジュールのそれぞ れは、前記それぞれのACSモジュールに関連付けられる状態への全ての入力に 対して枝距離のそれぞれを受信し、前記ACSモジュールに記憶される対応する 経路距離に同じものを加算し、最小和を生き残り経路として選択し、前記ACS モジュールの前記生き残り経路に対する新しい経路距離を記憶し、かっ前記生き 残り経路に関連する状態を前記状態メモリに記憶する手段を有するシーケンス検 出器。 17.8つの状態1〜8を有する下記の状態機械モデルを有するd=1の最少ラ ンレングス制約条件を有するEPR4信号を復調するシーケンス検出器であって 、 ▲数式、化学式、表等があります▼ 前記シーケンス検出器は、 枝距離ジェネレータ手段と、 2つの状態の任意の1つを記憶する状態記憶手助を有する第1の加算、比較、選 択(ACS)モジュールと、 第2〜第7の加算、比較、選択(ACS)モジュールとを含み、前記第1のAC Sモジュールは前記状態機械モデルの状態011及び100を関連付けられ、 第2〜第7のACSモジュールのそれぞれは、前記状態機械モデルの状態000 、001、010、101、110及び111の独特の一つに関連付けられ、 前記第1のACSモジュールは、前記それぞれのACSモジュールに関連付けら れる状態への全ての入力に対して枝距離のそれぞれを受信し、前記ACSモジュ ールに記憶される対応する経路距離に同じものを加算し、最小和を生き残り経路 として選択し、前記ACSモジュールの前記生き残り経路に対する新しい経路距 離を記憶し、かつ前記生き残り経路に関連する状態を前記状態メモリに記憶する 手段を有し、 前記第2〜第7のACSモジュールのそれぞれは、前記それぞれのACSモジュ ールに関連付けられる状態への全ての入力に対して枝距離のそれぞれを受信し、 前記ACSモジュールに記憶される対応する経路距離に同じものを加算し、最小 和を生き残り経路として選択し、前記ACSモジュールの前記生き残り経路に対 する新しい経路距離を記憶し、かつ前記生き残り経路に関連する状態を前記状態 メモリに記憶する手段を有するシーケンス検出器。 18.10の状態1〜10を有する下記の状態機械モデルを有するd=1の最少 ランレングス制約条件を有する信号を復調する手段を有するシーケンス検出器で あって、 ▲数式、化学式、表等があります▼ 前記シーケンス検出器は、 枝距離ジェネレータ手段と、 10より小さい番号を付けられている複数の加算、比較、選択(ACS)モジュ ールとを有し、前記ACSモジュールの少なくとも一つは、一つのACSモジュ ールが前記状態機械モデルの各状態に関連付けられるように前記状態機械モデル の複数の状態に関連付けられ、前記状態機械モデルの複数の状態に関連付けられ る前記ACSモジュールのそれぞれは状態メモリ手段を有し、前記状態機械モデ ルの複数の状態に関連付けられた前記ACSモジュールのそれぞれは、一度に任 意の2つがとられ、下記の線図で直接接続される状態に関連付けられ、 ▲数式、化学式、表等があります▼ 前記状態機械モデルの複数の状態に関連付けられる前記ACSモジュールのそれ ぞれは、前記それぞれのACSモジュールに関連付けられる状態への全ての入力 に対して枝距離のそれぞれを受信し、前記ACSモジュールに記憶される対応す る経路距離に同じものを加算し、最小和を生き残り経路として選択し、前記AC Sモジュールの前記生き残り経路に対する新しい経路距離を記憶し、かつ前記生 き残り経路に関連する状態を前記状態メモリに記憶する手段を有しているシーケ ンス検出器。 19.10の状態1〜10を有する下記の状態機械モデルを有するd=1の最少 ランレングス制約条件を有する信号を復調する手段を有するシーケンス検出器で あって、 ▲数式、化学式、表等があります▼ 前記シーケンス検出器は 枝距離ジェネレータ手段と、 10より小さい番号を付けられている複数の加算、比較、選択(ACS)モジュ ールとを有し、前記ACSモジュールの少なくとも一つは、一つのACSモジュ ールが前記状態機械モデルの各状態に関連付けられるように前記状態機械モデル の複数の状態に関連付けられ、前記状態機械モデルの複数の状態に関連付けられ る前記ACSモジュールのそれぞれは状態メモリ手取を有し、前記状態機械モデ ルの複数の状態に関連付けられた前記ACSモジュールのそれぞれは、一度に任 意の2つがとられ、下記の線図で直接接続される状態に関連付けられ、 ▲数式、化学式、表等があります▼ 前記状態機械モデルの複数の状態に関連付けられる前記ACSモジュールのそれ ぞれは、前記それぞれのACSモジュールに間連付けられる状態への全ての入力 に対して枝距離のそれぞれを受信し、前記ACSモジュールに記憶きれる対応す る経路距離に同じものを加算し、最小和を生き残り経路として選択し、前記AC Sモジニールの前記生き残り経路に対する新しい経路距離を記憶し、かつ前記生 き残り経路に関連する状態を前記状態メモリに記憶する手段を有しているシーケ ンス検出器。 20.第1の数の状態を有する所定の状態機械モデルによって特徴付けられる信 号を検出する方法であって、 (a)複数の前記第1の数の状態の少なくとも一つを互いに関連付けるステップ と、 (b)ステップ(a)で任意の他の状態に関連付けられない任意の前記第1の数 の状態に対して、その状態に入る任意の経路の最小経路距離を有する経路を保持 するステップと、 (c)ステップ(a)で互いに関連付けられた複数の前記第1の数の状態のそれ ぞれに対して、(i)互いに関連付けられた任意の前記状態に入る任意の経路の 一つの最小経路距離を有する経路、及び(ii)そのように入れられた特定の状 態の識別を保持するステップと、 各信号サンプルに対して、 (d)枝距離を決定するステップと、 (8)新しい経路距離を決定するためにステップ(b)及び(c)に保持された 経路距離にステップ(d)で決定されたそれぞれの枝距離に加算するステップと 、 (f)ステップ(a)の任意の他の状態に関連付けられない前記第1の数の状態 のそれぞれに対して、その状態に入る任意の新しい経路の最小の新しい経路距離 を有する新しい経路をステップ(b)で保持される経路であるようにし、かつス テップ(a)の互いに関連付けられた複数の前記第1の数の状態のそれぞれに対 して、(1)互いに関連付けられる任意の状態に入る任意の新しい経路の最小の 新しい経路距離を有する新しい経路をステップ(c)(1)、で保持される経路 であるようにし、及び(2)そのように入れられる特定の状態の識別をステップ (c)(ii)で保持きれる特定の状態の識別であるようにするステップとから なる方法。 21.ステップ(a)で互いに関連付けられる状態のそれぞれは、以下の規準を 満たす状態のグループから選択された状態であり、(a)所定の符号語長又はよ り小さい符号語長の全ての可能な符号語及び前記それぞれの状態シーケンス、 (b)同一の開始状態を有するが第2の状態で異なるエラー事象を表す等しい長 さの全ての可能な前記符号語対から及びエラー事象を表す各々の前記符号語対に 対して前記状態シーケンス、 前記状態のグループからの2つの状態が状態シーケンスにおける任意の位置で所 定のエラー事象の部分集合における任意のエラー事象からの前記2つの状態シー ケンスによって同時に占有されない前記所定のエラー事象の前記部分集合がある 請求範囲20に記載のシーケンス検出の方法。 22.前記所定のエラー事象の集合に含まれるエラー事象は、少なくとも一部エ ラー事象距離に基づいて選択される請求の範囲21に記載のシーケンス検出の方 法。 23.前記所定のエラー事象の集合におけるエラー事象は最小距離エラー事象を 含む請求の範囲22に記載のシーケンス検出の方法。 24.前記所定のエラー事象の集合におけるエラー事象は復調されるべき信号源 の非理想的態様のエラー事象特性を含む請求の範囲21に記載のシーケンス検出 の方法。 25.復調されるべき信号源の非理想的態様のエラー事象特性はドロップアウト 及びドロップインエラーを含む請求の範囲24に記載のシーケンス検出の方法。 26.10の状態1〜10を有する下記の所定の状態機械モデルを有するd=1 の最少ランレングス制約条件を有する部分応答信号を復調する手段を含むシーケ ンス検出器であって、 ▲数式、化学式、表等があります▼ 前記シーケンス検出器は、 枝距離ジェネレータ手段と、 それぞれが、2つの状態の任意の1つ記憶する状態記憶手段を有する第1、第2 、第3、第4及び第5の加算、比較、選択(ACS)モジュールとを有し、 前記第1のACSモジュールは、前記所定の状態機械モデルの状態5及び6に関 連付けられ、 前記第2のACSモジューは、前記所定の状態機械モデルの状態1及び10に関 連付けられ、 前記第3のACSモジュールは、前記所定の状態機械モデルの状態3及び8に関 連付けられ、 前記第4のACSモジュールは、前記所定の状態機械モデルの状態2及び9に関 連付けられ、 前記第5のACSモジュールは、前記所定の状態機械モデルの状態及び7に関連 付けられ、 前記ACSモジュールそれぞれは、前記それぞれのACSモジュールに関連付け られる状態へ全ての入力に対して枝距離のそれぞれを受信し、前記ACSモジュ ールに記憶される対応する経路距離に同じものを加算し、最小和を生き残り経路 として選択し、前記ACSモジュールの前記生き残り経路に対する新しい経路距 離を記憶し、かつ前記生き残り経路に関連する状態を前記状態メモリに記憶する 手段を有し、 前記第3及び第4のACSモジュールのそれぞれは、前記それぞれのACSモジ ュールに関連付けられる状態への全ての入力に対して枝距離のそれぞれを受信し 、前記ACSモジュールに記憶きれる対応する経路距離に同じものを加算し、最 小和を生き残り経路として選択し、前記ACSモジュールの前記生き残り経路に 対する新しい経路距離を記憶し、かつ前記生き残り経路に関連する状態を前記状 態メモリに記憶する手段を有し、それによって、下記の共有きれた状態機械モデ ルを有するシーケンス検出器。 ▲数式、化学式、表等があります▼ 27.前記所定の状態機構モデルの各シーケンスモデル遷移は、下記の基本的な 状態機械モデルの2つの連続シーケンスモデル遷移の結合に対応し、前記所定の 状態機械モデルの全てのシーケンスモデル遷移の全体は、下記の基本的な状態機 械モデルの全て可能な連続シーケンスモデル遷移を表している請求範囲26に記 載のシーケンス検出器。 ▲数式、化学式、表等があります▼ 28.前記基本的な状態機械モデルの分離された媒体遷移ための期待サンプルシ ーケンスはプログラム可能である請求の範囲26及び27のいずれかに記載のシ ーケンス検出器。 29.10の状態1〜10を有する下記の所定の状態機械モデルを有するd=1 の最少ランレングス制約条件を有する部分応答信号を復調する手段を含むシーケ ンス復調器であって、 ▲数式、化学式、表等があります▼ 前記シーケンス復調器は、 枝距離ジェネレータ手段と、 4つの状態の任意の1つを記憶する状態記憶手段を有する第1の加算、比較、選 択(ACS)モジュールとを有し、それぞれが、3つの状態の任意の1つを記憶 する状態記憶手段を有する第2及び第3の加算、比較、選択(ACS)モジュー ルとを有し、前記第1のACSモジュールは、前記所定の状態機械モデルの状態 1、3、8及び10に関連付けられ、 前記第2のACSモジュールは、前記所定の状態機械モデルの状態2、4及び6 に関連付けられ、 前記第3のACSモジュールは、前記所定の状態機械モデルの状態5、7及び9 に関連付けられ、 前記ACSモジュールのそれぞれは、前記それぞれのACSモジュールに関連付 けられる状態への全ての入力に対して枝距離のそれぞれを受信し、前記ACSモ ジュールに記憶される対応する経路距離に同じものを加算し、最小和を生き残り 経路として選択し、前記ACSモジュールの前記生き残り経路に対する新しい経 路距離を記憶し、かつ前記生き残り経路に関連する状態を前記状態メモリに記憶 する手段を有するシーケンス復調器。 30.前記基本的な状態機械モデルの分離された媒体遷移ための期待サンプルシ ーケンスはプログラム可能である請求の範囲29に記載のシーケンス復調器。
JP5516622A 1992-03-16 1993-03-11 複雑性を低減したビタビタイプのシーケンス検出器のための方法及び装置 Pending JPH07507187A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US07/852,015 US5291499A (en) 1992-03-16 1992-03-16 Method and apparatus for reduced-complexity viterbi-type sequence detectors
US852,015 1992-03-16
PCT/US1993/002241 WO1993019418A1 (en) 1992-03-16 1993-03-11 Method and apparatus for reduced-complexity viterbi-type sequence detectors

Publications (1)

Publication Number Publication Date
JPH07507187A true JPH07507187A (ja) 1995-08-03

Family

ID=25312296

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5516622A Pending JPH07507187A (ja) 1992-03-16 1993-03-11 複雑性を低減したビタビタイプのシーケンス検出器のための方法及び装置

Country Status (8)

Country Link
US (1) US5291499A (ja)
EP (1) EP0663085B1 (ja)
JP (1) JPH07507187A (ja)
AT (1) ATE193385T1 (ja)
AU (1) AU3918193A (ja)
DE (1) DE69328729T2 (ja)
SG (1) SG46527A1 (ja)
WO (1) WO1993019418A1 (ja)

Families Citing this family (100)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3042182B2 (ja) * 1992-05-29 2000-05-15 日本電気株式会社 再生データ検出方式
US5424881A (en) * 1993-02-01 1995-06-13 Cirrus Logic, Inc. Synchronous read channel
KR0165277B1 (ko) * 1993-02-27 1999-03-20 김광호 디지탈신호 자기 기록 재생장치
JP3233485B2 (ja) * 1993-04-06 2001-11-26 松下電器産業株式会社 ディジタル信号検出回路
US5412669A (en) * 1993-12-09 1995-05-02 Cirrus Logic, Inc. Add, compare and select circuit
US5539757A (en) * 1993-12-22 1996-07-23 At&T Corp. Error correction systems with modified Viterbi decoding
FR2718865B1 (fr) * 1994-04-15 1996-07-19 Texas Instruments France Procédé et dispositif à processeur de signaux numériques pour la mise en Óoeuvre d'un algorithme de Viterbi.
JP3639618B2 (ja) * 1994-08-25 2005-04-20 キヤノン株式会社 信号処理装置
FR2724273B1 (fr) * 1994-09-05 1997-01-03 Sgs Thomson Microelectronics Circuit de traitement de signal pour mettre en oeuvre un algorithme de viterbi
US5642243A (en) * 1994-09-27 1997-06-24 Cirrus Logic, Inc. Timing recovery frequency error detector for sampled amplitude magnetic recording
US6282251B1 (en) 1995-03-21 2001-08-28 Seagate Technology Llc Modified viterbi detector which accounts for correlated noise
US6393598B1 (en) * 1995-04-20 2002-05-21 Seagate Technology Llc Branch metric compensation for digital sequence detection
JP3483064B2 (ja) * 1995-04-20 2004-01-06 富士通株式会社 再生装置
US5726818A (en) 1995-12-05 1998-03-10 Cirrus Logic, Inc. Magnetic disk sampled amplitude read channel employing interpolated timing recovery for synchronous detection of embedded servo data
US5949820A (en) * 1996-08-01 1999-09-07 Nec Electronics Inc. Method for optimizing an equalization and receive filter
US5808573A (en) * 1996-08-01 1998-09-15 Nec Electronics Incorporated Methods and structure for sampled-data timing recovery with reduced complexity and latency
KR100195745B1 (ko) * 1996-08-23 1999-06-15 전주범 비터비 복호화기의 가산 비교 선택 장치
JP3246349B2 (ja) * 1996-09-05 2002-01-15 ソニー株式会社 ビタビ復号化装置
US6005727A (en) * 1997-01-28 1999-12-21 Cirrus Logic, Inc. Servo decoder for decoding an error correcting servo code recorded on a disc storage medium
US6141384A (en) * 1997-02-14 2000-10-31 Philips Electronics North America Corporation Decoder for trellis encoded interleaved data stream and HDTV receiver including such a decoder
US5914989A (en) * 1997-02-19 1999-06-22 Nec Electronics, Inc. PRML system with reduced complexity maximum likelihood detector
US5938790A (en) * 1997-03-04 1999-08-17 Silicon Systems Research Ltd. Sequence error event detection and correction using fixed block digital sum codes
US5901182A (en) * 1997-03-26 1999-05-04 Sharp Laboratories Of America, Inc. Metric sifting in breadth-first decoding of convolutional coded data
JPH10289539A (ja) 1997-04-11 1998-10-27 Sony Corp 情報再生装置および再生方法
JP4103152B2 (ja) 1997-04-18 2008-06-18 ソニー株式会社 情報再生装置および再生方法
KR19980079114A (ko) * 1997-04-30 1998-11-25 배순훈 트렐리스 코드 데이터의 디코딩방법 및 장치
US6009549A (en) * 1997-05-15 1999-12-28 Cirrus Logic, Inc. Disk storage system employing error detection and correction of channel coded data, interpolated timing recovery, and retroactive/split-segment symbol synchronization
JP3533315B2 (ja) * 1997-08-04 2004-05-31 株式会社日立グローバルストレージテクノロジーズ 信号処理回路
WO1999008376A1 (en) 1997-08-11 1999-02-18 Seagate Technology, Inc. Static viterbi detector for channels utilizing a code having time varying constraints
GB2346305B (en) 1997-10-08 2002-11-20 Seagate Technology Method and apparatus for detecting data in magnetic recording using decision feedback
US6081562A (en) 1997-10-22 2000-06-27 Hitachi Ltd. Implementing reduced-state viterbi detectors
US6115198A (en) * 1997-10-29 2000-09-05 Cirrus Logic, Inc. PR4 sampled amplitude read channel for detecting user data and embedded servo data
US6477208B1 (en) 1997-10-30 2002-11-05 Comtier Composite trellis system and method
US5974091A (en) * 1997-10-30 1999-10-26 Communication Network Systems Composite trellis system and method
US6038269A (en) * 1997-11-20 2000-03-14 National Semiconductor Corporation Detection for digital communication receivers
KR100237490B1 (ko) * 1997-11-29 2000-01-15 전주범 트렐리스 코드 데이터의 생존 경로 역추적 장치
US6493162B1 (en) 1997-12-05 2002-12-10 Seagate Technology Llc Frame synchronization for viterbi detector
US6028728A (en) * 1998-01-14 2000-02-22 Cirrus Logic, Inc. Sampled amplitude read/write channel employing a sub-baud rate write clock
US6115418A (en) 1998-02-09 2000-09-05 National Semiconductor Corporation Simplified equalizer for twisted pair channel
US6249398B1 (en) 1998-03-04 2001-06-19 Maxtor Corporation Class of fixed partial response targets in a PRML sampled data detection channel
US6345074B1 (en) 1998-03-20 2002-02-05 Cirrus Logic, Inc. Maximum likelihood servo detector for detecting an error correcting servo code recorded on a disc storage medium
US5917784A (en) * 1998-04-03 1999-06-29 Cirrus Logic, Inc. Trellis sequence detector for detecting a quadrature servo signal in disk recording systems
US6246723B1 (en) 1998-05-04 2001-06-12 Cirrus Logic, Inc. Sampled amplitude read channel employing early-decisions from a trellis sequence detector for sampling value estimation
US6201652B1 (en) * 1998-05-29 2001-03-13 Stmicroelectronics, Inc. Method and apparatus for reading and writing gray code servo data to magnetic medium using synchronous detection
US6201779B1 (en) 1998-06-30 2001-03-13 Cirrus Logic, Inc. MEEPR4 sampled amplitude read channel for disk storage systems
US6374222B1 (en) * 1998-08-12 2002-04-16 Texas Instruments Incorporated Method of memory management in speech recognition
US6415003B1 (en) 1998-09-11 2002-07-02 National Semiconductor Corporation Digital baseline wander correction circuit
WO2000018016A1 (en) * 1998-09-18 2000-03-30 Koninklijke Philips Electronics N.V. Partial response maximum likelihood (prml) bit detection apparatus
US6438163B1 (en) 1998-09-25 2002-08-20 National Semiconductor Corporation Cable length and quality indicator
US6704903B1 (en) * 1999-02-19 2004-03-09 Texas Instruments Incorporated Simplified branch metric and method
US6216249B1 (en) 1999-03-03 2001-04-10 Cirrus Logic, Inc. Simplified branch metric for reducing the cost of a trellis sequence detector in a sampled amplitude read channel
US6553541B1 (en) * 1999-04-14 2003-04-22 Texas Instruments Incorporated Reduced-complexity sequence detection
US6418172B1 (en) 1999-04-21 2002-07-09 National Semiconductor Corporation Look-ahead maximum likelihood sequence estimation decoder
US6434719B1 (en) * 1999-05-07 2002-08-13 Cirrus Logic Inc. Error correction using reliability values for data matrix
US6259385B1 (en) * 1999-07-16 2001-07-10 Texas Instruments Incorporated System for data transceiving using run-length constrained convolutional codes
US6415415B1 (en) 1999-09-03 2002-07-02 Infineon Technologies North America Corp. Survival selection rule
US6680980B1 (en) 1999-09-03 2004-01-20 Infineon Technologies North America Corp. Supporting ME2PRML and M2EPRML with the same trellis structure
US6526544B1 (en) * 1999-09-14 2003-02-25 Lucent Technologies Inc. Directly verifying a black box system
US6507546B1 (en) * 1999-11-12 2003-01-14 Cirrus Logic, Incorporated 2,2,1 Asymmetric partial response target in a sampled amplitude read channel for disk storage systems
US6516443B1 (en) * 2000-02-08 2003-02-04 Cirrus Logic, Incorporated Error detection convolution code and post processor for correcting dominant error events of a trellis sequence detector in a sampled amplitude read channel for disk storage systems
US6530060B1 (en) * 2000-02-08 2003-03-04 Cirrus Logic, Inc. Sampled amplitude read channel employing a post processor with a boundary error compensator which compensates for boundary error events in a split-field data sector
US7050517B1 (en) 2000-04-28 2006-05-23 National Semiconductor Corporation System and method suitable for receiving gigabit ethernet signals
US7254198B1 (en) 2000-04-28 2007-08-07 National Semiconductor Corporation Receiver system having analog pre-filter and digital equalizer
JP2002094383A (ja) 2000-09-19 2002-03-29 Toshiba Corp リードチャネル回路およびその誤り訂正方法
US7234100B1 (en) 2000-09-28 2007-06-19 Intel Corporation Decoder for trellis-based channel encoding
EP1220455A1 (en) * 2000-12-29 2002-07-03 Motorola, Inc. Viterbi decoder, method and unit therefor
US20050264906A1 (en) * 2004-05-25 2005-12-01 Haratsch Erich F Method and apparatus for reduced-state Viterbi detection in a read channel of a magnetic recording system
US7234096B2 (en) * 2001-04-18 2007-06-19 Sharp Kabushiki Kaisha Decoding method and recording-medium reproducing apparatus
WO2003012789A1 (fr) * 2001-07-27 2003-02-13 Fujitsu Limited Procede de traitement de signaux, circuit de traitement de signaux et enregistreur/lecteur d'informations
US7661059B2 (en) * 2001-08-06 2010-02-09 Analog Devices, Inc. High performance turbo and Viterbi channel decoding in digital signal processors
US7382838B2 (en) * 2001-09-17 2008-06-03 Digeo, Inc. Frequency drift compensation across multiple broadband signals in a digital receiver system
US7161994B2 (en) * 2001-09-17 2007-01-09 Digeo, Inc. System and method for shared decoding
US7073118B2 (en) 2001-09-17 2006-07-04 Digeo, Inc. Apparatus and method for saturating decoder values
US7251294B2 (en) * 2001-09-17 2007-07-31 Digeo, Inc. System and method for concurrently demodulating and decoding multiple data streams
US7167531B2 (en) 2001-09-17 2007-01-23 Digeo, Inc. System and method for shared decoding using a data replay scheme
US7069284B2 (en) 2001-09-17 2006-06-27 Digeo, Inc. Apparatus and method for correcting signal imbalances using complex multiplication
US7131054B2 (en) * 2001-09-17 2006-10-31 Digeo, Inc. Apparatus and method for efficient decoder normalization
FI111887B (fi) * 2001-12-17 2003-09-30 Nokia Corp Menetelmä ja järjestely trelliksen läpikäymisen tehostamiseksi
US6985320B2 (en) * 2002-01-02 2006-01-10 International Business Machines Corporation Method and apparatus for encoding data to guarantee isolated transitions in a magnetic recording system
US7116736B2 (en) 2002-01-02 2006-10-03 International Business Machines Corporation Method, system, and program for synchronization and resynchronization of a data stream
US7046747B2 (en) * 2002-04-16 2006-05-16 Intel Corporation Viterbi decoder and decoding method using rescaled branch metrics in add-compare-select operations
WO2005015750A1 (en) * 2003-07-15 2005-02-17 Thomson Licensing Re-configurable viterbi detector for partial response signals
US7864895B1 (en) * 2003-09-23 2011-01-04 Marvell International Ltd. Viterbi detection using a correlation metric
US7460583B2 (en) * 2003-12-15 2008-12-02 Telefonaktiebolaget Lm Ericsson (Publ) Method for path searching and verification
US7607073B1 (en) * 2004-08-04 2009-10-20 Marvell International Ltd. Methods, algorithms, software, circuits, receivers and systems for iteratively decoding a tailbiting convolutional code
DE102004038754A1 (de) * 2004-08-09 2006-02-23 Micronas Gmbh Decoder und Verfahren zum Durchführen eines Viterbi-Algorithmus
US7490284B2 (en) * 2005-02-03 2009-02-10 Broadcom Corporation Meta-Viterbi algorithm for use in communication systems
US7469373B2 (en) * 2005-02-17 2008-12-23 Broadcom Corporation Application of a Meta-Viterbi algorithm for communication systems without intersymbol interference
US20060188040A1 (en) * 2005-02-22 2006-08-24 Cirrus Logic, Incorporated Data channel with sampling rate less than the channel bit rate
US7730384B2 (en) * 2005-02-28 2010-06-01 Agere Systems Inc. Method and apparatus for evaluating performance of a read channel
US7447957B1 (en) * 2005-08-01 2008-11-04 Sun Microsystems, Inc. Dynamic soft-error-rate discrimination via in-situ self-sensing coupled with parity-space detection
US8040959B2 (en) * 2006-12-11 2011-10-18 Texas Instruments Incorporated Dynamic resource allocation to improve MIMO detection performance
US7876862B2 (en) * 2007-07-16 2011-01-25 Agere Systems Inc. Conditionally input saturated Viterbi detector
US8027114B1 (en) 2008-06-02 2011-09-27 Marvell International Ltd. Spiral servo detection with phase-locked loop (PLL)
JP4682257B2 (ja) * 2009-03-30 2011-05-11 富士通株式会社 受信装置
US8359183B1 (en) 2009-06-05 2013-01-22 The Mathworks, Inc. System and method for identifying and reducing model complexities affecting model verification
US9619593B1 (en) 2009-06-05 2017-04-11 The Mathworks, Inc. System and method for identifying and reducing model complexities affecting model verification
TWI394378B (zh) * 2010-05-17 2013-04-21 Novatek Microelectronics Corp 維特比解碼器及寫入與讀取方法
US9274909B2 (en) 2013-08-23 2016-03-01 Scaleo Chip Method and apparatus for error management of an integrated circuit system
US11132211B1 (en) * 2018-09-24 2021-09-28 Apple Inc. Neural finite state machines

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4823346A (en) * 1986-04-16 1989-04-18 Hitachi, Ltd. Maximum likelihood decoder
DE3721884A1 (de) * 1987-07-02 1989-01-12 Meyr Heinrich Prof Dr Verfahren zur ausfuehrung des viterbi-algorithmus mit hilfe parallelverarbeitender strukturen
US5068859A (en) * 1989-06-19 1991-11-26 California Institute Of Technology Large constraint length high speed viterbi decoder based on a modular hierarchial decomposition of the deBruijn graph
US5295142A (en) * 1989-07-18 1994-03-15 Sony Corporation Viterbi decoder
GB2246272B (en) * 1990-07-19 1994-09-14 Technophone Ltd Maximum likelihood sequence detector

Also Published As

Publication number Publication date
DE69328729D1 (de) 2000-06-29
WO1993019418A1 (en) 1993-09-30
US5291499A (en) 1994-03-01
ATE193385T1 (de) 2000-06-15
EP0663085B1 (en) 2000-05-24
EP0663085A1 (en) 1995-07-19
EP0663085A4 (en) 1995-11-29
AU3918193A (en) 1993-10-21
SG46527A1 (en) 1998-02-20
DE69328729T2 (de) 2001-02-08

Similar Documents

Publication Publication Date Title
JPH07507187A (ja) 複雑性を低減したビタビタイプのシーケンス検出器のための方法及び装置
Siegel Recording codes for digital magnetic storage
US6105159A (en) Trellis code with improved error propagation
US7743314B2 (en) Method and apparatus for a data-dependent noise predictive viterbi
US5243605A (en) Modified viterbi detector with run-length code constraint
EP1110216B1 (en) Enhanced noise-predictive maximum likelihood (npml) data detection method and apparatus for direct access storage device (dasd)
Sun et al. ISI/ITI turbo equalizer for TDMR using trained local area influence probabilistic model
JPS6226102B2 (ja)
TW477122B (en) Rate (M/N) code encoder detector, and decoder for control data
JP2001053622A (ja) シーケンス検出用簡素化ビタビ検出方法及びビタビ検出器
JPH11134819A (ja) ディジタル磁気記録再生装置
TW200416671A (en) Viterbi bit detection method and device
JPH0231219A (ja) 改良されたデータ復調システム
JP2000040968A (ja) 符号化方法および符号化装置、復号化方法および復号化装置、並びに提供媒体
US6393598B1 (en) Branch metric compensation for digital sequence detection
US7138931B2 (en) Recording and reproducing apparatus
Shen et al. TDMR detection system with local area influence probabilistic a priori detector
Leung et al. Reduced complexity sequence detection for high-order partial response channels
JPH0945015A (ja) ディジタル磁気記録再生装置
JP3373857B2 (ja) 局所サーボアドレス符号化の符号率n/n+1
JP3332696B2 (ja) ディジタル記録信号再生装置および方法
Chen et al. Detection for channels with transition noise
Soljanin et al. Application of distance enhancing codes
WO2002011292A1 (en) Data decoding
JPH08180610A (ja) ディジタル磁気記録再生装置