JPH0738174B2 - 周辺サブシステム及び制御方法 - Google Patents

周辺サブシステム及び制御方法

Info

Publication number
JPH0738174B2
JPH0738174B2 JP3199909A JP19990991A JPH0738174B2 JP H0738174 B2 JPH0738174 B2 JP H0738174B2 JP 3199909 A JP3199909 A JP 3199909A JP 19990991 A JP19990991 A JP 19990991A JP H0738174 B2 JPH0738174 B2 JP H0738174B2
Authority
JP
Japan
Prior art keywords
cache
data
peripheral device
track
peripheral
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP3199909A
Other languages
English (en)
Other versions
JPH04256143A (ja
Inventor
ブレント・キヤメロン・バーズレイ
ミカエル・トーマス・ベンヘインズ
スーザン・ケイ・キヤンデラリア
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH04256143A publication Critical patent/JPH04256143A/ja
Publication of JPH0738174B2 publication Critical patent/JPH0738174B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、データ処理システムに
関するものであり、とりわけ、周辺データ処理システム
に関するものである。こうしたデータ処理システムは、
キャッシュ・データ記憶タイプであることが望ましい。
【０００２】
【従来の技術及び発明が解決しようとする課題】直接ア
クセス記憶装置（ＤＡＳＤ）は、データ処理環境におい
て現在用いられているクラスのディスク・データ記憶装
置である。一般に、ＤＡＳＤと、キャッシュ・メモリの
ような関連する電子回路の間におけるバースト・データ
転送速度は、２メガバイト／秒未満から約６メガバイト
／秒の間にある。こうした高バースト・データ転送速度
及びＤＡＳＤに接続された回路の電子速度のため、ＤＡ
ＳＤに対するホスト・コンピュータのアクセスとアクセ
スされる回転ディスクの動作を同期させるのが、一般的
な実施法であった。この操作モードは、同期モードと呼
ばれる、すなわち、データ転送の操作とＤＡＳＤにおけ
るディスクの回転とが同期化される。こうした同期操作
は、ＤＡＳＤとそのコントローラの間に延びて、ホスト
・プロセッサを接続する所定の長さの信号ケーブルまで
は満足のゆくものである。スペーシングの制限理由は、
ホスト・プロセッサとＤＡＳＤコントローラの間におけ
る信号の伝搬時間である。所定の最長経過時間を超えて
延長されると、こうした伝搬時間のため、ホスト・プロ
セッサとの接続及び再接続や、制御信号の交換に必要と
する時間は、ＤＡＳＤがディスク表面における制御フィ
ールドとデータ・フィールドとのギャップを走査するの
に費やす時間よりも長くなる。伝搬時間が、ギャップの
走査時間を超えると、制御フィールドの走査後、データ
・フィールドの読取りのため、ＤＡＳＤディスクをさら
に回転させなければならなくなる。すなわち、ＣＫＤア
ーキテクチャ（カウント、キー、データ）において、カ
ウント及びキー・フィールドは、必ず、各レコードにつ
いてデータ・フィールドに先行する。フォーマット書込
み操作の場合を除き、カウント・フィールドは、読取り
モードであり、一方、データ・フィールドは、読取りモ
ードと書込みモードのどちらかになり得る。ＣＫＤアー
キテクチャを利用すると、カウント・フィールドを読み
取り、ギャップを走査し、それからデータ・フィールド
を読み取ることが必要になる。ギャップの走査時間が制
御信号の伝搬時間より短い場合、こうした同期操作は不
可能である。以上の論考は、全ての可能性について説明
したものではなく、同期アクセス・モード以外のやり方
でＤＡＳＤを制御し、これにアクセスする必要について
探ろうとすることを意図したものである。
【０００３】光ファイバの出現によって、チャネルのデ
ータ・バースト速度は、ＤＡＳＤのデータ・バースト速
度に比べて、例えば４倍といった、はるかに高速になっ
た。このデータ転送速度とケーブルの余分な長さが組み
合わさると、伝搬遅延がＤＡＳＤのギャップ走査時間よ
り長くなり、再調整によって、ＤＡＳＤの周辺サブシス
テムについて性能上の問題が生じることになる。また、
チャネルを最大限に利用することによって、すなわち、
光ファイバのチャネルを最大限に利用することによっ
て、いったん、データ・バースト及びその制御信号が該
チャネルで転送されると、こうした転送ができる限り長
く続くようにすることが望ましい。速度変更バッファに
よって、多少のバースト速度の相違には順応することが
できるが、こうした伝搬遅延が長い光ファイバのチャネ
ルと共に、ＤＡＳＤを有効に利用するには、さらに制御
を増す必要がある。ＤＡＳＤとチャネルを非同期モード
で操作し、チャネルと周辺装置の両方に関する操作をホ
スト・プロセッサとのデータ転送に対して最大限に最適
化できるようにすることが望ましい。
【０００４】米国特許第４,９１２,６３０号には、低速
システムと高速システムの間におけるバッチまたはバー
スト・データ転送が示される。この特許には、データま
たは信号バーストが、経過時間、すなわち、プロセッサ
のサイクル数によって制限されることが示されている。
データ転送のバーストに関するこうした経過時間の制限
は、回避することが望ましい。
【０００５】米国特許第４,５８３,１６６号には、円筒
状ロール・モードのＤＡＳＤディスク・アクセスと、周
辺サブシステム内におけるホスト・チャネル・タイプの
指令連鎖の利用が示されている。ディスクの任意の回転
位置でデータ転送を開始することができるので、いわゆ
るロール・モードの方がＤＡＳＤを有効に利用すること
ができる。こうしたロール・モードは、１つ以上の転送
すべき完全なデータ・トラックを含むデータ転送に最も
有効である。トラックにおける任意のバイトまたは記録
場所で始まるデータ転送の開始及び終了は、区切り点と
呼ばれる。こうした区切り点は、本発明に従って周辺サ
ブシステムに制御を加える論理的判定基準の１つとして
用いられる。
【０００６】米国特許第４,２１４,７４２号には、マイ
クロプロセッサを備えたコントローラを接続するＤＡＳ
Ｄに対する光ファイバの直列チャネルが示されている。
直列であろうと、並列であろうと、いくつかのデータ経
路が、マイクロプロセッサの制御によって、異なるデー
タ転送を実施する。本応用例の場合、この引用特許に示
されるようなマイクロプロセッサの制御によって、異な
る機能に対して異なるデータ経路が提供される。すなわ
ち、ＤＡＳＤと、伝搬時間遅延の長い、高データ・バー
スト速度の直列チャネルの間におけるデータ転送を最大
限に増すため、速度変更バッファとキャッシュの制御が
組み合わせて用いられる。
【０００７】本発明は、ニューヨーク州アーモンクのイ
ンターナショナル・ビジネス・マシーンズ・コーポレイ
ションから入手可能なデータ処理システムにおいて用い
られる既知の拡張カウント・キー・データ（ＥＣＫＤ）
・アーキテクチャにも有効である。こうしたＥＣＫＤア
ーキテクチャによって、１つの読取り指令または書込み
指令内において複数の記録の転送が可能になる。カウン
ト・キー・データ（ＣＫＤ）の書式は、インターナショ
ナル・ビジネス・マシーンズ・コーポレイションによっ
て供給されるディスクにも用いられる。
【０００８】一般的な関心のため、また、本発明が実施
される背景のために、特許第４,３９３,４４５号、第
４,４２８,０６４号、及び、第４,５７１,６７４号が引
用されている。また、ＤＡＳＤは、磁気タイプと光学タ
イプのいずれでもよい。
【０００９】本発明の目的は、キャッシュ付きＤＡＳＤ
または他のデータ処理サブシステムと１つ以上のホスト
・プロセッサとの間において、伝搬時間の長い高速チャ
ネルで、データ転送を行なうための改善された方法及び
装置を提供することにある。
【００１０】
【課題を解決するための手段】本発明によれば、高速チ
ャネルを低速装置に接続するキャッシュ付き周辺コント
ローラの操作方法には、コントローラを介してチャネル
と装置の間でデータを転送するステップと、転送される
データのコピーをキャッシュに記憶するステップと、装
置の操作をモニタして、データ転送が該装置において所
定の状況に達したことを検出するステップと、次に、チ
ャネルからのデータ転送を終了するステップと、瞬時デ
ータ転送に関する装置の活動を停止するステップと、装
置を必要とせずに、キャッシュとチャネルを活動状態に
して、転送を行なうステップが含まれる。こうした決定
は、ホスト・プロセッサと装置との間でデータ転送が完
了したか否かには関係なく行なわれる。
【００１１】本発明を利用する装置には周辺サブシステ
ムが含まれており、この周辺サブシステムには、複数の
周辺装置と、周辺装置のそれぞれに接続されたデータ転
送回路と、データ転送回路に接続されて、データ信号を
交換するキャッシュ及び速度変更データ・バッファと、
バッファ及び前記キャッシュに接続されて、データ信号
を交換するホスト接続回路と、接続回路、キャッシュ、
バッファ、及び、データ転送回路の制御のためにそれら
に接続されていて、周辺装置の１つとのデータ転送が停
止し、一方、キャッシュと接続手段との間におけるデー
タ転送が後続することを表示するＧＯＣＡＣＨＥフラグ
を有する制御手段が含まれている。制御手段は、装置の
操作を監視し、装置と接続回路とのデータ転送モードの
操作をキャッシュと接続回路のデータ転送操作にスイッ
チする時期を決定する。
【００１２】
【実施例】次に、同様の番号が各図における同様の部分
及び構造化特徴を表わす、付属の図面を参照して実施例
を説明する。ホスト・プロセッサ１０が、チャネル接続
部１２によって周辺サブシステム１９に接続されている
（図１）。ホスト・プロセッサ１０と周辺サブシステム
１９の間の接続部１２は、高速光ファイバ・チャネル１
２である。光ファイバ・チャネル１２は、比較的信号伝
搬時間が長い、すなわち、ホスト・プロセッサ１０は、
［従来の技術及び発明が解決しようとする課題］におい
て述べたようなかなりの距離だけ例示のサブシステムか
ら物理的に変位している。複数のホスト・プロセッサ１
０を単一のサブシステム１９に接続することが可能であ
り、相応じて、複数のサブシステム１９を１つ以上のホ
スト・プロセッサ１０に接続することも可能である。接
続回路１１には、ホスト・プロセッサ１０と周辺サブシ
ステム１９の間における通信を可能にする周辺サブシス
テム用の通常のチャネル接続回路が含まれている。周辺
サブシステム１９のコントローラ部分には、光ファイバ
・チャネル１２及びＤＡＳＤ２０のデータ・バースト速
度の差を調節するための速度変更バッファ１３、マイク
ロプロセッサ１４、及び、周知のように、ホスト・プロ
セッサ１０によるより迅速なアクセスに備えてデータを
記憶する、すなわち、キャッシュする、１００メガバイ
ト以上の容量を備えていることが望ましいキャッシュ１
６が含まれている。データ転送回路１８は、ＤＡＳＤ２
０に記録すべき信号を変調し、ＤＡＳＤ２０から受信す
る信号を復調し、こうしたデータに対するエラー検出及
び補正操作を施し、制御文字及びフィールドの追加及び
削除を行うといった、こうしたＤＡＳＤにとっては周知
の操作に利用される。データ転送回路１８の操作は、現
在アクセス中のＤＡＳＤ２０におけるディスクの回転と
同期している。各周辺サブシステム１９には、省略記号
２１で示すように、複数のＤＡＳＤ２０が含まれている
のが普通である。各データ記憶ディスク（別個には示さ
れていない）は、インデックスすなわち基準円周位置２
０Ａを備えている。
【００１３】データ・バス２４には、接続回路１１が速
度変更バッファ１３と通信できるようにする制御及びデ
ータ・ラインが含まれており、また、ホスト・プロセッ
サ１０からの信号をデータ・バッファ１３とキャッシュ
１６の両方から受信できるようにする、キャッシュ１６
に対する拡張部分２５が設けられている。書込みまたは
記録操作時、データ信号は、キャッシュ１６と速度変更
バッファ１３のいずれかにしか供給することができな
い。バス２２は、速度変更バッファ１３をデータ転送回
路１８に接続しており、且つキャッシュ１６へ通じるサ
イド・バス接続部２３を有し、速度変更バッファ１３か
らの信号をＤＡＳＤ２０に記録し、同時に、キャッシュ
１６に複写できるようにする。ＤＡＳＤ２０からのデー
タは、速度変更バッファ１３とキャッシュ１６のいずれ
か、または、両方に供給される。制御ライン２７は、マ
イクロプロセッサ１４と他の主要素子１１、１３、１
６、及び１８との間に延びる複数の電気コネクタを表わ
している。
【００１４】マイクロプロセッサ１４には、周知の、か
つ、実施されている、周辺データ・サブシステムの制御
に関するマイクロプロセッサの操作を管理するディスパ
ッチャまたはエグゼクティブが含まれている。マイクロ
コード・モジュールの中には、本発明の実施についての
理解のために後述する、データ転送を伴う特定の機能を
果たすためにだけ用いられるものもある。データ転送回
路１８の隣に位置するように論理的に示されているマイ
クロコード・モジュールＤＶＥ ＰＲＯＣ ３０は、実
際には、物理的にマイクロプロセッサ１４内にあり、デ
ータ転送回路１８を管理し、ＤＡＳＤ２０、速度変更バ
ッファ１３、及び、キャッシュ１６の間でデータ転送操
作を実施するコントローラ・マイクロプロセッサ１４の
一部をなしている。こうしたタイプの操作は周知のとこ
ろであり、従って、これ以上の説明は行なわない。同様
に、ＣＤ ＰＲＯＣ３１は、マイクロプロセッサ１４の
一部として働き、ＤＡＳＤ２０への転送に備えて、ホス
ト・プロセッサ１０と速度変更バッファ１３の間でデー
タ信号を転送する接続回路１１の操作に制御を加えるた
めのマイクロコード・モジュールである。“分岐”書込
み操作の場合、ＤＶＥ ＰＲＯＣ３０の制御下で、速度
変更バッファ１３におけるデータのコピーがＤＡＳＤ２
０に送られ、さらに、サイド・バス接続部２３を介して
キャッシュ１６に送られ、記憶される。マイクロプロセ
ッサ１４のマイクロコード・モジュールＣＣ ＰＲＯＣ
３２は、速度変更バッファ１３もＤＡＳＤ２０も必要と
せずに、ホスト・プロセッサ１０とキャッシュ１６間に
おけるデータ転送に制御を加える。ホスト・プロセッサ
１０とキャッシュ１６の間における信号の転送は、周知
のところであり、従って、詳述しない。
【００１５】各レコード３６毎に、レコード制御フィー
ルドＲＣＦ３７が、速度変更バッファ１３に記憶され
る。図２を参照すると、ＣＤ ＰＲＯＣ３１の制御を受
け、ＤＶＥ ＰＲＯＣ３０によって読み取られる、書込
み操作時に用いるＣＤ ＰＲＯＣ部分フィールド４０を
備えたＲＣＦ３７が示されている。ＲＣＦ３７は、書込
み操作時に、ＣＤ ＰＲＯＣ３１によって初期設定さ
れ、読取り操作時にはＤＶＥ ＰＲＯＣ３０によって初
期設定される。読取り操作時、レコードを転送しなけれ
ばならないこと、及び、トラックに読み取るべきいくつ
かのレコードが残っていることをＣＤ ＰＲＯＣ３１に
知らせるフラグ・バイト（不図示）が、ＤＶＥ ＰＲＯ
Ｃ３０によってセットされる。これら他の制御は、全
て、本発明の実施には関係がない。区切り点またはトラ
ック・インデックスにおいて、あるいは、書込み領域が
終了し、ＤＡＳＤ２０の読取りモードが確立すると、ホ
スト指令の読取りに備えて、ＤＡＳＤ操作時にＧＯＣＡ
ＣＨＥをセットすることができる。１つのホスト・プロ
セッサ１０で規定された書込み領域に、いくつかの書込
み操作が生じる場合もある。ホスト・プロセッサ１０で
規定された書込み領域内におけるいくつかの書込み操作
の１つが終了すると、ＧＯＣＡＣＨＥをセットすること
ができる。ＧＯＣＡＣＨＥバイト４２は、データ処理操
作のＤＡＳＤ２０部分が、ＤＡＳＤ読取り操作であり、
所定の状況に達すると、ＤＶＥ ＰＲＯＣ３０によって
セットされるフラグであり、結果として、ＤＡＳＤ２０
による操作が中断され、後続の操作は、キャッシュ１６
で行なわれるのが望ましい。ホスト１０とキャッシュ１
６の間のこうした直接接続によって、光ファイバ・チャ
ネル１２による最高のデータ転送速度が可能になり、一
方、ＤＡＳＤ２０によるデータ転送は、制御の観点から
すればより有効ではあるが、より低速である。すなわ
ち、光ファイバ・チャネル１２のバースト速度が最高に
はならない。ＤＡＳＤ２０のデータ転送速度で実施され
る操作は、後で明らかにするように、ＧＯＣＡＣＨＥフ
ラグを利用して中断される、すなわち、分割される。フ
ィールド４１が、速度変更バッファ１３内のレコードイ
メージに含まれているレコードのタイプを表示する。こ
れは、読取り操作時に、ＣＤ ＰＲＯＣ３１が、ＣＫＤ
フォーマットで転送中のレコードがどんなタイプかを知
ることができるようにするために利用される。本発明に
よって構成された実施例の場合、４タイプのレコードが
用いられている。まず、トラック位置のインデックスま
たは終端、レコードゼロ、ホーム・アドレスレコード
（後者の２つは、ＣＫＤ制御レコード）、または、ユー
ザレコードである。番号４３は、ＲＣＦ３７に、図２に
示すもの以外のフィールドが含まれていることを表わし
ている。図４以下に示すフローチャートは、接続回路１
１及びチャネル１２を介してホスト・プロセッサ１０と
現在データを転送中の単一装置２０に関する、図１に示
すコントローラの操作を明らかにするものである。コン
トローラが、１度に２つ以上の装置の操作を同時に扱う
場合、それぞれ、異なる装置２０に関連した複数の同時
操作を行なうことになる可能性があるのは明らかであ
る。
【００１６】次に図３を参照すると、図１に例示のデー
タ処理システムの機械操作に関する全体図が示されてい
る。ホスト・プロセッサ１０は、機械ステップ５０にお
いて、ＤＡＳＤ２０の１つに対するアドレスで、データ
転送操作を開始する。機械ステップ５１において、ホス
ト・プロセッサとデータ処理サブシステムの間で、実際
にデータ転送が行なわれる。このステップには、ＤＡＳ
Ｄ２０とホスト・プロセッサ間におけるデータ転送、読
取り操作時のＤＡＳＤ２０とキャッシュ１６間における
データ転送、及び、書込み操作時のホスト・プロセッサ
１０とキャッシュ間におけるデータ転送が含まれる。機
械ステップ５２では、ＤＶＥ ＰＲＯＣ３０が、ＤＡＳ
Ｄ２０に関するデータ転送操作の状況を監視する。この
監視の目的は、高速チャネルをより有効に利用するた
め、操作モードが、装置志向操作からキャッシュ志向操
作にスイッチされる状況を確認することにある。機械ス
テップ５３において、ＤＶＥ ＰＲＯＣ３０は、ＤＡＳ
Ｄ操作の所定の終了を検出し、ＧＯＣＡＣＨＥフラグ４
２をセットして、コントローラの残りに対し、ホスト・
キャッシュ操作が後続することを指示する。機械ステッ
プ５４では、ＣＤ ＰＲＯＣ３１によって指示されたキ
ャッシュ・ホスト間モードがセットされ、ＤＶＥ ＰＲ
ＯＣ３０が非活動状態にあり、ＣＣ ＰＲＯＣ３２がデ
ータ転送を実施できる状態にあることが表示される。必
要になる前に、ＣＣ ＰＲＯＣ３２を活動状態にする
と、コントローラとホスト・プロセッサ１０との間にお
けるチャネル応答時間が短縮される。
【００１７】図４に示すように、本発明を利用して、デ
ータ転送を制御する読取り操作が示されている。読取り
操作には、ＣＤ ＰＲＯＣ３１によって、バッファ１３
からホスト・プロセッサ１０へのデータ転送が制御さ
れ、ＤＶＥ ＰＲＯＣ３０によって、ＤＡＳＤ２０から
バッファ１３及びキャッシュ１６へのデータ転送が制御
される非同期操作が必要になる。まず、ＤＶＥ ＰＲＯ
Ｃ３０の操作について説明する。機械ステップ６０にお
いて、ホスト・プロセッサ１０によってホスト指令読取
り操作が開始される、すなわち、周辺サブシステム１９
が、読取り操作指令を受信して、ＤＶＥ ＰＲＯＣ３０
を始動させ、ＤＡＳＤ２０からバッファ１３及びキャッ
シュ１６に必要なデータを読み取る。所望のレコードに
関して、こうした読取りは、コントローラ１９によって
開始することもある。この読取り操作は、ＤＡＳＤ２０
に記憶された１つ以上のレコードについても可能であ
る。ＤＶＥ ＰＲＯＣ３０の制御による機械ステップ６
１を反復する毎に、周辺サブシステム１９は、ＤＡＳＤ
２０からバッファ１３及びキャッシュ１６にホストの要
求したデータ記録を読み取り、ＣＤ ＰＲＯＣ３１の制
御に従って、これをバッファ１３を介してホスト・プロ
セッサ１０に送る。各レコードの終端毎に、ＤＶＥ Ｐ
ＲＯＣ３０は、図１のトラックにインデックス・マーク
２０Ａが検知されたか否かの確認を行なう。インデック
ス・マーク２０Ａが検知される場合、ディスクの走査
は、現在トラックとも呼ばれるアドレス指定されている
トラックの終端に達したことになる。機械ステップ６３
では、ＤＶＥ ＰＲＯＣ３０は、次のトラックが、完全
にキャッシュ１６に記憶されているか否かを判定する。
ホスト・プロセッサ１０によって、アクセスされる次の
トラックは、現在トラックの場合もあれば、別のトラッ
クの場合もある点に留意されたい。記憶されていれば、
機械ステップ６４において、ＧＯＣＡＣＨＥフラグ４２
を活動状態にセットして、ＣＤ ＰＲＯＣ３１に対し、
チャネル指令の再試行をホスト・プロセッサ１０に送
り、制御をＣＣ ＰＲＯＣ３２に移すように指示する。
チャネル指令の再試行（ＣＣＲ）は周知のところであ
り、従って、これ以上の説明は行なわない。ＧＯＣＡＣ
ＨＥフラグ４２のセットがすむと、ＤＶＥ ＰＲＯＣ３
０は、機械ステップ６５における指示に従って装置の操
作を停止し、別の装置の操作が始まるのを待つ。機械ス
テップ６３において、次に読み取られるトラックの完全
な内容が、キャッシュ１６に記憶されていなければ、機
械操作は、ステップ６１に戻る。［従来の技術及び発明
が解決しようとする課題］において述べたように、区切
り点は、ＤＡＳＤ２０に関するロール・モードのトラッ
ク読取り操作の始端及び終端、または、キャッシュに記
憶されている分割トラックの第１の記録位置とみなすこ
とができる。区切り点を読み取ると、読取り中の現在ト
ラックの内容がキャッシュに納められていることにな
り、ステップ６４及び６５が実施される。一方、区切り
点に達しない場合、ステップ６１以下を反復して、読取
り操作を続行すべきである。ステップ６４及び６５の操
作では、インデックス・マークに達して、現在トラック
及びキャッシュの内容を突きとめたか、あるいは、読取
り操作時に区切り点に達したかに基づいて、装置の操作
を停止させる。次のトラックを読み取ることになり、こ
うした次のトラックに記憶されているデータのコピーが
キャッシュ１６に納められている場合、機械操作は、キ
ャッシュ・ホスト・プロセッサ１０間の操作からシフト
され、接続部１２によって可能となる高データ転送速度
が得られる。周知のように、ホスト・プロセッサ１０
は、図４に示す機械操作をいつでも終了させることがで
きる。
【００１８】説明したばかりのＤＶＥ ＰＲＯＣ３０の
操作と同期せずに行なわれるＣＤＰＲＯＣ３１の操作に
ついて、次に説明する。ＣＤ ＰＲＯＣ３１は、ホスト
・プロセッサ１０の読取り指令によって、レコードがバ
ッファ１３に記憶され、チャネル１２を介して、ホスト
・プロセッサに転送されると、これを確認する。ＧＥＴ
ＯＰ ライン９０は、こうした確認を表わしている。
機械ステップ９１において、バッファ１３からホスト・
プロセッサ１０へデータを転送する読取り操作が行なわ
れる。機械ステップ９２において、ＣＤ ＰＲＯＣ３１
がＧＯＣＡＣＨＥフラグ４２をチェックする。ＧＯＣＡ
ＣＨＥフラグ４２がオフの場合、データが転送されるこ
とになる、すなわち、こうしたデータレコードの１つ
が、バッファ１３からホスト・プロセッサ１０へ転送さ
れることになる。このデータ転送は、機械ステップ９３
において行なわれる。このデータ転送後、ＣＤ ＰＲＯ
Ｃ３１は、次に実施すべき操作を識別し、次の操作がホ
スト・プロセッサの指令による読取りであれば、ステッ
プ９１以下が反復され、さもなければ、本発明の説明の
範囲外における操作が、実施される。ステップ９１にお
いて、ＧＯＣＡＣＨＥフラグ４２がＯＮの場合、ＤＶＥ
ＰＲＯＣ３０は、装置の操作を停止し、キャッシュの
操作を開始させるべきであることを指示する。機械ステ
ップ９５では、ＣＤ ＰＲＯＣ３１及びＤＶＥ ＰＲＯ
Ｃ３０の活動が停止し（ＤＡＳＤ２０の読取りは、既に
停止しており、このアクションによって、ＤＶＥ ＰＲ
ＯＣモジュールは非活動状態になる）、ＣＣ ＰＲＯＣ
３２が、活動状態になって、キャッシュ１６とホスト・
プロセッサ１０間におけるデータ転送を開始する。９６
において、ＣＤ ＰＲＯＣを出る。
【００１９】図５には、本発明を利用する書込み操作
が、示されている。機械ステップ７０において、ホスト
・プロセッサ１０は“レコード位置決め”指令を出す。
この指令は、書込み操作を制限するため、アドレス空間
またはＤＡＳＤ２０のアドレス空間の書込み領域を設定
する既知の指令である。機械ステップ７１においてレコ
ード位置決め指令に続く書込み指令が出される。。２つ
以上のＣＫＤレコードの場合もあり得る書込み指令によ
って指示されるデータ転送が、機械ステップ７２で実施
される。機械ステップ７３において、書込み領域の終端
に達したか否かのチェックが行なわれる。達していなけ
れば、ステップ７１において、追加書込み指令を受ける
ことができる。この説明は、出される書込み指令によっ
て、速度変更バッファ１３にオーバー・ランが生じない
ということと、キャッシュ１６が、ＤＡＳＤ２０に書き
込む全てのデータを記憶するのに十分なデータ・スペー
スを有していることを想定したものである。オーバー・
ランの可能性がある場合、本発明の説明範囲外の制御メ
カニズムによって、チャネル指令再試行（ＣＣＲ）を出
し、ホスト・プロセッサ１０から例示のデータ処理サブ
システムへのデータ信号の転送を中断させて、オーバー
・ランを防いだり、あるいは、オーバー・ランのエラー
から回復することが可能である。書込み領域の終端に達
すると、すなわち、書込みが完了すると、機械ステップ
７４において、キャッシュがヒットしたか否か、すなわ
ち、キャッシュに、書込み指令に関連したデータが含ま
れているか否かをチェックし、含まれていなければ、ス
テップ７５において、装置の読取りモードの操作に入
る。機械ステップ７２において、キャッシュがヒットし
た場合、すなわち、キャッシュ１６に、書込み指令によ
って重ね書きされたデータが含まれた場合、機械ステッ
プ７６において、キャッシュ１６に完全なトラックのコ
ピーが含まれているか否かのチェックが行なわれる。含
まれている場合、完全なトラックが書き込まれており、
それがキャッシュ内にあれば、ステップ７７において、
ＧＯＣＡＣＨＥフラグがセットされる。一方、キャッシ
ュに完全なトラックが含まれていなければ、機械ステッ
プ７８において、ＨＡレコードが有効か否か、すなわ
ち、インデックスがパスされ、ホーム・アドレス・レコ
ードがキャッシュ１６に記憶されたか否かのチェックが
行なわれる。有効であれば、機械ステップ７８におい
て、ステップ７５の装置による読取りモードの操作に入
る。
【００２０】本発明については、特に、望ましい実施例
に関連して図示し、解説してきたが、当該技術の熟練者
には明らかなように、本発明の精神及び範囲を逸脱する
ことなく、その形態及び組部にさまざまな変更を加える
ことが可能である。
【００２１】
【発明の効果】 【図面の簡単な説明】
【図１】本発明を用いたデータ処理システムの略ブロッ
ク図である。
【図２】図１に示すシステムに用いられる記録制御フィ
ールドを示す概略図である。
【図３】図１に示すシステムに関して本発明の例示に用
いられる操作を示すシステムの機械操作に関するフロー
チャートの略図である。
【図４】本発明のもう１つの応用例を示す、読取り操作
に関する機械操作の略図である。
【図５】記録操作または書込み操作のシーケンスを示す
機械操作の略図である。
【符号の説明】
１０・・・ホスト・プロセッサ １１・・・接続回路 １３・・・速度変更バッファ １４・・・マイクロプロセッサ １６・・・キャッシュ １８・・・データ転送回路 １９・・・周辺サブシステム ２０・・・ＤＡＳＤ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 スーザン・ケイ・キヤンデラリア アメリカ合衆国アリゾナ州テクソン、イー スト・アルタ・ミラ10441番地 (56)参考文献 特開 昭59−202555（ＪＰ，Ａ) 特開 昭57−168360（ＪＰ，Ａ) 特開 昭62−210555（ＪＰ，Ａ) 特開 昭63−85845（ＪＰ，Ａ) 特開 昭59−173867（ＪＰ，Ａ) 特開 平２−35542（ＪＰ，Ａ)

Claims (13)

    【特許請求の範囲】
  1. 【請求項１】キャッシュ付き周辺サブシステムを操作す
    る機械による実施方法において、接続されたホスト・プ
    ロセッサと、周辺サブシステムのキャッシュ及び装置と
    の間でデータを転送するステップと、装置及びキャッシ
    ュのデータ信号の転送及び操作を監視し、装置の操作が
    所定の基準状態に達し、キャッシュが、トラックのデー
    タのコピーを有するとき、これを表示するステップと、
    装置の操作が前記所定の基準状態に達し、ＤＡＳＤのア
    クセス中のトラックのデータの完全なコピーがキャッシ
    ュに記憶されていることを検出すると、データ信号の転
    送が完了したか否かには関係なく、装置のそれ以上の操
    作を停止させ、ホスト・プロセッサのためのキャッシュ
    の操作を開始させ、こうして開始される操作に該装置を
    使用しないようにするステップを含む、機械による実施
    方法。
  2. 【請求項２】装置において書込み領域を設定することを
    含み、データ信号をホスト・プロセッサから装置及びキ
    ャッシュに転送する書込み操作を開始するステップと、
    記録すべきデータ信号のアドレスが書込み領域の末端に
    達したことを検出し、次に、キャッシュに記憶されてい
    る書込み操作によるデータを検出し、キャッシュに記憶
    されている書込み操作によるデータに、所定のデータが
    含まれている場合には、請求項１の最後に記載されたス
    テップを実施するステップを含む、請求項１に記載の機
    械による実施方法。
  3. 【請求項３】前記書込み操作において、キャッシュに現
    在トラックのホーム・アドレスが記憶されているか否か
    を検出し、記憶されていれば、周辺サブシステムにおけ
    る読取りモードの操作を設定し、記憶されていなけれ
    ば、請求項１の最後に記載のステップを実施するステッ
    プを含む、請求項２に記載の機械による実施方法。
  4. 【請求項４】データ信号を装置からホスト・プロセッサ
    に転送する読取り操作を、サブシステムにおいて設定す
    るステップと、前記監視ステップにおいて、装置でデー
    タ・トラックの終端を示すインデックス・マークと、キ
    ャッシュ内において、現在トラックの内容の所定の部分
    が記憶されている装置アドレスを示す区切り点のいずれ
    かを検出するステップと、前記インデックス・マークと
    前記区切り点のいずれかを検出すると、請求項１の最後
    に記載されたステップを実施するステップを含む、請求
    項２に記載の機械による実施方法。
  5. 【請求項５】装置からトラック単位でデータを読み取る
    ステップと、前記インデックス・マークを検出すると、
    次に読み取るべきトラックがキャッシュに記憶されてい
    るか否かを検出し、こうしたトラックがキャッシュに記
    憶されている場合には、請求項１の最後に記載されたス
    テップを実施し、記憶されていなければ、装置からホス
    ト・プロセッサへのデータの読取りを続行するステップ
    を含む、請求項４に記載の機械による実施方法。
  6. 【請求項６】装置からホスト・プロセッサにデータ信号
    を読み取る一方で、データ信号のコピーをキャッシュに
    記憶するステップを含む請求項５に記載の機械による実
    施方法。
  7. 【請求項７】それぞれ、１つ以上のデータレコードを記
    憶することができるアドレス可能なデータ記憶領域を備
    えた、周辺装置と、周辺装置に接続されたキャッシュ
    と、キャッシュ及び周辺装置に接続されたデータ・バッ
    ファと、キャッシュ及びバッファに接続された接続手段
    と、キャッシュ、バッファ、接続手段と、周辺装置に接
    続された制御手段と、現在領域として前記アドレス可能
    なデータ記憶領域の所定の１つにアクセスすることを含
    み、接続手段、キャッシュと周辺装置の間でデータ信号
    を転送するためのデータ転送手段と、データ信号の転送
    と周辺装置の操作を監視し、周辺装置の操作が所定の基
    準状態に達すると、これを表示する制御手段の第１の手
    段と、キャッシュ及び周辺装置を監視して、周辺装置の
    現在領域に記憶されているデータの完全なコピーがキャ
    ッシュに存在することを検出するとき、これを表示する
    制御手段の第２の手段との組合せから構成され、前記第
    １の手段は、周辺装置の操作が前記所定の基準状態に達
    したこと、及び、現在領域に記憶されていたデータの完
    全なコピーが、キャッシュに記憶されたことの検出に応
    答し、データ信号の転送が完了したか否かに関係なく、
    周辺装置のそれ以上の操作を停止し、ホスト・プロセッ
    サのためのキャッシュの操作を開始させ、こうして開始
    される操作には周辺装置を用いないようにするというこ
    とを特徴とする、周辺データ処理システム。
  8. 【請求項８】ＧＯＣＡＣＨＥフラグを含む制御フラグを
    記憶し、前記制御手段における全ての手段に接続された
    レジスタ手段が含まれており、前記第１の手段が前記検
    出される周辺装置の操作に応答する際、ＧＯＣＡＣＨＥ
    フラグをセットする機能を有し、前記第２の手段がキャ
    ッシュと接続手段との間でデータ転送を実施させ、レジ
    スタ手段に接続されて、ＧＯＣＡＣＨＥフラグを検知
    し、ＧＯＣＡＣＨＥフラグがセットされるのに応答し
    て、前記周辺装置と前記バッファのどちらも利用せず
    に、キャッシュと接続手段との間におけるデータ転送の
    ための接続を確立する機能を有することを特徴とする、
    請求項７に記載の装置。
  9. 【請求項９】周辺装置において書込み領域を設定するこ
    とを含み、データ信号を接続手段から周辺装置及びキャ
    ッシュに転送する書込み操作を開始する書込み手段が前
    記制御手段に含まれており、記録されるべきデータ信号
    のアドレスが書込み領域の端部に達したことを検出し、
    次に、キャッシュに記憶されている書込み操作によるデ
    ータを検出し、キャッシュに記憶された書込み操作によ
    るデータに、所定のデータが含まれている場合には、Ｇ
    ＯＣＡＣＨＥフラグをセットする手段が前記書込み手段
    に含まれていることを特徴とする、請求項８に記載の装
    置。
  10. 【請求項１０】前記周辺装置が各トラックの始端にホー
    ム・アドレスとインデックスを有する複数のアドレス可
    能なデータ記憶トラックを備えたＤＡＳＤであり、前記
    制御手段が、書き込まれるトラックのホーム・アドレス
    が、キャッシュにおいて妥当か否かを検知し、キャッシ
    ュにおいて妥当であれば、サブシステムのモードを書込
    みから読取りにセットするモード手段を含むことを特徴
    とする、請求項９に記載の装置。
  11. 【請求項１１】前記周辺装置が、ホーム・アドレスと、
    トラックの始端を表わすインデックス部分をそれぞれ有
    する複数のデータ記憶トラックを有するＤＡＳＤであ
    り、前記制御手段が、トラックの１つからのデータ読取
    りを、こうしたトラックの始端にあるか否かに関係なく
    開始するための区切り点を示すロール・モード手段とデ
    ータ信号を周辺装置から接続手段に転送する読取りモー
    ドを設定するモード手段とを含み、前記第２の手段が、
    周辺装置でデータ・トラックの終端を示すインデックス
    部分及び周辺装置で瞬時読取り操作が開始する周辺装置
    アドレスを示す区切り点を検出するＥＯＴ手段を含み、
    前記ＥＯＴ手段が、前記インデックス部分と前記区切り
    点のいずれかの検出に応答し、レジスタ手段に前記ＧＯ
    ＣＡＣＨＥフラグをセットすることを特徴とする、請求
    項８に記載の装置。
  12. 【請求項１２】前記ＥＯＴ手段が、前記インデックス部
    分を検出すると、読み取るべき次のトラックが完全にキ
    ャッシュ内に存在しているか否かを検出し、こうしたト
    ラックがキャッシュ内に完全に存在している場合に限っ
    て、前記ＧＯＣＡＣＨＥフラグをセットし、存在してい
    なければ、現在の読取りモードを続ける働きをすること
    を特徴とする、請求項１０に記載の装置。
  13. 【請求項１３】データを記憶することのできる複数の周
    辺装置と、周辺装置のそれぞれに接続されたデータ転送
    回路と、データ転送回路に接続されて、データ信号を交
    換するキャッシュ及び速度変更データ・バッファと、前
    記バッファ及び前記キャッシュに接続されて、データ信
    号の交換を行なうホスト接続回路と、接続回路、キャッ
    シュ、バッファ、及び、データ転送回路に接続されてい
    て、それぞれの操作を制御する機能を有し、且つ周辺装
    置の１つとのデータ転送が終わらせて、引続き、キャッ
    シュと接続手段との間でデータ転送を行うべきことを示
    すＧＯＣＡＣＨＥフラグを含む制御手段と、キャッシュ
    と接続手段との間においてデータ転送を実施する制御手
    段におけるＣＣプロセッサ手段と、前記バッファと周辺
    装置の１つとの間でデータ転送を実施させる制御手段に
    おけるＤＶＥプロセッサ手段との組合せから構成され、
    前記ＤＶＥプロセッサ手段が、前記ＧＯＣＡＣＨＥフラ
    グをセットして、前記バッファに対して現在データ信号
    を転送している周辺装置の操作の所定の状態を表示する
    手段と、ＧＯＣＡＣＨＥフラグを検知して、ＣＣプロセ
    ッサ手段を作動させ、キャッシュと接続回路との間での
    データ転送モードを設定する手段とを備えていることを
    特徴とする、ホスト・プロセッサに接続される装置。
JP3199909A 1990-08-31 1991-07-16 周辺サブシステム及び制御方法 Expired - Lifetime JPH0738174B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/575,748 US5146576A (en) 1990-08-31 1990-08-31 Managing high speed slow access channel to slow speed cyclic system data transfer
US575748 1990-08-31

Publications (2)

Publication Number Publication Date
JPH04256143A JPH04256143A (ja) 1992-09-10
JPH0738174B2 true JPH0738174B2 (ja) 1995-04-26

Family

ID=24301544

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3199909A Expired - Lifetime JPH0738174B2 (ja) 1990-08-31 1991-07-16 周辺サブシステム及び制御方法

Country Status (5)

Country Link
US (1) US5146576A (ja)
EP (1) EP0473376A3 (ja)
JP (1) JPH0738174B2 (ja)
KR (1) KR950002711B1 (ja)
CA (1) CA2046709C (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5544347A (en) * 1990-09-24 1996-08-06 Emc Corporation Data storage system controlled remote data mirroring with respectively maintained data indices
US5636358A (en) * 1991-09-27 1997-06-03 Emc Corporation Method and apparatus for transferring data in a storage device including a dual-port buffer
US5261072A (en) * 1991-10-31 1993-11-09 Tandy Corporation Compact disk data transfer system using cache memory
US5893918A (en) * 1992-05-18 1999-04-13 International Business Machines Corporation System and method for rotational position sensing miss avoidance in direct access storage devices
US5721898A (en) * 1992-09-02 1998-02-24 International Business Machines Corporation Method and system for data search in a data processing system
US5539915A (en) * 1992-09-17 1996-07-23 International Business Machines Corporation System for completely transferring data from disk having low rate to buffer and transferring data from buffer to computer through channel having higher rate concurrently
US5555390A (en) * 1992-10-19 1996-09-10 International Business Machines Corporation Data storage method and subsystem including a device controller for respecifying an amended start address
JP3422370B2 (ja) * 1992-12-14 2003-06-30 株式会社日立製作所 ディスクキャッシュ制御装置
JP2784440B2 (ja) * 1993-04-14 1998-08-06 インターナショナル・ビジネス・マシーンズ・コーポレイション データ・ページの転送制御方法
US5584007A (en) * 1994-02-09 1996-12-10 Ballard Synergy Corporation Apparatus and method for discriminating among data to be stored in cache
US5535372A (en) * 1994-07-06 1996-07-09 International Business Machines Corporation Method and apparatus for efficient updating of CKD data stored on fixed block architecture devices
US5659799A (en) * 1995-10-11 1997-08-19 Creative Technology, Ltd. System for controlling disk drive by varying disk rotation speed when buffered data is above high or below low threshold for predetermined damping period
US5889935A (en) * 1996-05-28 1999-03-30 Emc Corporation Disaster control features for remote data mirroring
US6052797A (en) * 1996-05-28 2000-04-18 Emc Corporation Remotely mirrored data storage system with a count indicative of data consistency
US5918241A (en) * 1997-02-21 1999-06-29 Lsi Logic Corporation Method and apparatus for setting a plurality of addresses
US5944802A (en) * 1997-08-28 1999-08-31 International Business Machines Corporation Dynamic speed matching of host channel and device data transfers
EP0971353A1 (en) * 1998-01-16 2000-01-12 Matsushita Electric Industrial Co., Ltd. Av data input/output device
JPH11312143A (ja) * 1998-04-28 1999-11-09 Clarion Co Ltd 情報処理装置及び方法、カーオーディオシステム及びその制御方法並びに情報処理用プログラムを記録した記録媒体
US6463509B1 (en) 1999-01-26 2002-10-08 Motive Power, Inc. Preloading data in a cache memory according to user-specified preload criteria
US6370614B1 (en) 1999-01-26 2002-04-09 Motive Power, Inc. I/O cache with user configurable preload
US6748486B2 (en) 2001-01-04 2004-06-08 International Business Machines Corporation Method, system, and data structures for superimposing data records in a first data format to memory in a second data format
US7421459B2 (en) * 2002-03-06 2008-09-02 Hewlett-Packard Development Company, L.P. Buffer management for data transfers between a host device and a storage medium
US7580465B2 (en) * 2005-06-30 2009-08-25 Intel Corporation Low speed access to DRAM
US9229829B2 (en) * 2012-07-25 2016-01-05 GlobalFoundries, Inc. Synchronous mode replication to multiple clusters

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5654535A (en) * 1979-10-08 1981-05-14 Hitachi Ltd Bus control system
US4393445A (en) * 1981-03-06 1983-07-12 International Business Machines Corporation Information-signal recording apparatus employing record volume oriented identification signals
JPS57168360A (en) * 1981-03-31 1982-10-16 Fujitsu Ltd Magnetic recording controlling system
JPS5837888A (ja) * 1981-08-28 1983-03-05 Toshiba Corp キヤツシユ装置
US4429363A (en) * 1981-10-15 1984-01-31 International Business Machines Corporation Method and apparatus for managing data movements from a backing store to a caching buffer store
US4571674A (en) * 1982-09-27 1986-02-18 International Business Machines Corporation Peripheral storage system having multiple data transfer rates
US4583166A (en) * 1982-10-08 1986-04-15 International Business Machines Corporation Roll mode for cached data storage
JPS59173867A (ja) * 1983-03-22 1984-10-02 Fujitsu Ltd デイスクキヤツシユデ−タ転送制御方式
JPS59202555A (ja) * 1983-05-02 1984-11-16 Hitachi Ltd デイスクキヤツシユ制御方式
US4603380A (en) * 1983-07-01 1986-07-29 International Business Machines Corporation DASD cache block staging
JPS60222943A (ja) * 1984-04-20 1985-11-07 Fujitsu Ltd デイスクキヤツシユ制御方式
US4875155A (en) * 1985-06-28 1989-10-17 International Business Machines Corporation Peripheral subsystem having read/write cache with record access
JPS62210555A (ja) * 1986-03-12 1987-09-16 Hitachi Ltd デイスクキヤツシユ制御方式
JPS6385845A (ja) * 1986-09-29 1988-04-16 Mitsubishi Electric Corp キヤツシユ装置
US4956803A (en) * 1987-07-02 1990-09-11 International Business Machines Corporation Sequentially processing data in a cached data storage system
US4882642A (en) * 1987-07-02 1989-11-21 International Business Machines Corporation Sequentially processing data in a cached data storage system
JP2634867B2 (ja) * 1988-07-26 1997-07-30 株式会社日立製作所 デイスクキヤツシユデータ転送制御方式
US4912630A (en) * 1988-07-29 1990-03-27 Ncr Corporation Cache address comparator with sram having burst addressing control
US4947319A (en) * 1988-09-15 1990-08-07 International Business Machines Corporation Arbitral dynamic cache using processor storage
JPH0322156A (ja) * 1989-06-20 1991-01-30 Tokico Ltd 磁気ディスク装置

Also Published As

Publication number Publication date
EP0473376A2 (en) 1992-03-04
CA2046709A1 (en) 1992-03-01
JPH04256143A (ja) 1992-09-10
EP0473376A3 (en) 1992-12-16
KR950002711B1 (ko) 1995-03-24
KR920004990A (ko) 1992-03-28
CA2046709C (en) 1996-03-05
US5146576A (en) 1992-09-08

Similar Documents

Publication Publication Date Title
JPH0738174B2 (ja) 周辺サブシステム及び制御方法
US4435762A (en) Buffered peripheral subsystems
US4410942A (en) Synchronizing buffered peripheral subsystems to host operations
US5758057A (en) Multi-media storage system
US4755928A (en) Outboard back-up and recovery system with transfer of randomly accessible data sets between cache and host and cache and tape simultaneously
US5404500A (en) Storage control system with improved system and technique for destaging data from nonvolatile memory
US5235692A (en) Disk rotational position controls for channel operations in a cached peripheral subsystem
US6513102B2 (en) Internal copy for a storage controller
JPH09128305A (ja) 外部記憶装置
JPH0532764B2 (ja)
JPS5943774B2 (ja) 周辺サブシステムの制御方式
JPH07281840A (ja) ２重化ディスク記録装置
KR950004215B1 (ko) 비동기 채널/dasd 통신 시스템
JP2759920B2 (ja) Ｄａｓｄ周辺データ記憶サブシステムの作動方法及び装置
US3911400A (en) Drive condition detecting circuit for secondary storage facilities in data processing systems
JPH0566896A (ja) 交替情報伝達方式
US5893918A (en) System and method for rotational position sensing miss avoidance in direct access storage devices
WO1998014884A1 (en) Method to store initiator information for scsi data transfer
JP3364751B2 (ja) データ転送システム
JP2001356881A (ja) 多重化記憶制御装置
JP2732951B2 (ja) データ転送制御方法
JPS5819800A (ja) 揮発性記憶装置の動作方法
JP2752834B2 (ja) データ転送装置
JPS61134859A (ja) メモリのバツクアツプ制御方式
JPS6054062A (ja) 入出力デ−タ転送方式