JPS5943774B2 - 周辺サブシステムの制御方式 - Google Patents

Description

【発明の詳細な説明】 開示の概要 周辺サブシステムはその動作を変更するような複数の監
視（型）コマンドを受取り、これらのコマンドに応答す
る。

これらの監視コマンドはチャネル・プログラム、即ちコ
マンド・チェーンの任意の箇所に置くことができる。或
る監視コマンドは当該コマンド・チェーンが持続する間
に周辺サブシステムの動作を変更させ、他の監視コマン
ドは周辺サブシス、テムが動作している間又はこの監視
コマンドを後続する監視コマンドが無効にするまで有効
に留まる。特定の監視コマンドは所与のコマンド・チェ
ーンにおいて後続する監視コマンドを選択的に禁止する
ことができる。この選択的な禁止は周辺サブシステムの
保全性を維持することを可能にする。コマンド・チェー
ンの終りには、この禁止は解除される。発明の背景 本発明はデータ処理に係り、更に詳細に説明すれば周辺
サブシステムの論理的構成、保全性及びデータ転送を監
視（型の）コマンドで制御することに係る。

中央処理ユニットとも呼ばれるホスト計算機（以下「ホ
スト」と略す）とその周辺サブシステムとの間の通信は
、所謂チャネルを介して行われるのが普通である。

たとえば、米国特許第３４００３７１号の第４１図及び
第５０図には、ホストとその周辺サブシステムとの間に
設けられたチャネルが示され、またその第２９図には、
ホストによる周辺サブシステムの制御をチャネル・コマ
ンド・ワード（以下「 ＣＣＷ」と略す）を使用して行
うことが示されている。

所謂チャネル・プログラムのためにホスト中に置かれた
一連のＣＣＷは、周辺サブシステムによつて受取られる
一連の（チヤネル）コマンドとして現われる。このよう
な一連のコマンドはチエーン（連鎖）と呼ばれ、これは
周辺サブシステムからホストへ「ステータス・イン」信
号が供給されるときにホストから周辺サブシステムへ加
えられる「サプレス・アウト」信号によつて指示される
。このようなチューニングはボス助特定プロセス又はそ
の一部に関係する一連のコマンドを識別する。チューニ
ング中、周辺サブシステム又はホストはその一連のコマ
ンドの動作を打切ることはしないが、そのどちらかは或
る予定の条件が生じたときこのチエーンを中断すること
ができる。以下で「チエーン］と呼ぶ一連のコマンドは
、互いに密接な動作関係を有する。

異なるチエーンは、ホストと周辺サブシステムとの間で
異なる機能を遂行することができる。ホストと周辺サブ
システムとの間の相互作用は、チエーンが異なれば非常
に違つてくることがある。これらの相違は、チエーン中
の第１ＣＣＷへ関係づけられた第１コマンドとして「モ
ード設定」又は「フアイル・マスク設定」コマンドを送
るホストによつて生ぜられる。現在の方式では、このよ
うな「モード設定」又は「フアイル・マスク設定」コマ
ンドはチエーン中の第１コマンドでなければならない。
もし動作中に他の重要な変化が生ずると、ホストは新し
いＣＣＷチエーンを構成してこれを第２チエーンとして
発行する。たとえば、このチエーン中のコマンドがチヤ
ネルを介してアドレス可能な直接アクセス記憶装置（Ｄ
ＡＳＤ）へのアクセスを制限されていることを示すため
に、「フアイル・マスク設定」コマンドがこの種の記憶
装置について使用される。一方、磁気テープ記録装置の
如き他の形式の周辺サブシステムについては「モード設
定」コマンドが使用され、かくて磁気テープに記録すべ
き信号の様式、動作モード（書込み又は読取り）及び他
の動作特性がチエーンの第１コマンドで指定される。こ
れらの「モード設定」及び「フアイル・マスク設定」コ
マンドは監視コマンドと呼ばれる。

というのは、もし、非特権ユーザがこれらのコマンドを
プログラムするようであれば、データ処理の保全性が全
体として危くなる場合があるからである。従つて、過去
においては、１つのチエーンについて高々１つの監視コ
マンドが使用されるように制限されていた。追加の監視
コマンドを使用する例は、米国特許第４２０７６０９号
に記載されている。

このような監視コマンドは複数の経路グループ、即ち複
数グループのチヤネル（経路）を確立することによつて
、多重経路を制御することを可能にする。たとえば、こ
れらの経路グループを確立又は変更する動作は「ＳＨＩ
Ｄ」と呼ばれるスペース移動コマンドによつて行われ、
またこのように多重経路化された制御の論理的構成をセ
ンスする動作は「ＳＮＩＤ」と呼ばれるセンス・コマン
ドによつて行われる。各周辺サブシステムの周辺デバイ
ス（以下「デバイス」と略す）は、１つの経路（チヤネ
ル）又は１つの経路グループのどちらが使用されていよ
うとも、チヤネル経路及びホストへ予約されたり或いは
それから解放されうる。「ＲＥＳＶ］と呼ばれるデバイ
ス予約コマンド及び「ＤＲＥＬ］と呼ばれるデバイス解
放コマンドは前記した意味の監視コマンドであつて、予
定された短い期間中にホストがデバイスを排他的にアク
セスすることを保証するために使用される。

また各周辺サブシステムは一般にログ緩衝域を備えてお
り、そこに一時的エラーの如き異常状態を記録するよう
にしている。制御ユニツトのログ緩衝域が充満状態にな
ると、ホストへ割込信号が供給される。そうすると、ホ
ストは「ＲＢＬＧ」と呼ばれるログ緩衝域読取コマンド
を供給し、これに応じてログ緩衝域の内容が制御ユニツ
トからホストへ転送される。このようなエラー・データ
の除去はエラー回復手順に悪影響を与えるので、この「
ＲＢＬＧＵコマンドは監視コマンドとして扱われる。周
辺サブシステムとホストの相互作用を必要とする１つ以
上のデータ処理動作を行うには、一連のチエーンを必要
とするのが普通である。たとえば、監視コマンドに属す
る「ＳＮＩＤ」コマンドは最初のチエーンに現われるこ
とができる。このチエーンが米国特許第４２０７６０９
号に記載されているように周辺サブシステムの多重経路
ステータスを設定した後、次のチエーンは「フアイル・
マスク設定」コマンドで以て開始し、それに続いて［書
込」又は「読取」コマンドの如き通常のコマンドを含む
ことができる。周辺サブシステムが次第に複雑になるに
つれて、データ処理動作を行うに必要なチエーンの数も
増加してきた。さらには、保全性を検査し且つエラー伝
播を制限するために監視コマンドをチエーン中の第１コ
マンドに限定するということも、一層重要性を帯びるよ
うになつた。この点については、次の例を検討すれば十
分であろう。即ち、もしチエーンの中間で監視コマンド
が生じ、そしてこのコマンドにエラーが含まれていたな
らば、このエラーは伝播可能であり、しかも恐らくは後
の時点まで検出されないであろう、ということである。
この理由で、監視コマンドの厳密な制御を欠くことはで
きないのである。一連のチエーンにおける監視コマンド
を扱うためには、各チエーンを独立的に起動しなければ
ならないので、ホストにおいて多数のデータ処理動作を
行うことが必要である。この形式の作用によれば、或る
中間チエーンは所望のデータ処理動作に関する周辺サブ
システムの保全状況を作成するために該周辺サブシステ
ムを使用することができる。従つて、周辺サブシステム
に関するホストの監視制御を強化することが望ましい。
発明の要約 ホストのチヤネルへ接続するに適した周辺サブシステム
の制御ユニツトはコマンド手段を含み、該手段はチヤネ
ルを介して受取られた各コマンドに応じてその動作制御
信号を発生し、これを各コマンドの実行のために周辺サ
ブシステムへ与える。

制御ユニツト中のチューニング手段は、ホストから受取
られた［サプレス・アウト」信号の如き信号に応答して
、一連のコマンドが所与のデータ処理動作に関係するこ
とを示す。周辺サブシステム中の監視手段は、予定され
た複数のコマンド信号の任意のものに応答して、一連の
コマンド（チエーン）の任意の箇所で監視制御信号を発
生する。このような監視制御信号は周辺サブシステムの
論理的構成に影響し、またテキスト処理システムにおけ
る制御文字の挿入／削除、記録メンバの挿入／除去、エ
ラー・データの検索等に影響する。さらに周辺サブシス
テムにはコマンド手段及び監視手段に応答する動作手段
が含まれており、該手段は当該チエーンに先行するチエ
ーンで発生されたものを含む監視制御信号に従つて動作
制御信号に応答する。禁示手段はコマンドとともに受取
られるか又は該コマンドに従つて発生された１つの監視
制御信号に応答し、かくてその後に受取られる′前記コ
マンド信号の予定のものに監視手段が応答することを？
止する。

即ち、監視手段は当該チエーンの残りのコマンドについ
て応答することを禁止されるのであり、これにより周辺
サブシステムはその保全性を維持するために任意の監視
コマンドを実行することを禁止されることになる。本発
明の実施態様では、この禁止手段を有効にするための制
御は周辺サブシステムのアダプタ回路に設けられている
。このアダプタ回路は、禁止信号が活勢であるとき周辺
サブシステム中のコマンド伝播が著しく制限されるよう
に、チヤネルへ直接的に接続されている。監視コマンド
の禁止及び受諾に係る他の制御は周辺サブシステムのプ
ログラム制御手段に置かれる。実施態様の詳細な説明 本発明の実施態様を説明するに当つて、各図面において
同一の参照番号は同一の要素を示していることに注意さ
れたい。

第１図を参照するに、周辺サブシステム１０は参照番号
１１によつて総括的に示された１対の制御ユニツト（以
下「ＣＵ−０／ＣＵ−１」と略す）を含む。ＣＵ−０／
ＣＵ一１は、複数のホスト１２と複数のデバイス１３と
の間で、電気的スイツチング及び論理的接続を与える。
デバイス１３は、本発明の例示的な実現形態では、磁気
テープ記録装置が使用される。ホスト１２は複数のチヤ
ネルを介してＣＵ−０／ＣＵ−１へ接続されるが、図面
には１つのチヤネルが参照番号１４によつて暗示されて
いる。このようなチヤネルは米国特許第３４００３７１
号に記載された内容に従つて構成されるのが望ましい。
ＣＵ−０／ＣＵ−１の各々は同一の構成を有する。本発
明の理解を容易にするため、図面にはＣＵ−０の構成が
幾らか詳細に示されている。ＣＵ−０／ＣＵ−１の各々
はデータ・バツフア１５を含み、これは半導体のランダ
ム・アクセス・メモリであることが望ましい。データ・
バツフア１５は、ホスト１２と選択されたデバイス１３
との間で、データ信号の非同期的結合を与える。データ
・バツフア１５をデバイス１３へ結合するために、変復
調回路やエラー訂正回路を含む通常のデータ流回路８３
が使用される。データ流回路８３は１つ以上のデバイス
・アダプタ８５及び双方向性の相互接続線９０を介して
デバイス１３へ結合される（詳細については米国特許第
３４００３７１号参照）。

ＣＵ−０／ＣＵ−１の各々に設けられたプログラム制御
３３は、データ・バツフア１５、データ流回路８３、デ
バイス・アダプタ８５及びチヤネル・アダプタ８０（第
１図及び第２図参照）の監視及び動作制御信号を与える
。第１図には、複数のチヤネル・アダプタ８０のうち１
つのチヤネル・アダプタＣＡＡが幾らか詳細に示されて
いる。本発明の実施態様では、チヤネル・アダプタＣＡ
Ａはバス８１及び９９を介してＣＵ−０と通信するのみ
ならず、双方向性の相互接続線９６を介してＣＵ−１中
の同様の回路とも通信する。即ち、デバイス１３とホス
ト１２との間の代替経路はＣＵ−０／ＣＵ−１によつて
与えられる。ホスト１２からのコマンド信号は、チヤネ
ル・コマンド・アウト線１７が活勢であるときチヤネル
・バス・アウト１６を介して、チヤネル・アダプタＣＡ
Ａへ送られる。

コマンド信号の接頭部は、「アドレス・アウト」と呼ば
れるタグ・アウト線によつて指示される如きデバイス１
３のアドレスである。このタグ・アウト線は米国特許第
３４００３７１号に記載されているが、第１図にはその
内容を簡潔にするために示されていない。

チヤネル・バス・アウト１６を介して受取られるこれら
のコマンド信号は、発明の背景の項で説明したように、
一連のチエーンを形成するように連鎖される。第１チエ
ーン１８が［サプレス・アウト」信号１９によつて指示
れるのは、ＣＵ−０／ＣＵ−１からホスト１２へ各コマ
ンドの終了を示す「ステータス・イン」信号が供給され
る場合である。「サプレス・アウト」線２０は、米国特
許第３４００３７１号に記載されたタグ・アウト線の１
つとして、ボス口２からチヤネル・アダプタ８０に延び
ている。チヤネル・アダプタＣＡＡを説明する前に、以
下では本発明の第１の側面を明らかにすべく第１チエー
ン１８について説明する。

実施態様では、本発明を実施するために「ＭＳ」即ち［
モード設定」コマンドに諸制御信号が挿入される。第１
チエーン１８中の「モード設定」コマンドは第１図の参
照番号２１，３６及び４１によつて示されている。この
実施態様で使用される「モード設定」コマンドの構成要
素を、第１チエーン１８のうちで最初に受取られる「モ
ード設定」コマンド２１に関連して説明する。「モード
設定」コマンドはそのコード自体を表わすコマンド・バ
イトである。フイールド２２−２５はこのコマンド・バ
イトに付随する制御バイトに置かれ、これは前者のコマ
ンド・バイトとともに米国特許第３４００３７１号に記
載されたプロトコルに従つてチヤネル・バス・アウト１
６を介して転送される。チヤネル・バス・アウト１６に
このコマンド・バイトが現われると、そのビツト・パタ
ーンに応じてフイールド２２−２５から成る制御バイト
が次にチヤネル・バス・アウト１６に受取られることが
わかる。この制御バイトはフイールド２２を含み、該フ
イールドはアドレスされた１つのデバイス１３で処理さ
れている磁気テープ記録部に記録すべき信号の様式を規
定する。たとえば、様式フイールド２２は６２５０ビツ
ト／インチの記録密度を有するＧＣＲ（ＧｒＯｕｐＣＯ
ｄｅｄＲｅｃＯｒｄｉｎｇ）方式を規定することができ
るし、或いは位相コード化方式や他の変調方式等の様式
を規定することができる。フイールド２３は他の動作、
たとえばＣＵ−０／ＣＵ−１がデバイス１３中の磁気テ
ープに記録するための記録モードに置かれるのか、或い
は再生モードやテスト・モード等の他のモードに置かれ
るのかを示す。ＳＣフイールド２４は、本発明を実施す
るための１つの部分を示す。ＳＣフイールド２４がゼロ
・コードを有する場合、いかなる監視制御も行われてい
ない。以下で説明するように、監視コマンドは、［モー
ド設定」コマンド２１に続いて第１チエーン１８に挿入
することができる。一方、ＳＣフイールド２４がオール
１の如き予定のパターンを有する場合は、それ以上の監
視コマンドを第１チエーン１８の間に受取ることはでき
ない。また１とＯが交互になつたパターンを与えること
により、「モード設定」コマンド２１に続く次の３つの
コマンドが監視コマンドであり且つ第４のコマンドで開
始するすべてのコマンドが監視コマンドではないように
制御することもできる。このような禁止及び他の選択的
制御信号は以下で説明するようにチヤネル・アダプタＣ
ＡＡへ挿入され、そして「サプレス・アウト」信号１９
によつて示されるような第１チエーン１８の期間だけ記
憶される。実施態様では、ＳＣフイールド２４は、許容
又は禁止される監視コマンドごとに１ビツトを与える。
フイールド２５はエラー制御フイールドであつて、或る
状況下でエラーの伝播を防止するために使用されるが、
これは本発明の要旨に関係ない。以下の説明はＳＣフイ
ールド２４がオール・ゼロであること、従つて後続する
監視コマンドを第１チエーン１８中で実行することが許
容されているものと想定している。

次に続くコマンド２６は［ＬＤ」即ち「表示装置ロード
」コマンドであるように示されている。このコマンド２
６はアドレスされた１つのデバイス１３へ向けられる監
視コマンドであつて、磁気テープ記録装置に含まれる表
示装置（図示せず）の予定の制御を指示するために使用
される。このような表示装置は磁気テープ記録装置の操
作員に対しメツセージを伝達するための種々の機能を有
するが、その詳細はこれが監視コマンドである点を除け
ば本発明の要旨には関係ない。「表示装置ロード」コマ
ンド２６に続く「ＳＨＩＤ」コマンド２７は、米国特許
第４２０７６０９号に記載されたコマンドに対応する。
［ＳＨＩＤ」コマンド２７の後は、省略符号２８によつ
て示された複数のコマンドが米国特許第３４００３７１
号に記載されたデータ処理動作を遂行する。続いて、ア
ドレスされたデバイス１３のために周辺サブシステム１
０へ「ＳＮＩＤ」コマンド２９が供給される。「ＳＮＩ
Ｄ」コマンド２９は米国特許第４２０７６０９号に記載
されている。次の「ＬＤ」コマンド３０は第２の「表示
装置ロード」コマンドである。この後、１対の「ＳＨＩ
Ｄ」コマンド３１及び３２が供給され、次に第２の「モ
ード設定」コマンド３６が受取られる。そのＳＣフイー
ルドは１に等しくされており、従つて参照数字３９によ
つて示される如き第１チエーン１８の終りまで後続の監
視コマンドが禁止されることを示す。このＳＣフイール
ドによる監視コマンドの禁止は矢印３７によつて示され
ており、これはかかる禁止作用が「モード設定」コマン
ド３６の完了時に開始することを示す。矢印３７は参照
番号３９が示す第１チエーン１８の終りまで延びる。第
１チエーン１８中の省略符号３８が示すすべての後続コ
マンドは監視コマンドであつてはならず、米国特許第３
４００３７１号に記載されているようなデータ処理に関
係するコマンドでなければならない。即ち、矢印３７の
期間中に受取られるようなすべての監視コマンドは拒否
され、周辺サブシステム１０によつて遂行されることは
ない。前述の内容から明らかなように、本発明の１側面
によれば１つのチエーンにデータ処理動作を設定するた
めの複数の監視コマンドと該データ処理動作に関係する
他のコマンドを含ませることができるけれども、これは
同様の状況で複数の独立チエーンが必要とされていた先
行技術と著しく対照的である。

この融通性は、監視コマンドが一連のチエーンにおいて
データ処理型のコマンドから分離されないことを保証す
る。またこの方法は、データ処理の連続性、チヤネルの
利用性及び周辺サブシステムの保全性を改善することが
できる。省略符号３８が示すコマンド中に監視コマンド
が含まれる場合、チヤネル・アダプタＣＡＡはこのよう
な監視コマンドが受取られたことを検出し、これを禁止
信号３７と比較し、そしてコマンドの拒否を示す「ユニ
ツト・チエツク」と呼ばれるエラー信号をホスト１２へ
供給することにより、「モード設定」コマンド３６の後
に監視コマンドを供給する手順は正しくないことを示す
。参照番号３９が示す第１チエーン１８の終了に続いて
、矢印３７の禁止信号はチヤネル・アダプタＣＡＡによ
つて消去される。

「サプレス・アウト」信号４２が示す新しいチエーンは
、たとえば［モード設定」コマンド４１によつて開始す
ることができる。「モード設定」コマンド４１はそのＳ
Ｃフイールドに禁止指示を有し、かくて禁止信号４３が
直ちにチヤネル・アダプタＣＡＡに与えられる。「モー
ド設定」コマンド４１が終了すると、禁止信号４３は「
サプレス・アウト」信号４２の終りまで有効になる。も
つとも当該チエーンが「モード設定」コマンドを含まな
ければ、このチエーンの間の監視コマンドが禁示される
ことはない。チヤネル・アダプタＣＡＡ及び他のチヤネ
ル・アダプタ８０は、米国特許第３４００３７１号の制
御ユニツトに示したチヤネル・アダプタと同様の構成を
有する。

米国特許第３４００３７１号に示したタグ・シーケンス
回路及びチヤネル・アダプタの転送回路の殆んどは、第
１図の他の回路４５によつて表わされている。チヤネル
・アダプタＣＡＡはチヤネル・バス・アウト１６へ接続
された復号回路４６を含み、該回路はチヤネル・コマン
ド・アウト線１７によつて付勢されるときチヤネル・バ
ス・アウト１６から受取られる信号をコマンドとして復
号する。復号回路４６はチヤネル・バス・アウト１６か
ら受取られる信号を復号するとともに、０Ｒ回路４７を
介してゲート回路４８へ付勢信号を供給することにより
、チヤネル・バス・アウト１６からの信号をレジスタ４
９へ転送させる。また復号回路４６は「テープ読取」又
は「テープ書込」の如きコマンドをレジスタ４９及び相
互接続線９９を介して転送させるが、これは周知の技法
を使用してかかるコマンドを実行するために行われるの
であつて、本発明の要旨には関係ない。チヤネル・バス
・アウト１６は他の回路４５にも接続され、これにより
デバイス１３の磁気テープ（図示せず）に記録すべきデ
ータ信号を線８１、データ・バツフア１５、データ流回
路８３及び線９０を介して転送させる。ホスト１２から
の要求に応答するチヤネル時間を最小にするために、チ
ヤネル・アダプタＣＡＡはＣＵ−０の多くの機能を復号
することが望ましい。

監視制御はこれらの動作の１つである。このことに関連
して、復号回路４６はフイールド２２−２５を含む「モ
ード設定」コマンドの制御バイトを復号するとともに、
線５０を介してゲート５１へ付勢信号を供給することに
より、ＳＣフリツプフロツプ５２を活勢状態へ選択的に
セツトする。ＳＣフリツプフロツプ５２は、チヤネル・
アダプタＣＡＡに対し、当該チエーンの間にそれ以上の
監視コマンドを受取るべきでないことを示す。ゲート５
１は、ＳＣフイールド２４に対応する線５０上の信号及
びＳＣフリツプフロツプ５２のりセツト出力から受取ら
れる線５３上の信号に応答して作動される。ＡＮＤ回路
から成るゲート５４は、ＳＣフリツプフロツプ５２のり
セツト出力及び監視コマンドが復号されたことを示す線
５５上の復号信号に応答し、０Ｒ回路４７を介してゲー
ト４８へ付勢信号を供給することにより、受取られたコ
マンドをレジスタ４９へ通過させる。次に、監視コマン
ドを禁止するためのチヤネル・アダプタＣＡＡ中の制御
について説明する。ＳＣフリツプフロツプ５２がセツト
されると、ゲート５４が脱勢されるので、監視コマンド
はもはやゲート４８を通過することができない。この制
御は受取られたコマンドがプログラム制御３３へ転送さ
れることを禁止する。即ち、拒否すべきコマンドが受取
られても、周辺サブシステム１０がこれを実行すること
を禁止する、ということである。前記した「ユニツトチ
エツク」信号はゲート５６によつて供給され、該ゲート
はＳＣフリツプフロツプ５２のセツト出力及び監視コマ
ンドが復号されたことを示す線５５上の復号信号に応答
する。コマンドの拒否を示す「ユニツト・チエツク」信
号は線５７及びチヤネル１４を介してホスト１２へ与え
られる。前述の説明から明らかなように、チヤネル・ア
ダプタＣＡＡ（７）諸回路は、チヤネル・コマンド・ア
ウト線１７によつて示されるようにチヤネル・バス・ア
ウト１６を介して受取られる次のコマンド信号の間、Ｓ
Ｃフリツプフロツプ５２をオンに作動させる。

前述の説明は、復号回路４６を介して転送されるコマン
ド・バイトのみならず、周知の技法を使用して復号され
る制御バイト（フイールド２２−２５）をも想定してい
る。次に、禁示信号３７の終了を説明する。

チヤネル１４の線２０は既に説明したように「サプレス
・アウト」線であつて、これは他の回路４５へ接続され
ている。またこの線２０はゲート６０にも接続され、該
ゲートは「ステータス・エンド］が生じていることを示
す線６１土の信号によつて付勢される。線２０上の「サ
プレス・アウト］信号が不活勢で且つ線６１に活勢信号
が存在する場合、ゲート６０は０Ｒ回路６２及び線５９
を介してＳＣフリツプフロツプ５２をりセツトする。こ
の作用は禁止信号３７が第１チエーン１８の終り３９で
終了することに対応する。またホスト１２はチエーンさ
れたすべての動作を終了させることによりチエーン中の
任意の時間に禁止信号３７をりセツトすることができる
。このりセツトを行うため、線５８を介して「システム
・りセツト］信号が供給され、該信号は０Ｒ回路６２を
通してＳＣフリツプフロツプ５２をりセツトする。線５
８は他の回路４５にも接続されており、かくて周辺サブ
システム１０を全体としてりセツトすることができる。
周辺サブシステム１０の他の接続には、ＣＵ−１とデバ
イス１３の間の相互接続線９５と、第２図に関連して後
述するＣＵ−０とＣＵ−１の間の相互接続線１０９が含
まれる。

ここで、本発明を包含する実現形態は、他の機能及び接
続を含んでもよいことを理解すべきである。本発明を詳
述する前に、第２図一第４図を参照して本発明の望まし
い環境を説明する。

第２図にはＣＵ−０及びＣＵ−１が図示されており、ま
たデバイス１３として複数の磁気テープ装置Ｄ１一Ｄｌ
２を備えた記憶サブシステムも図示されている。容易に
理解されるように、磁気テープ装置Ｄ１−Ｄｌ２の任意
のものはＣＵ−０又はＣＵｌ及びチヤネル１４を介して
ホスト１２へ接続することができる。ＣＵ−０又はＣＵ
−１からホスト１２への接続は、記号ＣＡＡ−ＣＡＨに
よつて識別される複数のチヤネル・アダプタ８０を通し
て行われる。チヤネル・アダプタＣＡＡ−ＣＡＨの各々
はＣＵ−０又はＣＵ−１中のデータ・バツフア１５と直
接に通信することができる。ＣＵ一０及びＣＵ−１は両
者ともに同一の構成を有するので、それぞれの要素は対
応する参照番号を付されている。チヤネル・アダプタＣ
ＡＡ−ＣＡＤはＣＵ−０に設けられ、ＣＡＥ−ＣＡＨは
ＣＵ−０に設けられる。それぞれのチヤネル・アダプタ
は、その該当するＣＵ−０又はＣＵ−１に設けられたデ
ータ・バツフア１５とケーブル８１を介して通信する。
各データ・バツフア１５からデバイス１３への通信は、
ケーブル８２、データ流回路８３、ケーブル８４及び複
数のデバイス・アダプタ８５を通して行われる。ＣＵ−
０及びＣＵ−１に設けられたデバイス・アダプタ８５は
、記号ＤＡＡ−ＤＡＱによつてそれぞれ識別される。デ
ータ流回路８３は記録用回路を含む。プログラム制御３
３は今までに説明したＣＵ−０及びＣＵ−１中のすべて
の要素へ接続されており、たとえば米国特許第３６５４
６１７号に示したように記憶サブシステムについて周知
の様式で動作する。ＣＵ−０／ＣＵ−１とデバイス１３
との間の相互接続は、１次／２次式に設けられている。
デバイス１３のうちＤ１−Ｄ７はＣＵ−０については１
次デバイスであり、ＣＵ−１については２次デバイスで
ある。同様に、Ｄ８−Ｄｌ５（Ｄｌ３一Ｄｌ６は図示さ
れていない）はＣＵ−１については１次デバイスであり
、ＣＵ−０については２次デバイスである。これらの１
次及び２次接続は、ＣＵ−０又はＣＵ−１のどちらが各
デバイスのステータス情報を維持するのかということに
関係する。即ち、ＣＵ−０が主としてデバイスＤ１一Ｄ
８のステータス情報を維持するのに対し、ＣＵ一１は主
としてデバイスＤ８−Ｄｌ６のステータス情報を維持す
るのである。以下の説明から明らかとなるように、ＣＵ
−０及びＣＵ−１はすべてのデバイス１３のステータス
情報を記憶する。１次接続においては、ＣＵ−０のデバ
イス・アダプタＤＡＡ−ＤＡＱはケーブル９０を介して
デバイスＤ１−Ｄ８のすべてへ接続される。

同様に、デバイスＤ８−Ｄｌ６はケーブル９３及びデバ
イス・アダプタＤＡＡ−ＤＡＱを介してＣＵ−１へ接続
される。ＣＵ−０からデバイスＤ８−Ｄｌ６への２次接
続はケーブル９４を介して行われ、これに対しＣＵ−１
はケーブル９５を介してデバイスＤ１−Ｄ８へ接続され
る。デバイス・アダプタ８５と種々のデバイスＤ１−Ｄ
ｌ５の間の動作はタグ制御線及びバス・データ転送線を
含み、これらはＣＵ−０又はＣＵ−１がデバイス１３を
厳密に制御し且つ動作させることを可能にする。先行技
術のテープ・サブシステムでは、チヤネル・アダプタ８
０がその関連するＣＵ−０又はＣＵ−１中のデータ流回
路８３とだけ通信していたので、データ流の経路は完全
に多重経路化されていなかつた。これに対し、本発明の
実施態様では、任意のチヤネル・アダプタＣＡＡ−ＣＡ
Ｈはいずれかのデータ流回路８３を介して任意のデバイ
ス１３と通信することができる。ＣＵ−０とチヤネル・
アダプタＣＡＡ−ＣＡＤの内部的接続及びＣＵ−１とチ
ヤネル・アダプタＣＡＥ−ＣＡＨの内部的接続は前述の
通りである。チヤネル・アダプタＣＡＡ−ＣＡＤはＣＵ
−１のデータ・バツフア１５へケーブル９６を介して接
続され、一方、チヤネル・アダプタＣＡＥ−ＣＡＨはＣ
Ｕ−０のデータ・バツフア１５へケーブル９７を介して
接続される。従つて、いずれかのデータ流回路８３又は
データ・バツフア１５は任意のチヤネル・アダプタＣＡ
Ａ−ＣＡＨを介して任意のホスト１２と通信することが
できる。この方式がＣＵ−０とＣＵ−１の間の密接な調
整を必要とすることはもちろんである。この記憶サブシ
ステムの総合ステータスは、１対のステータス記憶１０
０を介してＣＵ−０及びＣＵ−１の各々に維持される。

両ステータス記憶１００は、データ処理動作とは独立に
ケーブル１０１を介して互いに通信する。たとえば、或
るデバイス１３を選択することによつてＣＵ−０がステ
ータスを変更すると、ＣＵ−０中のステータス記憶１０
０はＣＵ−１中のステータス記憶１００と直ちに通信す
る。同様に、チヤネル・アダプタＣＡＡ−ＣＡＨとデー
タ・バツフア１５の間の相互接続も、各ステータス記憶
１００に直ちに示される。ステータス記憶１００の各々
は複数のレジスタを含み、該レジスタはデバイス・ステ
ータス、バツフア・ステータス、チヤネル・ステータス
等に関係するビツトを保持する。このようなステータス
情報は当該デバイスの選択ステータスを反映するのみな
らず、その使用中ステータス、付随的な接続及び当該記
憶サブシステムをチヤネル１４について動作させるに必
要な他のすべてのステータスを反映する。所与の時刻に
は、ＣＵ−０及びＣＵ−１の一方だけが記憶サブシステ
ムの構成を変更することができる。

この点に関連して、ケーブル１０２は各ステータス記憶
１００を各プログラム制御３３とそれぞれ接続する。Ｃ
Ｕ−０のプログラム制御３３がたとえば或るデバイス１
３を選択することによつて当該サブシステムの論理的構
成を変更することを望む場合、このプログラム制御３３
はそのステータス記憶１００と通信してサブシステム・
ステータスを変更する許可を要求する。ステータス記憶
１００は適当な主ステートであつて、プログラム制御３
３が選択を行うことを許容する。さもなければ、ＣＵ−
０のステータス記憶１００はＣＵ−１のステータス記憶
１００に主ステートを与えるように要求する。ＣＵ−０
及びＣＵ−１のうち主ステートを有するものだけが周辺
サブシステム１０の論理的構成を変更することができる
。つまり、構成変更の内容に応じてＣＵ−０とＣＵ−１
の間で主ステートがシフトされるのである。また各ステ
ータス記憶１００はケーブル１０３を介してそれぞれの
チヤネル・アダプタＣＡＡ一ＣＡＨと通信する。このよ
うな通信は、各ステータス記憶１００からチヤネル・ア
ダプタＣＡＡ一ＣＡＨへデバイス使用中ステータスを供
給すること及びチヤネル・アダプタＣＡＡ−ＣＡＨから
各ステータス記憶１００へ選択要求を供給することを含
んでいる。たとえば、チヤネル・アダプタＣＡＢがホス
ト１２の要求のためにデバイスＤ６を選択しようとして
いるならば、チヤネル・アダプタＣＡＢはＣＵ−０のス
テータス記憶１００と通信してデバイスＤ６の選択を要
求する。ステータス記憶１００はこれに応じてデバイス
Ｄ６の使用中又は非使用中ステータスをチヤネル・アダ
プタＣＡＢへ供給する。チヤネル・アダプタＣＡＢは次
いでデバイスＤ６に関するホスト１２の要求に応答して
選択を行うとともに、ホスト１２とＣＵ−０／ＣＵ−１
の間の時間を照会する。プログラム制御３３は種々の構
成を取ることができる。第２図の記憶サブシステムに関
連して使用するに適したプログラム制御３３の構成は、
第３図に示されている。第３図のプログラム式マイクロ
プロセツサ１１０は、制御記憶１１１に記憶されたマイ
クロプログラムに従つて動作する。このようなマイクロ
プログラムにより、マイクロプロセツサ１１０はデータ
・バツフア１５を完全に管理し、データ流回路８３を監
視し、ステータス記憶１００と通信し、チヤネル・アダ
プタ８０及びデバイス・アダプタ８５を監視及び選択す
ることができる。プロセツサ間通信に類似するＣＵ−０
とＣＵ−１の間の通信は、周知のプロセツサ間通信技法
を使用してケーブル１０９を介して行われる。周知の技
法を使用する場合、マイクロプロセツサ１００はアドレ
ス・バス１１２を介して制御記憶１１１のマイクロプロ
グラムを選択する。制御記憶１１１からバス１１３を介
して供給される制御データには、マイクロ命令が含まれ
る。もちろん、マイクロプロセツサ１１０を動作させる
ための通常の遊休スキヤン・ループも制御記憶１１１に
置かれている。またプログラム制御３３はローカル記憶
１１４を含み、該記憶はマイクロプロセツサ１１０の作
業用制御記憶として使用される。ローカル記障１１４の
アドレス可能なレジスタはアドレス・バス１１５を介し
てアドレスされる。バス１１６はマイクロプロセツサ１
１０の制御下でローカル記憶１１４から制御記憶１１１
へ信号を転送する。プログラム制御３３とＣＵＯ／ＣＵ
−１の各要素との通信は１組の外部レジスタ１１８を介
して行われ、該レジスタはローカル記憶１１４からアド
レス・バス１１７を介して供給されるアドレス信号によ
つてアドレスされる。外部レジスタ１１８とＣＵ−０／
ＣＵ−１の各要素との通信は１対の単方向性バス１１９
を介して行われ、該バスは通常の様式で電気的に接続さ
れるマイクロプロセツサ１１０はバス・アウトＢＯ，ｌ
２Ｏ及びバス・インＢ，ｌ２ｌを含み、これらはローカ
ル記憶１１４、外部レジスタ１１８及び必要に応じて他
の要素にも接続される。

マイクロプロセツサ１１０は複数レベルの割込信号によ
り駆動される。これらの割込信号はＣＵ−０／ＣＵ−１
の各要素からバス１２２を介して供給される。バス１２
２は複数レベル０−６の割込信号を担持し、該信号の優
先順位は当該記憶サブシステムで遂行すべき機能に従つ
て予め割当てられている。ＣＵ−０／ＣＵ−１のタイミ
ング・パルスはクロツク兼順序回路１２３から与えられ
る。このクロツク兼順序回路１２３はタイミング・パル
スを供給するだけでなく、マイクロプロセツサ１１０を
順序づけてプログラム制御３３を初期設定することによ
りＣＵ−０／ＣＵ−１を適正に動作させる。外部レジス
タ１１８からの線１１９はＣＵ−０／ＣＵ−１の他のす
べての要素へ接続される。第４図は制御記憶１１１のマ
ツプであつて、その制御テーブル及びマイクロプログラ
ム・グループを示す。

制御テーブルは、当該記憶サブシステムの動作に必要な
制御情報を表わす信号を含んでいる。まずこれらの制御
テーブルについて説明する。ＣＵＴｌ３Ｏは制御ユニツ
トの動作テーブルであつて、ＣＵ−０／ＣＵ−１の全体
に関する情報信号を保持する。

このテーブルはＣＵ−０／ＣＵ一１の動作ステータスに
関係し、デバイス１３やチヤネル１４には関係しない。
ＣＳＴｌ３ｌはコマンド・ステータス・テーブルであつ
て、アドレスされたデバイス１３について実行中の現コ
マンドのステータスを記述する情報信号を保持する。即
ち、ホスト１２はチヤネル１４を介してＣＵ−０／ＣＵ
−１へコマンドを供給する。ＣＳＴｌ３ｌは、任意のチ
ヤネル・アダプタ８０によつて受取られたコマンドの実
行に係る現在のステータスを反映する。ＳＤＴｌ３２は
、選択されたデバイス１３のステータスを表わす情報信
号を保持する。このテーブルはＣＵ−０／ＣＵ−１が任
意のデバイス１３を厳密に制御し且つ動作させることを
可能にする。ＬＤＴｌ３３は論理的デバイス・テーノブ
ルであつて、デバイス１３がデータ・バツフア１５へ論
理的に拡張させるときの該デバイスの各各のステータス
及びそれぞれのデバイスの動作ステータスを表わす情報
信号を保持する。

このステータス情報はＳＤＴｌ３２に保持されるそれよ
りも一般的な性質を有する。ＰＡＴｌ３４は保留中割当
テーブルであつて、必要とするバツフア・スペースをま
だ割当てられていないようなデバイス１３をそのアドレ
スによつて持ち行列化するための情報信号を保持する。
このテーブルは循環型の先入れ先出し式テーブルである
ことが望ましい。ＨＩＤｌ３５はホスト識別テーブルで
あつて、チヤネル・アダプタ８０を介してＣＵ−０／Ｃ
Ｕ一１と通信するボス口２の識別信号を保持する。ＤＯ
Ｔｌ３６はデバイスの動作に関係し、デバイス１３のス
ケジユール／活勢／完了動作を示す情報信号を保持する
。このような動作には、テープ駆動、読取り、書込み等
が含まれる。ＢＳＴｌ３７はデータ・バツフア１５のス
テータスに関係する情報信号を保持する。この情報信号
は、データ・バツフア１５とのデータの授受、バツフア
・スペースの割当て及び他のバツフア機能に関係する。
ＰＤＴｌ３８はデータ・バツフア１５のバツフア・スペ
ースを示す情報信号を保持し、該バツフア・スペースは
それに関連するデバイス１３の活動が終ると該デバイス
から直ち（ど解除されうる。このような活動が終るまで
バツフア・スペースの解除は行われない。ＤＩＡｌ３９
はデバイス情報を示す情報信号を保持し、一層具体的に
はデバイス１３、チヤネル１４及びケーブル１０９を介
して行われるＣＵ−０とＣＵ−１の間の通信に関係する
制御データを保持する。このような情報はデバイス１３
やチヤネル１４の動作のために生成されうる。ＤＳＴｌ
４Ｏはデバイス１３のステータスに関係する情報信号、
即ちデバイス１３からＣＵ−０／ＣＵ−１に与えられる
デバイス・ステータスを保持する。ＢＲＴｌ４ｌはデー
タ・バツフア１５の動作に関係し、該データ・バツフア
に置かれたレコードのステータスを識別する。データ・
バツフア１５中の各レコードはＢＲＴｌ４ｌに記入され
、そしてデータ・バツフア１５におけるその記憶に関連
するレコードのステータスを示す特徴信号を保持するこ
とがある。ＤＩＡＧｌ４２はＣＵ−０／ＣＵ−１で実行
さ１ｙれる診断機能を制御するために使用されるテーブ
ルである。

ＣＸＴｌ４３はデータ・バツフア１５と任意のチヤネル
１４の間でチヤネル・アダプタ８０を介して行われる信
号の転送に関係するような情報信号を保持する。このよ
うな情報は転送の方向及び該転送に関係するデバイス１
３のアドレスを含む。ＳＮＳｌ４４はホスト１２へ報告
すべきセンス・データ及びデバイス１３のアドレスによ
つて配列された緩衝ログを表わす情報信号を保持する。
ＢＣＴｌ４５はデータ・バツフア１５の動的論理アドレ
ス構成に関係する。このような構成は、ＣＵ−０／ＣＵ
／１へ接続されるデバイス１３の数やＣＵ−１／ＣＵ−
２の数に応じて変わる。ＰＧＭｌ４６は経路グループ・
マツプであつて、当該サブシステムを１又はそれ以上の
論理的な記憶ユニツトへ論理的に区画するためにどのデ
バイス１３がチヤネル・アダプタ８０へ論理的に接続さ
れるかということを示す。ＰＧＴｌ４７は経路グループ
・テーブルであつて、ＰＧＭｌ４６を補完するために論
理的区画の識別信号及び該論理的区画の各々を構成する
チヤネル・アダプタ８０の識別信号を含む。ＳＣＴｌ４
８は所与のデバイス１３に関連して任意の活動が生ずる
か否かを決定するための遊休スキヤンに関係する信号を
保持する。このＳＣＴｌ４８を介して種々の活動を開始
することができる。省略符号１４９は本明細書では説明
しないけれども第２図の記憶サブシステムに含まれるよ
うな他のテーブルを示す。

このようなエントリは、データ・バツフア１５の自由ス
ペースを識別する信号、データ・バツフア１５のスペー
スに対する優先順位持ち行列、データ・バツフア１５の
セグメンテーシヨン指示、追跡ステータス、タイム・ア
ウトを制御するためのタイマ・テーブル、多重デバイス
の記憶サブシステムを構成するに必要な他の領域等を含
むことができる。種々のプログラム・グループは、デー
タ・バツフア１５の管理に関係するマイクロプログラム
であるＣＵＢＭｌ５Ｏを含む。

ＣＵＣＢｌ５ｌは、チヤネル１４とデータ・バツフア１
５の間でチヤネル・アダプタ８０を介して行われる信号
の転送に関係するマイクロプログラムを識別する。ＣＵ
ＣＥｌ５２は前記した諸テーブルの設定に関係し、ホス
ト１２からチヤネル１４を介して受取られるコマンドの
実行を準備させる。ＣＵＣＨｌ５３は、デバイス１３く
選択の如きチヤネル制御に関係する。ＣＵＳｌ５４は、
割込信号の優先順位を決定する際にスキヤン・ベクトル
を使用するような割込監視プログラムに関係する。ＣＵ
ＣＳｌ５５は、ＣＵＣＥｌ５２によつて設定されたコマ
ンドを実行する如きコマンド・サポート用の１組のマイ
クロプログラムである。ＣＵＤＢｌ５６は、デバイス１
３とデータ・バツフア１５の間で行われる信号転送の制
御及び監視に関係する。ＣＵＤＩｌ５７は、デバイス・
アダプタ８５の制御に関係する。ＣＵＤＭｌ５８は、デ
バイス１３の管理、たとえばその動作のスケジユーリン
グ等に関係する。ＣＵＥＲｌ５９は、エラー検出及び回
復マイクロプログラムに関係する。ＣＵＭＤｌ６Ｏは、
ＣＵ−０／ＣＵ−１によつて実行される診断手順に関係
する。ＣＵＳＮｌ６ｌは、ＳＮＳｌ４４への書込みの如
きセンス・データの処理に係る。省略符号１６３は前述
のプログラム・グループが変更可能で、記憶サブシステ
ムの必要に応じて拡張可能であることを示す。第５図は
本発明に従つて構成された複数のチヤネル・アダプタ８
０のうち１つのチヤネル・アダプタＣＡＡを詳細に示す
。

後で説明する第６図は第５図を簡略化したものであつて
、本発明がチヤネル・アダプタＣＡＡへどのように適用
されるかということを一層明瞭に示す。第５図のチヤネ
ル・アダプタＣＡＡの主要な要素には、チヤネル・アダ
プタ・メモリ（以下「ＣＡＭ］と略す）１７０及び複数
のプログラマブル・ロジツク・アレイ（以下「ＰＬＡ」
と略す）がある。第１のＰＬＡｌ７ｌは内部通信１Ｃ１
たとえばマイクロプロセツサ１１０とチヤネル・アダプ
タＣＡＡの主要な要素との間でケーブル１０３を介して
行われるような通信を制御する。第２のＰＬＡｌ７２は
タグ制御ＴＣのためのＰＬＡであつて、米国特許第３４
００３７１号に示すようなチヤネル１４とのタグ同期を
与えるとともに、ＣＵ−０／ＣＵ−１の内部にある相互
接続ケーブル８１及び９６と通信する。チヤネル・アダ
プタＣＡＡ（５ＣＵ−０／ＣＵ−１の種々の要素との通
信は、マイクロプロセツサ１１０へ接続された外部レジ
スタ１１８、チヤネル１４と授受される信号を静的に記
憶するレジスタ１７３並びに相互接続ケーブル８１及び
Ｚｌ９６に対しバツフア機能を与える交換レジスタ１７
４，１７５を介して行われる。

第３のＰＬＡｌ７６は米国特許第３４００３７１号に記
載されているように「ステータス・イン」時間に供給さ
れる如きステータスＳＴ信号を発生し、第４のＰＬＡｌ
７７はチヤネル・アダプタＣＡＡの内部な順序づけＳＥ
Ｑを制御するために使用される。チヤネル・アダプタＣ
ＡＡの主たる機能はチヤネル１４を介してホスト１２と
の通信を与えることであり、一層詳細に説明すればチヤ
ネル・バス・アウト１６を介して信号を受取り、チヤネ
ル・バス・イン１８０を介して信号を供給し、そしてチ
ヤネル・タグ・アウト線１８１及びチヤネル・タグ・イ
ン線１８２を介してタグ又は制御信号を交換することで
ある。内部的なチヤネル・バス・アウト１８４はチヤネ
ル・バス・アウト１６の論理的な延長部であつて、後者
をバツフア・レジスタ１７４，１７５及びＡＮＤ−０Ｒ
回路１８５を介してＰＬＡｌ７７へ接続する。ＰＬＡｌ
７７は、第１図に関連して説明した復号回路４６の諸要
素を含むように構成される。ＡＮＤ−０Ｒ回路１８５の
Ａ２の入力部はチヤネル・タグ・アウト線１８１の１部
である線１７上の「コマンド・アウト」信号によつてゲ
ートされる。ＰＬＡｌ７７はＳＣフリツプフロツプ５２
をも含む。ＰＬＡｌ７７は動作制御信号や復号された監
視コマンド信号の如きデータ出力信号をＣＡＭｌ７Ｏに
書込むためにケーブル１８７に供給し、またこれをレジ
スタ１７４及び１７５を介してＣＵ−０の他の部分へ転
送するとともに、チヤネル１４を介してホスト１２へ或
る制御データ信号を供給する。ケーブル１８８はＣＡＭ
ｌ７Ｏ中のレジスタをアクセスするためのアドレス信号
を転送する。これらのアドレス信号はＰＬＡｌ７７又は
１７６で発生され、さもなければマイクロプロセツサ１
１０から受取られたアドレス信号がＰＬＡｌ７ｌを介し
て転送される。チヤネル・タグ・アウト線１８１は内部
的なチヤネル・タグ・アウト線１９０へ論理的に接続さ
れており、後者の線１９０はＣＵ−０／ＣＵ−１のデー
タ流回路８３とタグ制御信号を交換するためにレジスタ
１７４及び１７５へ延長され、また選択／選択解除の時
間とステータス報告の時間中にチヤネル・アダプタＣＡ
Ａをホスト１２のタグ信号と同期させるためにＰＬＡｌ
７２にも延長されている。これらの時間中にチヤネル・
アダプタＣＡＡをホスト１２のタグ信号と同期させる一
方、データ転送時間にはチヤネル・アダプタＣＡＡの諸
制御回路を介在させないでデータ流回路８３や他の自動
回路から「サービス・イン」又は「サービス・アウト」
信号の如きタグ信号を供給させるようにするのは通常の
手順である。ＰＬＡｌ７２はタグに基く順序づけ及び制
御信号を発生し、これをケーブル１９１を介してＰＬＡ
ｌ７６へ供給することにより、チヤネル１４へステータ
ス信号を送信させる。ここで注意すべきは、チヤネル・
アダプタＣＡＡの機能が複雑であるためＰＬＡｌ７２は
矢印１９３及び１９２で示した追加の入力及び出力を有
するという点である。もつとも、このことは本発明の要
旨には関係ない。内部的なチヤネル・タグ・アウト線１
９０と同様に、チヤネル・アダプタＣＡＡはチヤネル・
タグ・イン線１８２へ論理的に接続された内部的なチヤ
ネル・タグ・イン線１９４を有する。レジスタ１７４，
１７５は後者の線１９４へ接続され、かくてＣＵ−０／
ＣＵ−１のデータ流回路８３からの内部的なチヤネル・
タグ・イン信号を供給する。ＡＮＤ−０Ｒ回路１９７か
ら延びるバス１９６は内部的なチヤネル・バス・インで
あつて、これはチヤネル・バス・イン１８０へ論理的に
接続される。

レジスタ１７４，１７５は内部的なチヤネル・バス・イ
ン１９６にも信号を供給する。ＡＮＤＯＲ回路１９７は
その出力を静止化して内部的なチヤネル・バス・イン１
９６へ供給するためにレジスタ１９８を備えている。Ａ
ＮＤ−０Ｒ回路１９７は、ＣＡＭｌ７Ｏからケーブル１
９９を介してそのＡ１入力部に、制御データ信号でもよ
いデータ信号を受取る。同様に、Ａ２入力部はＰＬＡｌ
７７から同様の信号を受取る。ＡＮＤＯＲ回路１９７の
制御はその入力２００を介して行われ、これらの入力の
うち一方はタグ信号からＰＬＡｌ７２を介して導かれ、
他方はマイクロプロセツサ１１０からＰＬＡｌ７７を介
して導かれる。これらはすべてチヤネル・アダプタＣＡ
Ａが米国特許第３４００３７１号に示した手順を刻時さ
れたシーケンスで行うことを可能にする。ＣＵ−０／Ｃ
Ｕ−１のデータ流回路８３へそれぞれ接続されたレジス
タ１７４，１７５は双方向性のバス２０３及び２０４を
それぞれ有し、これらのバスは双方向性のタグ線２０５
及び２０６上のタグ制御信号によつて順序づけられる。
すべての順序づけは米国特許第３４００３７１号に示し
た様式又は当該技術分野では周知の様式に従つて行われ
る。ＣＡＭｌ７Ｏの入出力接続はＰＬＡｌ７ｌから延び
るバス２１０を含み、該バスは外部レジスタ１１８を使
用してマイクロプロセツサ１１０のバス１２０，１２１
を論理的に拡張したものである。

ＣＡＭｌ７Ｏへの他のデータ入力はＡＮＤ−０Ｒ回路２
１１から加えられ、該回路はＰＬＡｌ７ｌから線２１３
を介して受取られる信号によつて制御されるようなＡ１
入力部を介してＰＬＡｌ７ｌからのデータ信号を受取る
。またＡ２入力部は、ＰＬＡｌ７７から線２１４を介し
て受取られる制御信号に応じて、ＰＬＡｌ７７によつて
発生され且つバス１８ｒに生ぜられる信号をゲートする
。ＡＮＤ−０Ｒ回路２１１の出力信号はバス２１５を介
してＣＡＭｌ７Ｏへ供給される。ＣＡＭｌ７Ｏの出力信
号はバス１９９を介して前記したＡＮＤ一０Ｒ回路１９
７へ供給される。バス１９９はＰＬＡｌ７ｌにも延びて
いるが、これはその出力信号を外部レジスタ１１８を介
してマイクロプロセツサ１１０へ送るためである。バス
１９９はさらに前記したＡＮＤ−０Ｒ回路１８５に延び
ており、該回路のＡ１入力部はＰＬＡｌ７７から線２１
７に受取られる信号の制御下でバス１９９の信号をゲー
トする。ステータスを発生するために、ＰＬＡｌ７６は
ＡＮＤ−０Ｒ回路２２１からバス２２０を介して入力信
号を受取る。

ＡＮＤ−０Ｒ回路２２１のＡ１入力部は、バス１９９上
の信号をＰＬＡｌ７６へゲートするために、ＰＬＡｌ７
７から線２２２を介して受取られる信号によつて制御さ
れる。またＡ２入力部は、外部レジスタ１１８からバス
２２３に受取られる信号をゲートするために、ＰＬＡｌ
７７から線２２４に生ぜられる信号によつて制御される
。この接続はマイクロプロセツサ１１０で発生されたス
テータス信号をＰＬＡｌ７６へ転送するためのものであ
る。さらにＰＬＡｌ７６は外部レジスタ１１８からバス
２２５を介して信号を受取る。これらの信号はマイクロ
プロセツサ１１０によつて配列及び制御され、ＰＬＡｌ
７７による選択的ゲーテイングの対象とならない。ＰＬ
Ａ１７６は、チヤネル・アダプタＣＡＡのインタフエー
ス及び制御ステータスに関係するすべての機能を与える
ために、チヤネル・アダプタＣＡＡの一般的な動作に関
係のない接続を必要とする。これらの追加の機能はＰＬ
Ａｌ７６の追加の入力及び出力を示す矢印２２６及び２
２７によつて暗示されている。ＰＬＡｌ７７はチヤネル
・アダプタＣＡＡの内部順序ＳＥＱを制御するためのも
のである。

ＰＬＡｌ７７はＳＣフリツプフロツプ５２を含み、その
出力線２３０はＰＬＡｌ７６の入力に延びている。ＰＬ
Ａｌ７６は、その符号回路２３６を介して「ユニツトチ
エツク」ステータスを発生するために、ＳＣフリツプフ
ロツプ５２の状態に応答する。またＰＬＡｌ７６は線２
３５に「チヤネル・コマンド再試行」信号を供給し、こ
れをＰＬＡｌ７２に与えてチヤネル１４へ送らせる。Ｐ
ＬＡｌ７７に戻つて説明を続けると、複数のＰＬＡを順
序づけるためのチヤネル・アダプタＣＡＡの諸要素は多
数の接続を有するが、これらの多くは本発明の要旨には
関係ないことが理解されよう。矢印２３１及び２３２は
これらの接続に関係するＰＬＡｌ７７の追加の入力及び
出力をそれぞれ示している。ＰＬＡｌ７ｌは参照番号１
０３によつて示されるようにマイクロプロセツサ１１０
に対する多数の接続を有し、これらのうちバス２４１を
介してアドレス信号が交換され、そしてバス２４２を介
してクロツク信号が与えられるが、これらはいずれも本
発明の要旨に関係ない。

線１１７は第３図のローカル記憶１１４から延びており
、外部レジスタ１１８を選択してマイクロプロセツサ１
１０とチヤネル・アダプタＣＡＡの間で信号をゲートさ
せる。バス２４２上のクロツク信号は、ＰＬＡｌ７ｌの
入力を構成する内部的なバス２４３へ論理的に拡張され
る。外部レジスタ１１８への追加の接続はバス２４４及
び２４５を介して行われ、該バスはマイクロプロセツサ
１１０への［要求イン」信号及びデータ信号をそれぞれ
転送する。言いかえれば、ＰＬＡｌ７ｌはマイクロプロ
セツサ１１０によつて要求され且つＣＡＭｌ７Ｏから読
出された信号を外部レジスタ１１８を通して送るのであ
る。ＣＡＭｌ７Ｏに設けられた複数のレジスタは、本発
明の実施に関連して使用される。

たとえば、コマンド・レジスタ２５５は、チヤネル１４
を介して受取られたコマンド・バイトのビツト・パター
ンを記憶する。デバイス・アドレス・レジスタ２５６は
コマンド・レジスタ２５５に記憶されたコマンド信号の
直前にあるデバイス・アドレスを記憶し、かくてホスト
１２によつてアドレスされている特定のデバイス１３を
識別する。また他のレジスタ２６１は、以下で第６図に
関連して説明するように、すべてのデバイス１３につい
てＳＣフリツプフロツプ５２の各禁止信号を記憶する。
受取られた「モード設定」コマンドはＳＣフリツプフロ
ツプ５２をセツトし、それと同時にＰＬＡｌ７７はこの
セツテイング・ビツト信号をレジスタ２６１の割当てら
れたビツト位置へ転送する。このようにして、複数のデ
バイス１３がそれぞれのチエーンの間にアドレスされ且
つこれらのチエーンが米国特許第３６８８２７４号のチ
ヤネル・コマンド再試行に従つて中断される場合、ＣＡ
Ｍｌ７Ｏはすべてのチエーンに対する禁止信号を記憶す
る。これらのチエーンは、チヤネル・コマンド再試行（
米国特許第３６８８２７４号参照）によつて可能化され
る如き多重経路環境（米国特許第４２０７６０９号参照
）で、チヤネル・アダプタＣＡＡを通してインタリーフ
されていてもよい。ＳＣ禁止信号の各々は経路グループ
のすべてのメンバへ送られねばならない。これはＣＵ−
０のステータス記憶１００を介して行われ、該記憶はレ
ジスタ２６１の各々をセツトして所与のチエーン（この
コマンドは複数のチヤネル・アダプタ８０を介して多重
経路化されていてもよい）における監視コマンドを禁止
するために現在の監視制御ステータスを示す。このよう
な制御信号を種々のプログラム・ユニツトの間で転送す
る方法は周知であるから、本明細書ではその詳細な説明
を省略する。第６図は本発明の動作を理解ならしめるた
めに第５図のチヤネル・アダプタＣＡＡを簡略的に示す
。

チヤネル・バス・アウト１６は復号回路４６へコマンド
信号を供給し、該復号回路はその復号出力信号をバス２
５０を介してタグ制御ＴＣ用のＰＬＡｌ７２へ供給する
とともに、これを順序回路２５１（第５図のＰＬＡｌ７
７に相当）にも供給する。順序回路２５１はＳＣフイー
ルド２４にノ禁止信号を有する「モード設定」コマンド
に応答して線２５２に信号を供給し、かくてＡＮＤ回路
２５３（第５図のＡＮＤ−０Ｒ回路２１１を参照）を付
勢することにより、コマンド、デバイス・アドレス及び
他の信号を含む制御データ信号をバス２５４を介してＣ
ＡＭｌ７Ｏへ転送させる。

チヤネル・バス・アウト１６はこれらの信号を供給する
ためにＡＮＤ回路２５３へ論理的に接続され、かくて該
信号はバス２５０上の信号と結合されてＡＮＤ回路２５
３のタイミング及び制御のために使用される。バス２５
０はＰＬＡｌ７２にも延びているが、このＰＬＡｌ７２
はＳＣフリツプフロツプ５２から線２３０を介して与え
られる信号に応答して符号回路２３６を作動させ、かく
てＰＬＡｌ７２から符号回路２３６へ延びる線５７によ
つて示される如き「ユニツトチエツク」信号をチヤネル
１４へ供給させる。ＳＣフイード２４を１に等しくされ
た制御バイトフイールド２２−２５を有する「モード設
定」コマンドを受取ると、順序回路２５１は線２６０を
介してＣＡＭｌ７Ｏに制御信号を供給し、かくてデバイ
ス・アドレス・レジスタ２５６に保持されたデバイス・
アドレスに対応するレジスタ２６１中のビツトをセツト
させる。

たとえば、もしデバイス・アドレス・レジスタ２５６が
デバイス１３のアドレス７を示すならば、レジスタ２６
１のビツト７が線２６０の信号によつてセツトされるの
である。プログラム式の順序回路２５１を含む実際の適
用例では、デバイス・アドレス２５６が順序回路２５１
によつて復号されると、レジスタ２６１の内容が順序回
路２５１へ転送され、次いでそのビツト位置が定められ
そして周知のデータ処理技法に従つてセツトされる。或
いは、「モード設定」コマンドの制御バイトフイールド
２２−２５を受取るマイクロプロセツサ１１０を介して
レジスタ２６１の内容をセツトするとともに、レジスタ
２６１のイメージをマイクロプロセツサ１１０の制御記
憶１１１に維持することもできる。この場合、マイクロ
プロセツサ１１０は外部レジスタ１１８、内部通信１Ｃ
用のＰＬＡｌ７ｌ及びバス２１０を介してＣＡＭｌ７Ｏ
のレジスタ２６１へ新しいバイトを供給する。レジスタ
２６１のアドレスはバス１８８を介して供給される。受
取られた監視コマンドに応答して「ユニツトチエツク」
信号を送るべきか否かということは、ＳＣフリツプフロ
ツプ５２の内容をセンスする１つのチヤネル・アダプタ
、たとえばＣＡＡによつて決定される。

ＳＣフリツプフロツプ５２はレジスタ２６１中の対応ビ
ツトの信号状態に応じてセツトされる。レジスタ２６１
の信号内容は、順序回路２５１の制御下で、周知のアド
レス技法を使用してＣＡＭｌ７Ｏからアクセスされる。
バス１９９上の出力信号は、適当なビツト信号が線２６
２を介して与えられ且つレジスタ２６１の対応ビツト位
置が２進１を保持する場合にのみＳＣフリツプフロツプ
５２を活勢位置へセツトするように、適当に選択され且
つ処理される。タグ制御ＴＣ用のＰＬＡｌ７２から延び
る線２６５は、第１図の３９に示すようにチューニング
が停止されるとき、ＳＣフリツプフロツプ５２をりセツ
トする。言いかえれば、「サプレス・アウト」線２０は
タグ制御ＴＣ用のＰＬＡｌ７２へ論理的に拡張され、そ
こから線２６５を介して０Ｒ回路２６８へ転送されてＳ
Ｃフリツプフロツプ５２をリセツトするのである。エラ
ー回復手順の間、マイクロプロセツサ１１０は外部レジ
スタ１１８を介して内部通信Ｃ用のＰＬＡｌ７ｌへ適当
な信号を供給し、ＳＣフリツプフロツプ５２をりセツト
することができる。内部通信１Ｃ用のＰＬＡｌ７ｌは、
線２６６を介して０Ｒ回路２６８へリセツト信号を供給
するために、これらの信号に応答する。０Ｒ回路２６８
の追加の入力は矢印２６９によつて示される。

またマイクロプロセツサ１１０は、内部通信Ｃ用のＰＬ
Ａｌ７ｌから線２６７を介してＳＣフリツプフロツプ５
２へ付勢信号を供給させることにより、ＳＣフリツプフ
ロツプ５２を活勢状態へセツトする。

【図面の簡単な説明】

第１図は本発明を適用したデータ処理システムのプロツ
ク図、第２図は２つの制御ユニツトを含むデータ処理シ
ステムのプロツク図、第３図は第２図のプログラム制御
を示すプロツク図、第４図は第３図の制御記憶の制御テ
ーブル及びマイクロプログラム・グループを示す図、第
５図は第１図のチヤネル・アダプタを示すプロツク図、
第６図は第５図のチヤネル・アダプタを簡略化して示す
プロツク図である。

Claims (1)

【特許請求の範囲】
1. １ ホスト計算機の入出力チヤネルへ接続される周辺サ
   ブシステムの制御方式であつて、前記入出力チャネルを
   介して受取られるコマンド・チェーン中の各コマンドに
   応答して該各コマンドを復号するためのコマンド復号手
   段（たとえば第１図の４６）と、前記周辺サブシステム
   の内部動作を変更すべき前記コマンド・チェーン中の予
   定の監視コマンドが前記コマンド復号手段によつて復号
   されたことに応答して該予定の監視コマンド中の禁止フ
   ラグを受取りこれを保持するための禁止フラグ記憶手段
   （たとえば第１図の５２）と、前記禁止フラグ記憶手段
   に保持されている有効な前記禁止フラグに応答して前記
   予定の監視コマンドに後続する前記コマンド・チェーン
   中の監視コマンドの実行を禁止するための禁止手段（た
   とえば第１図の５５、４７、４８）と、前記コマンド・
   チェーンが終了したことを示す前記入出力チャネルから
   の信号に応答して前記禁止フラグ記憶手段をリセットす
   るための手段（たとえば第１図の６０、６２）とを備え
   て成る、周辺サブシステムの制御方式。