JPS5837888A - キヤツシユ装置 - Google Patents

キヤツシユ装置

Info

Publication number
JPS5837888A
JPS5837888A JP56135105A JP13510581A JPS5837888A JP S5837888 A JPS5837888 A JP S5837888A JP 56135105 A JP56135105 A JP 56135105A JP 13510581 A JP13510581 A JP 13510581A JP S5837888 A JPS5837888 A JP S5837888A
Authority
JP
Japan
Prior art keywords
data
memory
cache
written
external memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP56135105A
Other languages
English (en)
Inventor
Shigeki Shibayama
柴山 茂樹
Yutaka Hitai
比田井 裕
Kazuhide Iwata
岩田 和秀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Tokyo Shibaura Electric Co Ltd filed Critical Toshiba Corp
Priority to JP56135105A priority Critical patent/JPS5837888A/ja
Publication of JPS5837888A publication Critical patent/JPS5837888A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/08Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は計算機システムの中央処理部と回転型外部メモ
リとの間に設けられてデータアクセス時間の見掛上の短
縮化を図シ得るキャッシュ装置に関する。
計算機システムでは一般に、中央処理部のメインメ(り
と磁気ディスク岬の大容量の回転型外部メモリとの間に
、半導体メモリ等からなる揮発性のキャッシュメモリお
よびこのキャッシュメモリを制御するキャッシュ制御部
とからなるキャッシュ装置を設け、前記中央処理装置の
外部メモリに対するデータアクセス効率の向上を図るべ
く工夫がなされている。即ち、中央処理部が外部メ毛り
からデータをアクセスするとき、その観出しデータをキ
ャッシュメモリに格納しておく。そして、その後中央処
理部が同じデータをアクセスするときには、外部メモリ
に代えて上記キャッシュメモリからデータを読出し、見
掛上外部メモリからデータを得るようにしてデータアク
セス効率の向上を図ることが行われている。
ところで、中央処理部からのデータを外部メモリに書込
む場合、データの一貫性を保障する為に更新データを外
部メモリの定められたアドレスに書込む。このとき、回
転型外部メモリのデータ格納領域の先頭アドレスは固定
的に定められているので、メモリの先頭アドレスにヘッ
ドを移動させるまでのシーク時間や回転待ち時間が伴い
、データアクセス効率が悪かった。オ九キャッシュ方式
によっては、この書込みデータを同時にキャッシュメモ
リにも書込むことがある。然し乍ら、このようにキャッ
シュメモリにデータが書込まれたとしても、書込みの際
にはキャッシュの効果が得ら−れながった。また電源遮
断があった場合にはキャッシュメモリ上のデータが失わ
れるので、一旦書込みデータをキャッシュメモリに格納
し、その後このデータを外部メモリに書込まんとするに
も問題があっ九。
この点、キャッシュメモリとして不揮発性メモリを採用
することも考えられたが、これによってデータ書込み性
能の向上を図シ得る反面、データ読出し性能が犠牲にな
ると云う不具合が生じた。つマヤ、不揮発性メモリのア
クセス速度とその価格の点で、実用性に乏しかった。
本発明はこのような事情を考慮してなされたもので、そ
の目的とするところは、外部メモリからのデータ読出し
性能およびデータ書込み性能を十分に高めることができ
、しかも書込みデータを保存し得る実用性の高いキャッ
シュ装置を提供することにある。
本発明の概要は、キャッシュメモリと並列的に不揮発性
メモリを設け、データ書込み時にはこの不揮発性メモリ
に更新データをそのタイミング情報等と共に格納してお
き、しかるのち上記タイミング情報に従って更新データ
を外部メモリにアドレス設定して書込むことによりキャ
ッシュ性能を十分に確保して上述した目的を効果的に達
成したものである。
つまり、キャッシュメモリにヒツトした情報を更新する
に際して、上記キャッシュメモリの格納データを更新す
ると共に、その更新内容をパツクアッグ用の不揮発性メ
モリに書込み、保存することによって、キャッシュ装置
の電源遮断に対しても更新内容を確保し、外部メモリの
データを正確に更新できるようにしたものである。これ
によって外部メモリのシーク時間および回転待ち時間を
軽減し、データアクセスの高効率化を図っている。
以下、図面を参照して本発明の一実施例につき説明する
第1図は実施例を示す概略構成図で、1は中央処理部、
2は外部メモリである。この中央処理部1と外部メモリ
2との間に本実施例に係るキャッシュ装置Jが設けられ
る。
中央処理部1は、メインメモリ1aを備え九演算ユニッ
ト(CPU)fbからなり、与えられたプログラムに従
って所定の演算処理を実行する。1+外部メモリ2は、
一般的には大容量の回転型のものが用いられ、具体的に
は磁気ディスク、磁気バブル等が用いられる。尚、ここ
では外転型外部メモリとしては、メモリアドレスをルー
!構成したものとして定義され、例えば記憶謀体である
ディるりと磁気ヘッドとを相対的に回転移動させて、ル
ープ状のトラックを形成してデータ記録するものや、磁
気パルプのようにメそりアドレスをループ状にスキャン
ニンダしてデータ記録を行うもの等が含まれる。
しかして中央処理部1は外部メモリ2から演算に必要な
データを読出してメインメモリ1aに記憶し、所定の演
算処理を実行する。そして、上記データを更新すべきと
きには更新データを上記外部メモリ2の皺轟アドレスに
書込むことによってデータ更新を行っている。
さて、本発明に係るキャッシュ装置3は、CCD中各種
の半導体メモリからなる高速アクセス−で揮発性のキャ
ッシュメモリ3aと、このキャッシュメモリJaに並列
的に設けられた回転蓋不揮発性メモリからなるバックア
ップ−メモリJbと、これらのメモリJa 、jbのキ
ャッシュ動作を制御するキャッシュ制御部3身褪/ によシ構成される。上記/4ツクアッグメモリハは、例
えば外部メモリ2の一部記憶領域を割尚てる郷して構成
されるものである。
しかしてキャッシュ制御部3cは、中央4611部Iが
外部メモリ2からデータを読出しアクセスするとき、外
部メモリ2の指定され九アドレスから読出したデータを
中央処理部1に転送すると同時に1同データをキャッシ
ュメモリ3aに書込んでいる。そして、中央処理部1が
外部メモリ2に対して再度同じデータを読出しアクセス
し九とき、外部メそす2からの一一タ読出しに代えてキ
ャッシュメモリ3aから同じデータを読出して転送して
いる。従って、中央制御部1では、これを外部メモリl
から読出した一一タとして取扱うことができる。このと
き、外部メモリ2のデータアクセス速度に比して、キャ
ッシュメモリ3畠のアクセス速度が速いことから、中央
処理部1の外部メモリ2に対する一一タ読出しのアクセ
ス効率を見掛1高めることができる。
さて、中央処理部1がこのようにして外部メモリ1から
データをアクセスしたとき・、第2図(1)K示すよう
に、メインメモリ1aおよびキャツシエメそりjaにそ
れぞれ外部メモリ2から読出されたデータrAJが格納
されることになる。しかるのち、中央処理部Iの所定の
演算処理によってデータrAJを「A′」に変更するぺ
自状態となつ九とき、先ずメインメモリ11のデータが
「A′」に更新される。そして、このデータ「A′」を
外部メモリ2に書込み、そのデータ更新を行うことKな
るが、この場合、外部メモリ1上のデータ「ム」が格納
されたアドレス上に%データ「A′」を順次書込むこと
が必要となる。しかるにデータrAJが書込まれた外部
メモリl上のアドレスは固定的に与えられておシ、従っ
てデータの書込みアト、レスを正確に合せることが必要
である。故に、従来では外部メモリ2のアドレスアクセ
スに時間がかかシ、シーク時間および回転待ち時間の遅
れが不可避であった。
これに対して本装置では、キャッシュ制御部3cの制御
によシ上記更新データ「A′」は第2図(b)に示すよ
うにキャッシュメモリ3aおよびバックアップメモリ3
bにそれぞれ一旦書込まれる。このバックアップメモリ
3bは、その書込みヘッドを常に空きトラックに位置さ
せた状態で時期しておシ、上記中央制御部1からの書込
み要求を受けて、即座にそのヘッド位置から更新データ
「に」を書込む。このときパツクアッ!メモIJ J 
bには、上記更新データ「に」に付加されて書込み要求
時刻等のタイミング情報も書込まれる。尚、このバック
アップメモリ3bへのデータ書込みは、外部メモリ2に
し新データを直接書込む場合と殆んど同じ時間を要する
だけなので、データ転送時間そのものが遅れると云うこ
とはない。故に、外部メモリ2に直接更新データを書込
む場合に比して、シーク時間および回転待ち時間の分だ
けアクセス処理時間を短くすることができ、r−夕転送
効率の向上を図ることができる。そして、この状態で、
中央地理部1が外部メモリ12.に対して上記更新され
たデータ「A′」を読出し要求する場合には、キャッシ
ュメモリJaから同データ「A′」が読出され、外部メ
毫り2からの読出しデータとして中央処理部1へ転送さ
れる。その後、機会を待ってバックアップメモリ3bに
書込まれたデータ「A′」を外部メモリ2の誼当アドレ
スに書込むことによシ、そのデータ更新が完了する。
ところで、データ「A」を「A′」に更新すべく、キャ
ッシュメモリJa、パツクアッ!メモ1Jjbにデータ
「に」を書込んだのち、続いて同一−タ「に」を「!」
に変更すべき場合、第2図(・)K示すようにデータ「
Al」がキャッシュメモリ31%ツクメモリsbに同様
にして書込まれる。但し、このときKはバックアップメ
モリJbKは1次の空きトラックに時期したヘッドによ
り、別のアドレスに上記更新データ「!」がそのタイミ
ング情報と共に書込まれる。
従って、パツクアッ!メモリsb上には、異なったアド
レスに上記更新データrA’Jr/J2>fそれぞれ書
込まれることになる。っまシ、バックアップメモリ3b
は次のデータ書込みに対して新たな空きトラック上にヘ
ッドを待祷させているので、データ「A′」を消去する
ことなくデータr AI Jが書込まれることになる。
また再度、データ更新がある場合でも、その更新データ
はタイミング情報と共にバックアップメモリ3bに順次
書込まれることになシ、キャッシュメモ173 aには
最新の更新データが書込まれることになる。そして、バ
ックアップメモリJbから外部メモリ2へのデータ書込
み時つまり本来のデータ更新時゛には、バックアップメ
モリ3b上の複数の更新データのタイミング情報が比較
され、最新の更新データが選び出されて外部メモリ2の
該当アドレスに書込まれる。この外部メモリ2へのデー
タ書込みは、キャッシュ制御部3cのL RU (Le
ast R@e@ntly Us@d )等のキャッシ
ュ管理アルfリズムに従って制御される。
その後、キャッシュメモリ3aおよびパックアジデメ篭
り3b上のデータが削除される。尚、このデータ削除は
1.実111にメモリJa、Jb上のデータを消去する
ことなく、論理的なデータ削除を行わしめるものであっ
ても勿論曳い。これKよシ、メモリ上のデータ格納状態
は第2図(d)に示すようKなる。
ところで、このようにして外部メモリ2へのデータ書込
みを、キャッシュ装置Jに代行させて行い、中央処理部
1から外部メモリ2に直接データ書込みを行わせないよ
うにしてデータ転送効率O向上を図る場合、キャッシュ
装置3の不本意な電源遮断による悪影響が懸念される。
例えば従来構造のキャッシュ装置によれば、キャッシュ
メモリが揮発性メモリによって構成される為、電源遮断
によってキャッシュメモリ上のデータが失われてしまう
。これ故、中央処理部からの書込みデータを外部メモリ
に直接書込み、データの一貫性を確保する必要があった
この点、本装置にあっては、例え電源遮断と云う不慮の
事態が生じても、更新データがキャッシュメモリJaと
バックアップメモリ3bとに書込まれている為、第2図
(・)に示すようにパックアッグメモリsb上には更新
データがそのタイミング情報と共に保存されている。
従って、バックアップメモリsb上の更新データの履歴
をタイよング情報から辿れば最新の更新データを得るこ
とができ、更新データを効果的に回復することができる
。故に1その信頼性を十分高めることができる。
以上説明したように本装置によれば、揮発性メモリから
なる高速アクセス型のキャッシュメモリと回転型の不揮
発性メモリとからなるパックア′ツデメモリとを有効に
利用して中央処理部と外部メモリとの間のデータ転送を
制御するので、アクセス速度を損うことが々く、しかも
外部メモリ2に対するシーク時間や回転待ち時間等の遅
れがないのでデータ転送効率の向上を図に得る。また外
部メモリへのデータ書込み時には、キャッシュメモリJ
aをバックアップメモリJbによってバックアップし、
そのデータを保存するので不慮の事故によシデータが失
われることがなく、信頼性が高い等の実用1優れた効果
を奏する。
尚、本発明は上記実施例に限定されるもので・はない。
例えば回転型外部メモリ中パックアッ!用メモリとして
磁気ディスクばかりでなく、磁気ノlプル等を用いるこ
とができる。この場合、バックアップメモリとしての磁
気バブルの空きルー!に更新データをそのタイミング情
報と共に記録するようにすればよい。また記憶階層間の
データ転送をキャッシュすることも勿論可能である。要
するに本発明は、その要旨−を逸脱しかい範囲で種々変
形して実施することができる。
【図面の簡単な説明】
第1図拡本発明の一実施例を示す概略構成図、第2図(
1)〜(e)はデータ転送状態を示す図である。 1・・・中央処理部、1a・・・メインメモリ、1b・
・・CPU、ffi・・・回転型外部メモリ、3・・・
キャッシュ装置、3a・・・キャッシュメモIJ、jb
・・・バックアップメモリ、3e・・・キャッシュ制御
部。

Claims (2)

    【特許請求の範囲】
  1. (1)  中央処理部と回転蓋外部メモリとの間のr−
    声送受をバックアップするキャッシュメモリと、ζO1
    1?ヤツシェメモリに並列に設けられ九回転璽不揮発性
    メモリと、前記中央4611部の書込み要求が生起した
    とき、このキャッシュメモリのデータを更新データによ
    って更新すると共に、この更新データを書込み要求タイ
    tyダ情報および外部メモリアドレス情報と共に前記不
    揮発性メモリに格納するキャッシュ制御部とを具備した
    ことを特徴とするキャッシュ装置。
  2. (2)回転蓋外部メモリは、磁気ディスクあるい唸磁気
    Afルからなるものであって、不揮発懐メ、そりは上記
    磁気ディスクあるいは磁気バブルの一部記憶領域を特定
    して設定されたものである特許請求の範囲第1項記載の
    キャッシュ装置。
JP56135105A 1981-08-28 1981-08-28 キヤツシユ装置 Pending JPS5837888A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56135105A JPS5837888A (ja) 1981-08-28 1981-08-28 キヤツシユ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56135105A JPS5837888A (ja) 1981-08-28 1981-08-28 キヤツシユ装置

Publications (1)

Publication Number Publication Date
JPS5837888A true JPS5837888A (ja) 1983-03-05

Family

ID=15143949

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56135105A Pending JPS5837888A (ja) 1981-08-28 1981-08-28 キヤツシユ装置

Country Status (1)

Country Link
JP (1) JPS5837888A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS602460A (ja) * 1983-06-16 1985-01-08 松下電器産業株式会社 サ−マルヘツドのテ−ピング方法
JPS63257045A (ja) * 1987-04-15 1988-10-24 Hitachi Ltd 外部記憶制御装置
JPS6476344A (en) * 1987-09-18 1989-03-22 Fujitsu Ltd Disk cache control system
EP0473376A2 (en) * 1990-08-31 1992-03-04 International Business Machines Corporation Transfer of cached data
JPH04149752A (ja) * 1990-10-15 1992-05-22 Fujitsu Ltd 計算機システム

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS602460A (ja) * 1983-06-16 1985-01-08 松下電器産業株式会社 サ−マルヘツドのテ−ピング方法
JPS63257045A (ja) * 1987-04-15 1988-10-24 Hitachi Ltd 外部記憶制御装置
JPS6476344A (en) * 1987-09-18 1989-03-22 Fujitsu Ltd Disk cache control system
EP0473376A2 (en) * 1990-08-31 1992-03-04 International Business Machines Corporation Transfer of cached data
JPH04149752A (ja) * 1990-10-15 1992-05-22 Fujitsu Ltd 計算機システム

Similar Documents

Publication Publication Date Title
US7111134B2 (en) Subsystem and subsystem processing method
US6584579B1 (en) Method of writing, erasing, and controlling memory for memory device
US5651132A (en) Disk array control system
JPS5873085A (ja) 記憶階層制御方法
JPS5837888A (ja) キヤツシユ装置
JP2006099802A (ja) 記憶制御装置およびキャッシュメモリの制御方法
US6532513B1 (en) Information recording and reproduction apparatus
JP4076316B2 (ja) 不揮発性キャッシュメモリを用いたデータ書き込みシステム
JP2570753B2 (ja) データ転送制御装置
JPH01303547A (ja) 情報記憶制御システム
JP3710351B2 (ja) データ処理装置
JPH0644139A (ja) ディスクキャッシュシステムおよびそのページ置き換え制御方法
JPS6020255A (ja) バツフア記憶制御方式
JPS62245347A (ja) データベースシステムおよびその処理方法
JPH04111030A (ja) 情報記録装置
US5594909A (en) File I/O control device writing blocks to faster device first and canceling exclusive lock as each block is written
JP2912657B2 (ja) ファイルアクセス処理装置
JPH05151094A (ja) フアイル高速書き込み機構におけるバツクアツプ制御方式
JPS61134859A (ja) メモリのバツクアツプ制御方式
JPH0477916A (ja) 磁気ディスク装置
JPH05233402A (ja) メモリマップドファイルアクセス方式
JPS59231665A (ja) デイスク制御装置
JPH0792733B2 (ja) 磁気ディスクシステム
JPH06139122A (ja) ファイル記憶装置
JP2000089985A (ja) コンピュ―タのバッファキャッシュ管理方法