JPH0532764B2 - - Google Patents

Description

【発明の詳細な説明】 ［発明の技術的分野］ 本発明は階層型の周辺記憶システム、特に前記
周辺記憶システムの後部記憶と前部記憶の間のデ
ータ転送に係る。

［先行技術の説明］ ホスト（中央処理ユニツト等）に接続可能な周
辺記憶システムはホストに関して種々の目的で貢
献する。あるシステムはユーザのデータを記憶す
るために使用されるのに対し、他のシステムは、
プログラム・データ・セツトのページング及びス
ワツピングに関連する、いわゆるページング及び
スワツピング・データを記憶するために使用され
る。IBM社発行の出版物である“Reference
Manual for IBM2835 Storage Control and
IBM2305 Fixed Head Storage Module”
（Form No. GA26−1589−３）に記述されてい
るIBM2305固定ヘツド記憶モジユールはページ
ング記憶の一例である。この周辺記憶システムは
磁気記憶ドラムから成り、記憶されたデータに対
する敏速なアクセスを与える。前記ドラムの記憶
容量は限られているから、より大きい記憶容量を
必要とする、より大型のホストが常にIBM2305
のページング記憶を最大限に効率よく使用できる
とは限らない。このため、追加の記憶容量がデイ
スク型直接アクセス記憶装置（DASD）によつて
供給される。このことは、いわゆるスワツピン
グ・データ・セツトが使用されるとき、すなわち
ホストと周辺記憶システムの間で大きな順次デー
タ・セツトが迅速に転送されるときに特に当ては
まる。性能を犠牲にせずに記憶容量の制限を緩和
するためには、前記2305記憶ドラムの代りに階層
記憶を使用することができる。このような階層記
憶の１つの例は、米国特許第3569938号に示され
ている。この特許には、DASDまたは磁気テープ
記録装置のような後部記憶に接続された高速キヤ
ツシユ記憶を使用することにより、高性能大容量
の仮想（apparent）記憶を実現するという概念
が開示されている。この特許が教示するところに
よれば、要求されたデータのみならずその近傍に
あるデータをも後部記憶からキヤツシユまたは前
部記憶に要求時にページングすることが有利であ
る。周辺記憶システムの一般的な使用に関しては
前記方式は非常によい結果を与えるが、一連の後
部記憶がキヤツシユを共用し且つホストが多重タ
スク処理を行なつているときには、キヤツシユの
中に大きな直列データのセツトを置くことは厄介
なことになる。その解決方法の１つはより大きい
キヤツシユを使用することであるが、これは周辺
システムのコストを不必要に高くするので望まし
くない。従つて、よりよい解決方法が必要であ
る。

米国特許第3588839号は所与のワードが要求さ
れるごとに次のデータ・ワードを昇格
（promote）させることを示す。この方式は主記
憶上のキヤツシユに対しては良好に働く。しかし
ながら、大きなデータ・セツトが転送中である場
合、１つの追加データ・セツトのみを昇格させて
もホストによる周辺記憶システムの利用度は必ず
しも最大にならない。逆に、周辺記憶システムの
利用度は、後部記憶の物理的特性のために更に低
下する。例えば後部記憶（DASD）にはデイスク
記憶装置の機械的特性によつて生じる重要ないく
つかの遅延境界がある。例えば、１つのデイスク
記憶装置または他のデイスク記憶装置を選択する
とき、大幅な遅延が生じうる。更に、大抵のデイ
スク記憶装置はコストを軽減させるために記録面
当り１個または２個の変換器を有するにすぎな
い。周知のように、デイスク記憶装置のデータ領
域をアクセスするには、変換器を放射状に移動し
て同心円状のレコード記憶トラツクを別個にアク
セスすることが必要である。このようなヘツドの
移動はシリンダ・シークと呼ばれ、電子的速度と
比較すると大幅な遅延を伴なう。従つて、前記特
許の解決方法は、多くの使用に関しては高い満足
を与えるが、複数の後部記憶（DASD）を包含す
る多重タスク処理の環境では大量の順次または連
続レコードを処理するという問題を解決するもの
ではない。望ましいのは、順次に処理されたレコ
ードを、非連続データ記憶領域に高いデータ速度
で記憶するということである。

また、これらの周辺記憶システムはホストの介
入を最小限にして要求された目標を達成すること
が望ましい。このようなホストの介入を最小化す
るという１つの例は米国特許第4262332号に示さ
れている。この特許は使用特性及びエクステント
定義機構を使用してホストが周辺記憶システム
（DASD）にアクセスするのを最小限にしている。
この解決方法はホストがDASDに介入するのを最
小限にはするが、複数のDASDを包含する多重タ
スク処理の環境において共用されるキヤツシユに
よつて大量の順次または連続データ・セツトをど
のように処理するかということは前記先行技術の
どれによつても示唆されてはいない。

DASDのようなデイスク記憶装置は回転の待ち
時間を含み、この待ち時間はトラツクに記憶され
たデータに対するアクセス遅延を生じる。前記待
ち時間による遅延を最小限にするために、多くの
ホスト・プログラムはデイスク回転と同期するよ
うに設計されている。しかしながら、最初のアク
セス時、すなわちデイスク回転がホストのオペレ
ーシヨンと同期される前には、依然として遅延が
存在する。キヤツシユを有する記憶階層において
さえも、データ・アクセス・オペレーシヨンはデ
イスク記憶装置に対する複数のアクセスによつて
特徴づけられるので、待ち時間が性能に対する厳
しい障害となることがある（性能はデータに対す
る短いアクセス時間を前提としている）。

デイスク記憶装置の待ち時間による遅延を回避
するために、初期のIBM製デイスク・フアイル
に対する7612デイスク・シンクロナイザでは、デ
イスク記憶装置をアクセスする際、複数のセク
タ、すなわち回転位置のどれか１つでデータ転送
が行なわれるようにしている。このようなデータ
転送は１トラツクのデータ全部を転送するために
のみ行なわれ、そしてこれらのデータ転送は4096
バイト境界（データ・ブロツク境界）上で識別可
能である。このオペレーシヨン・モードは「ロー
ル・モード」と呼ばれ、この用語の一般的用法か
らすれば、最初にデータ・トラツクの任意の部分
を転送し、続いてインデツクス、すなわちトラツ
クの開始位置に無関係に残り部分のデータ転送を
完了することを意味する。このデータ転送は連続
的にアドレス可能な単一の磁気コア記憶領域を対
象として行なわれた。このロール・モードの概念
は、DASDの複数のトラツクを占有するレコー
ド・モードにまで拡張された。多重トラツク・レ
コードを転送するためのロール・モード・オペレ
ーシヨンは、IBM Technical disclosure
Bulletin、Vol.3、No.１、June1970、pp.93−95に
示されている。この文献で注目すべきは、トラツ
ク切替がトラツク間の回転位置における歳差運動
（precession）を生ぜしめうるという点である。
ロール・モードの変形は、IBM Technical
Disclosure Bulletin、Vol.12、No.６、
November1969、pp.815−817に示されている。
それによれば、各々のセクタすなわち回転位置は
別個の待ち行列を有し、それらの待ち行列は
DASDレコード面のアクセスを決定する。これら
の待行列を選択するために優先順位機構が設けら
れる。また、米国特許第4198699号に示すように、
ロール・モードはシフト・レジスタを回転するた
めにも使用されている。この特許では、連続的に
回転するシフト・レジスタに記憶されたデータは
単一ステツプのロール・モードで転送される。要
約すれば、ロール・モード・オペレーシヨンは、
デイスク記憶装置、磁気ドラム記憶装置または回
転式シフト・レジスタのような循環記憶装置に対
するアクセスを与えるために、任意の回転位置で
転送を開始させ且つ１トラツク（シフト・レジス
タ）の中の全データが循環記憶装置の単一トラツ
クと授受されるまで転送を続行させるのである。
もちろん、通常のフオーマツト制御、すなわちデ
ータ開始点の識別及び転送中レコードの識別は今
まで通り行なわれなければならない。

前掲のすべての先行技術はロール・モードを採
用することによつて待ち時間を減少させることを
示しているが、キヤツシユを有するデータ記憶シ
ステムにおいては、一層の性能向上が要求されて
いる。特に、一連のコマンド・チエーンによつて
データ転送が制御されるような場合には、前記要
求を満足させることが一層重要となる。

［発明の概要］ 本発明の目的は、ランダム・アクセス記憶装置
と循環記憶装置の間で実行されるデータ転送にお
ける遅延を減少するための方法及び装置を与える
ことである。

本発明に従つて、周期的にアクセス可能な複数
の記憶トラツクまたはシフト・レジスタを有する
循環記憶装置は、循環レコード・トラツク中のア
ドレス可能な連続データ記憶領域にある順次に関
連する一連のデータ・レコードを効率的かつ選択
的に転送するようにアクセスされる。但し、各々
のトラツクにはＮ個のレコード記憶領域がある。
本発明の方法及び装置は、最初のトラツクについ
て転送されるべきレコードの数を検査することを
含む。もし、転送さるべきレコードの数が該トラ
ツク中のデータ記憶領域番号の所定の部分であれ
ば、下記のオペレーシヨンが続いて行なわれる。
さもなければ、該データ記憶領域は記憶アドレス
の所定の等差数列（arithmetic Progression）の
リストに従つてアクセスされる。本発明によつて
改善されるオペレーシヨンには下記の動作が含ま
れる。前記リストの記憶アドレスのＮよりも大き
くない最初の番号に関して前記トラツクの１つに
記録された信号のレコードまたはブロツクを検査
することにより、リストされた１つの記憶アドレ
スを前記１つのトラツクのレコード記憶領域（次
にアクセス可能なデータ記憶領域）に関連する記
憶アドレスとして識別する。次に、リストされた
アドレスのうち算術的に直前のアドレスを最後に
アクセスされるデータ記憶領域を識別するものと
してマークする。そして、前記次にアクセス可能
なデータ記憶領域で始まり、かつ複数の前記トラ
ツクにあるアドレスのリストの最後のアドレスま
で続く前記リストされたアドレスによつて指示さ
れるとおりに、１つ以上の前記トラツク中の前記
データ記憶領域を相次いでアクセスする。前記ア
クセスが終了した後、前記アドレスのリストの中
の最初のアドレスによつて識別されたデータ記憶
領域で始まり、前記リストされたアドレスの直前
のアドレスによつて識別された前記データ記憶領
域にわたつて連続するデータ記憶領域を次々とア
クセスする。

本発明の特殊な形態では、アクセスされるべき
一連のデータ記憶領域は一連のアクセス・コマン
ドによつて識別され、そしてアクセスされるべき
トラツクの１つはデータ・アクセス・コマンドの
原始リストについてその循環位置をモニタされ
る。このモニタ結果に基づいて、１つコマンドが
最初に実行されるべきコマンドとして選択され
る。その直前のコマンドは処理終了コマンドとし
てマークされる。次いで、所定の循環位置に達し
たとき、識別されたコマンドで始まるコマンドが
チエーン終了コマンドに至るまで逐次実行され
る。チヤネル内転送コマンドは最初にリストされ
たデータ・アクセス・コマンドへのスイツチン
グ・オペレーシヨンを生ぜしめる。そして、最初
にリストされたデータ・アクセス・コマンドから
処理終了コマンドとして識別されたデータ・アク
セス・コマンドに至るまでのデータ・アクセス・
コマンドのすべてが実行される。ランダム・アク
セス記憶について複数のアドレス・レジスタが関
連する場合には、これらのアドレス・レジスタは
アクセスされるべきデータ記憶領域に従つて事前
ロードされうる。次いで、最初にアクセスされた
レコードの数はランダム・アクセス記憶装置に通
知されるので、ランダム・アクセス記憶内の所望
のデータ記憶アドレスに適当なデータが記憶され
る。読取りオペレーシヨンでは、事前ロードは任
意であり、データとキヤツシユ・データ記憶領域
を相関させる必要はない。このような相関はデー
タ転送に続いて行なわれることがある。

［詳細な説明］ 以下図面を参照して本発明の実施例を説明する
にあたり、同一の参照番号は図面が異つても同じ
部分及び構造を表わすものとする。第１図におい
て、階層式周辺記憶システム１０はホスト１１に
接続され、これによりホスト及び周辺記憶システ
ムで利用するデータ信号が授受される。周辺記憶
システム１０の代表的な適用例では、ホスト１１
は中央処理ユニツト（CPU）から成る。他の適
用例では、ホスト１１はハードウエアCPUで走
行する１台の仮想計算機または１組の仮想計算機
である場合がある。ホスト１１はまた、マルチプ
ロセツサ、または接続されたプロセツサを有する
単一プロセツサ等である場合もある。本発明は
種々の周辺記憶システム１０に適用可能である
が、本明細書に示す実施例はデータ・セツトのペ
ージング及びスワツピングを処理するためのペー
ジング周辺記憶システムを示す。一般に、デー
タ・セツトのページング及びスワツピングは、ホ
スト１１に対するプログラム・データ・セツトを
記憶することに関係する。前記のように、周辺記
憶システム１０は単一のホストに接続されるが、
一般的適用例では周辺記憶システムは複数のホス
トに接続可能である。本発明はどちらのタイプの
周辺記憶システムにも適用可能である。

ページング周辺記憶システム１０とホスト１１
の間の通信は複数の入出力接続１２〜１５を介し
て行なわれる。これらの入出力接続はIBMシス
テム３７０の入出力周辺チヤネルに従つて構成さ
れる。一般にチヤネルまたはサブチヤネルと呼ば
れるこれらの入出力接続は周知であるから、その
説明は省略する。周辺記憶システム１０は下位す
なわち後部記憶部分を有する。これは複数の直接
アクセス記憶装置（DASD）１６〜１８から成
り、それらは個々にＤ０，Ｄ１，……と番号を付
されている。ホスト１１による周辺記憶システム
１０のアクセスは、すべてDASD１６〜１８をア
ドレス指定することによつて行なわれる。このア
ドレス指定のために、１組の論理ブロツク１９に
要約されている入出力接続１２〜１５のアーキテ
クチヤが使用される。これらの論理ブロツク１９
はIBMシステム／３７０のチヤネルで使用され
るようなチヤネル・コマンド・ワード（CCW）
を表わす。以下、前記論理ブロツクをCCW１９
と呼称する。各々のCCW１９は一般にアドレ
ス・バイト２０を含み、このバイトは当該コマン
ドを受取るべき制御ユニツト（CU）を指定する
ための複数のビツトを含む。別の複数ビツト
DEVはアクセスされるべき装置（DASD）１６
〜１８の１つを識別する。ページング及びスワツ
ピング周辺記憶システム１０において、DASD１
６〜１８の各々は複数の論理アドレスを具備す
る。例えば、装置Ｄ０は４つのアドレスの中のい
ずれか１つによつてアドレス指定されうる。この
ような多重アドレス指定はある程度まで
IBM2305ページング記憶システムで実施された。
各々の装置（DASD）の論理アドレスはアドレ
ス・バイト２０のビツトACで指示される。この
例の場合、ACは２ビツトを有し、従つて装置Ｄ
０をアドレス指定するのに４つの論理アドレスの
中のどれがホスト１１によつて使用中であるかを
指示する。本発明の実施例では、論理アドレスの
１つ「00」はDASD１６〜１８に対する直接アク
セスを指定する。すなわち、ホスト１１は周辺記
憶システム１０があたかも階層システムではない
かのように、DASD１６〜１８に関連して動作す
る。直接アクセスの場合すべての階層はバイパス
される。ACビツトが01、10又は11の等しい場合
は、後述する如く、DASD１６〜１８とデータを
授受するように階層がアクセスされるので、これ
らの３つの論理アドレスについてはDASD１６〜
１８の見かけ上のパフオーマンスが向上すること
になる。略語ACはビツトDEVによつて指示され
た装置（DASD）への（論理的な）アクセス経路
を指示することを意味する。

CCW１９の２番目のバイトはコマンド・バイ
ト２１であり、これは周辺記憶システム１０に対
しどの機能を実行すべきかを通知するコードを含
んでいる。CCW１９の３番目のバイトはコマン
ド修飾バイト２２である。このバイトは複数の制
御フイールドを有し、該フイールドはコマンド・
バイト２１で指示されたコマンドを実行するため
の種々のオペレーシヨン・モードを周辺記憶シス
テム１０に指示する。本発明にとつて重要なの
は、到来する転送セツトで転送されるデータが順
次データであることを周辺記憶システム１０に知
らせるためのビツト・パターンSEQである。コ
マンド修飾バイト２２のSEQ部分が順次データ
を表わす場合、CCW１９に追加のコマンド修飾
バイト２３が置かれ、これにより、DASD１６〜
１８からホスト１１へ、またはその逆方向に順次
データ・セツトとして転送されるデータ・ブロツ
クまたはセグメントの数が指示される。ページン
グ環境における前記順次データ・セツトはしばし
ばスワツピング・データ・セツトと呼ばれる。更
に、コマンド修飾バイト２２はセクシヨンRDで
読取及び廃棄を指示することがある。これは、ホ
スト１１が階層からデータを取込んだ後、階層キ
ヤツシユ内の該データが廃棄されうることを意味
する。この場合、DASD１６〜１８内の該データ
はそのまま保持される。更に、いわゆる「ゲス
ト・オペレーテイング・システム」GOによる制
御が与えられる。ホスト１１の仮想計算機環境に
おいては、オペレーテイング・システムの１つは
ページング周辺記憶システム１０の管轄権
（cognizance）を有し、そしてデータをアクセス
または記憶するために周辺記憶システム１０のア
クセスが別のオペレーテイング・システムに移管
されることがある。このような他のオペレーテイ
ング・システムは最初のオペレーテイング・シス
テムのゲストであり、従つて周辺記憶システム１
０の一定の制御様式を変更することができない。
又、他の制御フイールドがコマンド修飾バイト２
２の範囲内で使用されるが、それらは本発明の要
旨に関係ない。

階層には、DASD１６〜１８のキヤツシユとし
て指定された部分（以下、キヤツシユ４０とし
う）を有する半導体ランダム・アクセス型のシス
テム記憶３０が含まれる。キヤツシユ動作の原理
は周知であるので、DASD１６〜１８に関するキ
ヤツシユ４０の目的及び意図は詳述しない。制御
３１はホスト１１から周辺コマンドを受取り、論
理アドレスACの１つによつてDASD１６〜１８
をアクセスするとともに、他の３つの論理アドレ
スACに基づいてキヤツシヤ４０に対するアクセ
スを与える。周辺記憶システム１０によつて、キ
ヤツシユ４０とDASD１６〜１８の間でデータは
自動的に転送される。この転送は、ホスト１１と
DASD１６の間の転送と同じ原理を使用して達成
される。すなわち、ホスト１１は直接モード
（AC＝00）でDASD１６〜１８をアクセスするに
際し、CAA、CAB、CAC及びCADと個々に表
記されたチヤネル・アダプタ３２、バス７０を利
用し、また直接アクセス制御（DAC）５６、デ
ータ回路３３、装置アダプタ（DAA）３４及び
装置制御接続機構（DCA）３５を利用する。受
取られたCCW１９は制御３１によつて解釈され
るが、これはホスト１１とDASD１６〜１８の間
のデータ・フローの方向を決定するとともに、こ
のタイプの記憶装置を制御する他の周知の機能を
決定するためである。キヤツシユ４０とDASD１
６〜１８の関係はホスト１１とDASD１６〜１８
の関係に大体において同じである。すなわち、ホ
スト１１は一連のCCW１９を介して制御を与え
るが、制御３１は後述するようにCCWと類似の
構成を有する複数の内部制御ワード（ICW）２
４を使用することによつてキヤツシユ４０と
DASD１６〜１８の間のアクセスを与える。
CCW１９に関しICW２４を変更することによつ
てデータ転送オペレーシヨンを或る程度効率化す
ることができる。チヤネル・アダプタ３２を経由
する代りに、制御３１はキヤツシユ・アクセス制
御（CAC）６１を有する。CAC６１はシステム
記憶３０を動作させ、そしてICW２４を使用す
る直接アクセス制御（DAC）５６を通して
DASD１６〜１８に対するアクセスを与える。チ
ヤネル・アダプタ３２の代りに、連係ポート
（LKP）２５がCAC６１とDAC５６の間の転送
を可能にする。LKP２５は後に第３図に関連し
て説明する。

各々のICW２４はCCW１９のコマンド・バイ
ト２１に相当するコマンド・バイト２６を含む。
同じコマンドはコード構成も同じである点を認識
されたい。いくつかの追加のコマンドが与えられ
るのに対し、いくつかコマンドは廃止される。コ
マンド修飾バイト２７はチエーン制御ビツト「チ
エーン」を含み、このビツトは通常はホスト１１
からチヤネル・アダプタ３２を介して制御３１に
与えられる連鎖指示に代る。（ホスト１１による
連鎖指示はタグ信号「サプレス・アウト」の供給
である。）周辺記憶システム１０からホスト１１
に最終ステータスが報告されるときは、「サプレ
ス・アウト」が連鎖、すなわち入出力接続１２〜
１５に関連して使用される一連の密接に関連する
周辺コマンドの指示を与える。CAC６１はタグ
信号を使用しないのでコマンド修飾バイト２７は
前記タグ制御信号に代つて使用される。EOP（処
理終了）ビツトは本発明に関連して使用され、後
に明らかになるようにICWチエーンの中の任意
の選択された場所でICWチエーンの処理を終了
させる。これらのすべてのICWはアクテイブな
チエーン・ビツトを有する。ICW２４のアドレ
ス・バイト２８はDASD１６〜１８のアドレスの
記憶位置を指す。ICWでは論理アドレスを使用
する必要はない。事実、制御３１は階層に向けら
れた論理アドレスのすべてをDEVビツトに変換
する。十分に大きい装置バツフア７７が設けられ
ているので、CCHHはシークICWとともに記憶
され、キヤツシユ４０のアドレスは読取または書
込ICWとともに記憶される。アドレス・バイト
２８はDEVの記憶位置を指すだけでなく、シリ
ンダ・アドレス(C)、ヘツドすなわちトラツク・ア
ドレス(H)及びレコード・アドレス(R)も指す。レコ
ード・アドレスは殆どのデイスク記憶装置をアド
レス指定する際に用いるセクタ・アドレスに相当
する。本発明の良好な実施例では、４つのレコー
ドが単一のトラツク（Ｈアドレス）に与えられ
る。従つてレコード・アドレスは１、２、３また
は４であつて、デイスクが回転基準点に関し0゜、
90゜、180゜及び270゜に方向づけられているのに対応
する。実際の回転方向づけは、設計パラメータに
従つて、直交する方向づけと異なることがある。
後述するように、回転位置検出よりはむしろ、ア
ドレス・マーク制御が使用されることがある。

キヤツシユ４０はバス４１及びチヤネル・アダ
プタ３２を経由してホスト１１とデータ信号を転
送する。同様に、DASD１６〜１８からキヤツシ
ユ４０へのデータ信号の転送はデータ回路３３及
びバス４２を介して行なわれる。キヤツシユ４０
とホスト１１またはDASD１６〜１８の間の同時
転送が要求されないときは、バス４１及び４２は
単一のバスに結合され、データ転送は時分割で行
なわれる。比較的大容量（数メガバイト）のメモ
リから成るキヤツシユ４０をアクセスするには、
シリンダ及びレコード・アドレスCHRとともに
装置アドレスをCAC６１からバス６４を介して
ハツシユ回路４４へ転送することが必要である。
ハツシユ回路４４―これはマイクロコードで実現
されることがある―は、DASDのアドレスをハツ
シユ・クラス標識に変換する。キヤツシユ４０の
記憶容量はDASD１６〜１８よりもずつと小さい
から、アクセスを容易にするためDASD１６〜１
８のアドレス範囲はハツシユ・クラスと呼ばれる
クラスに集中される。分散インデツクス・テーブ
ル（SIT）４５はハツシユ回路４４によつて定義
されたクラスごとに１つのレジスタを有する。
SIT４５にあるレジスタの内容はデイレクトリ
（DIR）４３に対するアドレス・ポインタである。
DIR４３は、DASD１６〜１８をアクセスするの
に用いるアドレスDCHRを含む。キヤツシユ４
０にデータが書込まれるとき、DASD１６〜１８
のDCHRアドレスはキヤツシユ４０のアドレス
とともにいわゆるDIR４３の項目（エントリ）に
書込まれる。DASD１６〜１８の複数のアドレス
は１つのハツシユ・クラスに対応するから、ハツ
シングを使用してキヤツシユ４０を走査する際に
所与のハツシユ・クラス内にある項目のみを走査
すれば済むように、単一に連係されたハツシユ・
クラス・リストがDIR４３の項目中に設けられ
る。DIR４３の内容に基づいて、キヤツシユ４０
は既知の方法を使用してアクセスされる。もし、
関連する項目がDIR４３で見つからないならば、
キヤツシユ・ミスが生じるので、CAC６１はホ
スト１１からのデータを受取るべきキヤツシユ４
０中の空間を割当てるか、またはICW２４及び
LKP２５を使用してDASD１６〜１８から（キ
ヤツシユ４０に）データを転送しなければならな
い。

制御３１には通常、ホスト１１に接続される制
御装置の部分が含まれる。例えば、アドレス／コ
マンド鑑定器（ACE）５０はバス５１ないし５
４を介してチヤネル・アダプタ３２と通信し、ホ
スト１１からコマンド信号を受取るとともに、ホ
スト１１にステータス信号を供給する。ACE５
０はCCW１９を鑑定し、周辺記憶システム１０
に対しコマンドによつて指定された機能を実行す
ることを命令し、連鎖状態を指示するとともに、
周辺システムの他の部分からのステータス信号を
受取つてこれをホスト１１に中継する。直接モー
ド、すなわちAC＝00の場合には、ACE５０はバ
ス５５を介してDAC５６にコマンド信号を供給
するので、既知のDASD技術を使用してデータ回
路３３と適切なチヤネル・アダプタ３２の間でデ
ータ信号の転送を行なうことができる。その機能
を実行する際、DAC５６は通常の方法でデータ
回路３３を介して制御を行なう。

本明細書で重要なのは階層のオペレーシヨンで
あり、更に詳細に説明すれば、非順次データ・ブ
ロツク中の順次または連続データ・セツトを最小
限の割当制御の下で最小限の大きさを有するキヤ
ツシユ４０に置くことができるようにするととも
に、このような順次性を効率的に維持し且つホス
ト１１の動作要求を満足させるために十分な数の
データ・ブロツクをキヤツシユ４０内に維持する
ことである。ACE５０は、階層に対するアクセ
スを指示するような論理装置アドレスをアドレ
ス・バイト２０を介して受取るとき、受取つたコ
マンド信号を３つのバス６０の中の１つを介して
CAC６１に供給する。３つのバス６０はそれぞ
れがキヤツシユ４０のアクセスを指示する論理バ
スである。CAC６１は論理装置に対応するチヤ
ネル制御ブロツク（CCB）レジスタ６３に受取
つたコマンド及び修飾データを記憶する。DASD
ごとに３つの論理装置アドレスがあるので、も
し、DASD１６〜１８が８個であれば、CCB６
３とLDCB６２には24個のレジスタがあることに
なる。

各々の論理装置の識別及び動作ステータスは論
理装置制御ブロツク（LDCB）６２中のレジスタ
ごとに維持される。論理装置に対するアクセス
は、キヤツシユ４０中のレジスタをアドレス・バ
イト２０のフイールドAC及びDEVで指示された
アドレスへ割当てることによつて表わされるが、
この目的のためにアドレス・バス６４はハツシユ
回路４４へ接続される。順次データの或る状況で
は、DASD１６〜１８の順次アドレス（CHR部
分）についてSIT４５中の連続するレジスタをア
クセスすることができる。従つて、CSC６１はバ
ス６５を介してSIT４５をアクセスすることによ
り、ハツシユ回路４４における遅延を回避する。
このオペレーシヨンは、順次データが処理中であ
るとき、ホスト１１に対する周辺記憶システム１
０の応答を改善する。DIR４３のハツシユ・クラ
スを探索した結果として、キヤツシユ・ミスの指
示をCAC６１が受取つたときDASD１６〜１８
からキヤツシユ４０へのデータ転送要求がLKP
２５及びバス６６を介してDAC５６に供給され
る。バス６６の信号は前記要求についてDAC５
６に警報を発し、そしてICW２４がLKP２５を
介してアドレス可能であるきとを知らせる。マイ
クロコード形式の実施例では、後に明らかになる
ようにLKP２５はマイクロコード連係ポートで
ある。DAC５６はCCW１９に応答するのと同様
にICW２４に応答する。LKP２５を介して要求
されたデータ転送が完了すると、DAC５６はバ
ス６７を介してCAC６１にステータス信号を供
給する。その時点で、キヤツシユ４０はホスト１
１に利用可能なデータを有する。その後のCAC
６１とDAC５６の間の通信はバス６８を介して
行なわれ、前記通信のすべてはLKP２５にメツ
セージ・データを記憶することを含む。DASD１
６〜１８は複数の論理装置アドレスによつてアク
セスされるから１組の待行列レジスタ６９は
CAC６１によつて要求された装置関連オペレー
シヨンを待行列化する。このように、DAC５６
は論理装置を通して複数の要求を待行列化するこ
とには関係しないが、ホスト１１またはCAC６
１に対しては直接アクセスDASDモードで動作で
きる。このようにDAC５６は階層に関連して使
用しうるだけでなく、階層を使用しない周辺記憶
システムにおいても使用しうる。

CAC６１はまた追加の制御を含む。例えば、
レジスタADEB７６はDIR４３の１項目―それに
ついてCAC６１が現在動作中である―を有する。
すなわちDASD１６〜１８のアドレスがキヤツシ
ユ４０のビツトを生ぜしめるか、またはキヤツシ
ユ４０の一部分がホスト１１によつて供給される
データに割当てられた場合、ADEB７６に該項
目を置くことによつて、CAC６１のオペレーシ
ヨンが向上する。すなわち、DIR４３はシステム
記憶３０の一部分であるから、ADEB７６にそ
のアクテイブな項目を加えることによつて、シス
テム記憶３０は制御３１とは無関係にバス４１及
び４２を介して自由にデータを転送することがで
きるようになる。装置バツフア・レジスタ７７は
DASD１６〜１８に関連する制御情報を有し、
DAC５６によるアクセスをセツトアツプする際
にCAC６１によつて使用される。これらのレジ
スタは、本発明のマイクロコード化された実現形
態では、書込可能な制御記憶に存在する。装置バ
ツフア７７は指定されたデータ構造を持たない制
御記憶の割当てられた部分に過ぎない。BST７
８は後に第３図に関連して説明するバツフア・シ
ーケンス・テーブルであつて、図示の周辺記憶シ
ステム１０内で本発明の実施に関連して使用され
る。BST７８はバス４２を介して順次に転送さ
れるデータ・ブロツクの各々ごとにDIR４３に対
するポインタを含み、さらにこのような順次転送
中にキヤツシユ４０をアクセスするために使用す
べき特定のデイレクトリ・インデツクスを決定す
る走査制御機構を含んでいる。このように、順次
転送はアドレツシング・セツトアツプを免除され
るので、後に明らかになるように、DASD１６〜
１８からのブロツクのバーストは中断されること
なく転送されうる。

第２図は第１図に示すシステムの実施例のブロ
ツク図で、制御３１に相当するプログラム式マイ
クロプロセツサ（以下、プロセツサ３１Ｐとい
う）を使用する。バス７０はチヤネル・アダプタ
３２とデータ回路３３を相互接続し、第１図の場
合と全く同じように動作する。バス４１及び４２
はチヤネル・アダプタ３２及びデータ回路３３と
システム記憶３０をそれぞれ相互接続する。バス
４１及び４２を１つのバスに結合してもよいが、
この場合には単一バスを時分割化してデータ転送
が行なわれる。データ回路３３とシステム記憶３
０の間の転送を制御する際、プロセツサ３１Ｐは
バス７１を介してデータ回路３３に制御信号を与
えるとともに、バス７２を介してシステム記憶３
０にアドレス及び順序制御信号を与える。複数の
システム記憶アドレス・レジスタ（SSAR）７９
はシステム記憶３０にアドレスを与える。例え
ば、８個または16個のSSAR７９が設けられるこ
とがある。従つて、プロセツサ３１Ｐがシステム
記憶３０をアクセスするとき、プロセツサ３１Ｐ
はシステム記憶３０のアドレスをSSAR７９に与
えるだけではなく、SSAR７９のどれがシステム
記憶３０をアクセスする際に使用されるべきかも
指示する。メモリに対する多重アドレツシング・
レジスタは周知であるので、これ以上の説明は省
略する。

キヤツシユ４０が複数のSSAR７９を有すると
き、プロセツサ３１Ｐはキヤツシユ４０（システ
ム記憶３０の一部分）のアドレスをSSAR７９に
ロードすることによつてシステム記憶３０を準備
させるので、連続する順次ブロツクの中間で
SSAR７９に前記アドレスをロードしなくても済
む。従つて、順次データ転送の間、プロセツサ３
１ＰはSSARを参照するだけで、キヤツシユ４０
とDASD１６〜１８の間のデータ信号の転送を開
始させる。単一のSSAR７９しか設けられていな
い場合は、レコード転送の途中でアドレスが単一
のSSAR７９にロードされる。同様に、キヤツシ
ユ４０はシステム記憶３０内の所与のアドレス空
間を有する点に注目する必要がある。DIR４３は
異なるアドレス範囲を有する。SSAR７９はシス
テム記憶３０のメモリ・アレイの外側にある別個
の電子レジスタである。プロセツサ３１Ｐは参照
番号51〜54を付された単一バスによつてチヤネ
ル・アダプタ３２と通信する。

プロセツサ３１Ｐのオペレーシヨンは制御記憶
７３に記憶されたマイクロコード・プログラムに
従つて行なわれる。制御記憶７３は書込可能であ
ることが望ましいが、その一部分は書込可能で、
他の部分は読取専用であつてもよい。バス７４は
プロセツサ３１Ｐを制御記憶７３に接続する。制
御記憶７３には、ACE５０の機能を実現するプ
ログラムACE５０Ｐ、DAC５６の機能を実現す
るプログラムDAC５６Ｐ、CAC６１の機能を実
現するプログラムCAC６１Ｐ、及び周辺記憶シ
ステム１０のオペレーシヨンに必要な他のプログ
ラムであつて、本発明を理解するのに必要としな
いプログラムOP７５が含まれる。プログラム５
０Ｐ，５６Ｐ及び６１Ｐを介して周辺記憶システ
ム１０を制御するためにプロセツサ３１Ｐによつ
て使用されるレジスタには、CCB６３、LDCB６
２、待ち行列レジスタ６９、ADEB７６、SIT４
５、装置バツフア７７、LKP２５及びBST７８
が含まれる。大容量のキヤツシユが使用される場
合、または複数の記憶デイレクタすなわち制御装
置が使用される場合は、SIT４５はシステム記憶
３０に記憶されるのが望ましい。性能向上のため
には、SIT４５の１ページを含む１組のレジスタ
が制御記憶７３に予約されることがある。システ
ム記憶３０が複数の制御３１によつて共用される
ときには、SIT４５は常にシステム記憶３０に記
憶される。

第２図に示された実施例のオペレーシヨンは第
３図〜第１５図を参照することによつて最もよく
理解される。これらの図面は本発明のオペレーシ
ヨンを理解するのに必要な詳細なデータ構造なら
びにマイクロコード部分の論理流れ図である。第
３図は本発明に従つて周辺記憶システム１０を動
作させるためにプロセツサ３１Ｐによつて使用さ
れるデータの構造を示す。LDCB６２は４つのセ
クシヨンを構成する一連のレジスタであつて、制
御記憶７３内のデータ信号を含む。最初のセクシ
ヨンFOUND８０は一般的なオペレーシヨンの感
覚で周辺記憶システム１０の機能を定義し且つ支
援する、いわゆる基礎データ構造である。
PPARMS８１は後に説明するページング・パラ
メータ・セツト・コマンドによつて確立されるペ
ージング及びスワツピング機能を定義するような
パラメータに関連するLDCB６２の部分である。
CPARMS８２はホスト１１から出されたセク
タ・セツト・コマンド、シーク・コマンド、ID
探索コマンドのようなコマンド・パラメータを含
む。これらのコマンドは既知のデイスク記憶装置
に関連して使用されるコマンドである。
RPARMS８３は読取活動、すなわちデータ信号
をDASD１６〜１８からキヤツシユ４０に転送す
る動作を支援するためのパラメータを含む。

FOUND８０はOEDビツト９０を含む。これ
は装置終了（DE）が周辺記憶システム１０によ
るものであるかどうかをホスト１１に知らせる。
CNL MASK９１はどのチヤネル・アダプタ３２
が現在のコマンドを受取つたか、すなわち論理歎
置がどのチヤネルに関連を有するかを指示するビ
ツト・パターンを有する。LDADDR９２はコマ
ンドとともに受取つた論理アドレス、すなわち第
１図のアドレス・バイト２０のAC及びDEVのビ
ツト・パターンを指示するコードを含む。CMD
９３は第１図のコマンド・バイト２１からのコー
ドを含む。SEQ９４は第１図のコマンド修飾バ
イト２２にあるSEQセクシヨンからの内容を含
む。CCR９５はチヤネル・コマンド再試行が周
辺記憶システム１０によつてホスト１１に送られ
たかどうかを指示する。これに関して、キヤツシ
ユ・ミスがMISSセクシヨン９６で指示されてい
るときは、チヤネル・コマンド再試行がホスト１
１に送られたことを示す。従つて、LDCB６２は
キヤツシユ４０のキヤツシユ・ミスが生じた時機
と周辺記憶システム１０が適切なCCR信号を供
給したかどうかを知らせる。チヤネル・コマンド
再試行は、ホスト１１に対し、周辺コマンドの実
行を遅延させる必要があることを知らせるだけで
ある。コマンド実行が可能な状態に達したとき、
周辺記憶システム１０は装置終了（DE）信号を
ホスト１１に送る。するとホスト１１は２回目の
周辺コマンドを送り、これに応じて該コマンドが
周辺記憶システム１０によつて実行可能になる。

PPARM８１はWOビツト９８及びROビツト
９９を含み、該ビツトはLDCB６２に関連する
ICWチエーンが読取または書込オペレーシヨン
のために本発明のロール・モードを使用すること
を知らせる。順次ビツト、すなわちSEQ１００
はコマンド修飾バイト２２中の順次ビツトSEQ
に相当する。標識RD１０１はコマンド修飾バイ
ト２２のRDセクシヨンに相当する。Ｂ
COUNT１０２はバイト２３からのブロツク数を
含む。順次データの各々のブロツクがホスト１１
に転送されるごとに、Ｂ COUNT１０２は１ず
つ減少される。従つて、Ｂ COUNT１０２はキ
ヤツシユ４０を介してホスト１１へなお転送され
るべきブロツク数を表わす。仮想環境ではBASE
CYL１０３は順次データを転送するような
DASD１６〜１８のシリンダ・アドレスＣを含
む。多重シリンダ要求の場合は、BASE CYL１
０３は仮想計算機（VM）のミニデイスクの値Ｃ
を含む。

CPARMS８２は、DASDのシーク・アドレス
を含むSEEK ADDR１０４、新しいコマンド・
チエーンが開始したことを表わすSIOビツト１０
４Ａ、最後または現在のID探索引数を含むSID１
０５、及び最後または現在のセクタ・セツト値を
含むSECT１０６を有する。

RPARMS８３はDASD１６〜１８からキヤツ
シユ４０へのデータ転送が要求されていることを
表わすREQD１１０を含む。RIP１１１はDASD
１６〜１８からキヤツシユ４０への読取が進行中
であることを表わす。RA１１２はDASD１６〜
１８からの読取が完了し且つ一定の後処理機能が
実行中であることを表わす。DADDR１１３はア
ドレスされている実際のDASD１６〜１８を表わ
すアドレス・バイト２０（第１図）からのビツ
ト・パターンDEVを含む。DIR INDEX１１４
はDIR４３のインデツクス値を含み、これによつ
てLDCB６２中の特定レジスタで識別された論理
装置に対応する項目をどのデイレクトリ項目レジ
スタが含むかを表わす。SSAR１１５は、DASD
１６〜１８及びキヤツシユ４０の間のデータ転送
でキヤツシユ４０をアクセスする際にどのSSAR
７９が使用されるかを識別する。SAVE１１９
は、割込オペレーシヨンを含む各種のオペレーシ
ヨンの間にプロセツサ３１Ｐが制御データ信号を
セーブするのに使用するLDCB６２のレジスタ領
域を指示する。

ADEB７６はDIR４３の各々の項目と同じよう
に構成される。従つて、ADEB７６の説明はDIR
４３の場合と同様である。DIR４３ならびに
ADEB７６の各項目において、INDEX１０７は
デイレクトリ項目の論理アドレスである。このフ
イールドは各項目の自己識別データを含む。セク
シヨン１０８はキヤツシユ４０に記憶されたデー
タまたは記憶のために割当てられたデータに対応
するDASD１６〜１８のアドレスを含む。CCPは
シリンダの物理アドレス、すなわちDASD１６〜
１８のシリンダの実際の物理アドレスであり、Ｈ
はヘツド・アドレス、Ｒはレコード・アドレス、
Ｄはアドレス・バイト２０のセクシヨンDEVに
対応する装置アドレスのビツト・パターン、
SECTORは実際のセクタの値、すなわちデイス
クの回転位置―この位置から読取が始まる―であ
る。４レコードを有するトラツクについては、Ｒ
の値は１から４まで変りうるが、SECTORの値
は実際のセクタ・アドレスである。DASDをアド
レス指定する際、Ｒの値は通常のようにバイト・
レベルで回転位置標識に変換される。あるホスト
のオペレーテイング・システムにおけるＲの値は
１〜120また他の数値の範囲に分布しうる。この
ような場合には、より大きいＲの値はトラツク内
のレコード数Ｎを法とする値に減少され、そして
Ｒの値（モジユロＮ）はデイスクの回転アドレス
に変換される。このようなセクタの値は最小限の
待時間遅延でレコードのアクセスを開始するのに
適している。CCLは論理装置に与えられるよう
な論理シリンダ・アドレスである。LINK１０９
は各ハツシユ・クラスの全項目を互いに連係させ
るために単一に連係されたリストのデータ信号コ
ードを含む。所与のハツシユ・クラスの最後の項
目はチエーン終了またはクラス終了を指示する特
定のコード・パターン（複数の０）を有する。Ｍ
ビツト２６９はキヤツシユ４０にあるデータが
DASD１６〜１８から受取られて以来、変更され
たかどうかを表わす。DIR４３の各項目に他のコ
ードが追加されることもあるが、それは本発明の
理解とは無関係である。例えば、各々の項目に
MRU−LRUリストが含まれることがある。

LKP２５はプログラムACE５０Ｐ、DAC５６
Ｐ及びCAC６１Ｐによつてアクセス可能な制御
記憶７３中の領域であつて、これらのマイクロコ
ード・ユニツトの実行の相互作用を制御するため
の連係ポートまたはメツセージ領域を構成する。
ある実施例では、ACE５０Ｐ及びDAC５６Ｐは
１つのコード・セグメントとして扱われ、LKP
２５は前記２つのマイクロコード・セクシヨンに
よつて単一のユニツトとしてアクセスされる。い
ずれにせよ、前記ポートの構造はコード・ポイン
トCP１２４を含み、これは該ポートに制御デー
タを記入したコード部分を識別する。すなわち、
CAC６１ＰがLKP２５に項目を記入すると、
DAC５６Ｐは制御データを取出し、その機能を
実行する。次いで、CAC６１Ｐの要求に応答し
てDAC５６ＰがLKP２５に新しいデータを入れ
ると、CP１２４はDAC５６Ｐが供給したデータ
がコード実行におけるどの点に関連するかを
CAC６１Ｐに指示するので、CAC６１ＰはDAC
５６Ｐの応答に基づいて処理を継続することがで
きる。PRIORITYセクシヨン１２５はLKP２５
に記入された要求が高い優先順位、低い優先順位
または処理続行のいずれであるかを指示するコー
ドを有する。Ｖビツト１２６はLKP２５の項目
が有効であるかどうか、すなわち動作を必要とす
る新しい項目であるかどうか指示する。DADDR
セクシヨン１２７はアドレス・バイト２０からの
DEVコードを含み、DASD１６〜１８のどれが
現在のLKP２５の制御データ信号に関連してい
るかを識別する。PARMS１２８はメツセージ、
すなわち実行されるべき機能、またはステータス
等に関連する各種のパラメータを含む。TR１，
TR２及びTR３はロール・モードオペレーシヨ
ンの変形における３トラツクの各々のあるレコー
ド数を指定する。

BST７８はDASD１６〜１８の各々ごとに１
組のレジスタを有する。最初のレジスタは
DELEPセクシヨン１２０を含み、このセクシヨ
ンはデイレクトリ・インデツクス１２２〜１２３
を指す１〜８のインデツクス値を有する。これら
のインデツクスはDIR４３の削除されるべき項目
を識別する。EK１２１はBST７８のテーブルに
ある有効項目数のカウントを含む。第１のデイレ
クトリ・インデツクスは常にデイレクトリ・イン
デツクス１２２に記憶されるが、第８のインデツ
クスは常にデイレクトリ・インデツクス１２３に
記憶される。EK１２１にある値が３の場合、第
３のデイレクトリ・インデツクスがアクセスされ
る。デイレクトリ・インデツクスはDIR４３の項
目の論理アドレスであり、従つてDIR４３の迅速
なアクセスを与える。

システム記憶３０とDASD１６〜１８の間のオ
ペレーシヨンは非同期的であつて、ホスト１１と
DASD１６〜１８の間のオペレーシヨン及びホス
ト１１とシステム記憶３０の間のオペレーシヨン
とは独立している。この独立性を達成するため、
１組の読取待行列及び書込待行列が待行列レジス
タ６９のセツトに確立されている。待行列レジス
タ６９（第３図）は書込待行列８５を含み、該待
行列はＤ０〜Ｄ４……と表記された装置ごとに別
個の待行列を有する。各々の書込待行列はDIR４
３のINDEX１０７に対応するインデツクスを有
する。書込待行列はまた、DASD１６〜１８をア
クセスするために必要なシーク引数、探索引数、
セクタ、装置マスクを含むアドレスを記憶すると
ともにキヤツシユ・ブロツク・アドレス及びシス
テム記憶３０をアドレス指定するのに使用される
SSAR７９のようなキヤツシユ４０をアクセスす
るためのアドレスを記憶する。連係フイールド
（図示せず）を設けてそこにポインタを保持させ
ることもできるが、このようにすると、所与の装
置に対する書込待行列８５中の次の項目をポイン
トすることができるし、あるいは次の装置書込オ
ペレーシヨン（すなわち、DASD１６〜１８に次
に書込まれるべきキヤツシユ４０中のページ）を
ポイントすることができる。従つて、各々の書込
待行列８５は所与のDASD１６〜１８に書込まれ
るべきレコードまたはデータ・ブロツクをアクセ
スするためにキヤツシユ４０に対する１つ以上の
参照を含むことができる。

待行列レジスタ６９はまた読取待行列を含み、
その各々は読取待行列８６及び８７を含む。各々
の読取待行列はラウンドロビン（round−robin）
式待行列である。読取待行列８６はLDCB６２の
アドレスを含み、これによつてどの論理装置が
DASD１６〜１８からキヤツシユ４０へのデータ
転送を必要とするかを識別する。読取待行列８７
は各々の待行列にある３つの可能な項目の中の１
つに対するポインタを指示し、かくて次にどの論
理装置がサービスされるべきかを表わす。例え
ば、Ｄ０の読取待行列８７は番号２を有するが、
これはLDCB２が次にサービスされ、続いて
LDCB３がサービスされ、次いでLDCB１がサー
ビスされることを示す。Ｄ０はDASD１６に関連
するすべての論理装置に対する完全な読取待行列
を有する。DASD１７に対応する装置Ｄ１は２つ
の項目を有する。この読取待行列では、読取待行
列８７にポインタ番号３を有するLDCB１及び
LDCB３はLDCB３が次にサービスされるべきこ
とを指示する。読取待行列８６及び８７をアクセ
スすると、プロセツサ３１Ｐは正しいLDCB６２
をアクセスすることが可能となり、従つてホスト
１１が要求した順序に関し、DASD１６〜１８か
らキヤツシユ４０へ適切な順序でデータを転送す
ることができる。装置読取待行列は読取待行列８
６のLDCBポインタが走査されるのと同様にラウ
ンドロビン形式で走査される。本発明を実施する
にあたり、他の優先順位決定様式を用いてもよ
い。第３図に示すレジスタに加えて、周辺記憶シ
ステム１０を構成する際に他のレジスタが使用さ
れることがある。これらのレジスタは図示された
環境で本発明がいかに動作するかを理解するのに
必要ではない。

ロール・モードのデータ転送オペレーシヨンが
循環記憶媒体の循環特性に完全に同期しない場合
には、代表実施例をロール・モードで動作させる
アルゴリズムを確立するのに第３図に示すテーブ
ル８４が有用である。LKPKはどのICWが次に
アクセスされるべきかを指示するカウンタであ
る。INDEX部分は所与のトラツクすなわちデー
タ記憶領域のグループから転送されるレコード数
を指示する。TKは後に説明するように現在のロ
ール・モードに対する相対的トラツク番号であ
る。TR１，TR２及びTR３は３つの相対的にア
ドレス可能なトラツクＴ１，Ｔ２及びＴ３の各々
から転送されるレコード数をそれぞれ指示する。
RK１，RK２及びRK３はそれぞれのトラツクＴ
１，Ｔ２及びＴ３の現在のロール・モード・オペ
レーシヨンで転送されたレコード数を指示する。
RK４は転送されたレコードの累計カウントであ
る。このテーブルの利用の仕方については後に第
６表に関連して説明する。

第４図は読取または書込データ転送における
CCWおよびICWの順序を説明する。読取転送は
データ信号をアドレス指定されたDASD１６〜１
８からホスト１１に転送するものであり、書込転
送は逆方向のデータ転送である。CCW１３０の
チエーンはページング・パラメータ・セツト
（SPP）１３２で開始する。第７図は周辺記憶シ
ステム１０による前記のようなコマンドの実行を
示す。基本的には、SPP１３２は順次データが周
辺記憶システム１０からホスト１１へ転送される
べきかどうかを設定するとともに、CCW１９
（第１図）のコマンド修飾バイト２２で識別され
た他のパラメータを設定する。いつたん、SPP１
３２が周辺記憶システム１０に対しオペレーシヨ
ンのパラメータを指示した場合、シークCCW１
３３はシーク・コマンドを生ぜしめこれを周辺記
憶システム１０に与える。ある実施例では、シー
ク・パラメータはSPPコマンドに組込まれてい
る。通常のDASDアーキテクチヤを使用すると、
シークの後にセクタ・セツトCCW１３４が続き、
その後にIDイコール探索（SIDE）コマンド１３
５が続く。ここで、周辺記憶システム１０は読取
CCW１３６によつてアドレス指定されたDASD
１６〜１８からデータを読取ることが可能であ
る。読取コマンドを受取つた場合、周辺記憶シス
テム１０はカラム１３１に指示された動作を与え
る。第１に、シーク、セクタ・セツト及びSIDE
コマンドがスタツク１４０にスタツクされる。参
照番号１３７の箇所では、第１図に関して説明し
たように、DIR４３の探索が行なわれる。ヒツ
ト、すなわち要求されたデータがキヤツシユ４０
にある場合は、該データは直ちに矢印１３８で示
すようにキヤツシユ４０からホスト１１へ、前記
コマンドを受取つたチヤネル・アダプタ３２を介
して転送される。それに対して、もし、データが
キヤツシユ４０になかつたことをDIR４３が指示
すれば、矢印１４１で示すようにミスが生じる。
チヤネル・コマンド再試行（CCR）は矢印１４
４で示すように周辺記憶システム１０によつて供
給される。これは、装置終了信号が周辺記憶シス
テム１０から受取られたとき、同じ読取コマンド
を周辺記憶システム１０に送ることによつて読取
CCW１３６がチヤネルによつて再実行されなけ
ればならないことをホスト１１に知らせる。前記
動作が行なわれている間に、周辺記憶システム１
０はシークCCW１４３で始まるICW１４３〜１
４８のチエーンを構成する。このシークICW１
４３は第５図の変換器３４０をアドレスされたシ
リンダのトラツクへ移動させるためのものであ
り、ホスト１１から受取られたスタツク１４０中
のシーク・コマンドから得られる。多重トラツ
ク・オペレーシヨンの場合は、ICWはID探索パ
ラメータから取出される。シークICW１４３の
後にはオリエントICW１４４が続く。オリエン
トICW１４４はDAC５６Ｐをアクテイブにし、
（第５図の）デイスク・レコード面３３０，３３
１，３３２及び３３３のうち選択された面でヘツ
ド３４０が次に出合う最初の完全なレコードを識
別する。次の完全なレコード領域を識別する際の
最初のステツプは、いわゆるアドレス・マーク３
３５の探索である。DASDではトラツクに記録さ
れたこの特別の信号は後続信号がレコード・カウ
ント・フイールド（ID）であることを意味する。
最初のアドレス・マーク（インデツクス）に出合
うと、DAC５６Ｐは現在の回転位置（Ｒ１はイ
ンデツクスに続き、Ｒ２は90度の回転位置であ
る、等）を確かめるためフアイルされたレコー
ド・カウンタを読取る。図示の実施例における時
間的束縛のため、次のレコードに続くレコードが
アクセスされる。すなわち、もしＲ１が現在の回
転位置にあれば、レコードＲ２が無条件にアクセ
スされる。キヤツシユ・セツトICW１４５は、
DAC５６Ｐを活性化することにより、転送され
るべきレコードのキヤツシユ・アドレスをSSAR
７９へ転送する。これらのアドレスの転送順序
は、変換器すなわちヘツド３４０がDASDレコー
ド・デイスク上でこれらのレコードと出合う順序
と同じである。これらの識別されたレコードに対
するキヤツシユ・アドレスはLKP２５から取出
され、SSAR７９に書込まれる。この場合、次に
出合う最初のレコードのキヤツシユ・アドレスは
番号０で識別されるSSAR７９に置かれ、その次
に出合うレコードのキヤツシユ・アドレスは番号
１で識別されるSSAR７９に置かれ、以下同様の
操作が転送される全レコードについて行なわれ
る。複数のデータ・ブロツクが転送されようとし
ているときは、複数のキヤツシユ・セツトICW
が参照番号１４６で示すように生じる。そして、
SIDE CCW１３５に対応するSIDE ICW１４７
が生じる。SIDE ICW１４７は最初のキヤツシ
ユ・セツトICW１４５に対応し、アクセスされ
るべきレコードが次に生じるレコードであること
を確立する。その後、ロール・モード・オペレー
シヨンではSIDEコマンドは使用されない。これ
は複数のデータ・ブロツクがただ１つのSIDE
ICW１４７を使用して順次に読取られることを
意味する。次いで、転送されるデータ・ブロツク
数に等しい数の読取ICW１４８がDAC５６Ｐに
よつてLKP２５から取出され、SET CACHE
ICW数によつて示された所定のデータ・ブロツ
ク数を読取る。（アドレス指定されたDASD１６
〜１８とSSAR９７にセツトされたキヤツシユ・
アドレスとの間でデータを転送する）読取が完了
すると、矢印１５０で示すように、周辺記憶シス
テム１０はホスト１１に装置終了（DE）を供給
する。ホスト１１はこれに直ちに応答し読取
CCW１３６に対応する周辺コマンドを参照番号
１５１の箇所で再び出す。もちろん、ICWチエ
ーンは実行されたばかりであるから、周辺記憶シ
ステム１０がDIR４３を探索すると、参照番号１
５２で示すようにヒツトを生ずる。そして、矢印
１５３で示すように、データはキヤツシユ４０か
らホスト１１に転送される。読取CCW１３６で
要求されたデータ・ブロツクについてデータが転
送されなかつた場合、もう１つのミスが生じ、そ
してもし次の再試行が失敗すれば、ホスト１１に
エラー・ステータスが報告される。このエラー・
ステータスは、周辺記憶システム１０がシリンダ
及びヘツド・アドレスでアドレス指定された
DASD１６〜１８からデータを転送できなかつた
事実を反映する。そして、ホスト１１は直接アク
セス（AC＝00）を使用し、本発明の範囲外の標
準デイスク記憶装置回復方法を使用して回復を試
みることができる。省略記号１５４は前記オペレ
ーシヨンが高度の反復性を有するとともにDASD
１６〜１８に対する種々のCCWチエーンがイン
タリーブされうることを表わす。ICWチエーン
は必ずしもCCWチエーンの順序には従わない。
状況によつては、ICWチエーンは後に生じる
CCWチエーンによつて構成されて使用されるこ
とがある。このような可能性はCCWチエーンと
ICWチエーンの非同期的側面を表わす。通常、
最初のCCWチエーンは最初に生じるICWチエー
ンをもたらす。いずれにせよ、DASD１６〜１８
の各々について個々のICWチエーンがアクテイ
ブになりうる。

第５図はDASD１６におけるトラツクのシリン
ダを本発明の実施に影響する機能的側面とともに
示す。本発明の理解を容易にするためDASD１６
の部分を強調するように第５図は簡略化して示さ
れている。代表的なDASDはデイジタル信号を磁
気的に記録する磁気被膜面を有する複数のデイス
ク３３０，３３１，３３２及び３３３を含む。デ
イスク３３３の表面は典型的に１組のサーボ信号
を有し、デイスク３３０，３３１及び３３２のそ
れぞれの記録面に対して放射状に移動可能な関係
で、くし支持（comb supprot）構造３４２にお
ける複数のヘツド３４０の放射状位置をDASD１
６に対して識別する。トランスジユーサすなわち
ヘツド３４１はデイスク３３３の表面に沿つて移
動して前記サーボ信号をセンスすることにより、
それぞれの記録面上の複数のレコード・トラツク
に関しヘツド３４０の放射状位置が正確に支持す
る。例えば、デイスク３３０は背中合せの面に一
対のトラツク３６０及び３６１を有する。これら
はデイスク３３１のレコード・トラツク３６２及
び３３３ならびにデイスク３３２のレコード・ト
ラツク３６４及び３６５の対応する対と放射状に
一線をなす。これらの放射状に一線をなすトラツ
クはトラツクのシリンダを構成する。実際の例で
は、図示のものより一層多い複数のレコード・デ
イスクが使用されて、１７，１８またはそれ以上
のレコード・トラツクがトラツクのシリンダ３３
４を構成する。更に図示の実施例では、それぞれ
のレコード・トラツクは複数の部分に分割され、
その各々の部分は4096データ・バイトの単一レコ
ードを有する。レコード領域は図面上では、アド
レス・マーク３３５によつて分離されているよう
に示されており、各々のレコード領域はDASDの
通常のアドレス・セクタに関連しうる回転アドレ
スを有する。本発明を使用して構成された１つの
実施例では、アドレス・マーク３３５はレコード
識別子（ビツト・パターン）の開始部であり、そ
れぞれのレコード・トラツクにおいて普通のトラ
ツク・インデツクス・マーク（図示せず）に関し
て任意に選択された位置に置かれている。すなわ
ち、シリンダに対するシークが完了すると、アド
レス・マーク（AM）に対する探索が現在の回転
位置とは無関係に行なわれる。最初に検出された
AMによつて、到来するレコードの書込まれた識
別子（ID）が読取られる。このIDはその変換器
すなわちヘツド３４０に関するトラツクの現在の
回転位置を与える。もしインデツクスが検出され
れば、レコードIDのＲ１が使用される。このID
はロール・モードが開始するICWのチエーンに
おけるオフセツトを決定する。この動作はICW
チエーンをデイスク回転方向に向ける。

スイツチ・システム３４３は電子速度でレコー
ド・トラツク間の切替を可能にする。これはシリ
ンダ３３４のレコード・トラツクがそれぞれのデ
イスク３３０等の回転の待時間を条件として迅速
にアクセスされうることを意味する。従つて、レ
コード・トラツクによるオペレーシヨンはシリン
ダを基準として行なうのが望ましい。スイツチ・
システム３４３はDAA３４及びDCA３５を介し
てデータ回路３３（第２図）に接続されたバス３
４４と信号を授受する。DASD１６〜１８内にあ
ることが望ましいパターン検出器３４５は、ビツ
ト・パターンすなわちアドレス・マーク３３５を
検出し、これに応じて割込信号としてバス７１を
介してプロセツサ３１Ｐに中継される同期入力信
号３４６を供給する。この信号はポーリングされ
ることがあり、割込信号とした用語は前記いずれ
かを含むことを意図するものである。この同期入
力割込信号は後に説明するように、ロール・モー
ド・オペレーシヨンに関して使用される。線３４
７のフイールド完了信号もパターン検出器３４５
によつて供給される。この信号は、レコード・ト
ラツクからデータ回路３３へ１つのデータ・フイ
ールドが良好に転送されたこと、従つてそのデー
タ内容をプロセツサ３１Ｐが使用しうることをプ
ロセツサ３１Ｐに知らせる。例えば、レコード識
別フイールドは３バイトの識別データを有するこ
とがある。これらの３バイトがバス３４４を介し
て良好に転送されたことをパターン検出器３４５
が検出したとき、線３４７のフイールド完了割込
がプロセツサ３１Ｐに送られる。パターン検出器
３４５とバス３４４の間の接続は第２図のＤ０１
６からDCA３５，DAA３４への接続及び通常、
データ回路３３内で見出される接続（図示せず）
を図式化することを意図している。バス３４４上
の信号はキヤツシユ４０に、またはバス４０から
チヤネル・アダプタ３２を介してホスト１１に送
られることがある。

サーボ・センス・ヘツド３４１によるヘツド３
４０のサーボ位置決定は、プロセツサ３１Ｐから
線３５１を介して受取られたシリンダ３３４の放
射状位置アドレス“CC”に基づいてサーボ回路
３５０によつて与えられる。ヘツド・シークの完
了は線３５５を介してプロセツサ３１Ｐにシーク
完了信号を供給するサーボ回路３５０によつて指
示される。もちろん、これらのアドレス信号の実
際の転送は、第２図に示すように且つ通常の技術
で実施されているように、プロセツサ３１Ｐから
データ回路３３、DAA３４、DCA３５を介して
DO １６に向つて行なわれる。RPS検出器３５
２は矢印３５３で示すように、プロセツサ３１Ｐ
からセクタ・セツトすなわち回転位置信号を受取
る。そしてRPS検出器３５２はデイスク３３０
〜３３３の現在の回転位置とセクタ・セツトの値
を比較し、両者が等しいときは、回転位置がセク
タ・セツト値であることを指示する信号を線３５
４を介して送る。この信号は最終的にはプロセツ
サ３１Ｐに到達する。プロセツサ３１Ｐは、ホス
ト１１とＤ０ １６の間のデータ転送を監視して
いるとき、Ｄ０ １６がコマンド・チエーンを続
けることが可能であることをホスト１１に知らせ
る。ホスト１１は通常の方法で応答してデータを
転送する。キヤツシユ４０とＤ０ １６の間でデ
ータが転送中であるとき、プロセツサ３１Ｐの
DAC５６ＰはLKP２５に動作可能情報を記憶し
且つプロセツサ３１Ｐの制御をCAC６１Ｐに転
送することにより、キヤツシユ４０及びSSAR７
９がＤ０ １６とキヤツシユ４０の間でデータを
転送するために準備されるようにする。

第６図は図示のシステムにおける本発明のオペ
レーシヨンを５種類の各モードごとに図表で示
す。モード１は期待されるロール・モード・オペ
レーシヨンを与えるのに必要な制御が簡単である
という理由で良好なモードである。モード１のオ
ペレーシヨンの属性にはレコード・トラツクのイ
ンデツクスに対するロール・モード・データ転送
の迅速な同期が含まれる。いつたん、ロール・モ
ード・オペレーシヨンがインデツクスに同期され
た後は、データ転送は後に明らかになるように最
も効率的になる。レコード・トラツクのシリンダ
は５種類の各モードごとに図表形式で示される。
参照番号３６０乃至３６７はそれぞれ、単一のレ
コード・トラツク・シリンダの異なるレコード面
上の別個のレコード・トラツクを示す。参照番号
３３５によつて示された複数の縦線は第５図のレ
コード境界回転位置すなわちアドレス・マーク３
３５にそれぞれ対応する。左側の縦線はシリンダ
のすべてのレコード・トラツクのインデツクス３
７０のマークを示す。参照の便宜上、各々のトラ
ツクは各々の図表の最下部に沿つてＲ１，Ｒ２，
Ｒ３及びＲ４と命令された４つのレコードを記憶
するものとする。モードの各々は３７１で始まり
３７２に及ぶアドレス・エクステントに関して記
述されているので、トラツク３６２では３レコー
ド領域が使用されるのに対しトラツク３６７では
２レコード領域が使用される。トラツク３６２と
トラツク３６７の間に介在するトラツク３６３〜
３６６はそれぞれ、定義されたエクステントに４
レコードを記憶する。ハツチング領域３７３は前
にキヤツシユ４０に転送されているデータを表わ
す。ここで説明を行なうにあたり、データ・アク
セス要求がホスト１１から受取られた結果、参照
番号３７４の箇所でキヤツシユ・ミスが生ずる。
すなわちトラツク３６３のレコードＲ２が要求さ
れたが、キヤツシユ４０に記憶されていないもの
と仮定する。また順次モードが指示されていると
仮定する。すなわちホスト１１はエクステント３
７１〜３７２の範囲内で順次に複数のレコードを
使用するつもりであることを周辺記憶システム１
０に通知済である。この場合、プロセツサ３１Ｐ
のCAC６１Ｐは要求を分析してロール・モー
ド・オペレーシヨンが続いて生じねばならないこ
とを指示する。従つて、トラツク３６３のレコー
ドＲ１で始まりトラツク３６４のレコードＲ４ま
で続けてトラツク３６３及び３６４を順次読取る
ために、ICW２４のチエーンが構成される。ト
ラツク３６３のレコードＲ１部分に相当するハツ
チング領域３７３は、ロール・モードのオペレー
シヨンをトラツク・インデツクス３７０と同期さ
せるために、DASD１６からキヤツシユ４０に再
転送される。図示のように、トラツク３６３及び
３６４について使用されるロール・モードはトラ
ツク３６３のレコードＲ３（シークの後に出合つ
た最初のレコードで、参照番号１を付されてい
る）の読取で開始する。次いで、トラツク３６３
のレコードＲ４が第２のデータ・ブロツクとして
読取られる。多重トラツク・オペレーシヨンにお
いて、またはICW多重トラツク・オペレーシヨ
ンの間に、インデツクス３７０に達すると、
DASDは自動的に読取を次のトラツク３６４にス
イツチする。他の実施例では、トラツク・スイツ
チングは多くの現在のDASD記憶システムにおけ
るようにDAC５６によつて制御される。第３の
レコード読取はトラツク３６４のレコードＲ１で
あり、これに続いて同じトラツクのレコードＲ
２，Ｒ３，Ｒ４（データ・ブロツク４，５，６）
の順に読取られる。そして・ヘツド・スイツチ・
コマンドはトラツクを最初のトラツクにスイツチ
することにより、トラツク３６３のレコードＲ１
―DASDからキヤツシユ４０へのデータをステー
ジングによつて複製されたレコード―の読取りを
行なわしめる。このオペレーシヨンは転送中の最
後のレコードとしてトラツク３６３のレコードＲ
２を読取ることによつて完了する。このＲ２を読
取るためのICWにあるEOPフラグはロール・モ
ード・オペレーシヨンの完了を指示する。この時
点で、２つの完全なデータ・トラツクがDASD１
６からキヤツシユ４０に転送済であり、またトラ
ツク３６３のトラツクＲ１は再びステージングさ
れているので、これによつてDASDのインデツク
ス３７０に対するロール・モードの同期がとられ
ている。ステージングされたレコードのみがキヤ
ツシユ４０に前のコピーを有する場合、前のコピ
ーは保持されるがステージングされたばかりのコ
ピーはキヤツシユ４０から廃棄される。

その後、ホスト１１はDASDからキヤツシユ４
０にステージングされたデータをアクセスし参照
番号３７５の位置で次のキヤツシユ・ミスが生じ
る。このキヤツシユ・ミスはインデツクス３７０
と同期され、トラツク３６５及び３６６のデータ
内容をキヤツシユ４０へ転送する次のロール・モ
ードは再ステージングを省略する。図示のよう
に、トラツク３６５のレコードＲ４が最初に読取
られるレコードであり、これに続いてトラツク３
６６のレコードＲ１〜Ｒ４が読取られる。このオ
ペレーシヨンはトラツク３６５のレコードＲ１〜
Ｒ３をロール・モード転送のデータ・ブロツク
６，７及び８として転送することによつて終了す
る。次のキヤツシユ・ミスは参照番号３７６の位
置で生じる。この場合も、インデツクス３７０と
の同期が得られる。しかしながら、定義されたエ
クステント３７１〜３７２にはトラツク３６７の
２つのレコードＲ１及びＲ２が残つているだけで
あるから、ロール・モード・オペレーシヨンは開
始されない。というよりはむしろ、レコードＲ１
及びＲ２に対する参照番号Ｋ１及びＫ２によつて
示される直接データ転送によつてトラツク３６７
の前半部からキヤツシユ４０にデータが転送され
る。トラツク３６３〜３６６の転送での待時間遅
延及びRPSミスの回避とは反対に、レコードＲ
１及びＲ２のアクセスはデータ転送の待時間遅延
に左右される。

モード１Ａはトラツク３６３のレコードＲ１の
再ステージングを回避しながらロール・モードを
インデツクス３７０と同期化することを示す。参
照番号３７４で示すように最初のキヤツシユ・ミ
スが生じた場合、トラツク３６３のレコードＲ２
〜Ｒ４はそれぞれ、参照番号Ｋ１，Ｋ２及びＫ３
で示すように通常のデータ転送オペレーシヨンに
よつてキヤツシユ４０に昇格される。この転送で
は、普通の待時間遅延が生じるので、データ転送
は常にトラツク３６３のレコードＲ２で始まる。
このオペレーシヨン・モードが望ましいのは、レ
コードのデータ転送時間が待時間のかなりの部分
を占めるような場合である。例えば、トラツク３
６３の通常の転送Ｋ１，Ｋ２，Ｋ３を与えるとい
うよりはむしろ、トラツク３６３に２またはそれ
よりも少ないレコードが生じる場合にのみ、モー
ド１Ａを使用することが望ましいであろう。従つ
て、再ステージング時間がDASDの回転期間の半
分よりも少ない場合には、データの再転送すなわ
ち再ステージングが望ましい。トラツク３６３の
ステージングに続いて、参照番号３７８の位置に
おける次のキヤツシユ・ミスが完全な２トラツク
のロール・モードオペレーシヨンを生じさせる。
モード１Ａで示すように、ロール・モード中のト
ラツク３６４及び３６５の昇格はトラツク３６４
のレコードＲ３で開始し、表記された参照番号１
乃至８の順に進行する。参照番号３７９の位置で
次のキヤツシユ・ミスが生ずると、トラツク３６
６のデータのみがロール・モード中に昇格され
る。もしロール・モードがトラツク３６６のレコ
ードＲ１で開始されたならば、２つの追加コマン
ドをロール・モードに付加することによつて前記
ロール・モードはトラツク３６７のレコードＲ１
及びＲ２にまで及ぶ。代りに、トラツク３６６及
び３６７のロール・モード昇格に関するコマン
ド・チエーンを構成するようにしてもよい。も
し、最初に出合つた昇格されるべきレコードがＲ
１であれば、トラツク３６７の最初の２つのレコ
ードが昇格される。さもなければ、トラツク３６
６の内容だけが昇格されるが、これはトラツク３
６７のＲ３及びＲ４部分にあるレコードを読取ら
ないで走査することによつて生じる待時間遅延を
回避するためである。装置選択を減少するための
代案は、トラツク３６７のレコードＲ３及びＲ４
を走査するがデータを転送しないことである。

モード１Ｂがモード１Ａと違う点は、トラツク
３６３に関連するＫ１，Ｋ２及びＫ３のデータ転
送の代りに、トラツク３６４全体のデータ内容も
またトラツク３６３の３レコードとともに転送さ
れるということだけである。この拡張されたデー
タ・ステージングは次のそしてインデツクスの同
期したデータ転送を参照番号３８０の位置まで遅
延させ、これによりトラツク３６５及び３６６の
データ内容をこれら２つのトラツクのロール・モ
ードを使用してキヤツシユ４０に転送することを
可能にする。そして、最後の２レコード、トラツ
ク３６７のＲ１及びＲ２が普通の形式で転送され
る。再び、参照番号１〜８はトラツク３６５及び
３６６からのデータ転送順序を指示する。

モード２はデータ転送をインデツクス３７０と
同期させずにロール・モード・オペレーシヨンを
与える。このモードはいくつかの電子ヘツド・シ
ークを必要とする。従つて、連続するレコード領
域間の経過時間はヘツド・スイツチングをするの
に十分でなければならない。レコード間の時間が
トラツク・スイツチングを行なうのに不十分であ
る場合には、「ダミー」レコードの使用、または
レコードのインターレース読取（すべての偶数番
号のレコード、次にすべての奇数番号のレコード
というように、１つおきのデータを読取る）のよ
うな代りの方法を使用することがある。モード２
の読取は図示のようにトラツク３６３に相当する
最初のトラツクＴ１で開始する。読取はインデツ
クス３７０の位置でトラツクＴ２（トラツク３６
４）にスイツチする。キヤツシユ・ミスの論理位
置３７４に到達し、そしてトラツクＴ１にあるレ
コード領域がまだキヤツシユ４０に転送されてい
ない場合、これらのレコード（トラツク３６３の
Ｒ２）が読取られる。これらレコードの読取が完
了すると、再びトラツクＴ２にスイツチされてレ
コードＲ３及びＲ４が５番目及び６番目の転送レ
コードとして読取られ、そしてインデツクスはト
ラツクＴ３（トラツク３６５）にスイツチされて
７番目のレコード（トラツク３６５のＲ１）を読
取る。読取られるべき最後のレコードは中間のト
ラツクＴ２（３６４）にあつて、このレコードは
最初にインデツクス３７０のマークを越えた後に
最初のトラツクＴ１（トラツク３６３）から読取
られたレコードＲ２（４番目のレコード）と同じ
論理位置にある。図示のように、転送された最初
のトラツクはトラツクＴ１のＲ３であり、次にト
ラツクＴ１のＲ４、続いてトラツクＴ２のＲ１が
転送される。そしてヘツド・シークすなわちスイ
ツチが読取をトラツクＴ１に移し、トラツクＴ１
のレコードＲ２が４番目のレコードとして読取ら
れる。トラツクＴ１のレコードＲ３が読取られな
かつた場合には、それもこの時点で読取られる。
トラツクＴ１のＲ２の読取が終ると、２番目のヘ
ツド・スイツチを行なうことによりトラツクＴ２
のレコードＲ３及びＲ４が５番目と６番目のレコ
ードとして読取られる。インデツクス３７０にお
けるトラツク・スイツチによつてトラツクＴ３
（トラツク３６５）のレコードＲ１が次に（７番
目に）読取られ、続いてトラツクＴ２の最後の
（８番目の）レコードＲ２が読取られる。このロ
ール・モード転送の後に、トラツクＴ３の残りの
３つのレコードＲ２，Ｒ３及びＲ４が読取られ
て、ロール・モード・オペレーシヨンはインデツ
クス３７０と同期する。そして、トラツク３６６
及び３６７はモード１Ａで説明したようにロー
ル・モードで読取られる。そうでない場合は本手
順はトラツクＴ３のレコードＲ２〜Ｒ４について
反復されることがある。

モード３では、同期はモード１におけるように
行なわれる。しかしながら、トラツク３６３のレ
コードＲ１のデータを転送するというよりはむし
ろ、７つのレコードのみが転送され、トラツク３
６３のＲ１部分はデータ転送を伴なわずに走査さ
れるに過ぎない。キヤツシユ・ミス３７４に続く
最初のロール・モード・オペレーシヨンでは、ト
ラツク３６３の読取は最初に生じるアドレス・マ
ーク３３５の同期で始まり、かくて図示に如くＲ
３に続いてＲ４が読取られる。インデツクス３７
０はトラツク３６４にスイツチし、そのトラツク
全体のデータ内容を読取る。そして、トラツク３
６３のレコード領域Ｒ１が走査され、レコードＲ
２のデータ転送が７番目でかつ最後のステツプと
して行なわれる。そしてモード３におけるトラツ
ク３６５及び３６６はモード１について示した手
順に従つて完全なロール・モードで読取られる。
トラツク３６７もモード１で説明したように読取
られる。

以上で明らかなように、所与のシリンダ内のロ
ール・モード・オペレーシヨンのシーケンスにお
いて、ロール・モード・オペレーシヨンの初期の
ロール・モードとインデツクス３７０の同期化は
有効なデータ転送を促進する。他のモードが使用
されることもあるが、後に明らかになる追加の制
御が有効なデータ転送のために必要である。

第７図は周辺記憶システム１０によるSPPコマ
ンドの実行を示す。ACE５０ＰはSPPコマンド
を受取つて解読する。前記解読の結果、プロセツ
サ３１ＰはCAC６１Ｐを動作させる。CAC６１
Ｐが動作すると、プロセツサ３１ＰはCAC６１
Ｐを介して参照番号１５５の位置で本発明に無関
係な一定の論理機能を実行する。そしてステツプ
１５６では、LDCB６２（第３図）がアクセスさ
れてCPARM８２にあるSIO 104Aを１にセツト
し、FOUND 80にあるODE 90を０にセツトし、
ビツトCCR 95を０にセツトし、コマンド修飾バ
イト２２で受取つた値(A)にSEQ 100をセツトし、
コマンド修飾バイト２２のRDセクシヨンにある
値にRD 101をセツトし、PRARMS 81のＢ
COUNT 102をブロツク数23に示された値にセツ
トする。LDCB６２をセツトした後、プロセツサ
３１Ｐは参照番号１５５Ａの位置で本発明の理解
に無関係な幾つかの論理機能を実行する。そし
て、プロセツサ３１Ｐはステツプ157でLDCB６
２のSEQ 100を検査することにより順次データ
を伴なつているかどうかを調べる。そうでないな
らば、プロセツサ３１ＰはLKP２５を介して
ACE５０Ｐにリターンする。もし、順次データ
（を伴なつていること）が示されれば、プロセツ
サ３１Ｐはステツプ158でBCOUNT１０２に表
示されたブロツク数をプロセツサ３１Ｐの内部レ
ジスタIR（図示せず）に転送する。図示の実施例
では、最大８ブロツクがデータ・ブロツの所与の
バーストで転送される事になつている。この実施
例では、Ｂ COUNT１０２が８に等しいか、ま
たは８よりも大きい場合は、８ブロツクが転送さ
れ、そしてＢ COUNT１０２は８だけ減少され
る。Ｂ COUNT１０２が８よりも少ない場合に
は、Ｂ COUT１０２に等しいブロツク数が転
送される。そしてステツプ159でブロツク・カウ
ント（BK）の値が検査される。もしBKの値が
非０であれば、適切なSPPコマンドが実行され
る。もしBKの値が０であれば、順次標識すなわ
ちブロツク・カウントにエラーがあるに違いな
い。従つて、プロセツサ３１Ｐはステツプ159か
ら本発明の要旨に関係のないエラー・ステータス
報告手順に進む。

シークCCW１３３、セクタ・セツトCCW１３
４及びSIDE CCW１３５（第４図）については
よく知られているので説明は省略する。周辺記憶
システム１０と先行技術との違いは読取CCW１
３６に基づく順次データの読取コマンドの受取り
に際して見出される。第８図は順次データを転送
するためのマシン・オペレーシヨンを示す。ステ
ツプ160で受取られたコマンドはACE５０Ｐによ
つて処理される。そしてLKP２５を介して、
CAC６１Ｐがプロセツサ３１Ｐによつて動作さ
せられる。前記コマンドはステツプ161で再び解
読される。それは読取コマンドであるから、第１
図に関して説明したようにステツプ162でDIR４
３が探索される。ステツプ163でプロセツサ３１
Ｐはデイレクトリ探索がヒツトまたはミスを生じ
たかどうかを決定する。ミスを生じた場合、前記
受取られたコマンドはステツプ164で待行列に加
えられ、従つて該コマンドとその制御情報は待行
列レジスタ６９に入れられる。CCRはホスト１
１に送られる。待行列レジスタ６９はどんなフオ
ーマツトでも使用しうるから、アドレス可能な装
置ごとにFIFO待行列がある、すなわち８つの
DASD１６〜１８に対して８つの待行列があるこ
とを除くと、待行列レジスタ６９の説明は行なわ
ない。FIFO待行列を有することの重要性は、ホ
スト１１に対する所与の装置の応答の順序がホス
ト１１によつて送られたコマンドの順序に対応す
ることを確実にすることである。待行列レジスタ
６９からCAC６１Ｐは、第９図以下に関して説
明するように、アドレス指定されたDASD１６〜
１８の読取または書込オペレーシヨンを開始す
る。

デイレクトリ探索のヒツト状態（ステツプ163）
が検出されると、キヤツシユ４０はステツプ170
で適切なチヤネル・アダプタ３２を介してデータ
をホスト１１へ自動的に転送する。キヤツシユか
らホストへのこのような自動転送はよく知られて
いるので説明は省略する。自動的なデータ転送の
間にエラーを生じることがある。このようなエラ
ーが検出されると、プロセツサ３１Ｐはエラー報
告／分析ルーチン（図示せず）に進む。一般にデ
ータ転送はエラーを生じない。データ転送が完了
した後、ステツプ172でプロセツサ３１Ｐは
LDCB６２をアクセスしてRDセクシヨン１０１
を検査する。読取後の廃棄が指示された場合、プ
ロセツサ３１Ｐは読取つたばかりのデータ・ブロ
ツクが変更されていればこれを（現在または後
に）デステージ（destage）し変更されていなけ
ればこれを自由にする。いかなるコマンドも実行
中でない場合にプロセツサ３１Ｐによつてデイテ
ージングが実行される。置換アルゴリズムの呼出
しを必要とする前にデータのデステージングを行
なうと、たとえ、いくつかの不要なデステージン
グが生じることがあつたとしても、キヤツシユ４
０を効率的に管理するために必要な制御を減少さ
せる、すなわち自由空間をそれらが必要になる前
に使用可能にすることができる。そしてステツプ
172または173から論理経路１７４を通つて、プロ
セツサ３１Ｐはステツプ175でDIR４３のあるフ
イールド（図示せず）から、データがキヤツシユ
４０に固定されているかどうかを決定する。デー
タをキヤツシユ４０に固定することは、DIR４３
の固定フラグ（図示せず）が消去されるまで、
DASD１６〜１８に該データを転送できないこと
を意味する。もし、データがキヤツシユ４０に固
定されていないならば、読取られたばかりのブロ
ツクはステツプ176で、置換アルゴリズムのLRU
リスト（図示せず）におけるMRUブロツクにさ
れる。これはDIR４３をアクセスし、該デイレク
トリにある既知の設計のLRUリストを更新する
ことによつて行なわれる。ステツプ177で、本発
明の理解に無関係な論理ステツプがプロセツサ３
１Ｐによつて実行される。そして、ステツプ180
で再びLDCB６２がアクセスされてSEQ 100が検
査される。もし、順次データが指示されていれ
ば、プロセツサ３１Ｐはステツプ182でLDCB６
２のＢ COUNT１０２を検査することによりブ
ロツク・カウント（BK）が０に等しい、すなわ
ち転送されたばかりのブロツクがデータ・シーケ
ンスにおける最後のブロツクであるかどうかを調
べる。もしこれが転送された最後のブロツクでな
れば、ステツプ183でBKは１だけ減少される。
ステツプ180、182または183に続いて、論理経路
１８１によつてプロセツサ３１ＰはACE５０Ｐ
にリターンし、ホスト１１に対する最終ステータ
ス報告を通常の方法で実行する。

第９図及び第１０図は読取待行列８６（第３
図）の走査及び周辺記憶システム１０の内部コマ
ンドのICWチエーンの生成がすべてCAC６１Ｐ
によつて行なわれることを示す。要求された読取
が待行列に入れられた後、プロセツサ３１Ｐは周
辺記憶システムに種々の機能を実行させる。これ
らの機能には、種々のチヤネル・アダプタによつ
て受取られたコマンド、または（CCRされた）
読取コマンドを転送したチヤネル・アダプタから
受取られた追加のコマンドに応答することが含ま
れる。ホスト１１からの周辺コマンドの受取に一
時的休止がある番号、シークまたはセクタ・セツ
トの装置コマンドがアドレス指定されたDASD１
６〜１８に送られる。制御活動の一時的休止―こ
れはキヤツシユ４０がデータをホスト１１に転送
中、データをホスト１１から受領中、データをア
ドレス指定されたDASD１６〜１８から転送中ま
たは受領中に生じることがある―がある場合、プ
ロセツサ３１Ｐはそのデイスパツチヤ・マイクロ
コード―これはOP７５（第２図）の一部分であ
る―によつて、待行列レジスタ６９を含むその作
業テーブルを走査する。もし、待行列が空であれ
ば、すなわち読取が生じる予定がなければ、プロ
セツサ３１Ｐは論理経路１９２を通つてステツプ
190のデイスパツチヤにリターンする。もし読取
が待行列に加えられていてステツプ191で読取待
行列８６の走査によつて検出されれば、LDCB６
２を識別する待行列項目はステツプ193でその待
行列からプロセツサ３１Ｐの内部レジスタ（図示
せず）に転送される。もし、この転送でエラーが
生じるならば、エラー報告／回復手順が論理経路
１９４で開始される。待行列レジスタ６９から待
行列項目が良好に読取られた後、LDCB６２がス
テツプ195でアクセスされてODE９０を１にセツ
トし、これにより（第４図の矢印１５０で示す様
に）装置終了が良好な読取の完了に原因するもの
であることを表わす。RPARMS８３のREQD１
１０も０にセツトされる。ステツプ196で、本発
明の理解に無関係ないくつかの機能が実行され
る。そしてステツプ200では、アドレツシングさ
れた装置に対応する装置バツフア７７の領域にお
いて、論理チエーニングが生じること（すなわち
１よりも多くのICWがアドレツシングされた
DASD１６〜１８に到来するアクセスに使用され
ること）を表わすように、或るビツトがセツトさ
れる。ステツプ201では、SEQ１００の値を検査
するために、LDCB６２が再びアクセスされる。
順次データが指示されている場合、プロセツサ３
１Ｐはステツプ202に進んで到来するICWチエー
ンのブロツク・カウント（Ｂ COUNT１０２）
を検査する。任意選択により、転送されるブロツ
ク数が２よりも大きい場合にのみ、ロール・モー
ド・オペレーシヨンがデータ転送（読取または書
込）で使用される。この場合、アクセスされてい
る最初のトラツクは転送されるべき少なくとも３
つのレコードに対する記憶領域を有することが望
ましい。ステツプ209でプロセツサ３１Ｐが（第
３図のPPARMS８１にある）RO９９を１にセ
ツトすることによりロール・モードが指示され
る。

本発明の実施例では所与のICWチエーンによ
つて転送しうる最大ブロツク数は必要に応じ再ロ
ードしうるSSAR７９の数に等しい。例えば、８
つのSSARがある場合、転送されるブロツク数は
最大８である。更に、遅延境界が考慮すべき問題
である。例えば、もし転送される８ブロツクが２
つのシリンダのアクセスを必要とするならば、第
１のシリンダのブロツクだけが転送される。例え
ば、もし８ブロツクが第１のシリンダに４ブロツ
ク、第２のシリンダに４ブロツクを有するなら
ば、ブロツク数は４にセツトされる。この動作は
一連のブロツクを転送するのに必要な時間を最小
限にし、またすべての転送を電子速度で完了させ
る。所与のシリンダの最初のブロツクにミスが存
在する場合、最大８ブロツクまで自動的に転送さ
れるであろう。また、最大ブロツク数は決して、
Ｂ COUNT１０２に残されている値よりも大き
くはない。どのICWチエーンもシリンダ境界を
越えないように形成される。これらの計算は普通
のコンピユータのプログラミング方法に準拠する
ので、その説明は省略する。もし、順次データが
ステツプ201で指示されないならば、転送される
ブロツク数はステツプ203で１にセツトされる。
これらは数はチエーン・フラグ、装置アドレス及
びその他の装置制御データとともに装置バツフア
７７に供給される。ステツプ204で、SSAR７９
の識別が０にセツトされる。これはプロセツサ３
１Ｐが識別０を有するSSAR７９をアクセスする
ことを意味する。

ステツプ205で、第１図のCCW１９からのAC
及びDEVを含む論理アドレスLDADDRが物理装
置アドレスDADDRに変換される。図示の実施例
では、この動作は単に論理アドレスからAC部分
をマスクすることにより行なわれる。ステツプ
206で本発明の理解に無関係な一定の機能が実行
される。ステツプ207は第１０図に関して記述さ
れた論理流れ図の延長としての再入力点Ｂであ
る。すなわちステツプ190から206までのすべての
論理ステツプは準備ステツプである。ステツプ
209で、プロセツサ３１Ｐは現在のICWのコマン
ド・バイト２６を検査し、現在のオペレーシヨン
がアドレス指定されたDASD１６〜１８を対象と
する読取／書込であるかどうかを決定する。書込
オペレーシヨンの場合、プロセツサ３１Ｐは後に
説明するブロツク２２２へ直接進む。読取オペレ
ーシヨンの場合には、次に説明するオペレーシヨ
ンは一連のブロツク読取転送の連続をセツトアツ
プするためのループとして反復司能である。

このループの最初のステツプ210はキヤツシユ
４０におけるスロツトすなわち空間を割当てる。
普通の割当手順は次のとおりである。すなわち、
いわゆる自由リスト（図示せず）上のアドレス可
能なユニツト（スロツト）はアドレツシングされ
たDASD１６〜１８から最初の信号ブロツクを受
取るユニツトとして識別される。そして、該スロ
ツトは前記自由リストから取除かれてプロセツサ
３１Ｐ内の内部レジスタ（図示せず）に置かれ、
そこでDIR４３のどの項目がキヤツシユ４０のス
ロツトを識別するために使用されるべきであるか
を指示する。デイレクトリ４３にはキヤツシユ４
０内のアドレス可能なスロツトごとに１つの項目
レジスタがある点に注意されたい。従つて、キヤ
ツシユ４０内にあるデータの実際のアドレスは該
項目を含むDIR４３のレジスタから直接取出すこ
とが可能である。ステツプ210でスロツトの割当
が試みられた後、プロセツサ３１Ｐはステツプ
211で割当プロセス中にエラーが生じたかどうか
を決定する。もしエラーが生じたならば、アドレ
ツシングされたDASD１６〜１８からキヤツシユ
４０に全ブロツク数が良好に転送されないことが
ある。従つて、エラー状態の場合は、ステツプ
212でプロセツサ３１ＰはLDCB６２のSEQ １
００を検査し、データ転送が順次転送であるかど
うかを決定する。もし、それが順次転送でないな
らば、プロセツサ３１Ｐは論理経路２１３を通つ
てACE５０Ｐにリターンし、置換アルゴリズム
制御が１ブロツクの空間を使用可能にするのを待
つ。順次転送の場合、プロセツサ３１Ｐはステツ
プ214で転送される最初のブロツクでエラーが生
じたことを決定したとき、論理経路２１６を介し
てACE５０Ｐにリターンする。もし割当エラー
が最初のブロツクに対するものでないならば、割
当られたブロツクのデータ転送が生じる。プロセ
ツサ３１Ｐは経路２１７を通つてステツプ220に
進み、非割当領域に転送されるブロツク数を
ICWリストから切りとる。

ステツプ211で、もし割当エラーがなければ、
ステツプ218で本発明の理解に無関係ないくつか
の機能が実行される。これらの機能は割当に関連
しないマイクロコード論理エラーの分析を含む。
もしスロツトがこのようなマイクロコード・エラ
ーのために割当てられなかつたならば、ステツプ
220はまた実行され、アドレス指定されたDASD
１６〜１８からキヤツシユ４０に転送されたブロ
ツク数を減じる。エラーがない場合、またはブロ
ツク数短縮の後、プロセツサ３１Ｐはステツプ
221で本発明の理解に無関係ないくつかの論理ス
テツプを実行する。それには一定のハウスキーピ
ング機能を実行するためにACE５０Ｐにリター
ンすることが含まれることがある。ステツプ222
で、LDCB６２のSEQ １００が検査される。も
しSEQ １００が０で非順次データを指示すれ
ば、ステツプ223で、データを受取るべきキヤツ
シユ４０のスロツトに対応するDIR４３の項目の
インデツクスがLDCB６２のRPARMS８３の
DIR INDEX１１４に入れられる。順次データの
場合、またはインデツクスがLDCB６２に入れら
れた後、ステツプ224では、後にSSAR７９に挿
入されるキヤツシユ・アドレスが、LDCB６２に
挿入されたばかりのデイレクトリ・インデツクス
から生成される。この生成は単にデイレクトリ・
インデツクスの各々にオフセツトを加えることに
よつて行なわれる。そしてステツプ225で、
LDCB６２のSEQ １００が順次モードを指示す
る場合、プロセツサ３１Ｐはステツプ231で、Ｂ
COUNT１０２を検査してブロツク・カウント
が１よりも大きいかどうかを調べる。もし、この
カウントが１よりも大きければ、ステツプ232で、
プロセツサ３１Ｐは転送中のブロツク列の第１の
ブロツクが処理中であるかどうかを検査する。も
し処理中でないならば、ステツプ233で第２のブ
ロツクの新しいキヤツシユ・アドレスが与えられ
る。そしてステツプ234で、装置バツフア７７の
領域にICWが作成される。この結果、第２の、
または他のブロツクに対応するSSAR７９は前記
キヤツシユ・アドレスにセツトされ、フラグがセ
ツトされ、DIR４３へのポインタがセツトされ、
また前記キヤツシユ・アドレスを受取るべき
SSAR７９が識別される。実行される他の機能も
装置バツフア７７で定義されることがある。

ステツプ225、231又は232の判断結果が前記と
異なる場合、プロセツサ３１Ｐは論理経路２２６
を通り、ステツプ227で本発明の理解に無関係の
機能を実行し、そしてステツプブロツク228で
LDCB６２をアクセスしてRPARMS８３の
CADDR１１８に前記生成されたキヤツシユ・ア
ドレスを記憶する。次いでステツプ229でプロセ
ツサ３１Ｐは本発明の理解に無関係の機能を実行
した後、接続の為のステツプ235を通つて第１０
図に示す論理ステツプに進む。

第９図と第１０図の間のプログラム接続はそれ
ぞれステツプ235及び240の結合子Ａによつて行な
われる。ステツプ241でプロセツサ３１Ｐは第３
図のEK１２１を増分することによつてSSAR７
９へのポインタを更新する。ステツプ242でプロ
セツサ３１Ｐはキヤツシユ４０に転送されるブロ
ツクのすべてがキヤツシユ４０内の割当を受けて
いるかどうかを決定する。もし割当を受けていな
いならば、ステツプ243の結合子Ｂを通つてプロ
セツサ３１Ｐは第９図のステツプ207の結合子Ｂ
にリターンし、他のブロツクにキヤツシユ４０の
空間を割当てる。このループはEK１２１が転送
されるブロツク数に等しい（８以下の）カウント
を有するまで反復される。

ループが完了した後、ステツプ244で本発明の
理解に無関係な機能が実行される。ステツプ245
で、コード読取コマンド（または順次書込の場合
は書込コマンド）がDASD１６〜１８のデータ読
取コマンド（またはデータ書込コマンド）を表わ
すICWにセツトされる。読取オペレーシヨンの
場合、プロセツサ３１Ｐはステツプ250でLDCB
６２をアクセスしてPPARMS８１の順次デー
タ・フラグSEQ １００が１にセツトされてい
るか、または０にリセツトされているかを決定す
るとともに、WQすなわち書込待行列８５をアク
セスしてロール・モード・フラグ（図示せず）が
セツトされているか、またはリセツトされている
かを決定する。順次データ・フラグまたはロー
ル・モード・フラグのいずれかがセツトされてい
る場合、プロセツサ３１Ｐはステツプ251で、受
取られたブロツク・カウント（BK）が１よりも
大きいかどうかを決定する。もしBKが１よりも
大きいならば、ステツプ253でICW２４（第１
図）のコマンド修飾バイト２７にあるチエーンが
セツトされる。さもなければ、ステツプ250また
は251からプロセツサ３１Ｐはステツプ252に進
み、そこでコマンド修飾バイト２７中のチエーン
標識をリセツトすることによりチエーン終了
EOCが指示される。ステツプ254で、制御記憶７
３中の装置バツフア７７がこのICW、すなわち
コード順列フラグ及びその他の記憶オペレーシヨ
ン（STOROP）表示を受取る。ステツプ255で、
プロセツサ３１Ｐは再び、LDCB６２のSEQ １
００が非順次、すなわちSEQ＝０であるかどう
かを検査する。非順次データ転送の場合、プロセ
ツサ３１Ｐは論理経路２５６を通り、ステツプ
247で論理ステツプを実行して作成されたばかり
のICWを終了する。そしてステツプ257で、プロ
セツサ３１ＰはLKP２５を介してDAC５６Ｐに
ICWチエーンを転送する。

順次データ転送の場合、プロセツサ３１Ｐはス
テツプ255から260に進んで論理ステツプを実行
し、そこでEK１２１（図示されていないプロセ
ツサ３１Ｐ中の他のレジスタであつて、ブロツク
２４４でカウンタ内容を０に初期設定されたレジ
スタが容易に使用される）を調整することにより
次の項目を識別する（次の項目をセツトする）。
そしてステツプ261で、もし残つているブロツ
ク・カウントが１以下であれば、後述するように
ステツプ247でICWチエーンは終了し、ステツプ
257でDAC５６Ｐに転送される。ステツプ261で、
残つているブロツク・カウントが１よりも大きい
ならば、ループ２７０が実行されて前記ICWの
チエーンの残りのICWをセツトアツプする。カ
ウンタ271で、カウント読取、キー、データ、書
込及び多重トラツク・コマンドがセツトされる。
ステツプ272で、プロセツサ３１Ｐは順次ブロツ
クのグループ内の最後のブロツクが処理中である
かどうかを決定する。処理中でない場合、形成中
のICWのコマンド修飾バイト２７にある「チエ
ーン」フラグは１にセツトされる。さもなけれ
ば、ステツプ274で、ICW２４の「チエーン」フ
ラグをリセツトするとともにEOCフラグをセツ
トすることによつてチエーン終了状態が表示され
る。ステツプ275で、ICWは装置バツフア７７に
転送される。ステツプ276でキヤツシユ・アドレ
スは装置バツフアに書込まれ、バースト転送の場
合直ちにSSAR７９に転送しうるようにする。ス
テツプ277で、プロセツサ３１Ｐはブロツクが最
後のブロツクであるかどうかを決定する。最後の
ブロツクではない場合、ステツプ278でループが
インデツクスされ、普通の制御方法を使用して内
部レジスタ（図示せず）にあるカウントが調整さ
れる。ステツプ278でループがインデツクスされ
ると、ステツプ271乃至277が再び実行される。ル
ープ２７０が終了すると、プロセツサ３１Ｐはス
テツプ246でロール・モード標識RO９９（第３
図）を検査し、ICWチエーンがロール・モード
を開始すべきか、または他のアクセス方法を使用
すべきかを決定する。チエーン中の最初の２つの
コマンドがアクセス方法を決定する。ブロツク２
４７で、最初の２つのICWはシークICW及びセ
クタ・セツトICWであり、これらはDASDデー
タ記憶システムのCCWに等しい。ロール・モー
ド（ステツプ246でRO＝１）の場合、ステツプ
248で同じシークICWと、それに続いて（前に説
明した）ORIENT ICWが示される。この時点
で、DAC５６Ｐはコマンド・チエーンのどの場
所でデータ転送が開始するかを知る。また、コマ
ンド修飾バイト２７（第１図）中のすべてのチエ
ーン標識は１にセツトされ、EOPはリセツトさ
れるとともに、そのICWチエーンの末尾で普通
のTIC（チヤネル内転送）CCWに等しいTIC
ICWがセツトされ、第１１図に示すように、そ
のICWチエーンのヘツドの方向にマシン・オペ
レーシヨンを移動させる。

DAC５６ＰはICWチエーンを受取ると、チヤ
ネル・アダプタ３２を介して受取つたコマンドを
実行する場合と同様に該チエーンを実行する。こ
のオペレーシヨンはよく知られているから、
ICWチエーンの実行についてこれ以上の説明は
行なわない。DASD１６からキヤツシユ４０へ信
号を転送する際、DAC５６ＰはDASD１６に対
するアドレス指定を与えるだけではなく、装置バ
ツフア７７のキヤツシユ・アドレスの内容を
SSAR７９に転送し、従つていくつかのデータ・
ブロツクを単一のデータ・ストリームで転送可能
にする点に注目されたい。この転送が終了する
と、DAC５６Ｐはエラー表示を含む結果的なス
テータスをLKP２５にロードする。プロセツサ
３１Ｐのオペレーシヨンはその後、DAC５６Ｐ
からCAC６１Ｐにスイツチする。

第１１図は図示された装置においてロール・モ
ード・オペレーシヨンを行なうためのICWコマ
ンド・チエーンを示す。コマンド・チエーン４０
０は第１０図のステツプ257に相当する矢印４０
１によつて示すように開始される。第１２図は第
１１図に示すコマンド・チエーンに関連して記述
された時間指向のマシン・オペレーシヨン図であ
る。コマンド・チエーン４００は時間領域でコマ
ンド・チエーン４００の実行を表わす３つの主要
な部分Ｘ，Ｙ及びに論理的に分割される。部分Ｘ
はシリンダ・シーク４０３を含む準備ステツプ
で、所望トラツクのシリンダ３３４を定義する位
置にヘツド３４０（第５図）を整列させるための
ものである。シーク・ステツプはDAC５６Ｐに
よつて一連のステツプ425を通して実行される。
最初のステツプはステツプ426においてLKP２５
の位置１（LKP１）を読取る。このステツプは
ICWのビツト・パターンをLKP２５からDAC５
６Ｐへ転送し、これをCCWと同様に実行させる。
ステツプ427で、テーブル８４（第３図）のカウ
ンタLKPKが増分され、次のICWの読取の準備
をする。ステツプ403で、トラツクのシリンダ３
３４に対する実際のシークが実行される。アドレ
ス指定されたDASD１６〜１８によつてシークが
実行されている間、プロセツサ３１Ｐは待機ルー
プに入るか、またはシーク・オペレーシヨンの終
了を待ちながら、この中断に無関係な他の機能を
実行する。ステツプ430で、アドレス指定された
DASD１６〜１８からのシーク終了信号が線３５
５（第５図）を介して受取られたかどうか
（DONE）が検査される。タイムアウトTO（図示
せず）がステツプ433で検査される。もし、タイ
ムアウトでなければ、エラー状態は存在しないの
で、経路４３５を介してステツプ430を反復する。
タイムアウトの場合、ERP（エラー回復手順）が
経路４３４で開始される。シークを終了すると、
ブロツク４４０でプロセツサ３１ＰはDAC５６
Ｐを実行させつつLKPKの位置でLKP２５を読
取る。この読取によつてORIENT ICW４０４
（第１１図）がその実行のためにLKP２５の領域
からDAC５６Ｐに転送される。ステツプ441で
LKPKは１だけ増分される。ステツプ402で、受
取られたばかりのORIENT ICW４０４が第１３
図で詳細に示すように、実行される。ORIENT
ICW４０４の実行はDASD１６〜１８との回転
同期を確立し、そしてコマンド・チエーン４００
の部分Ｙを開始するICWをプロセツサ３１Ｐが
選択しうるようにする。すなわち、転送されるべ
き最初のレコードを含むレコード・トラツクを走
査する際に回転位置が識別される。プロセツサ３
１Ｐは識別された回転位置をとらえ、その直後の
レコードを選択する。このレコードは適当な変換
器すなわちヘツド３４０の下を通過し、これに伴
ない最初のICWがコマンド・チエーン４００中
のその論理位置に関係なく実行される。書込すな
わち記録オペレーシヨンの場合には、データの完
全性を確保するため、最初に出合つたレコード領
域をスツプすることが望ましいことがある。第６
図のモード１を再び参照するに、適切なヘツド３
４０がトラツク３６３を走査しているとき、例え
ばアドレス・マーク３３５がヘツド３４０を通過
した後のレコードＲ２の領域で、トラツク３６３
の回転同期が確立される。（ヘツド３４０が）レ
コード識別すなわちレコードＲ３のアドレス・マ
ーク３３５に出会うと直ちに同期は確立され、ト
ラツク３６３のレコードＲ３の領域に関連するデ
ータが転送される。（ヘツド３４０が）レコード
Ｒ３に出会う前に、トラツク３６３のレコードＲ
３の領域に関連する制御データはキヤツシユ４０
に転送される。第１２図において、ステツプ412
で最初のデータ転送ICWが実行される。部分Ｙ
中の後続ICWで識別されたデータ領域―第１１
図ではＤ〜Ｈ表記されている―は、第６図に関し
て説明した順序で転送される。ORIENT ICW４
０４はステツプ412におけるデータ転送のために
セツトアツプされるだけではなく、また転送中の
データ・ブロツクＣとして示されたデータに対す
るSIDE Ｃ ICW４１１中のEOCフラグをセツ
トする。モード１では、これはトラツク３６３に
あるレコードＲ３のデータ転送に先行するSIDE
コマンドに相当する。いい換えれば、DASDにお
けるデータ転送の探索識別準備ステツプはICW
として選択されるのであるが、これは第１図に示
したように、また後に第１４図に関して説明する
ように、コマンド修飾バイト２７のEOCを使用
することにより、最後のデータ転送の後にコマン
ド・チエーン４００の実行を終了するためであ
る。同時に、矢印４１０によつて示すように、
（８個のSSARを有する実施例の場合は）３番目
のデータ・セツトを受取るようにSSAR７９のア
ドレスがセツトされる。すなわち、SSAR７９は
数字０〜７によつてアドレス可能である。従つ
て、３番目のレコードが転送されるべき最初のレ
コードである場合は、数字２によつてアドレス指
定されたSSAR７９がキヤツシユ４０の最初のア
ドレスを与える。SSAR７９のアドレスはデー
タ・ブロツクがラウンドロビン形式で転送される
ごとに自動的に増分されるので、コマンド・チエ
ーン４００のデータ・ブロツクＨに対するアドレ
スを与えるSSAR７９に続いて、数字０によつて
識別されるSSAR７９を通してデータ・ブロツク
Ａがキヤツシユ４０でアドレス指定される。ロー
ル・モードで８個未満のデータ・ブロツクが転送
中であるときは、後に説明するヘツド・シーク・
コマンドがSSARのICW（図示せず）をプリセツ
トしてデータ・ブロツクをＡに向ける。以上説明
した手順は読取オペレーシヨンに関しては変更さ
れることがある。すなわち、SSAR７９はキヤツ
シユ・アドレスを任意の順序でプリセツトさせ、
これに応じて多重レコード読取データ転送が生じ
る。データ転送の後、このようなデータの既知の
DASDアドレスに基づいてレコードの順次性が確
立される。この手順はアドレス・マーク３３５と
実際のレコード領域の最初の間の経過時間を最小
にすることができるので、読取オペレーシヨンに
関してはこの手順の方が好ましい。

第１１図に戻ると、ICWチエーン４００の部
分Ｙは、ICWチエーン４００において最後に識
別されたデータ・ブロツクを転送するステツプ
414によつて完了される。続いて、ヘツド・シー
クICW４１５によつて電子スイツチ・システム
３４３がトラツクＴ１にスイツチ・バツクする。
このようなヘツド・シーク・コマンドはよく知ら
れているので、これ以上の説明は行なわない。ヘ
ツド・シークICW４１５に続いて、TIC ICW４
１６によつてICWチエーン４００は論理経路４
１７を通つてSIDE Ａ ICW４１８に戻る。これ
はLKPKを３にセツトして３番目のICWすなわ
ちSIDE Ａ ICW４１８をLKP２５から読取ら
せることにより達成される。そしてICWチエー
ン４００の部分Ｚが通常の方法で順次に実行され
る。SIDE Ｃ ICW４１１が実行された後、ステ
ツプ443でリターン・コードRCがLKP２５にセ
ツトされる。ホスト１１の処理機能は第１５図に
示すようにCAC６１Ｐによつて与えられる。多
重レコード転送はまた、データ・トラツクに記憶
されたデータの大部分を１つのコマンドによつて
読取るIBM3830及び3880型記憶制御の多重カウ
ント・キー及びデータ読取コマンドによつて達成
することができる。すなわち、トラツク上で最初
に出会つたレコードとインデツクスまでの間にあ
る全レコードが１つのCCWによつて読取られる。

要約すれば、ORIENT ICW４０４は論理経路
４０７によつて示すようにレコードRNへの有効
なジヤンプを生ぜしめる。このICWはICWチエ
ーン４００内の中心または任意の位置にあるが、
本実施例では常に第６図の参照番号３７４におけ
るような最初のキヤツシユ・ミスに続く最初のト
ラツク内のレコードにジヤンプする。ICWチエ
ーン４００の部分Ｙの実行開始に続いて、多重ト
ラツク・オペレーシヨンにおけるインデツクス３
７０はICWチエーン４００における位置４１３
で自動的なトラツク・スイツチングを生ぜしめ、
これにより次のトラツク３６４（第６図）を後続
するデータ転送のためにアクセスされる。ICW
チエーン４００の部分Ｙが完了した後、（ホス
ト・プロセツサ中のチヤネル転送に似た）チヤネ
ル転送コマンドによつてコマンド・チエーン最初
の部分が前に説明したように実行される。

以上の説明は初期の回転同期に関係する。これ
はモード２に関して説明したように無条件に必要
なものではない。モード２を遂行するには、参照
番号４２０によつて集合的に示すようにICWチ
エーン４００内のヘツド・シーク・コマンドが位
置づけられる。トラツクＴ１〜Ｔ３で転送中のレ
コード数と、セクシヨンRK１〜RK３で表示さ
れた転送済みのレコード数と、現在アクセス中の
トラツクTKとに関する情報がテーブル８４の検
査によつて得れると、モード２を実現するための
マイクロ・プログラムを構築することができる。
これらの関係は純粋に計数的であつて、モード２
は良好なモードではないので、これ以上の説明は
行なわれないが、トラツクのアドレツシング構造
及び第１１図の説明から計数部分は容易に理解し
うる。

ORIENT ICW４０４はロール・モード・アク
セスを待時間遅延アクセスから見分けるICWで
ある。第１３図はORIENT ICW４０４の実行を
示す。ステツプ451で、パターン検出器３４５
（第５図）によつて与えられた同期入力信号が検
査される。もし、同期入力信号を待つている間
に、起りうる最大待時間遅延に比較して短かい待
時間遅延がDASDの回転期間に等しければ、ステ
ツプ452でインデツクスが検査される。トラツ
ク・スイツチングは禁止されるべきであるから、
インデツクス・ルーチン４５３（説明せず）が実
行される。そして論理経路４５４を通つてステツ
プ451に戻ることにより待ループ４５０が完成さ
れる。ステツプ452でインデツクスが検出中でな
ければ、ステツプ455でタイムアウト（TO）が
検査される。タイムアウトの場合、エラー状態が
表示され、参照番号４５６によつて示すように
ERPが開始される。さもなければ待ループ４５
０が続けられる。線３４７（第５図）がら同期入
力フイールド完了（FC）信号がステツプ460及び
待ループ４６１によつて待ちうけられる。FC信
号はレコード識別信号がDASD１６〜１８から制
御３１に読取まれたことを表わす。FC信号の受
領は信号ギヤツプ（図示せず）がレコード・トラ
ツクにおいて走査されており、従つてステツプ
462でプロセツサ３１Ｐがフオーマツト検査をな
しうることを表わす。その結果、エラーが生じた
ならば、経路４５６でERPが開始される。さも
なければ、ステツプ463で、トラツク上のレコー
ド数（Ｒ１〜Ｒ８）がテーブル８４のLKPKの初
期値を計算するのに使用される。モード１の場
合、この計算はレコード数を２倍にして１を加え
ることから成る。第１１図に戻ると、転送される
べきレコードごとに２つのICWが使用されるの
で、ICWを取出すためのレコード数を２倍にす
る必要がある。SIDE ICWはデータ転送ごとに使
用しなくてもよい。その代り、既知のカウント・
キー・データ読取コマンドを２つのコマンドの代
りに使用し、それに従つて計算を調整することが
できる。さらにＸ部分（第１１図）のため、１が
加えられてデータ転送ICWに達するとともに
SIDE ICWを避ける。これは、レコード数は数字
０というよりは数字１で始まり、Ｘ部分は計算か
ら除外されているからである。ステツプ463（第１
３図）で、LKP２５のアドレスによつてICWが
識別されるのに続いて、ステツプ464でプロセツ
サ３１ＰはDAC５６Ｐ内でLKPKにおけるICW
−第１１図におけるSIDE Ｃ ICW４１１―をア
クセスする。コマンド修飾バイト（第１図）の
EOPは１にセツトされ、処理終了（EOP）を表
わす。ステツプ465で、SSAR７９のアドレスが
セツトされる。ステツプ466で、LKPKは１だけ
増分され、データICW４１２（第１１図）を取
り出す。図示のオペレーシヨンでは、データ・ア
クセス・コマンドは読取コマンドであり、また書
込コマンドであることもある。そして、ステツプ
467で、取出されたばかりのICWのバイトを検査
し、チエーン・ビツトが１にセツトされ、かつ
EOPビツトが０にセツトされているかどうかを
調べる。これらの条件が満たされない場合はエラ
ー状態であるから、経路４５６でERPが開始さ
れる。さもなければ、ステツプ468で次のICW
（データICW４１２）が取出され、ICWチエーン
４００の部分Ｙが実行される。

第１４図はロール・モードのICWチエーン４
００におけるSIDEコマンド及びデータ・アクセ
ス・コマンドの実行を示す簡略化された手順４７
０である。手順４７０において、ブロツク４７１
でEOPが検査される。もし、EOPが生じるなら
ば、論理経路４７２を介して第１５図の後処理が
開始される。制御ユニツトの時間を節約するため
コマンド実行前にEOPが検査される。すなわち
ロール・モードでは、ORIENT ICWが実行され
る様式に起因してICWの１つは決して実行され
ない点に注目されたい。EOPの検査に続いて
（EOPが生じない場合）、ステツプ473でICWコマ
ンドが実行された後、ステツプ474でコマンド修
飾バイト２７（第１図）のチエーン・ビツトが検
査される。もし、チエーン完了が指示されれば、
第１５図の後処理に続く。さもなければ、ステツ
プ475でテーブル８４のLKPKが１だけ増分され、
これによりステツプ476で示す次のICWのアクセ
スが可能になる。第１４図に示すような手順によ
つて同じICWをロール・モード及び非ロール・
モードの双方で実行することが可能になる。すな
わちロール・モード・オペレーシヨンのため重複
コードを与えなくてもよいので、制御記憶が節約
される。

第１５図は後処理と呼ばれるCAC６０Ｐの部
分、すなわちDASD１６からキヤツシユ４０への
データ信号の転送に続いて実行される論理ステツ
プを示す。最初に、ステツプ280でLKP２５の内
容が作業レジスタに転送される。これは装置アド
レス、LDCB６２へのポインタ、及びフラグ―
DAC５６Ｐによつて生成されることがある―を
含む。ステツプ281で、プロセツサ３１Ｐは
LDCB６２をアクセスしてRIP１１１を０にリセ
ツトすることにより、DASDからの読取が進行中
ではないことを表わす。ステツプ282で本発明の
理解に無関係ないくつかの論理ステツプが実行さ
れる。ステツプ283で、プロセツサ３１ＰはDAC
５６Ｐのリターン・コード（RC）を検査してエ
ラーが無いかどうかを決定する。要求されたすべ
てのデータ・ブロツクがエラーを伴なうことなく
キヤツシユ４０へ転送された場合には、リター
ン・コード０が与えられる。このような良好なオ
ペレーシヨンの場合、ステツプ284でプロセツサ
３１Ｐの内部作業レジスタの内容が１にセツトさ
れる。これはカウントを初期設定する。ステツプ
285で、LDCB６２がアクセスされ、SEQ １０
０が検査される。もし、転送が順次転送ではな
い、すなわち１データ・ブロツクのみが転送され
る予定であるならば、ステツプ287で、転送中の
ブロツク数が１にセツトされる。さもなければ、
ステツプ286で、装置バツフア７７に書込まれた
割込ブロツク数がEK１２１に転送されBST７８
における項目数を指示する。

ステツプ283でエラー状態が指示される場合す
なわちRCが０に等しくない場合、ステツプ290で
１組のエラー分析の論理ステツプが実行される。
もし、前記分析によつて永久エラーが指示されれ
ば、プロセツサ３１Ｐは経路２９１を通つて、本
発明の要旨に関係ない永久エラー回復／報告手順
に進む。さもなければ、ステツプ292で、プロセ
ツサ３１Ｐはコマンドが多重ブロツク転送コマン
ドであつた、すなわち複数のデータ・ブロツクが
自動的に転送される予定であつたかどうかを決定
する。そうでなければ、エラー状態が単一のブロ
ツクで生じたことにより、従つて永久エラーが処
理されねばならないので、プロセツサ３１Ｐは論
理経路３１Ｐを経由する。もし、複数のデータ・
ブロツクが転送されていたならば、それ以上の動
作が生じることがある。すなわち、１つのブロツ
クにエラーが生じるのに対し、先行するデータ・
ブロツクのすべてがエラーなしに転送された状態
が生じることがある。DAC５６ＰはLKP２５を
介してどのブロツクがエラーを生じたかを識別し
ている。CAC６１ＰはDAC５６Ｐの情報から、
どのICWがエラーに関連しているかを識別しう
る。そしてプロセツサ３１Ｐはステツプ293で、
直前のICWを装置バツフア７７から取出す。ス
テツプ294で、もしコマンドがDASD１６からキ
ヤツシユ４０へデータを読取るコマンドであつた
ならば、プロセツサ３１Ｐはステツプ295で、割
当てられたスロツトからエラーのブロツクを差引
くことによりブロツク・カウントを調整する。ス
テツプ294で、エラーに関連するコマンドがデー
タ読取コマンド以外のコマンドの場合、前記エラ
ーはどのデータ転送よりも前に生じたものであ
る。この場合、プロセツサ３１Ｐは永久エラー・
ルーチン（説明せず）に進む。ステツプ286、287
または295からステツプ300に進み、本発明の理解
に無関係な、内部アドレツシングに関するいくつ
かの論理ステツプが実行される。ステツプ301で、
プロセツサ３１ＰはLDCB６２のSEQ １００を
アクセスして順次転送が指示されているかどうか
を決定する。順次転送の場合、論理経路３０２を
通つてステツプ304に進み、そこで転送されたブ
ロツクが最初のブロツクであつたかどうかを決定
する。転送中のブロツク列における、または非順
次モード―この場合１ブロツクのみが転送される
―における最初のブロツクの場合、プロセツサ３
１Ｐはステツプ305でLDCB６２の内容を後続す
る論理ステツプのため作業レジスタ（図示せず）
に転送する。これは論理シリンダ表示CCL（セク
シヨン１０８）、レコード番号Ｒ、論理装置アド
レスＤ、及び本発明の理解に無関係な他の制御デ
ータの転送を含む。最初のブロツクではないブロ
ツクの場合、プロセツサ３１Ｐはステツプ306で
BST７８（第３図）をアクセスし、EK１２１に
よつて示す該ブロツクのデイレクトリ・インデツ
クスを得る。最初のブロツクまたは非順次データ
の場合LDCBのDIR４３のインデツクス、すなわ
ちDIR INDEX１１４は同じ情報を与える。

DIR４３を探索する場合、プロセツサ３１Ｐは
ステツプ307で、装置アドレスに対応するキヤツ
シユ・アドレスを探す。この探索にはDASD１６
からキヤツシユ４０に転送されたばかりのデー
タ・ブロツクに対応する項目をDIR４３が有する
かどうかを決定するハツシユ・オペレーシヨンが
含まれる。同じDASD１６へのいくつかの並行ア
クセスを非同期的に行なうことができることを想
起されたい。従つて、DASD１６の１つのそして
ただ１つだけのコピーがキヤツシユ４０の中にあ
ることが重要である。この要件はデータの保全性
を与える。すなわち、キヤツシユ４０の中にコピ
ーが重複してあるならば、１つのコピーが更新さ
れ、別のコピーがエラーになることがある。そし
て、更新されたコピーはDASD１６に書込まれ、
その項目は（キヤツシユ４０から）消されること
がある。後にホスト１１による周辺記憶システム
１０へのアクセスによつて、キヤツシユ４０に残
留しているエラー・データがチヤネル・アダプタ
３２を介してホスト１１に送られることがある。

探索に続いて、ステツプ308でエラー表示が検
査される。エラーがない場合ステツプ310で、プ
ロセツサ３１Ｐは重複コピーが見つかつたかどう
かを決定する。重複がない場合、ステツプ311で、
BST７８の項目が計算される。すなわちBST７
８のDELEP１２０の値がアクセスされてデイレ
クトリ・インデツクス１２２，１２３（第３図）
を指し、次いでステツプ312でDASD１６のアド
レスに相当するDIR４３の項目がDIR４３から
ADEB７６に転送されてプロセツサ３１Ｐによ
つて容易にアクセスされる。ステツプ313で、プ
ロセツサ３１ＰはADEB７６にあるＭ２６９を
リセツトする。Ｍはキヤツシユ４０中の変更され
たデータを表わす。Ｍを０にリセツトすることは
キヤツシユ４０中のコピーがDASD１６上のコピ
ーに同一であることを表わす。ステツプ314で、
再びBST７８がアクセスされ、DELEP１２０を
増分するとともにEK１２１を減分する。ステツ
プ315で、DIR４３の項目がキヤツシユ４０に転
送されたばかりのデータに対応して加えられる。
すなわち、DAC５６Ｐによつてデータ・ブロツ
クがキヤツシユ４０に転送させられた場合、DIR
４３はまだ更新されていなかつた、すなわちキヤ
ツシユ４０の中のデータはまだアドレス可能では
ない。ステツプ315で、普通の方法でデイレクト
リ項目を生成することにより、DASD１６〜１８
からキヤツシユ４０へ転送されたばかりのデータ
がアドレス可能になる。

他方、ステツプ310で重複が発見されるならば
キヤツシユ４０中のデータは正しいコピーであ
る、すなわちこのデータは変更されていることが
あるものと仮定する。従つて、転送されたばかり
のデータ・ブロツクをアドレス可能にしないで、
次のデータ・ブロツクに進むことが望ましい。ス
テツプ316でBST７８がアクセスされ、EK１２
１を減分するとともにDELEP１２０を増分する。
ステツプ317で、転送されたばかりのブロツクは
解放され、単一のデータ・コピーだけをキヤツシ
ユ４０の中に残す。ブロツクを解放することはそ
のブロツクをアドレス不能にすることである。

ステツプ320で最後のハウスキーピング論理機
能が開始され、DASD１６からキヤツシユ４０へ
転送されたデータ・ブロツクのすべてが後処理さ
れたかどうかを決定する。もし、後処理されてい
なければ、ステツプ321で、後処理されるブロツ
ク数が１だけ減分される。そしてプロセツサ３１
Ｐは論理経路３０２を通つてステツプ304乃至315
を含むループを実行する。

ステツプ320で全ての後処理が済んでいる場合、
ステツプ323でBST７８がアクセスされ、EK１
２１及びDELEP１２０が０にリセツトされる。
又、論理経路２９１から論理経路３２５を介して
ステツプ323が開始される。ステツプ324で、待行
列レジスタ６９がアクセスされ、待行列から待行
列項目が取除かれるので、重複する読取は生じな
い。第８図のステツプ164で読取コマンドが待行
列に加えられたことを想起されたい。そして、ス
テツプ322で、LDCB６２がアクセスされCCR９
５、MISS９６、RA１１２等のような制御フラ
グがリセツトされるとともに、ODE９０をセツ
トすることによるように装置終了を記入する。ス
テツプ190で、ACE５０Ｐを介してホスト１１に
ステータスが送られる。前記説明のすべてにおい
て、DASD１６からキヤツシユ４０への、または
その逆方向のデータ信号の転送はチヤネル・アダ
プタ３２のオペレーシヨンに関しては非同期式に
行なわれることに注目されたい。一定の状況下で
はチヤネル・アダプタ３２を介したホスト１１か
らの要求は転送に優先することがあり、従つて、
説明したばかりのオペレーシヨンのいくつかは、
より高い優先順位のオペレーシヨンによつてイン
タリーブされることがある。多重処理は当業者に
よく知られているので、前記の詳細についてこれ
以上の説明は行なわない。

［略語］ 本明細書で使用される主要な略語を下記に示
す。

ACE：アドレス／コマンド鑑定器 AM：アドレス・マーク BK：ブロツク・カウント BST：バツフア・シーケンス・テーブル CCW：チヤネル・コマンド・ワード CAC：キヤツシユ・アクセス制御 CCB：チヤネル制御ブロツク CCR：チヤネル・コマンド再試行 DAA：装置アダプタ接続機構 DCA：装置制御接続機構 DAC：直接アクセス制御 DIR：デイレクトリ DE：装置終了 EOP：処理終了 EOC：チエーン終了 FC：フイールド完了 ICW：内部制御ワード IR：内部レジスタ LDCB：論理装置制御ブロツク RC：リターン・コード RPS：回転位置信号 SIT：分散インデツクス・テーブル SSAR：システム記憶アドレス・レジスタ SPP：ページング・セツト・パラメータ SIDE：IDイコール探索 TO：タイム・アウト

【図面の簡単な説明】

第１図は、ホストに接続された本発明の周辺デ
ータ記憶システム及び本発明の実施に関連して使
用されるチヤネル・コマンド・ワードと内部コマ
ンド・ワードを示す図、第２図は第１図の周辺シ
ステムを制御するためにプログラム式デイジタ
ル・プロセツサを使用する本発明の１実施例を示
す論理ブロツク図、第３図は第１図及び第２図の
周辺データ記憶システムのオペレーシヨンに関連
して使用された種々のデータ構造を示す図、第４
図はチヤネル・コマンド・ワード及び内部コマン
ド・ワードを使用している第１図及び第２図の周
辺記憶システムのオペレーシヨン・モードを示す
図、第５図はDASDのトラツク・シリンダ及び回
転位置センス機構を示すデータ記憶配列を示す
図、第６図は第５図のDASDを対象として行なわ
れるデータ転送ロール・モード・オペレーシヨン
の種々のモードを示す図、第７図は第１図及び第
２図の周辺データ記憶システムによるページン
グ・パラメータ・セツト・コマンドの実行を示す
流れ図、第８図は第１図及び第２図のデータ記憶
システムにおけるキヤツシユ・ヒツト論理フロー
及び読取コマンド実行のマシン・オペレーシヨン
を示す流れ図、第９図及び第１０図は第１図及び
第２図のデータ記憶システムにおけるDASDから
キヤツシユのキヤツシユ記憶順次データの昇格に
関連するマシン・オペレーシヨンを示す流れ図、
第１１図は第６図のオペレーシヨンの一部分に影
響を与えるチエーンされたコマンドを示す図、第
１２図は第１図及び第２図のシステムにおける
DASDのロール・モード・オペレーシヨンを示す
流れ図、第１３図は第１２図に関連するロール・
モード探索ICWの実行を示す流れ図、第１４図
は第１２図のオペレーシヨンの機能の１部分を実
現するために変更された探索及びデータ・アクセ
スICWを用いて行なわれるマシン・オペレーシ
ヨンを示す簡略流れ図、第１５図は第１図及び第
２図のデータ記憶システムにおいて大容量の順次
データ・セツトについて行なわれるデー昇格の後
処理を示す論理流れ図である。

Claims (1)

1. 【特許請求の範囲】 １ ホストに接続可能であつて、少なくとも１つ
   のデイスク記憶装置と、該デイスク記憶装置に記
   憶されているデータのうちから選択されたものを
   記憶するためのキヤツシユと、上記ホストから与
   えられるコマンドに従つて上記デイスク記憶装置
   及び上記キヤツシユに関連した動作を制御するた
   めの制御装置とを有する記憶システムであつて、 上記デイスク装置が、複数の同心円状トラツク
   のそれぞれに沿つて複数のレコードの記録を可能
   ならしめる複数の回転可能な記録表面と、該複数
   の記録表面に１つずつ対応するように設けられて
   いて、同じ半径をもつ複数のトラツクによつて構
   成された任意のシリンダに対して位置決めされる
   ように一団となつて移動可能な複数の変換ヘツド
   と、該変換ヘツドに対する上記レコードの回転位
   置を示すための回転位置指示手段とを有し、 上記制御装置が、上記ホストと上記キヤツシユ
   との間のデータ転送を制御するための第１の手段
   と、上記キヤツシユと上記デイスク記憶装置との
   間のデータ転送を制御するための第２の手段と、
   上記ホストからのコマンドを解読するための第３
   の手段とを有し、 上記第３の手段が、上記デイスク記憶装置にお
   ける選択されたシリンダに属する一連のレコード
   を上記ホストへ転送することを要求する所定のコ
   マンドに応じて、要求されたレコードが上記キヤ
   ツシユに記憶されているか否かを調べて、上記レ
   コードが上記キヤツシユに記憶されているときに
   は、上記第１の手段を働かせ、上記レコードが上
   記キヤツシユに記憶されていないときには、上記
   第２の手段を働かせると共に、コマンド再試行が
   必要なことを上記ホストに通知する機能を有し、 上記第２の手段が、(イ)上記所定のコマンドに基
   づいて、上記変換ヘツドを上記選択されたシリン
   ダに位置決めするための位置決め用内部制御ワー
   ドと、該シリンダに属する１つ以上のトラツクに
   おいて連続する所定数のレコードをそれぞれアク
   セスするための制御情報を含んでいて、トラツク
   順で且つレコード順に従つて配列された複数の内
   部制御ワードから成る内部制御ワード・チエーン
   とを設定する手段と、(ロ)上記回転位置指示手段に
   接続されていて、上記位置決め用内部制御ワード
   による上記選択されたシリンダに対する上記変換
   ヘツドの位置決めの完了後、最初に完全にアクセ
   スすることのできるレコードがどれかを判断し、
   そのレコードに対応する内部制御ワードを最初に
   実行すべき開始ワードとして選択し、該開始ワー
   ドから始まつて、上記内部制御ワード・チエーン
   の末尾まで、そして上記内部制御ワード・チエー
   ンの先頭から上記開始ワードの前の内部制御ワー
   ドまで、個々の内部制御ワードを順次実行する手
   段とを有する ことを特徴とする記憶システム。