JPS59202555A

JPS59202555A - デイスクキヤツシユ制御方式

Info

Publication number: JPS59202555A
Application number: JP58076148A
Authority: JP
Inventors: Masayuki Tanji; 雅行丹治
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1983-05-02
Filing date: 1983-05-02
Publication date: 1984-11-16

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の利用分野〕本発明は、情報処理システムで使用されるディスクキャ
ッシュの制御方式に関し、特に複数の中央処理装置が１
つの磁気ディスク装置を共有するシステムで、各中央処
理装置毎にディスクキャッシュを設けた場合のディスク
キャッシュ制御方式〔発明の背景〕１つの磁気ディスク装置を複数の中央処理装置（以下Ｃ
ＰＵと称す）で共有する情報処理システムでは、磁気デ
ィスク装置と１つのＣＰＵとの論理的な接続を行うため
のディスク制御装置が必要不可欠でらる。この場合のデ
ィスク制御装置は、ＣＰＵから磁気ディスク装置に対す
る接続要求があった場合、既に他のＣＰＵとの論理接続
があるか否かを判断し、他のＣＰＵとの論理接続がない
時には当該ＣＰＵとの論理的接続を行い、既に他のＣＰ
Ｕとの論理的接続がなされている時には、その論理的接
続が解除されるのを待って、当該ＣＰＵとの論理的接続
を行うか否かを決定する。

この場合、ＣＰＵとの論理的接続は、磁気ティスフ装置
内のヘッドの移動、回転時、データ転送の−貫した動作
が終了するまで接続する必要があり、この間、他系のＣ
ＰＵよシの磁気ディスク装置に対するアクセスは待たさ
れることとなる。

一般的には、ヘッドの移動に数十ミリ秒、回転待ちに数
ミリ秒を要し、更に転送語数に応じたデータ転送の間中
、他系のＣＰＵが待たされることになる。固定ヘッドタ
イプの磁気ディスク装置によれば、ヘッドの移動時間は
無くなるが、平均数ミリ秒の回転待ち時間中は、やはり
他系のＣＰＵは必ず待たされることになる。これにより
、システム全体のスループットは低下していた。

〔発明の目的〕

本発明の目的は、１つの系のＣＰＵがディスク制御装置
によって磁気ディスク装置に、論理的に接続されている
場合でおっても、他の系のＣＰＵは、当該ＣＰＵに接続
されているディスクキャッシュに対してアクセス可能と
し、システム全体としてのスループットを向上させるデ
ィスクキャッシュ制御方式を提供するにある。

〔発明の概要〕

本発明の特徴は、ディスクキャッシュに判断機能を持た
せ、一定の条件の下で、ディスク制御装置を介さずに、
ＣＰＵとディスクキャッシュのみでデータ転送を行なわ
せるようにしていることである。

更に具体的には、ＣＰＵからディスクキャッシュに対し
てアクセス要求があった場合、ディスクキャッシュは、
磁気ディスク装置との論理的接続とは無関係に、ＣＰＵ
に対して接゛続完了の応答を返し、更に、当該ＣＰＵと
磁気ディスク装置との論理的接続が可能か否かの判断を
し、この判断に基づいてディスク制御装置に対して論理
的な接続要求を出すようにしていることである。

ディスクキャッシュへのアクセスが読み出シ命令の場合
は、既に、磁気ディスク装置が他系のＣＰＵと論理的に
接続されている場合であっても、ディスクキャッシュ上
に必要とするデータが存在する可能性があるため、ＣＰ
Ｕからの命令が読み出し命令である場合に、ＣＰＵと磁
気ディスク装置との論理的な接続を行なわずに、ディス
クキャッシュとしての一般的な動作を行なわせるもので
おる。すなわち、読み出すべきデータがディスクキャッ
シュ内にあれば（ヒツト）、これをＣＰＵに転送し、な
ければ（ミスヒツト）、磁気ディスク装置に対してその
データの要求を出す。

〔発明の実施例〕

本発明の詳細な説明に先立って、まず、本発明が適用さ
れるディスクキャッシュを用いた情報処理システムを第
１図を参照して説明する。

第１図において、１〜３はＣＰＵを示し、１１〜１３は
ディスクキャッシュ、２０はディスク制御装置、３０は
磁気ディスク装置を示す。ディスク制御装置２０は、物
理的に接続された１１〜１３のディスクキャッシュのい
ずれかを、接続要求の到着順に従って論理的に磁気ディ
スク装置３０に接続する役割を果たす。ディスクキャッ
シュは本図に示す様に全てのＣＰＵが必らずしももつ必
要はないが、本発明を適用するためには少くとも１つの
ＣＰＵがディスクキャッシュをもつ必要がある。

第２図は、第１図においてディスクキャッシュ１１〜１
３がない場合の、ＣＰＵと磁気ティスフ装置の論理的な
接続のシーケンスを示している。

ＣＰＵΦ１の接続要求ＣＮＲＱ、１が（ａ）の如く論理
「１」となった時点では、他のＣＰＵの磁気ディスク装
置との論理的接続がなされておらず、ディスク制御装置
２０からは即座に同図（ｂ）の如く応答信号ＣＮＡＫＩ
がＣＰＵ寺１に送られている。一方、（Ｃ）の如く、Ｃ
ＰＵす１が接続されている間にＣＰＵ＋２から接続要求
ＣＮＲＱ２があった場合は、ディスク制御装置２０はす
ぐには応答を返さず、ＣＮＲＱＩ及びＣＮＡＫＩが論理
「０」になって初めて、（ｄ）の如く接続応答ＣＮＡＫ
２を返す。この時よＩＰＵΦ２は磁気ディヌク装置３０
と論理的に接続されたことになシ、相互のデータ転送が
可能となる。即ち、ディスクキャッシュの様なバッファ
記憶部分がない場合には、入出力動作は常に直列的に処
理せざるを得ない。

第３図は、第１図に本発明を適用した場合の、第２図に
対応するシーケンスである。但し、（ａ）（ｂ）、（Ｃ
）（ｄ）、（ｅ）（ｆ）は夫々ＣＰＵ＋１．す２．≠３
の動作に対応する。本図ではＣＰＵ≠１が初めに入出力
命令を発したためにディスク制御装置２０により磁気デ
ィスク装置３０に論理的に接続され、動作を開始する。

入出力命令の実行の結果、磁気ディスク装置３０へのア
クセスが必要であシ、該動作を実施しているものとする
。

この間にＣＰＵ≠２よシ入出力命令が発生したが、該命
令を実行の結果、磁気ディスク３０へのアクセスが必要
であるが、既に磁気ディスク装置３０はＣＰＵ≠１と論
理的に接続されてしまっている為、これが解除されるま
での開時たされておシ、この場合にはディスクキャッシ
ュがない場合の動作（第２図）と同様直列的な処理とな
る。

次にＣＰＵ＋−３からの入出力命令であるが、この命令
が読み出し命令でアシ、シかも必要とするデータが、デ
ィスクキャッシュ１３内に存在する場合は、磁気ディス
ク装置３０の他系のＣＰ’Ｕとの接続状態に拘らず、動
作を終了してしまうことが可能でおる。この場合は複数
のＣＰＵからのディスクアクセスが並列的に処理される
ことを示している。

第４図は本発明の主要部を構成するディスクキャッシュ
１１の一実施例構成図でオシ、キャッシュメモＩＪ　１
００　、キャッシュメモリに格納されているデータと一
対−に対応し、該データが磁気ディスク装置上のどの位
置のものであるかを記憶するディスクトリノモリ１１０
、ＣＩ）Ｕよりのコマンドを記憶するコマンドメモリ１
２０、及びディスクキャッシュ全体の動作を制御するコ
ントローラ１３０を主たる構成要素としている。コント
ローラ１３０は、判断機能をし、マイクロプログラム制
御方式で実現される。これら装置の構成要素は、ディス
クキャッシュ１１として標準的であるが、接続要求・応
答信号の状態を検出して後の内部動作及びアンド素子１
４０、オア素子１５０を介して、これらを操作する点が
、キャッシュ制御方式として特徴的である。

１６　Ｃ１：ＣＰＵ側のインターフェースでらるＰＣＰ
インターフェース３１０と、内部データノくス３３０の
間のバッファレジスタであり、１７０は同様にディスク
側のインターフェースであるキャッシュ（ＣＡＣＨＥ　
ｌインターフェース３２０と、内部データバス３３０の
間のバッファレジスタである。捷た１８０はキャッシュ
メモリ１００の出力３００と内部データバス３３０との
間の２＜ソファレジスタである。１９０はＣＰＵよりの
接続要求線ＣＮＲＱＩを示し、２００はこれに対する応
答線ＣＮＡＫＯを示している。２１０，２２０は夫々接
続要求・応答線のディスク側信号線であって、ＣＮＲＱ
Ｏ，ＣＮＡＫＩと名づける。２３０．２４０はこれらの
信号に対して、コントローラ１３０が操作可能□とする
ための制御線である。２５０，２６０ハ各々ＣＰＵ側、
ディスク側のデータ転送を制御するだめのインターフェ
ース制御線を示している。

第３図の動作を更に詳細に示した第５図、第６図を参照
して第４図の動作を説明する。第５図は第３図（１（ｄ
）に示した動作を詳しく記述した図であり、第３図ＣＮ
ＲＱ２はＣＮＲ，ＱＩに、ＣＮＡＫ２はＣＮＡＫＯに夫
々対応する。

ＣＰＵよシの接続要求線ＣＮＲＱＩが論理「１」になる
と、コントローラ１３０は信号線１９０を通じてその状
態変化を知シ、信号線２３０を論理「１」としてオア素
子１５０、信号線２００を通じてＣＰＵに対する応答線
ＣＮＡＫＯを論理「１」とする。またコントローラ１３
０は、後述するや件によシ定められるタイミングにおい
てＣＮＲＱＯを論理「１」とするため、アンド素子１４
０によるゲートと、これを制御するだめの制御線２４０
をもつ。接続要求ＣＮＲＱＩに対して応答線ＣＮＡＫＯ
が論理「１」となったため、ＣＰＵは入出力動作可能と
判断し、入出力コマンドの転送を開始する。

コマンドはＣＰＵＤＢと呼ぶデータバス３１０、バッフ
ァレジスタ１６０を介して、制御線２５０によるタグ応
答方式の転送によってＣＰＵよシ受けとシ、コマンドメ
モリ１２０に格納する。所定の語数を受けとシ、コマン
ドの転送が完了したことを知ると、コントローラ１３０
は先ずコマンドの解釈を行う。コマンドが読み出し命令
である場合には、ディレクトリメモリ１１０のアドレス
線２８０を変化し、キャッシュメモリ上に存在するディ
スクのトラックアドレスを３４０を介して読み取る。即
ちこの場合は、キャッシュメモリをトラック単位で管理
しているものとする。ＣＰＵが必要としているデータが
、ディレクトリ１１０に登録されている全トラック中に
含まれていない場合は、ＣＰＵとディスクとの論理的接
続を行い、ディスクよシデータを読み取る必要がある。

またコマンドが書き込み命令である場合には書き込むデ
ータを含むトラックがキャッシュメモリ上に存在する場
合、これを書き直す為、上記ディレクトリの走査を行う
が、ディスクとＣＰＵとの接続は不可欠であるため、コ
マンド解釈後即座にディスク制御装置２０に対して接続
要求を出力して良い。

第５図は上記のコマンドの２つの種類のうちの後者でお
って、更にキャッシュ上に該当トラックがない場合を示
す。ディスク制御装置２０よシの応答信号ＣＮＡＫＩが
論理「１」となったことを２２０を通じてコン）ローラ
１３０が検出すると、ディスク制御装置２０を通じてデ
ィスクに対してコマンドを転送し直す。コマンドはコマ
ンドメモリ１２０中に記憶されておシ、信号線２７０、
ノ（ツファ回路３５０を通じてデータノ（ス３３０に送
られ、更にバッファレジスタ１７０を介してＣＡＣＨＥ
ＤＢと名付けたインターフェースノ（ス３２０上に伝達
される。転送の制御は制御線２６０によシ、ＣＰＵ側同
様タグ方式で行う。磁気ディスク装置３０は必要なコマ
ンドを受は取るｙ動作を開始する。即ち、必要な位置ま
でヘッドを移動し、更に必要なデータの存在する位置を
検出するまで回転待ちを行った後データの転送を行う。

第５図は書き込みの場合を示すため、データ転送はＣＰ
Ｕよシディスクに対して行われ、転送されたデータはデ
ィスク面上に記録される。この場合にはティスフキャッ
シュ１１内のＣＰＵ　　ＤＢ３１０とＣＡＣＨＥ　Ｄ　
Ｂ　３２０を見かけ上直結とする様／くツファレジスタ
１６０，１７０の制御を行う。必要なデータの転送が終
了すると、コントローラ１３０は一定の手順に従ってデ
ィスク制御装置２０よシ終了情報を受は取シ、転送の終
結を行う。終了情報はＣＡＣＨＥ　Ｄ　Ｂ　３２０、バ
ッファレジスタ１７０、データバス３３０を介してコマ
ンドメモリ１２０に一時記憶する。この後制御線２４０
を論理「０」とすることによりゲート１４０を閉じ、Ｃ
ＮＲＱ０２１０を論理「０」とすると、ディスク制御装
置２０はこれに答えてＣＮＡＫＩ　２’　２０を論理「
０」とし、ディスク側の転送を完了する。次にコントロ
ーラ１３０はコマンドメモリ１２０に記憶していた終了
情報を信号線２７０、バッファレジスタ３５０、データ
バス３３０、更にバッファレジスタ１６０を弁してＣ，
ＰＵ　　ＤＢ３１０上にのせ、制御線２５０の操作によ
、９ＣＰＵに対して転送する。終了情報を受は取ったＣ
ＰＵはＣＮＲＱ１１９０を論理「０」とし、ディスクキ
ャッシュ１１はこれに対してＣＮＡＫＯを論理「０」と
して、ＣＰＵ側の転送を完了する。

上記一連の動作によって、ディスクキャッシュを仲介と
した書き込みの動作を終了するが、この場合には本発明
の効果は発揮され得ない。

第６図は第３図（ｅ）（ｆ）に示した動作を更に詳しく
記したものであシ、ＣＮＲＱ３及びＣＮＡＫ３は夫々Ｃ
ＮＲＱ１．ＣＮＡＫＯに対応する。

ＣＰＵからの接続要求ＣＮＲＱＩ　１９０が論理ｒｌＪ
となった場合に、応答線ＣＮＡＫＯ２００を論理「１」
として応答し、コマンドメモリ１２０にコマンドを受は
取る迄の動作は第５図における場合と同じである。コマ
ンドの解釈の結果、読み取シ命令である場合は、ディレ
クトリ１１０の内容をアドレス線２８０の変化によシ走
査した結果、インデックステータ出力３４０に必要なデ
ータを含むトラックアドレスが現われた場合、コントロ
ーラ１３０はこれを検出してアドレス線２８０の変化を
停止する。アドレス出力２９０は上記トラックデータが
キャッシュメモリ１００中のどこに格納されているかそ
の先頭アドレスを保持している。コントローラ１３０は
これを基準として更に必要な語数に対応する値を付加し
てアドレス線３７０に出力し、キャッシュメモリ上の必
要データを得ることができる。このデータを出力線３０
０、バッファ１８０を介してデータバス３３０に乗せ、
更にバッファレジスタ１６０を通してＣＰＵ　　ＤＢ３
’ＩＯにのせることができる。終了情報は第５図の場合
と異なシ、ディスク制御装置２０がらの終了情報を受は
渡すのではなく、コントローラ１３０自身が作成し、Ｃ
ＰＵに対して転送する。作成した終了情報はコマンドメ
モリ１２０中に一時記憶しておくことによシ、第５図に
於いて説明したと同一の手順でＣＰＵに対して報告する
ことが可能である。

第６図における動作に於いてはＣＮＲＱＯ、ＣＮＡＫＩ
即ちディスク側の接続状態に一切関シなく動作可能でア
シ、このことがＣＰＵから磁気ディスク装置に対するア
クセスの多重化を可能ならしめている。

第７図（Ａ）〜（Ｃ）は、前述した動作を実現するだめ
のコントローラ１３０が実行する処理をそれぞれ分割し
て示したフローチャートである。

また第８図はコントローラ１３０の内部構成の一例を示
す図である。コントローラ１３０はマイクロプロセサ５
００とこれの動作を制御するマイクロプログラムを含む
ＲＯＭ５２０とＲＯＭＡコントローラ５１０、及びマイ
クロプログラムの先読みを行うだめのバイグラインレジ
スタ５３０を主要な構成要素として、入出力レジスタ５
５０，５６０人力レジスク群５７０〜６００、出力レジ
スタ群６１０〜６４０とこれらに対する制御出力を発生
するデコーダ５４０よ構成る。これら構成要素は入力バ
ス６５０、出カバ２６６０、及び制御バス６７０により
有機的に結びつけられている。

第７図を参照して、コントローラ１３０の動作を説明す
る。コントローラ１３０はアイドル時はレジスタ５７０
の内容を取り込み、ＣＮＲＱ１１９０の状態を監視する
（１０）。ＣＮＲＱＩが論理「１」であるならは、出力
レジスタ６２０を介して２３０を論理「１」とし、ＣＮ
ＡＫＯをセットする（２０）。

次にｃＰＵよシコマンドを受信するため入出力レジスタ
５５０によシ制御線２５０上でタグ応答を行う。取シ込
んだコマンドは出力レジスタ６４０を介してコマンドメ
モリ１２０（第３図）のアドレスを指定し、格納する（
３０）。コマンドを受信し終るとマイクロプログラム読み取シ命令であれば先ずディレクトリ１１０（第３図
）の走査を行う（５０）。この為には出力レジスタ６１
０を介してアドレス線２８０上にアドレス０よシ１ずつ
歩進して出力し、インデックス出力３４０上のデータを
受は取る。これを入力レジスタ５９０上で読み取シ、必
要としているトラックアドレスに一致しているか否かを
判定する（６０）。もし一致するトラックアドレスが存
在すれば、（７０）へ進み、存在しない場合には（１１
０）に分岐する。

（７０）に進んだ場合、必要とするトラックのデータが
キャッシュ上のどこに格納されているか、その先頭番地
を２９０によシ知ることができる。

これを入力レジスタ５８０より受け、更に必要な語数分
を加えて出力レジスタ６３０を介してキャッシュメモリ
アドレス３７０上に出力する。との際第３図中１８０の
バッファゲートを開き、キャッシュメモリよりＣＰＵに
対するデータの転送を可能とする。バッファゲートの制
御は第８図５４０のデコード出力６８０によシ行う。再
びインターフェース制御線２５０を操作し、ＣＰＵに対
して必要な語数分のデータ転送を行う（７０）。その後
マイクロプロセサ５００は動作の正常終了、異常終了を
反映した報告情報を作成し、第３図１２０のコマンドメ
モリ中に一時格納してから後にＣＰＵに対してこれを送
出する（８０）。マイクロプロセサがコマンドメモリに
データを栖納するためには先ず３６０上にアドレスを出
力し、２７０上に出力バス６６０を介してデータをのせ
、更にデコーダ５４０によシ書き込み信号を発生させる
ことによシ行う。

終了報告を受けたＣＰＵは接続要求を落とす為これを再
び入力レジスタ５７０上で監視しく９０）、論理「０」
となった後に出力レジスタ６２０上に保持していた応答
信号ＣＮＡＫＯを論理「０」としく１ｏｏ）、一連の動
作を終了する。

次にＣＰＵからの入出力命令が書き込み命令であるか、
読み取シ命令であるがキャッシュメモリ上に必要なデー
タが存在しなかった場合には、ディスク制御装置２０に
対して磁気ティスフ装置３０との接続要求ＣＮＲＱＯを
出すため、出力レジスタ６２０を介して２４０を論理「
１」とし、第４図１４０のゲートを開＜　（ｌｌｏ）。

接続要求が受けつけられたかどうかを判定するため、入
力レジスタ５７０を通してＣＮＡＫＩ　２２０の状態を
監視する（１２０）。ＣＮＡＫＩが論理「１」で初めて
磁気ディスク装置３０との転送が可能となったため磁気
ディスク装置３０に対してコマンドを転送する。この場
合にはインターフェース制御には５６０の入出力レジス
タを用い、コマンドメモリ１２０（第３図）の内容をＣ
ＡＣＨＥ　ＤＢ３２０を通じて転送することにより行う
（１３０１゜次にマイクロプロセサ５００は読み取り、
書き込みの場合に応じてキャッシュメモリ内の内容入替
えや書き換えなど、ディスクキャッシュとしての一般的
な動作を行うが、ここでは発明に直接の関シがないため
記述を省略する（１４０）。磁気ディスク装置３０との
データ転送が終了すると、ＣＡＣＨＥＤＢ３２０を介し
てコマンド転送と同様な手順で終了報告を受は取ｐ、こ
れをコマンドメモリ１２０に格納する（１５０）。ディ
スク側動作を終結するため、ＣＮＲＱＯ２１０をリセッ
トするが、これはセットした時（ｉｉｏ）と逆に、出力
レジスタ６２０上のめ該ビットをクリアすることにより
行う（１６０）。次にＣＰＵ側転送を終結するために終
了報告を行うが（１７０１、これは（８０）に示したと
全く同一の手順によシ行うことができる。また以後の論
理的接続の切シ離しの動作（１８０１゜（１９０）も同
様である。

〔発明の効果〕

本発明によれば、ＣＰＵからの命令が読み出し命令で多
る場合には、ＣＰＵと磁気ディスク装置との論理的な接
続を待たずに即ちに一般的なディスクキャッシュとして
の動作を行なわせることが可能でらり、複数のＣＰＵか
ら重複してアクセス要求があった場合のアクセス待ちの
時間を平均として短縮可能であり、情報処理システムの
スループットを向上できる。

【図面の簡単な説明】

第１図は本発明が適用されるディスクキャッシュを用い
た情報処理システムの一例を示す図、第２図は第１図で
ディスクキャッシュがない場合のＣＰＵ、磁気ディスク
装置間の論理的接続のシーケンスを示す図、第３図は第
１図に本発明を適用した場合の第２図に対応するシーケ
ンスを示す図、第４図は本発明の主要部を構成するディ
スクキャッシュの一実施例構成図、第５図、第６図はそ
れぞれ第３図の動作の流れの詳細を示す図、第７図（Ａ
ｌ−（Ｃ１は第４図に示すコントローラ１３０が実行す
る処理を分割して示した図、第８図はコントローラ１３
０の一実施例構成図を示すものである。１〜３・・・ＣＰＵ、’１１〜１３・・・ディスクキャ
ッシュ、２０−１．ディスク制御装置、３０・・・磁気
ティスフ装置、１００・・・キャッシュメモリ、１１０
・・・ディレクトリメモリ、１２０・・・コマンドメモ
リ、１３０・−・コントローラ、５００・・・マイクロ
プロセサ、５１０・・・ＲＯＭＡコントローラ、５２０
・・・Ｒ，ＯＭ。５３０・・・パイプラインレジスタ、５５０，５６０・
・・入出力レジスタ、５７０〜６００・・・入力レジス
タ、６１０〜６４０・・・出力レジスタ、５４０・・・
デコーダ、６５０・・・入力バス、６６０・・・出力バ
ス、拓　１　■ 第　２４（棲やＬ民答）第　３　ａキヤ・ノシェｒ５車ムＣ（招　４　口ＰＩＪＩ子′イスク＠ｌ’ＩＪ”Ｆ：　Ｓ　３ｏ−。某ゴロ（Ａ）箭′１記（Ｃ）第８２

Claims

【特許請求の範囲】

１、複数の中央処理装置と共通に設けた磁気ディスク装
置との論理的な接続の管理を行うディスク制御装置およ
び該複数の中央処理装置の少なくとも１つディスク制御
装置との間に磁気ディスク装置が記憶するデータの一部
を保持するディスクキャッシュを設けたものにおいて、
ディスクキャッシュは、中央処理装置からアクセス要求
があった場合には、磁気ディスク装置との論理的な接続
とは無関係に当該中央処理装置に対して接続完了の応答
を返し、且つ当該中央処理装置と磁気ディスク装置間の
論理的接続が可能か否かの判断をし、この判断に基づい
てディスク制御装置に対して論理的な１続要求を出すよ
うにしたことを特徴とするディスクキャッシュ制御方式
。