JPH07321326A - 電子素子及びその製造方法 - Google Patents
電子素子及びその製造方法Info
- Publication number
- JPH07321326A JPH07321326A JP6106935A JP10693594A JPH07321326A JP H07321326 A JPH07321326 A JP H07321326A JP 6106935 A JP6106935 A JP 6106935A JP 10693594 A JP10693594 A JP 10693594A JP H07321326 A JPH07321326 A JP H07321326A
- Authority
- JP
- Japan
- Prior art keywords
- film
- substrate
- electronic device
- wiring pattern
- silicon nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 239000000758 substrate Substances 0.000 claims abstract description 26
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 21
- 239000001301 oxygen Substances 0.000 claims abstract description 21
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 21
- 230000004907 flux Effects 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims abstract description 9
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 7
- 238000005268 plasma chemical vapour deposition Methods 0.000 claims abstract description 6
- 239000010408 film Substances 0.000 claims description 87
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 25
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 25
- 239000010409 thin film Substances 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims description 3
- 230000015556 catabolic process Effects 0.000 abstract description 13
- 238000009413 insulation Methods 0.000 abstract description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 4
- 239000011521 glass Substances 0.000 abstract description 4
- 229910052710 silicon Inorganic materials 0.000 abstract description 4
- 239000010703 silicon Substances 0.000 abstract description 4
- 150000004767 nitrides Chemical class 0.000 abstract 3
- 239000010410 layer Substances 0.000 description 17
- 229910021417 amorphous silicon Inorganic materials 0.000 description 9
- 150000002500 ions Chemical class 0.000 description 9
- 238000005530 etching Methods 0.000 description 5
- 239000001257 hydrogen Substances 0.000 description 4
- 229910052739 hydrogen Inorganic materials 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 125000004429 atom Chemical group 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 239000012467 final product Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 238000003917 TEM image Methods 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000000635 electron micrograph Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 125000004433 nitrogen atom Chemical group N* 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
- H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
Abstract
(57)【要約】
【目的】 本発明は、絶縁耐圧が従来よりも極めて良好
な電子素子と、高耐圧絶縁膜を高い歩留まりで安定して
得られる電子素子の製造方法を提供することを目的とす
る。 【構成】 少なくとも表面が絶縁性である基体の該表面
に、導電性の配線パターンが形成されており、前記基体
及び前記配線パターンの一部又は全部を覆って絶縁層が
形成されている電子素子において、前記絶縁層は、少な
くとも前記パターンのステップ部付近の酸素含有量が１
０ａｔｏｍ％以下の窒化珪素膜で構成されていることを
特徴とする。また、前記絶縁層をプラズマＣＶＤ法によ
り、成膜温度Ｔ（℃）、イオンフラックスＩ（Ａ）、成
膜速度ｖ（ｎｍ／ｍｉｎ）としたとき、Ｔ≧−６５１
（Ｉ／ｖ）＋３９０、１５０≦ Ｔ≦３５０（但し、イ
オンフラックスは６０ｘ６０ｃｍ2当たりの電流量
（Ａ）を示す）の関係式を満たす条件で成膜することを
特徴とする。
な電子素子と、高耐圧絶縁膜を高い歩留まりで安定して
得られる電子素子の製造方法を提供することを目的とす
る。 【構成】 少なくとも表面が絶縁性である基体の該表面
に、導電性の配線パターンが形成されており、前記基体
及び前記配線パターンの一部又は全部を覆って絶縁層が
形成されている電子素子において、前記絶縁層は、少な
くとも前記パターンのステップ部付近の酸素含有量が１
０ａｔｏｍ％以下の窒化珪素膜で構成されていることを
特徴とする。また、前記絶縁層をプラズマＣＶＤ法によ
り、成膜温度Ｔ（℃）、イオンフラックスＩ（Ａ）、成
膜速度ｖ（ｎｍ／ｍｉｎ）としたとき、Ｔ≧−６５１
（Ｉ／ｖ）＋３９０、１５０≦ Ｔ≦３５０（但し、イ
オンフラックスは６０ｘ６０ｃｍ2当たりの電流量
（Ａ）を示す）の関係式を満たす条件で成膜することを
特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は、電子素子及びその製造
方法に係り、より詳細には、絶縁性基体の表面に配線パ
ターンが形成されており、その表面を覆って窒化珪素絶
縁膜が形成されている電子素子に関する。
方法に係り、より詳細には、絶縁性基体の表面に配線パ
ターンが形成されており、その表面を覆って窒化珪素絶
縁膜が形成されている電子素子に関する。
【０００２】
【関連する技術】電子素子として図７に示すようなアク
ティブマトリクス液晶表示素子の駆動に用いられる薄膜
トランジスタ（以下『ＴＦＴ』という。）を例にとり関
連する技術を説明する。
ティブマトリクス液晶表示素子の駆動に用いられる薄膜
トランジスタ（以下『ＴＦＴ』という。）を例にとり関
連する技術を説明する。
【０００３】図８は図７の−’断面図であり、ＴＦ
Ｔ部が概念的に示されている。なお、図８は概念的に書
かれたものであり、その寸法等は実際の素子とは全く異
なっている。
Ｔ部が概念的に示されている。なお、図８は概念的に書
かれたものであり、その寸法等は実際の素子とは全く異
なっている。
【０００４】図８において、９は、基板５上にパターニ
ングされたゲート電極（配線パターン）であり、１０は
ゲート配線（配線パターン）である。３が絶縁膜であ
り、そのうち３ａがゲート絶縁膜、３ｂが配線交差部の
層間絶縁膜である。
ングされたゲート電極（配線パターン）であり、１０は
ゲート配線（配線パターン）である。３が絶縁膜であ
り、そのうち３ａがゲート絶縁膜、３ｂが配線交差部の
層間絶縁膜である。
【０００５】１１はソース電極、１２はソース配線、１
３はドレイン電極である。
３はドレイン電極である。
【０００６】このゲート絶縁膜３ａやＴＦＴアレーの多
層金属配線の交差部の絶縁膜３ｂとして窒化珪素薄膜が
多用されている。
層金属配線の交差部の絶縁膜３ｂとして窒化珪素薄膜が
多用されている。
【０００７】この窒化珪素薄膜の組成としては、珪素：
窒素の原子比が約３：４であり、膜質安定化のために水
素が微量含まれているものが好ましいとされている。こ
のような絶縁膜は主にプラズマＣＶＤ法（化学気相堆積
法）で成膜されている。通常原料ガスとして、シラン−
窒素系、シラン−アンモニア−窒素系、シラン−アンモ
ニア−水素系、シラン−窒素−水素系、さらにはシラン
−アンモニア−窒素−水素系が用いられる。
窒素の原子比が約３：４であり、膜質安定化のために水
素が微量含まれているものが好ましいとされている。こ
のような絶縁膜は主にプラズマＣＶＤ法（化学気相堆積
法）で成膜されている。通常原料ガスとして、シラン−
窒素系、シラン−アンモニア−窒素系、シラン−アンモ
ニア−水素系、シラン−窒素−水素系、さらにはシラン
−アンモニア−窒素−水素系が用いられる。
【０００８】しかるに、このような窒化珪素絶縁膜をゲ
ート絶縁膜３ａや多層配線の交差部の層間絶縁膜３ｂと
して用いたＴＦＴに代表される電子素子では、ゲート電
極９、ゲート配線１０と、絶縁膜を介して形成されてい
る配線（ソース配線１２、ソース電極１１等）との間で
電気的短絡が生ずる場合がある。特に、高集積度あるい
は大面積基板においてはかかる短絡の確率は非常に高く
なる。かかる短絡は、最終製品の使用中において、ある
いは製造過程において生じる。最終製品の場合にあって
は製品の信頼性の低下を招くという欠点がある。また、
製造工程の場合にあっては歩留まりの低下を招くという
欠点がある。例えば、ソース配線１２等を形成後、コン
タクトホール形成等のためにフォトレジスト工程が行わ
れるが、その工程中にソース配線１２と、ゲート配線１
０あるいはゲート電極９との間で絶縁破壊が生じること
がある。
ート絶縁膜３ａや多層配線の交差部の層間絶縁膜３ｂと
して用いたＴＦＴに代表される電子素子では、ゲート電
極９、ゲート配線１０と、絶縁膜を介して形成されてい
る配線（ソース配線１２、ソース電極１１等）との間で
電気的短絡が生ずる場合がある。特に、高集積度あるい
は大面積基板においてはかかる短絡の確率は非常に高く
なる。かかる短絡は、最終製品の使用中において、ある
いは製造過程において生じる。最終製品の場合にあって
は製品の信頼性の低下を招くという欠点がある。また、
製造工程の場合にあっては歩留まりの低下を招くという
欠点がある。例えば、ソース配線１２等を形成後、コン
タクトホール形成等のためにフォトレジスト工程が行わ
れるが、その工程中にソース配線１２と、ゲート配線１
０あるいはゲート電極９との間で絶縁破壊が生じること
がある。
【０００９】この欠点は絶縁膜中にピンホールが存在す
ることに起因するとの考えに基づき特開昭５８−１９０
０４２号公報では、ノンドープのアモルファスシリコン
層１５をゲート配線１０とソース配線１２との交差部に
積層するいわゆる多層絶縁膜構造を採用することにより
上記欠点の解決を図ろうとしている。しかし、この技術
はそもそも絶縁層は一層構造ではなく、多層絶縁膜構造
であることを必須としている以上、製造工程が複雑にな
ることは避け難い。
ることに起因するとの考えに基づき特開昭５８−１９０
０４２号公報では、ノンドープのアモルファスシリコン
層１５をゲート配線１０とソース配線１２との交差部に
積層するいわゆる多層絶縁膜構造を採用することにより
上記欠点の解決を図ろうとしている。しかし、この技術
はそもそも絶縁層は一層構造ではなく、多層絶縁膜構造
であることを必須としている以上、製造工程が複雑にな
ることは避け難い。
【００１０】そこで、一層絶縁層構造であっても絶縁特
性に優れ、しかも容易に製造可能なＴＦＴに代表される
電子素子が望まれる。
性に優れ、しかも容易に製造可能なＴＦＴに代表される
電子素子が望まれる。
【００１１】特に、現在、電子素子は過酷な環境下で使
用される頻度が高いため、絶縁膜の絶縁耐圧を６ＭＶ／
ｃｍ以上保有せしめることが望まれる。また、電子素子
の微細化という観点から絶縁膜の膜厚として５００ｎｍ
以下、好ましくは２００ｎｍ〜４００ｎｍに抑えること
が望まれている。従って、２００ｎｍ程度の薄い膜厚で
あっても６ＭＶ／ｃｍ以上の絶縁耐圧を有する絶縁膜を
有する素子が望まれる。
用される頻度が高いため、絶縁膜の絶縁耐圧を６ＭＶ／
ｃｍ以上保有せしめることが望まれる。また、電子素子
の微細化という観点から絶縁膜の膜厚として５００ｎｍ
以下、好ましくは２００ｎｍ〜４００ｎｍに抑えること
が望まれている。従って、２００ｎｍ程度の薄い膜厚で
あっても６ＭＶ／ｃｍ以上の絶縁耐圧を有する絶縁膜を
有する素子が望まれる。
【００１２】現在かかる要請に応じることができる電子
素子は開発されていない。
素子は開発されていない。
【００１３】
【発明が解決しようとする課題】本発明は、絶縁耐圧が
従来よりも極めて良好である電子素子を提供することを
目的とする。
従来よりも極めて良好である電子素子を提供することを
目的とする。
【００１４】また、かかる絶縁膜を、高い歩留まりで安
定して得られる電子素子の製造方法を提供することを目
的とする。
定して得られる電子素子の製造方法を提供することを目
的とする。
【００１５】
【課題を解決するための手段】上記課題を解決するため
の本発明の電子素子は、少なくとも表面が絶縁性である
基体の該表面に、導電性の配線パターンが形成されてお
り、前記基体及び前記配線パターンの一部又は全部を覆
って絶縁層が形成されている電子素子において、前記絶
縁層は、少なくとも前記パターンのステップ部付近の酸
素含有量が１０ａｔｏｍ％以下の窒化珪素膜で構成され
ていることを特徴とする。
の本発明の電子素子は、少なくとも表面が絶縁性である
基体の該表面に、導電性の配線パターンが形成されてお
り、前記基体及び前記配線パターンの一部又は全部を覆
って絶縁層が形成されている電子素子において、前記絶
縁層は、少なくとも前記パターンのステップ部付近の酸
素含有量が１０ａｔｏｍ％以下の窒化珪素膜で構成され
ていることを特徴とする。
【００１６】また、本発明の電子素子の製造方法は、少
なくとも表面が絶縁性である基体の該表面に、導電性の
配線パターンが形成されており、前記基体及び前記配線
パターンの一部又は全部が窒化珪素絶縁層により覆われ
た電子素子の製造方法において、前記窒化珪素絶縁層
を、成膜温度Ｔ（℃）、イオンフラックスＩ（Ａ）、成
膜速度ｖ（ｎｍ／ｍｉｎ）としたとき、 Ｔ≧−６５１（Ｉ／ｖ）＋３９０ １５０≦ Ｔ≦３５０ （但し、イオンフラックスは６０ｘ６０ｃｍ2当たりの
電流量（Ａ）を示す）の関係式を満たす条件で成膜する
ことを特徴とする。
なくとも表面が絶縁性である基体の該表面に、導電性の
配線パターンが形成されており、前記基体及び前記配線
パターンの一部又は全部が窒化珪素絶縁層により覆われ
た電子素子の製造方法において、前記窒化珪素絶縁層
を、成膜温度Ｔ（℃）、イオンフラックスＩ（Ａ）、成
膜速度ｖ（ｎｍ／ｍｉｎ）としたとき、 Ｔ≧−６５１（Ｉ／ｖ）＋３９０ １５０≦ Ｔ≦３５０ （但し、イオンフラックスは６０ｘ６０ｃｍ2当たりの
電流量（Ａ）を示す）の関係式を満たす条件で成膜する
ことを特徴とする。
【００１７】
【作用】本発明は、従来の電子素子の基本的見直しを行
う中で発見した事実に基づいて完成したものである。
う中で発見した事実に基づいて完成したものである。
【００１８】即ち、窒化珪素絶縁膜に関し、従来の高い
絶縁耐圧が安定して得られない理由として、主に、配線
パターンのステップ部における局所的な膜の欠陥・欠損
等によるものと考えられてきたが、本発明者は、新たに
膜中それもステップ部周辺の酸素含有量が絶縁耐圧に大
きく影響することを見いだした。
絶縁耐圧が安定して得られない理由として、主に、配線
パターンのステップ部における局所的な膜の欠陥・欠損
等によるものと考えられてきたが、本発明者は、新たに
膜中それもステップ部周辺の酸素含有量が絶縁耐圧に大
きく影響することを見いだした。
【００１９】絶縁耐圧と膜中酸素含有量との関係は従来
全く考慮されておらず、特にステップ周辺に高濃度の酸
素を含む領域が形成されること及びこの高濃度酸素領域
が絶縁耐圧を低下させる原因となることは全く知られて
いなかった。
全く考慮されておらず、特にステップ周辺に高濃度の酸
素を含む領域が形成されること及びこの高濃度酸素領域
が絶縁耐圧を低下させる原因となることは全く知られて
いなかった。
【００２０】現在のところ、ステップ部周辺で酸素が高
濃度に含まれる理由及びこれが絶縁耐圧を低下させる理
由については明かではないが、酸素含有量を１０ａｔｏ
ｍ％以下にすることにより、絶縁耐圧を６ＭＶ／ｃｍ以
上の高耐圧の絶縁膜とすることができ、高特性で信頼性
の高い電子素子を提供することが可能となる。また、容
易に高耐圧とすることができるため、設計の自由度が増
し、ＴＦＴのみならず広範囲の電子素子に応用すること
ができる。
濃度に含まれる理由及びこれが絶縁耐圧を低下させる理
由については明かではないが、酸素含有量を１０ａｔｏ
ｍ％以下にすることにより、絶縁耐圧を６ＭＶ／ｃｍ以
上の高耐圧の絶縁膜とすることができ、高特性で信頼性
の高い電子素子を提供することが可能となる。また、容
易に高耐圧とすることができるため、設計の自由度が増
し、ＴＦＴのみならず広範囲の電子素子に応用すること
ができる。
【００２１】一方、ステップ部周辺の酸素含有量の少な
い窒化珪素絶縁膜は、プラズマＣＶＤ法の成膜温度Ｔ
（℃）、イオンフラックスＩ（Ａ）及び成膜速度ｖ（ｎ
ｍ／ｍｉｎ）を適正化することにより得ることができ
る。
い窒化珪素絶縁膜は、プラズマＣＶＤ法の成膜温度Ｔ
（℃）、イオンフラックスＩ（Ａ）及び成膜速度ｖ（ｎ
ｍ／ｍｉｎ）を適正化することにより得ることができ
る。
【００２２】即ち、以上の３つのパラメータを次式で示
す範囲に設定して成膜することにより、高絶縁耐圧の窒
化珪素絶縁膜が形成できる。
す範囲に設定して成膜することにより、高絶縁耐圧の窒
化珪素絶縁膜が形成できる。
【００２３】Ｔ≧−６５１（Ｉ／ｖ）＋３９０ ここで、イオンフラックスＩは、特願平２−２５２８４
７号に記載された通りであり、 Ｉ＝Ｐｗｒｆ／Ｖｐｐ Ｐｗｒｆ：ＲＦ電極に入力される電力 Ｖｐｐ：ＲＦ電極にかかる高周波電位の最大値及び最小
値の差（ピーク・ツー・ピーク値） で定義される量である。本発明において、イオンフラッ
クスは、ＲＦ電極の大きさ６０ｘ６０ｃｍ2で規格化し
てある。
７号に記載された通りであり、 Ｉ＝Ｐｗｒｆ／Ｖｐｐ Ｐｗｒｆ：ＲＦ電極に入力される電力 Ｖｐｐ：ＲＦ電極にかかる高周波電位の最大値及び最小
値の差（ピーク・ツー・ピーク値） で定義される量である。本発明において、イオンフラッ
クスは、ＲＦ電極の大きさ６０ｘ６０ｃｍ2で規格化し
てある。
【００２４】かかる条件で成膜することにより、イオン
が効果的に膜堆積に寄与し、ステップ部周辺の酸素含有
量の少ない窒化珪素膜が得られるものと考えられる。
が効果的に膜堆積に寄与し、ステップ部周辺の酸素含有
量の少ない窒化珪素膜が得られるものと考えられる。
【００２５】なお、成膜温度が３５０℃を越えると、基
板が変形や電子素子の他の製造工程で形成した膜等の応
力歪による亀裂が発生したりする場合があるため、成膜
温度は３５０℃以下がよい。また、１５０℃より低い温
度では、高耐圧膜の形成に要求されるイオンフラックス
量が非常に大きくなり、あるいは成膜速度を小さくせね
ばならず、装置上及び生産性に問題を生じるため、成膜
温度は１５０℃以上がよい。
板が変形や電子素子の他の製造工程で形成した膜等の応
力歪による亀裂が発生したりする場合があるため、成膜
温度は３５０℃以下がよい。また、１５０℃より低い温
度では、高耐圧膜の形成に要求されるイオンフラックス
量が非常に大きくなり、あるいは成膜速度を小さくせね
ばならず、装置上及び生産性に問題を生じるため、成膜
温度は１５０℃以上がよい。
【００２６】
【実施態様例】以下に本発明の構成を実施態様例ととも
に分説する。 （電子素子）本発明で対象とする電子素子は、少なくと
も表面が絶縁性である基体の該表面に、導電性の配線パ
ターンが形成されており、前記基体及び前記配線パター
ンの一部又は全部を覆って窒化珪素絶縁膜が形成されて
いる電子素子である。
に分説する。 （電子素子）本発明で対象とする電子素子は、少なくと
も表面が絶縁性である基体の該表面に、導電性の配線パ
ターンが形成されており、前記基体及び前記配線パター
ンの一部又は全部を覆って窒化珪素絶縁膜が形成されて
いる電子素子である。
【００２７】かかる電子素子としては、例えば、ＴＦＴ
素子、容量素子、発光素子、光センサー、太陽電池等が
あげられる。
素子、容量素子、発光素子、光センサー、太陽電池等が
あげられる。
【００２８】なお、基体は少なくとも表面が絶縁性であ
ればよく、それ自身が絶縁性である基体（例えば、ガラ
ス等のセラミック基板）をそのまま使用してもよいし、
導電性基体、半導体基板の表面上に絶縁膜（例えば、Ｓ
ｉＯ2膜、Ｓｉ3Ｎ4等）を形成したものを使用してもよ
い。電子素子の種類により適宜選択すればよい。
ればよく、それ自身が絶縁性である基体（例えば、ガラ
ス等のセラミック基板）をそのまま使用してもよいし、
導電性基体、半導体基板の表面上に絶縁膜（例えば、Ｓ
ｉＯ2膜、Ｓｉ3Ｎ4等）を形成したものを使用してもよ
い。電子素子の種類により適宜選択すればよい。
【００２９】導電線の配線パターンとしては、その材料
は特に限定されないが、例えばＣｒ，Ａｌ，Ｃｕ、その
他の金属あるいは合金が適宜用いられる。また、配線パ
ターンの線幅は、ゲート電極では１０μｍ以下が好まし
く、７μｍ以下がより好ましく、５μｍが最も好まし
い。厚さは材料の導電率によって変わるが、Ｃｒの場
合、１００〜２００ｎｍが好ましい。この範囲とすると
ＴＦＴアレイ上の配向膜表面の段差を少なくすることが
でき、ＬＣＤの表示性能の改善を図ることもできる。 （配線パターンステップ部の角度）本発明では、配線パ
ターンが基板表面となす接触角度θを６０°〜９０°で
も高い絶縁特性が得られる。
は特に限定されないが、例えばＣｒ，Ａｌ，Ｃｕ、その
他の金属あるいは合金が適宜用いられる。また、配線パ
ターンの線幅は、ゲート電極では１０μｍ以下が好まし
く、７μｍ以下がより好ましく、５μｍが最も好まし
い。厚さは材料の導電率によって変わるが、Ｃｒの場
合、１００〜２００ｎｍが好ましい。この範囲とすると
ＴＦＴアレイ上の配向膜表面の段差を少なくすることが
でき、ＬＣＤの表示性能の改善を図ることもできる。 （配線パターンステップ部の角度）本発明では、配線パ
ターンが基板表面となす接触角度θを６０°〜９０°で
も高い絶縁特性が得られる。
【００３０】配線パターンの接触角度を６０°未満とし
て窒化珪素絶縁膜を被覆すれば、電極間の絶縁耐圧は良
好になるが、電極の線幅あるいは厚さのいずれかを必要
以上に大きくとらざるを得なくなる。けだし、電極ある
いは配線の発熱等を防止するためには、所定以上の断面
積の確保が必要であるが、６０°未満の接触角度を付け
た場合には削られた部分を補填するために線幅を広くす
るか、厚さを厚くせざるをえないからである。
て窒化珪素絶縁膜を被覆すれば、電極間の絶縁耐圧は良
好になるが、電極の線幅あるいは厚さのいずれかを必要
以上に大きくとらざるを得なくなる。けだし、電極ある
いは配線の発熱等を防止するためには、所定以上の断面
積の確保が必要であるが、６０°未満の接触角度を付け
た場合には削られた部分を補填するために線幅を広くす
るか、厚さを厚くせざるをえないからである。
【００３１】電極の線幅あるいは厚さのいずれかを必要
以上に大きくとることは素子の微細化の要請に反する。
特に、液晶の表示素子の駆動に用いられるＴＦＴの場合
には、外部光が電極（配線）により遮蔽される面積を小
さくするために線幅を７μｍ以下とすることが望まれる
がその要請に反する。
以上に大きくとることは素子の微細化の要請に反する。
特に、液晶の表示素子の駆動に用いられるＴＦＴの場合
には、外部光が電極（配線）により遮蔽される面積を小
さくするために線幅を７μｍ以下とすることが望まれる
がその要請に反する。
【００３２】そのために６０°以上とすることが要請さ
れる。しかるに、従来は、６０°以上になると絶縁特性
の悪化が著しくなるという問題が生じたが、本発明はま
さにかかる問題を解決するものにほかならない。
れる。しかるに、従来は、６０°以上になると絶縁特性
の悪化が著しくなるという問題が生じたが、本発明はま
さにかかる問題を解決するものにほかならない。
【００３３】なお、６０°以上に制御するのは、例え
ば、ウエットエッチング又はドライエッチングで異方性
エッチングを行えばよい。 （絶縁層膜厚）本発明において、電子素子の高集積化及
び高速動作の観点から、絶縁膜の厚さは５００ｎｍ以下
が好ましく、２００〜４００ｎｍがより好ましい。２０
０ｎｍという薄い場合であっても６ＭＶ／ｃｍＶ以上の
絶縁耐圧を示し得ることに大きな特徴がある。
ば、ウエットエッチング又はドライエッチングで異方性
エッチングを行えばよい。 （絶縁層膜厚）本発明において、電子素子の高集積化及
び高速動作の観点から、絶縁膜の厚さは５００ｎｍ以下
が好ましく、２００〜４００ｎｍがより好ましい。２０
０ｎｍという薄い場合であっても６ＭＶ／ｃｍＶ以上の
絶縁耐圧を示し得ることに大きな特徴がある。
【００３４】
【実施例】以下に本発明の実施例を挙げて詳細に説明す
る。なお、当然のことではあるが、本発明の範囲は以下
の実施例に限定されるものではない。
る。なお、当然のことではあるが、本発明の範囲は以下
の実施例に限定されるものではない。
【００３５】実施例では、ＴＦＴを用いたアクティブマ
トリクス液晶表示素子におけるＴＦＴの多層金属配線の
交差部に本発明を適用した例を示す。
トリクス液晶表示素子におけるＴＦＴの多層金属配線の
交差部に本発明を適用した例を示す。
【００３６】本実施例におけるＴＦＴは逆スタガ構造で
あり、図１及び図２に基づき説明する。
あり、図１及び図２に基づき説明する。
【００３７】ガラス基板（コーニング＃７０５９）５の
表面に、ＩＴＯを成膜後、パターニングを行い画素電極
となる透明電極（ＩＴＯ電極）７を形成した。
表面に、ＩＴＯを成膜後、パターニングを行い画素電極
となる透明電極（ＩＴＯ電極）７を形成した。
【００３８】次いで、Ｃｒ膜を厚さ１００ｎｍで成膜
し、次いで、レジストの塗布・現像後、エッチングによ
り、線幅５μｍのゲート配線１０と、線幅７μｍのゲー
ト電極９を形成した。
し、次いで、レジストの塗布・現像後、エッチングによ
り、線幅５μｍのゲート配線１０と、線幅７μｍのゲー
ト電極９を形成した。
【００３９】エッチングに際しては、ウエットエッチン
グ又はドライエッチングの異方性をを制御することによ
り、基板５とゲート配線１０あるいはゲート電極９との
角度を制御した。本例では、その角度をほぼ９０°とし
た。
グ又はドライエッチングの異方性をを制御することによ
り、基板５とゲート配線１０あるいはゲート電極９との
角度を制御した。本例では、その角度をほぼ９０°とし
た。
【００４０】次に、プラズマＣＶＤ法により窒化珪素絶
縁膜を基板５及びゲート電極９、ゲート配線１０を覆う
ように窒化珪素膜を形成した。成膜は、以下に示す種々
の条件で行った。この窒化珪素絶縁膜は、ＴＦＴのゲー
ト絶縁膜及び層間絶縁膜となる。
縁膜を基板５及びゲート電極９、ゲート配線１０を覆う
ように窒化珪素膜を形成した。成膜は、以下に示す種々
の条件で行った。この窒化珪素絶縁膜は、ＴＦＴのゲー
ト絶縁膜及び層間絶縁膜となる。
【００４１】（窒化珪素絶縁膜の形成条件） 成膜装置：アネルバ社製平行平板型インラインタイプ ＲＦ電極面積：６０ｘ６０ｃｍ2 導入ガス（ｓｃｃｍ） ＳｉＨ4： ５０ ＮＨ3 ：１５０ Ｎ2 ：５００ Ａｒ ：５００ 圧力：１５０Ｐａ 基板温度：１５０〜４００℃ ＲＦ電力：１００〜５００Ｗ 励起周波数：１３．５６ＭＨｚ 膜厚：２００ｎｍ、３００ｎｍ 次いで、不純物を添加しないアモルファスシリコンより
なる半導体層（ｉ：ａ−Ｓｉ層）１５を約１００ｎｍの
厚さに常法により成膜し、続いて同一チャンバー内でオ
ーミックコンタクト層１７としてＰを添加したアモルフ
ァスシリコン層（ｎ+：ａ−Ｓｉ層）を約２０ｎｍ積層
した。
なる半導体層（ｉ：ａ−Ｓｉ層）１５を約１００ｎｍの
厚さに常法により成膜し、続いて同一チャンバー内でオ
ーミックコンタクト層１７としてＰを添加したアモルフ
ァスシリコン層（ｎ+：ａ−Ｓｉ層）を約２０ｎｍ積層
した。
【００４２】レジスト工程後、ＴＦＴのチャネル部のみ
を残し、他の部分のアモルファスシリコン膜をウエット
エッチングにより除去した。エッチング液はＨＦを含む
エッチャントにより行った。この時アモルファスシリコ
ン膜を除去することによって露出した窒化珪素膜表面は
オーバーエッチングの時間、エッチング液に晒されてお
り、わずかにエッチングされる。
を残し、他の部分のアモルファスシリコン膜をウエット
エッチングにより除去した。エッチング液はＨＦを含む
エッチャントにより行った。この時アモルファスシリコ
ン膜を除去することによって露出した窒化珪素膜表面は
オーバーエッチングの時間、エッチング液に晒されてお
り、わずかにエッチングされる。
【００４３】次に、レジスト工程後透明電極（ＩＴＯ）
７に達するコンタクトホールを形成した。このコンタク
トホールはドライエッチングにより形成した。
７に達するコンタクトホールを形成した。このコンタク
トホールはドライエッチングにより形成した。
【００４４】次に、Ｃｒ膜を３００ｎｍ成膜し、パター
ニングによりソース電極１１及びソース配線１２並びに
ドレイン電極１３及びドレイン配線１８を形成した。な
お、本実施例では、図２に示すように、ソース配線１２
はゲート配線１０上を横切るように設計した。また、透
明電極（ＩＴＯ）７上の適宜の位置に設けたコンタクト
ホールを介してドレイン配線１８と透明電極７とを接続
した。なお、このＴＦＴのチャネル長は４μｍとし、チ
ャネル幅は６μｍとした。
ニングによりソース電極１１及びソース配線１２並びに
ドレイン電極１３及びドレイン配線１８を形成した。な
お、本実施例では、図２に示すように、ソース配線１２
はゲート配線１０上を横切るように設計した。また、透
明電極（ＩＴＯ）７上の適宜の位置に設けたコンタクト
ホールを介してドレイン配線１８と透明電極７とを接続
した。なお、このＴＦＴのチャネル長は４μｍとし、チ
ャネル幅は６μｍとした。
【００４５】［評価試験］以上の種々の条件で作製した
ＴＦＴ素子について、絶縁耐圧を測定し、これと成膜条
件から得られるイオンフラックスと成膜速度の比（Ｉ／
ｖ）との関係を調べた。結果を図３に示す。なお、絶縁
耐圧の測定は、ヒューレットパッカード社製の＃４１４
２Ｂを用い、ゲート電極とドレイン電極との間に電圧を
印加することにより行った。
ＴＦＴ素子について、絶縁耐圧を測定し、これと成膜条
件から得られるイオンフラックスと成膜速度の比（Ｉ／
ｖ）との関係を調べた。結果を図３に示す。なお、絶縁
耐圧の測定は、ヒューレットパッカード社製の＃４１４
２Ｂを用い、ゲート電極とドレイン電極との間に電圧を
印加することにより行った。
【００４６】図３が示すように、各成膜温度において
も、Ｉ／ｖの増加にともない耐圧は増加し、これを適当
な値以上とすると６ＭＶ／ｃｍ以上の耐圧が得られるこ
とが分かる。
も、Ｉ／ｖの増加にともない耐圧は増加し、これを適当
な値以上とすると６ＭＶ／ｃｍ以上の耐圧が得られるこ
とが分かる。
【００４７】図３の耐圧が６ＭＶ／ｃｍとなる点を、成
膜温度ＴとＩ／ｖについてプロットしたのが図４の直線
（１）である。図４の直線は、傾き６５１（℃・ｎｍ／
Ａ・ｍｉｎ）、切片３９０（℃）の直線であり、この直
線の上方（原点と反対側）で成膜すると耐圧６ＭＶ／ｃ
ｍ以上の窒化珪素膜が得られることを示している。
膜温度ＴとＩ／ｖについてプロットしたのが図４の直線
（１）である。図４の直線は、傾き６５１（℃・ｎｍ／
Ａ・ｍｉｎ）、切片３９０（℃）の直線であり、この直
線の上方（原点と反対側）で成膜すると耐圧６ＭＶ／ｃ
ｍ以上の窒化珪素膜が得られることを示している。
【００４８】また、成膜温度４００℃では、ガラス基板
の歪やゲート電極の応力歪により、膜に微小な亀裂が生
じる場合があった。したがって、実用上６ＭＶ／ｃｍの
耐圧が得られるのは、図４で直線（１）と（２）で囲ま
れた領域となる。
の歪やゲート電極の応力歪により、膜に微小な亀裂が生
じる場合があった。したがって、実用上６ＭＶ／ｃｍの
耐圧が得られるのは、図４で直線（１）と（２）で囲ま
れた領域となる。
【００４９】次に、種々の耐圧を有する試料について、
窒化珪素絶縁膜中の酸素含有量と絶縁耐圧の関係を調べ
た。透過型電子顕微鏡及びエネルギー分散型Ｘ線分析計
（ＶＧ社製ＨＢ５０１）を用いて、ステップ部の断面Ｔ
ＥＭ像を観察するとともに、酸素含有量を測定した。
窒化珪素絶縁膜中の酸素含有量と絶縁耐圧の関係を調べ
た。透過型電子顕微鏡及びエネルギー分散型Ｘ線分析計
（ＶＧ社製ＨＢ５０１）を用いて、ステップ部の断面Ｔ
ＥＭ像を観察するとともに、酸素含有量を測定した。
【００５０】一例として、耐圧０．８ＭＶ／ｃｍの窒化
珪素絶縁膜の酸素含有量を図５の模式的断面図に示す。
図５が示すように、斜線で示したステップ部付近では、
他の領域に比べ高濃度の酸素が検出されることが分かっ
た。このステップ部付近の酸素含有量と絶縁耐圧との関
係をプロットしたのが図６である。
珪素絶縁膜の酸素含有量を図５の模式的断面図に示す。
図５が示すように、斜線で示したステップ部付近では、
他の領域に比べ高濃度の酸素が検出されることが分かっ
た。このステップ部付近の酸素含有量と絶縁耐圧との関
係をプロットしたのが図６である。
【００５１】図から明らかなように、ステップ部付近の
酸素含有量が１０ａｔｏｍ％を越えると、耐圧が６ＭＶ
／ｃｍから急激に低下することが分かる。逆に、酸素含
有量を１０ａｔｏｍ％以下に抑えれば、６ＭＶ／ｃｍ以
上の絶縁耐圧が得られることが分かる。
酸素含有量が１０ａｔｏｍ％を越えると、耐圧が６ＭＶ
／ｃｍから急激に低下することが分かる。逆に、酸素含
有量を１０ａｔｏｍ％以下に抑えれば、６ＭＶ／ｃｍ以
上の絶縁耐圧が得られることが分かる。
【００５２】（他の特性）本実施例で作製したＴＦＴの
内、耐圧６ＭＶ／ｃｍ以上の窒化珪素絶縁膜を有するＴ
ＦＴは、安定して以下の特性を示し、長時間の連続使用
においても何等特性が低下することはなかった。
内、耐圧６ＭＶ／ｃｍ以上の窒化珪素絶縁膜を有するＴ
ＦＴは、安定して以下の特性を示し、長時間の連続使用
においても何等特性が低下することはなかった。
【００５３】
【００５４】
【発明の効果】本発明によれば、絶縁耐圧が６ＭＶ／ｃ
ｍ以上の高耐圧絶縁膜が安定して且つ容易に形成できる
ため、高特性で信頼性の高い電子素子を高い歩留まりで
製造することが可能となる。
ｍ以上の高耐圧絶縁膜が安定して且つ容易に形成できる
ため、高特性で信頼性の高い電子素子を高い歩留まりで
製造することが可能となる。
【００５５】また、本発明の電子素子は、絶縁耐圧が高
くまた均一であるため、設計の自由度が増し、広範囲な
応用が可能となる。
くまた均一であるため、設計の自由度が増し、広範囲な
応用が可能となる。
【図１】実施例において製造したＴＦＴを示す平面図で
ある。
ある。
【図２】図１の−’断面図である。
【図３】窒化珪素絶縁膜の絶縁耐圧とイオンフラックス
（Ｉ）／成膜速度（ｖ）との関係を示すグラフである。
（Ｉ）／成膜速度（ｖ）との関係を示すグラフである。
【図４】高耐圧絶縁膜が得られる成膜条件を示すグラフ
である。
である。
【図５】ステップ部のＴＥＭ像と酸素含有量の分布を示
す模式図である。
す模式図である。
【図６】ステップ部の酸素含有量と絶縁耐圧の関係を示
すグラフである。
すグラフである。
【図７】従来例に係るＴＦＴを示す平面図である。
【図８】図７の−’断面図である。
１ チャネル部、 ３ 絶縁膜、 ３ａ ゲート絶縁膜、 ３ｂ 交差部の層間絶縁膜、 ５ 基板、 ７ 透明電極（ＩＴＯ電極）、 ９ ゲート電極、 １０ ゲート配線、 １１ ソース電極、 １２ ソース配線、 １３ ドレイン電極、 １５ ａ−Ｓｉ、 １７ ｎ+−ａ−Ｓｉ、 １８ ドレイン配線。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 大場 知文 東京都大田区雪谷大塚町１番７号アルプス 電気株式会社内 (72)発明者 岩崎 千里 東京都大田区雪谷大塚町１番７号アルプス 電気株式会社内 (72)発明者 笠間 泰彦 東京都大田区雪谷大塚町１番７号アルプス 電気株式会社内 (72)発明者 大見 忠弘 宮城県仙台市青葉区米ケ袋２の１の17の 301
Claims (6)
- 【請求項１】 少なくとも表面が絶縁性である基体の該
表面に、導電性の配線パターンが形成されており、前記
基体及び前記配線パターンの一部又は全部を覆って絶縁
層が形成されている電子素子において、前記絶縁層は、
少なくとも前記パターンのステップ部付近の酸素含有量
が１０ａｔｏｍ％以下の窒化珪素膜で構成されているこ
とを特徴とする電子素子。 - 【請求項２】 前記絶縁層は、プラズマＣＶＤ法で形成
されたことを特徴とする請求項１に記載の電子素子。 - 【請求項３】 前記絶縁層の層厚は、２００ｎｍ〜４０
０ｎｍであることを特徴とする請求項１または２に記載
の電子素子。 - 【請求項４】 前記配線パターンの前記基体との接触角
度θは６０°〜９０°であることを特徴とする請求項１
〜３のいずれか１項に記載の電子素子。 - 【請求項５】 前記電子素子は、逆スタガ型の薄膜トラ
ンジスタであり、前記配線パターンはゲート配線であ
り、前記窒化珪素膜はゲート絶縁膜であることを特徴と
する請求項１〜４のいずれか１項に記載の電子素子。 - 【請求項６】 少なくとも表面が絶縁性である基体の該
表面に、導電性の配線パターンが形成されており、前記
基体及び前記配線パターンの一部又は全部が窒化珪素絶
縁層により覆われた電子素子の製造方法において、前記
絶縁層をプラズマＣＶＤ法により、成膜温度Ｔ（℃）、
イオンフラックスＩ（Ａ）、成膜速度ｖ（ｎｍ／ｍｉ
ｎ）としたとき、 Ｔ≧−６５１（Ｉ／ｖ）＋３９０ １５０≦ Ｔ≦３５０ （但し、イオンフラックスは６０ｘ６０ｃｍ2当たりの
電流量（Ａ）を示す）の関係式を満たす条件で成膜する
ことを特徴とする電子素子の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6106935A JP2752582B2 (ja) | 1994-05-20 | 1994-05-20 | 電子素子及びその製造方法 |
| KR1019950010964A KR0171673B1 (ko) | 1994-05-20 | 1995-05-04 | 전자소자 및 그 제조방법 |
| US08/442,906 US5623161A (en) | 1994-05-20 | 1995-05-17 | Electronic element and method of producing same |
| TW084105149A TW278252B (ja) | 1994-05-20 | 1995-05-23 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6106935A JP2752582B2 (ja) | 1994-05-20 | 1994-05-20 | 電子素子及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07321326A true JPH07321326A (ja) | 1995-12-08 |
| JP2752582B2 JP2752582B2 (ja) | 1998-05-18 |
Family
ID=14446258
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6106935A Expired - Fee Related JP2752582B2 (ja) | 1994-05-20 | 1994-05-20 | 電子素子及びその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5623161A (ja) |
| JP (1) | JP2752582B2 (ja) |
| KR (1) | KR0171673B1 (ja) |
| TW (1) | TW278252B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008166671A (ja) * | 2006-12-29 | 2008-07-17 | Au Optronics Corp | 薄膜トランジスターの製造方法 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6015752A (en) * | 1998-06-30 | 2000-01-18 | Advanced Micro Devices, Inc. | Elevated salicide technology |
| KR100629174B1 (ko) * | 1999-12-31 | 2006-09-28 | 엘지.필립스 엘시디 주식회사 | 박막트랜지스터 기판 및 그의 제조방법 |
| US6940142B2 (en) * | 2001-07-02 | 2005-09-06 | Xerox Corporation | Low data line capacitance image sensor array using air-gap metal crossover |
| US7910420B1 (en) * | 2006-07-13 | 2011-03-22 | National Semiconductor Corporation | System and method for improving CMOS compatible non volatile memory retention reliability |
| JP4370340B2 (ja) * | 2007-03-26 | 2009-11-25 | Ｔｄｋ株式会社 | 電子部品 |
| GB0909721D0 (en) * | 2009-06-05 | 2009-07-22 | Plastic Logic Ltd | Dielectric seed layer |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60204880A (ja) * | 1984-03-27 | 1985-10-16 | Matsushita Electric Ind Co Ltd | 絶縁膜の製造方法 |
| JPS6251264A (ja) * | 1985-08-30 | 1987-03-05 | Hitachi Ltd | 薄膜トランジスタの製造方法 |
| JPH04130777A (ja) * | 1990-09-21 | 1992-05-01 | Casio Comput Co Ltd | 薄膜トランジスタの製造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5519850A (en) * | 1978-07-31 | 1980-02-12 | Hitachi Ltd | Semiconductor |
| US4717602A (en) * | 1984-03-12 | 1988-01-05 | Semiconductor Energy Laboratory Co., Ltd. | Method for producing silicon nitride layers |
| US4692344A (en) * | 1986-02-28 | 1987-09-08 | Rca Corporation | Method of forming a dielectric film and semiconductor device including said film |
| JP2506963B2 (ja) * | 1988-07-26 | 1996-06-12 | 松下電器産業株式会社 | 半導体装置 |
| JPH02109341A (ja) * | 1988-10-19 | 1990-04-23 | Fuji Xerox Co Ltd | 薄膜トランジスタの製造方法 |
-
1994
- 1994-05-20 JP JP6106935A patent/JP2752582B2/ja not_active Expired - Fee Related
-
1995
- 1995-05-04 KR KR1019950010964A patent/KR0171673B1/ko not_active IP Right Cessation
- 1995-05-17 US US08/442,906 patent/US5623161A/en not_active Expired - Lifetime
- 1995-05-23 TW TW084105149A patent/TW278252B/zh active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60204880A (ja) * | 1984-03-27 | 1985-10-16 | Matsushita Electric Ind Co Ltd | 絶縁膜の製造方法 |
| JPS6251264A (ja) * | 1985-08-30 | 1987-03-05 | Hitachi Ltd | 薄膜トランジスタの製造方法 |
| JPH04130777A (ja) * | 1990-09-21 | 1992-05-01 | Casio Comput Co Ltd | 薄膜トランジスタの製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008166671A (ja) * | 2006-12-29 | 2008-07-17 | Au Optronics Corp | 薄膜トランジスターの製造方法 |
| US8093110B2 (en) | 2006-12-29 | 2012-01-10 | Au Optronics Corp. | Method for manufacturing thin film transistor |
Also Published As
| Publication number | Publication date |
|---|---|
| TW278252B (ja) | 1996-06-11 |
| JP2752582B2 (ja) | 1998-05-18 |
| KR950034851A (ko) | 1995-12-28 |
| US5623161A (en) | 1997-04-22 |
| KR0171673B1 (ko) | 1999-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6383831B2 (en) | Methods of forming thin-film transistor display devices | |
| US5874745A (en) | Thin film transistor with carbonaceous gate dielectric | |
| US7608494B2 (en) | Thin film transistor array panel and a method for manufacturing the same | |
| US6420282B1 (en) | Passivation of copper with ammonia-free silicon nitride and application to TFT/LCD | |
| US6350995B1 (en) | Thin film transistor and manufacturing method therefore | |
| US10651204B2 (en) | Array substrate, its manufacturing method and display device | |
| US8199270B2 (en) | TFT-LCD array substrate and method of manufacturing the same | |
| KR20070049278A (ko) | 배선, 이를 포함하는 박막 트랜지스터 기판과 그 제조 방법 | |
| JP2008536295A (ja) | 銀被覆電極を有するｌｃｄ装置 | |
| KR0156557B1 (ko) | 전자소자 및 그 제조방법 | |
| US11239331B2 (en) | Thin film transistor substrate and method of fabricating same | |
| JP2001176878A (ja) | 銅配線基板およびその製造方法ならびに液晶表示装置 | |
| JP2752582B2 (ja) | 電子素子及びその製造方法 | |
| JP2001350159A (ja) | 液晶表示装置及びその製造方法 | |
| JPS6083373A (ja) | 薄膜トランジスタアレイとその製造方法 | |
| KR100495807B1 (ko) | 배선용조성물,이조성물을이용한금속배선및그제조방법,이배선을이용한표시장치및그제조방법 | |
| JP2662180B2 (ja) | 電子素子 | |
| TWI715310B (zh) | 畫素結構及其製造方法 | |
| CN113192974B (zh) | 阵列基板及其制作方法、显示面板 | |
| JPH08297299A (ja) | 薄膜トランジスタとこれを用いた液晶表示装置 | |
| TWI383236B (zh) | 薄膜電晶體及其製造方法與應用其之液晶顯示面板 | |
| JPH10307303A (ja) | 液晶表示基板、その製造方法および液晶表示装置 | |
| JPH05188394A (ja) | 液晶表示装置用アレイ基板の製造方法 | |
| JP2001223217A (ja) | 銅配線基板及びその製造方法並びに液晶表示装置 | |
| JPH05315329A (ja) | アルミニウム配線または電極の形成方法および薄膜トランジスタマトリックスの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |