JPS60204880A - 絶縁膜の製造方法 - Google Patents
絶縁膜の製造方法Info
- Publication number
- JPS60204880A JPS60204880A JP5875884A JP5875884A JPS60204880A JP S60204880 A JPS60204880 A JP S60204880A JP 5875884 A JP5875884 A JP 5875884A JP 5875884 A JP5875884 A JP 5875884A JP S60204880 A JPS60204880 A JP S60204880A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- glow discharge
- distance
- electrode
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
- C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
- C23C16/509—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges using internal electrodes
- C23C16/5096—Flat-bed apparatus
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、ＭＩＳ型トランジスタにおけるゲート絶縁膜
や各種デバイスによくもちいられるパシベーション用絶
縁膜あるいはコーティング用薄膜などに利用される絶縁
膜の製造方法に関するものである。
や各種デバイスによくもちいられるパシベーション用絶
縁膜あるいはコーティング用薄膜などに利用される絶縁
膜の製造方法に関するものである。
従来例の構成とその問題点
比較的低温（３００″Ｃ前後）で窒化ケイ素膜または窒
化ケイ素膜を形成する方法として容量結合型高周波グロ
ー放電がよく用いられる。
化ケイ素膜を形成する方法として容量結合型高周波グロ
ー放電がよく用いられる。
第１図は、容量結合型高周波グロー放電装置の簡略断面
図である。ここではグロー放電室ｄ内に対向して配置さ
れた高周波電極すと基板ホルダＣとの両電極間距離ｄを
変えられるようになっている。このような装置において
、従来、高周波電極と基板ホルダとの電極間距離ｄは、
プラズマ放電状態の均一性やそれにともなう蒸着膜厚の
均一性を得るための附属的パラメータとして高周波電源
電力などに合わせて変化させていた。従って、この電極
間距離ｄは、一般的蒸着条件としては３゜〜３６鵬前後
で、一般的には電気的特性の劣悪な絶縁膜ができていた
。従来例において最も狭い電極距離は電子通信学会５Ｓ
Ｄｓ２−１４８周南生他には電極距離２０ｍという報告
がある。
図である。ここではグロー放電室ｄ内に対向して配置さ
れた高周波電極すと基板ホルダＣとの両電極間距離ｄを
変えられるようになっている。このような装置において
、従来、高周波電極と基板ホルダとの電極間距離ｄは、
プラズマ放電状態の均一性やそれにともなう蒸着膜厚の
均一性を得るための附属的パラメータとして高周波電源
電力などに合わせて変化させていた。従って、この電極
間距離ｄは、一般的蒸着条件としては３゜〜３６鵬前後
で、一般的には電気的特性の劣悪な絶縁膜ができていた
。従来例において最も狭い電極距離は電子通信学会５Ｓ
Ｄｓ２−１４８周南生他には電極距離２０ｍという報告
がある。
発明の目的
本発明は、容量結合型高周波グロー放電を用いた絶縁膜
の製造条件を最適化し、特にａ−Ｓｔ：Ｈを使ったＴＰ
Ｔの電気的特性の優れた高性能ゲート絶縁膜を形成する
製造方法を提供することを目的とする。
の製造条件を最適化し、特にａ−Ｓｔ：Ｈを使ったＴＰ
Ｔの電気的特性の優れた高性能ゲート絶縁膜を形成する
製造方法を提供することを目的とする。
発明の構成
本発明は、容量結合型高周波グロー放電装置における電
極間距離を２０ｍ未満とするものである。
極間距離を２０ｍ未満とするものである。
実施例の説明
本発明者らは、第１図に示している容量結合型高周波グ
ロー放電装置における電極間距離ｄは、窒化ケイ素膜や
窒化酸化ケイ素膜の膜質に大きな影響を与えるパラメー
タであることを見い出した。
ロー放電装置における電極間距離ｄは、窒化ケイ素膜や
窒化酸化ケイ素膜の膜質に大きな影響を与えるパラメー
タであることを見い出した。
特に高性能絶縁膜として利用する場合などには、まず電
極間距離ｄに着目し、これを２ｏ−未満に保ちつつ他の
パラメータを変化させて均一性など緒特性が得られるよ
うに、絶縁膜の製造条件を最適化することが重要である
。
極間距離ｄに着目し、これを２ｏ−未満に保ちつつ他の
パラメータを変化させて均一性など緒特性が得られるよ
うに、絶縁膜の製造条件を最適化することが重要である
。
ここでは絶縁膜３として窒化ケイ素膜を例にとり説明す
る。尚、窒化酸化ケイ素膜の場合、窒化ケイ素膜を製造
する各種混合ガスに、Ｎ２０などを少量加えるだけで製
造できるので、以下と同様のことが言える。
る。尚、窒化酸化ケイ素膜の場合、窒化ケイ素膜を製造
する各種混合ガスに、Ｎ２０などを少量加えるだけで製
造できるので、以下と同様のことが言える。
まず窒化ケイ素膜の膜質評価方法を記す。この膜質評価
に使用したＭＩＳ型トランジスタの断面図を第２図に示
している。ガラス基板１上ＶｃＭ０よりなるゲート電極
２を選択被着し、評価するゲート絶縁膜３、水素化非晶
質シリコン４それＫＰをドープしたｎ＋の水素化非晶質
シリコン６の３層を被着し、その後、ＡＩ よりなるソ
ースｅ、ドレイン電極７を選択被着形成し、チャンネル
部に露出しているＰをドープしたｎ＋の水素化非晶質’
／ ＩＪ コｙ ５ （Ｄ ８Ｂｔ、ＨＦ：ＨＮＯ３＝
１ ：３０ （７）混合液でエツチングしたものである
。
に使用したＭＩＳ型トランジスタの断面図を第２図に示
している。ガラス基板１上ＶｃＭ０よりなるゲート電極
２を選択被着し、評価するゲート絶縁膜３、水素化非晶
質シリコン４それＫＰをドープしたｎ＋の水素化非晶質
シリコン６の３層を被着し、その後、ＡＩ よりなるソ
ースｅ、ドレイン電極７を選択被着形成し、チャンネル
部に露出しているＰをドープしたｎ＋の水素化非晶質’
／ ＩＪ コｙ ５ （Ｄ ８Ｂｔ、ＨＦ：ＨＮＯ３＝
１ ：３０ （７）混合液でエツチングしたものである
。
このＭＩＳ型トランジスタのゲート絶縁膜′３を評価す
ると絶縁膜とし、ゲート・ドレイン両電極に電圧（１０
、２０、３０、４０、５０、６０ボルト）を３０分間順
に印加し、その都度トランジスタ特性を測定することに
より、しきい値電圧のシフトつまシゲート絶縁膜（評価
の対象となる絶縁膜）中に、強制的に注入された電子の
数の大小がわかる。この電子注入によるトランジスタ特
性の劣化を現わす飽和ドレイン電流ＩＤの低下（ここで
は、ゲート電圧１２ｖ、ドレイン電圧１２ｖ。
ると絶縁膜とし、ゲート・ドレイン両電極に電圧（１０
、２０、３０、４０、５０、６０ボルト）を３０分間順
に印加し、その都度トランジスタ特性を測定することに
より、しきい値電圧のシフトつまシゲート絶縁膜（評価
の対象となる絶縁膜）中に、強制的に注入された電子の
数の大小がわかる。この電子注入によるトランジスタ特
性の劣化を現わす飽和ドレイン電流ＩＤの低下（ここで
は、ゲート電圧１２ｖ、ドレイン電圧１２ｖ。
ソース接地でのドレイン電流値よりの低下）を測定し、
絶縁膜膜質の評価をした。また絶縁膜単層で、絶縁破壊
電界強度を測定し、耐圧をも評価した０ このＭＩＳ型トランジスタの半導体層４（トランジスタ
の活性領域）には、すべて同一条件で製造した水素化非
晶質シリコンをもちいた。またこの電圧印加によるトラ
ンジスタの劣化原因が、ゲート絶縁膜に起因するもので
あり、活性領域となる水素化非晶質シリコンの劣化と比
べはるかに大きいことを確認している。
絶縁膜膜質の評価をした。また絶縁膜単層で、絶縁破壊
電界強度を測定し、耐圧をも評価した０ このＭＩＳ型トランジスタの半導体層４（トランジスタ
の活性領域）には、すべて同一条件で製造した水素化非
晶質シリコンをもちいた。またこの電圧印加によるトラ
ンジスタの劣化原因が、ゲート絶縁膜に起因するもので
あり、活性領域となる水素化非晶質シリコンの劣化と比
べはるかに大きいことを確認している。
製造装置は、第１図に示すように、グロー放電室ａとそ
の室内に対向して配置された高周波電極すと基板ホルダ
Ｃとを有し、その両電極間距離ｄを変化させうるように
なっており、その室内にガスが供給されるように構成ｅ
された容量結合型高周波グロー放電装置である。
の室内に対向して配置された高周波電極すと基板ホルダ
Ｃとを有し、その両電極間距離ｄを変化させうるように
なっており、その室内にガスが供給されるように構成ｅ
された容量結合型高周波グロー放電装置である。
〈実施例１〉
ＳｉＨ４などケイ素原子を含むガスおよびＮＨ３など窒
素原子を含むガス（但しＮ２を除く）を原料ガスとし、
キャリアガスとして弓を使用する場合について述べる。
素原子を含むガス（但しＮ２を除く）を原料ガスとし、
キャリアガスとして弓を使用する場合について述べる。
本発明者らの窒化ケイ素よりなる絶縁膜３け、製造条件
の最適化の結果得られた次の条件で形成される。混°合
ガス成分比は、５ＩＨ４：ＮＨ３：Ｈ２＝１＝６＝１２
で、基板温度３００″Ｃ１高周波電極単位面積当り、１
３．５６ｍｋの高周波電源電力０．２ Ｗ ／ ｄ絶縁
膜膜厚約４０００人のゲート絶縁膜３を形成する０ ここで第１図に示しているように電極間距離ｄｋけを変
化させたときの絶縁膜の光学的特性を、第３図、第４図
に、それらの絶縁物を使用したＭＩＳ型トランジスタ（
第２図参照）の電圧印加による電流値劣化を第６図に示
す。第３図におけるエネルギギャップＥ： ｐ ｔ の
定義は、吸収係数α＝５Ｘ１０’ となる光の波長のエ
ネルギをＥｏｐｔとしている。
の最適化の結果得られた次の条件で形成される。混°合
ガス成分比は、５ＩＨ４：ＮＨ３：Ｈ２＝１＝６＝１２
で、基板温度３００″Ｃ１高周波電極単位面積当り、１
３．５６ｍｋの高周波電源電力０．２ Ｗ ／ ｄ絶縁
膜膜厚約４０００人のゲート絶縁膜３を形成する０ ここで第１図に示しているように電極間距離ｄｋけを変
化させたときの絶縁膜の光学的特性を、第３図、第４図
に、それらの絶縁物を使用したＭＩＳ型トランジスタ（
第２図参照）の電圧印加による電流値劣化を第６図に示
す。第３図におけるエネルギギャップＥ： ｐ ｔ の
定義は、吸収係数α＝５Ｘ１０’ となる光の波長のエ
ネルギをＥｏｐｔとしている。
またオージェ電子分光測定より得られたデータから、ど
の膜もほぼ元素比Ｓｔ／Ｎ＝％になっている。従って、
光学干渉からめられた屈折率（第４図）が大きくなるほ
ど、充てん密度が高くなっていると考えられ、優れた絶
縁膜である高温熱ＣＶＤによる窒化ケイ素膜に近づいて
いる。
の膜もほぼ元素比Ｓｔ／Ｎ＝％になっている。従って、
光学干渉からめられた屈折率（第４図）が大きくなるほ
ど、充てん密度が高くなっていると考えられ、優れた絶
縁膜である高温熱ＣＶＤによる窒化ケイ素膜に近づいて
いる。
第６図（第９図も同様であるが）は、第２図の構造をし
たＭＩＳ型トランジスタにおいて、ゲート電圧（ｖＧ）
、ドレイン電圧（ＶＤ）ともに１２ボルトを印加し、ソ
ース接地（ＶＢ ＝ｏ）の状態でのドレイン電流（ＩＤ
）の初期値（よりＩＪＭＦＩＬ ）を測定し、それを基
準にとっている。電圧印加の方法は、まずソース電極を
接地し、ゲート・ドレイン両電極に１０ボルト印加した
まま３０分間印加放置した後、前記工ｍと同条件でドレ
イン電流（ＩＤ１゜）を測定し、ＩＤ初Ｊｆｆｌとの比
をとる。次にＶＧ＝Ｖ１）＝２０ボルト、ソース接地で
３０分間印加放置後、前記ＩＤ初防直と同条件でＩＤ２
ｏを測定し、”ＤＩ／ｌ［ｌ］ｉ［との比をとる。この
ように順にゲート電圧、ドレイン電圧に、３０．４０．
５０．６０ボルトと３０分間ずつ印加し、それぞれより
初Ｊ［［と同条件でＩＤを測定し”Ｄ初Ｍｉ＆との比を
とり、グロットしたグラフである。
たＭＩＳ型トランジスタにおいて、ゲート電圧（ｖＧ）
、ドレイン電圧（ＶＤ）ともに１２ボルトを印加し、ソ
ース接地（ＶＢ ＝ｏ）の状態でのドレイン電流（ＩＤ
）の初期値（よりＩＪＭＦＩＬ ）を測定し、それを基
準にとっている。電圧印加の方法は、まずソース電極を
接地し、ゲート・ドレイン両電極に１０ボルト印加した
まま３０分間印加放置した後、前記工ｍと同条件でドレ
イン電流（ＩＤ１゜）を測定し、ＩＤ初Ｊｆｆｌとの比
をとる。次にＶＧ＝Ｖ１）＝２０ボルト、ソース接地で
３０分間印加放置後、前記ＩＤ初防直と同条件でＩＤ２
ｏを測定し、”ＤＩ／ｌ［ｌ］ｉ［との比をとる。この
ように順にゲート電圧、ドレイン電圧に、３０．４０．
５０．６０ボルトと３０分間ずつ印加し、それぞれより
初Ｊ［［と同条件でＩＤを測定し”Ｄ初Ｍｉ＆との比を
とり、グロットしたグラフである。
ゲート絶縁膜４００ｏ人内電界強度が約ｌＸ１ｏ’Ｓｖ
／ｍとなる４０ボルト電圧印加時のＩＤ劣化特性を見る
と電極間距離が短かい程劣化が小さくなっている。また
、絶縁破壊電界強度を見ても電極間距離ｄが短かい程大
きい値を示している。
／ｍとなる４０ボルト電圧印加時のＩＤ劣化特性を見る
と電極間距離が短かい程劣化が小さくなっている。また
、絶縁破壊電界強度を見ても電極間距離ｄが短かい程大
きい値を示している。
一方、被着膜厚の均一性の面から電極間距離を見た場合
、近づき過ぎるとプラズマ放電が電極中央部または電極
外周附近に集中し、不均一な状態になるので、必要とさ
れる均−性及びその面積によちて最小電極距離は異なる
が普通１６１１１１前後が望ましい。なお、原料ガスの
ほかに希釈ガスを用いるが、この希釈ガスの種類及び混
合比を最適化すればさらに最小電極距離は小さくなる。
、近づき過ぎるとプラズマ放電が電極中央部または電極
外周附近に集中し、不均一な状態になるので、必要とさ
れる均−性及びその面積によちて最小電極距離は異なる
が普通１６１１１１前後が望ましい。なお、原料ガスの
ほかに希釈ガスを用いるが、この希釈ガスの種類及び混
合比を最適化すればさらに最小電極距離は小さくなる。
〈実施例２〉
原料ガスの他にキャリアガスとして王にＮ２ を使用す
る場合について述べる。混合ガス成分比は、５ＩＨ４：
ＮＨ３：Ｎ２＝２＝９＝２６であり、基板温度３２０″
Ｃ高周波電極単位面積当り１３．５θ市の高周波電源実
効電力Ｑ２Ｗ／ｄ 、絶縁膜厚約４５００人のゲート絶
縁膜を形成する。実施例１と同様な測定方法による結果
を第７図〜第１０図に示す。第７図、第８図に示すとお
り Ｂ；Ｏｐｔ 、屈折率ともに実施例１と同じ傾向に
あり、電極間距離ｄが短かいほど膜質が優れていること
を説明している。
る場合について述べる。混合ガス成分比は、５ＩＨ４：
ＮＨ３：Ｎ２＝２＝９＝２６であり、基板温度３２０″
Ｃ高周波電極単位面積当り１３．５θ市の高周波電源実
効電力Ｑ２Ｗ／ｄ 、絶縁膜厚約４５００人のゲート絶
縁膜を形成する。実施例１と同様な測定方法による結果
を第７図〜第１０図に示す。第７図、第８図に示すとお
り Ｂ；Ｏｐｔ 、屈折率ともに実施例１と同じ傾向に
あり、電極間距離ｄが短かいほど膜質が優れていること
を説明している。
また実施例１と同様にゲート・ドレイン両電極に電圧印
加し、ゲート絶縁膜内に電子を強制注入させ飽和電流値
劣化を測定した結果を第９図に示す。
加し、ゲート絶縁膜内に電子を強制注入させ飽和電流値
劣化を測定した結果を第９図に示す。
実施例１の場合と同様の理由で、ゲート絶縁膜４５００
人内電界強度が約Ｉ Ｘ １ ｃ）６Ｖ／ｍとなる４６
劣化が始まり、２８閣では大きく劣化している。
人内電界強度が約Ｉ Ｘ １ ｃ）６Ｖ／ｍとなる４６
劣化が始まり、２８閣では大きく劣化している。
また第１０図に示すように実施例１と同様の理由で絶縁
破壊電界強度においても電極間距離が短かい程耐圧がよ
い。
破壊電界強度においても電極間距離が短かい程耐圧がよ
い。
一方、被着膜厚の均一性の面から電極間距離を見た場合
、１２ｍ未満の間隔では、プラズマ放電が電極中央部ま
たは電極外周附近に集中し、不均一な状態になり、１２
ＩＩＩ１１以上が望ましい。
、１２ｍ未満の間隔では、プラズマ放電が電極中央部ま
たは電極外周附近に集中し、不均一な状態になり、１２
ＩＩＩ１１以上が望ましい。
以上より、絶縁膜膜質に大きな影響を与える電極間距離
の制限は２０■以下ということになる〇尚キャリアガス
としてＮ２ とＮ２ を王に使用した場合、膜質及び、
プラズマ放電状態は、Ｎ２ を使用した実施例１の測定
結果とＮ２を使用した実施例２の測定結果の中間の特性
を示す測定結果が得られた。
の制限は２０■以下ということになる〇尚キャリアガス
としてＮ２ とＮ２ を王に使用した場合、膜質及び、
プラズマ放電状態は、Ｎ２ を使用した実施例１の測定
結果とＮ２を使用した実施例２の測定結果の中間の特性
を示す測定結果が得られた。
また、Ｈｅ、Ａｒなとのガスをさらに少量加えた場合も
、はぼ同じ結果が得られた。
、はぼ同じ結果が得られた。
発明の詳細
な説明してきたように容量結合型高周波グロー放電を用
いた製造装置の電極間距離を２０−以下とすることによ
り、電気的特性の優れた耐圧の高い高性能絶縁膜を形成
できる。
いた製造装置の電極間距離を２０−以下とすることによ
り、電気的特性の優れた耐圧の高い高性能絶縁膜を形成
できる。
第１図は容量結合型高周波グロー放電装置の簡略断面図
、第２図は、電圧印加実験に使用したＭＩＳ型トランジ
スタの断面図、第３図、第７図は、第１図における電極
間距離ｄを、１６，２０゜２４．２８目と変化させたと
きの絶縁膜のエネルギギャップを示す図、第４図、第８
図は、第１図における電極間距離ｄを、１６，２０，２
４．２８閣と変化させたときの絶縁膜の屈折率を示す図
、第６図、第９図は、第２図の構造をしたＭＩＳ型トラ
ンジスタにおいて、ゲート・ドレイン両電極に電圧印加
した後のドレイン電流の減少量をグラフにプロットした
図、第６図、第１０図は、評価したい絶縁膜単層の絶縁
破壊電界強度を示す図である。 ａ・・・・・・グロー放電室、ｂ・・・・・・高周波電
極、Ｃ・・・・・基板ホルダ、１・・・・・・ガラス基
板、２・・・・・・ケート□電極、３・・・・・・ゲー
ト絶縁膜、４・・・・・・水素化非晶質シリコン０ 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図 第３図 第４図 ｄ 第５図 ゲート ドしイソ攪！ｆｆ１ｆ７１万１慮りＥ第６図 第７図 第８図
、第２図は、電圧印加実験に使用したＭＩＳ型トランジ
スタの断面図、第３図、第７図は、第１図における電極
間距離ｄを、１６，２０゜２４．２８目と変化させたと
きの絶縁膜のエネルギギャップを示す図、第４図、第８
図は、第１図における電極間距離ｄを、１６，２０，２
４．２８閣と変化させたときの絶縁膜の屈折率を示す図
、第６図、第９図は、第２図の構造をしたＭＩＳ型トラ
ンジスタにおいて、ゲート・ドレイン両電極に電圧印加
した後のドレイン電流の減少量をグラフにプロットした
図、第６図、第１０図は、評価したい絶縁膜単層の絶縁
破壊電界強度を示す図である。 ａ・・・・・・グロー放電室、ｂ・・・・・・高周波電
極、Ｃ・・・・・基板ホルダ、１・・・・・・ガラス基
板、２・・・・・・ケート□電極、３・・・・・・ゲー
ト絶縁膜、４・・・・・・水素化非晶質シリコン０ 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図 第３図 第４図 ｄ 第５図 ゲート ドしイソ攪！ｆｆ１ｆ７１万１慮りＥ第６図 第７図 第８図
Claims (1)
- （１） グロー放電室と、前記グロー放電室内に対向し
て配置された高周波電極および基板ホルダを有し、前記
グロー放電室内にガスが供給されるように構成された容
量結合型高周波グロー放電装置を用いて窒化ケイ素膜ま
たは酸化窒化ケイ素膜を形成するに際し、前記高周波電
極と基板ホルダとの電極間距離を２０＋ａ＋未満とする
ことを特徴とする絶縁膜の製造方法。 （′４ ケイ素原子を含むガスおよび窒素原子を含むガ
ス（Ｎ２ を除く）を使用する窒化ケイ素膜又は前記二
種のガスとＮ２０など酸素原子を含むガスを使用する窒
化酸化ケイ素膜の形成に際し、前記二種のガス以外に）
を王に使用することを特徴とする特許請求の範囲第１項
に記載の絶縁膜の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5875884A JPS60204880A (ja) | 1984-03-27 | 1984-03-27 | 絶縁膜の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5875884A JPS60204880A (ja) | 1984-03-27 | 1984-03-27 | 絶縁膜の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60204880A true JPS60204880A (ja) | 1985-10-16 |
| JPH0533306B2 JPH0533306B2 (ja) | 1993-05-19 |
Family
ID=13093433
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5875884A Granted JPS60204880A (ja) | 1984-03-27 | 1984-03-27 | 絶縁膜の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60204880A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01309975A (ja) * | 1988-06-08 | 1989-12-14 | Matsushita Electric Ind Co Ltd | プラズマｃｖｄ装置 |
| JPH0273978A (ja) * | 1988-09-08 | 1990-03-13 | Sumitomo Electric Ind Ltd | 薄膜形成法 |
| JPH02267272A (ja) * | 1989-04-06 | 1990-11-01 | Sumitomo Electric Ind Ltd | 薄膜形成装置 |
| JPH02267273A (ja) * | 1989-04-06 | 1990-11-01 | Sumitomo Electric Ind Ltd | 薄膜形成法 |
| JPH06283430A (ja) * | 1993-01-28 | 1994-10-07 | Applied Materials Inc | 単一チャンバー内で多層ｃｖｄを行なう方法 |
| JPH07321326A (ja) * | 1994-05-20 | 1995-12-08 | Furontetsuku:Kk | 電子素子及びその製造方法 |
| WO1995033867A1 (en) * | 1994-06-03 | 1995-12-14 | Materials Research Corporation | Method and apparatus for producing thin films |
-
1984
- 1984-03-27 JP JP5875884A patent/JPS60204880A/ja active Granted
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01309975A (ja) * | 1988-06-08 | 1989-12-14 | Matsushita Electric Ind Co Ltd | プラズマｃｖｄ装置 |
| JPH0273978A (ja) * | 1988-09-08 | 1990-03-13 | Sumitomo Electric Ind Ltd | 薄膜形成法 |
| JPH02267272A (ja) * | 1989-04-06 | 1990-11-01 | Sumitomo Electric Ind Ltd | 薄膜形成装置 |
| JPH02267273A (ja) * | 1989-04-06 | 1990-11-01 | Sumitomo Electric Ind Ltd | 薄膜形成法 |
| JPH06283430A (ja) * | 1993-01-28 | 1994-10-07 | Applied Materials Inc | 単一チャンバー内で多層ｃｖｄを行なう方法 |
| JPH07321326A (ja) * | 1994-05-20 | 1995-12-08 | Furontetsuku:Kk | 電子素子及びその製造方法 |
| WO1995033867A1 (en) * | 1994-06-03 | 1995-12-14 | Materials Research Corporation | Method and apparatus for producing thin films |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0533306B2 (ja) | 1993-05-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7754294B2 (en) | Method of improving the uniformity of PECVD-deposited thin films | |
| US7884035B2 (en) | Method of controlling film uniformity and composition of a PECVD-deposited A-SiNx : H gate dielectric film deposited over a large substrate surface | |
| US7785672B2 (en) | Method of controlling the film properties of PECVD-deposited thin films | |
| US4692344A (en) | Method of forming a dielectric film and semiconductor device including said film | |
| JP2000269515A (ja) | 低温薄膜トランジスタの作製方法およびトランジスタ・デバイス | |
| US6689646B1 (en) | Plasma method for fabricating oxide thin films | |
| US20010012650A1 (en) | Method of manufacturing thin film transistor | |
| Fukuda et al. | Low-Temperature Formation of High-Quality $\hbox {GeO} _ {2} $ Interlayer for High-$\kappa $ Gate Dielectrics/Ge by Electron-Cyclotron-Resonance Plasma Techniques | |
| JPS60204880A (ja) | 絶縁膜の製造方法 | |
| KR19980038871A (ko) | 유사다이아몬드를 이용한 박막 트랜지스터 및 그의 제조방법 | |
| JPS63308384A (ja) | 薄膜トランジスタ | |
| Smith et al. | Reduction of charge injection into PECVD SiN x H y by control of deposition chemistry | |
| KR100575092B1 (ko) | 게이트 절연막의 형성 방법 | |
| JPH0351094B2 (ja) | ||
| JPH0855804A (ja) | 半導体薄膜の製造方法 | |
| KR970000722B1 (ko) | 산화탄탈륨 박막형성방법 및 그 응용 | |
| JPS59115564A (ja) | 薄膜トランジスタの製造方法 | |
| JPH05129286A (ja) | 窒化シリコン膜 | |
| JPH04243166A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH0227771A (ja) | 薄膜半導体素子 | |
| US20200176579A1 (en) | Flexible substrate with high dielectric-constant film and manufacturing method thereof | |
| Jin et al. | Characterization of MONOS nonvolatile memory by solid phase crystallization on glass | |
| JPS6215857A (ja) | 電界効果トランジスタの製造方法 | |
| JP3340407B2 (ja) | 絶縁被膜および半導体装置 | |
| Kim et al. | Degradation Phenomena of low-temp. poly-Si TFT's Under Electrical Stress Before and After Hydrogenation |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |