TWI383236B - 薄膜電晶體及其製造方法與應用其之液晶顯示面板 - Google Patents

Description

薄膜電晶體及其製造方法與應用其之液晶顯示面板

本發明係有關於一種薄膜電晶體及其製造方法與應用其之液晶顯示面板，且特別是有關於一種具有多層結構之源極及汲極金屬化層的薄膜電晶體及其製造方法與應用其之液晶顯示面板。

隨著液晶顯示面板(Liquid Crystal Display panel，LCD panel)製作技術快速的進步，以及其具有重量輕、體積小、低耗電量及低幅射線等優點，使得液晶顯示面板大量地被應用於個人數位助理器(Personal Digital Assistant，PDA)、筆記型電腦、數位相機、行動電話、電腦螢幕及平面電視等各式電子產品中。再加上業界積極的投入研發以及採用大型化的生產設備，使液晶顯示面板的品質不斷提昇，且價格持續下降，因此使得液晶顯示面板的應用領域迅速擴大。

傳統應用薄膜電晶體之液晶顯示面板係利用五道光罩製程製造。首先，利用第一道光罩製程形成閘極於玻璃基板上。接著，利用第二道光罩製程形成閘極絕緣層、矽半導體層及n＋摻雜矽層覆蓋於閘極上。其次，於第三道光罩製程中形成源極區及汲極區。再者，執行第四道光罩製程以形成保護層於覆蓋於n＋摻雜矽層及矽半導體層上。最後，執行第五道光罩製程形成畫素電極於保護層上，畫素電極藉由保護層之接觸孔(contact hole)電性接觸汲極區。

一般而言，形成源極區及汲極區之製程步驟中，係將單層或多層結構之金屬層沈積於n＋摻雜矽層上，並且利用濕式蝕刻方式，依照光阻層之圖案濕式蝕刻金屬層，接著再利用乾式蝕刻將半導體層蝕刻出通道區，同時形成源極區及汲極區於通道區之兩側。請參照第1圖，其繪示傳統製程中依照光阻層之圖案蝕刻出通道區後之薄膜電晶體之剖面圖。薄膜電晶體10包括閘極12、閘極絕緣層13、矽半導體層14、n＋摻雜矽層15及金屬層16。閘極12係設置於且部分覆蓋於玻璃基板11上，閘極絕緣層13設置於玻璃基板11上且覆蓋於閘極12。矽半導體層14、n＋摻雜矽層15及金屬層16係依序設置於閘極絕緣層13上。在製程中進行蝕刻步驟時，首先係形成光阻層PR於金屬層16上，光阻層PR具有開口W，此開口W具有寬度D0。一般而言此寬度D0實質上即為欲得到之通道寬度。然而，由於濕式蝕刻為等向性(isotropic)之蝕刻方式，在蝕刻金屬層16時容易在光阻層PR下方發生底切(undercutting)的現象，使得金屬層16蝕刻後形成之開口寬度大於光阻層PR之開口W的寬度D0，進一步導致乾式蝕刻n＋摻雜矽層15及矽半導體層14所形成之通道區寬度失真。如第1圖所示，蝕刻後通道區之寬度D1大於光阻層PR開口W之寬度D0。較寬的通道區係導致薄膜電晶體漏電流值增加、開/關電流比降低等問題，此外更降低了開關響應時間，並且增加了顯示畫面雜訊，整體來說影響了液晶顯示面板的顯示品質。

有鑑於此，本發明係提供一種薄膜電晶體及其製造方法與應用其之液晶顯示面板，其係利用不同方式蝕刻多層結構之源極及汲極金屬化層，在不顯著增加成本的條件下，係可於製程中有效控制薄膜電晶體之通道寬度，進一步維持薄膜電晶體之製程品質，並且具有不需增購製程設備、可相容於傳統製程之優點。

根據本發明之一方面，提出一種薄膜電晶體，包括一閘極、一閘極絕緣層、一半導體層以及一源極及汲極金屬化層。閘極設置於一基板上，閘極絕緣層設置於基板上且覆蓋閘極。半導體層設置於閘極絕緣層上並且包括一矽層及一摻雜層。矽層位於閘極絕緣層上，摻雜層位於矽層上之兩側，且摻雜層之下表面與矽層接觸。位於矽層兩側之摻雜層之側面係兩兩相對。源極及汲極金屬化層位於半導體層之兩側，並且包括一第一導體層、一第二導體層及一第三導體層。第一導體層設置於摻雜層上，且第一導體層之下表面與摻雜層上表面完全接觸無暴露處。第二導體層設置於第一導體層上，且第一導體層之上表面部分暴露出第二導體層。第三導體層設置於第二導體層上，且第三導體層之下表面與第二導體層之上表面完全接觸無暴露處。

根據本發明之另一方面，提出一種薄膜電晶體之製造方法。首先，依序形成一閘極及一閘極絕緣層於一基板上，閘極絕緣層係覆蓋閘極。其次，形成一半導體層覆蓋於閘極絕緣層上。接著，形成一具三層結構之源極及汲極金屬化層覆蓋於半導體層上。再來，依照一圖案濕式蝕刻部分源極及汲極金屬化層。然後，依照該圖案乾式蝕刻剩餘之源極及汲極金屬化層以及部分之半導體層。

根據本發明之再一方面，提出一種液晶顯示面板，包括多條掃瞄線、多條資料線以及陣列式排列之多個薄膜電晶體。每一薄膜電晶體包括一閘極、一閘極絕緣層、一半導體層及一源極及汲極金屬化層。閘極設置於基板上且電性連接於其中一條掃瞄線，閘極絕緣層設置於基板上且覆蓋閘極。半導體層設置於閘極絕緣層上並且包括一矽層及一摻雜層。矽層於閘極絕緣層上，摻雜層位於矽層上之兩側，且摻雜層之下表面與矽層接觸。位於矽層兩側之摻雜層之側面係兩兩相對。源極及汲極金屬化層位於半導體層之兩側，一側之源極及汲極金屬化層係電性連接於其中一條資料線。源極及汲極金屬化層包括一第一、一第二及一第三導體層。第一導體層設置於半導體層上，且其下表面與摻雜層之上表面完全接觸無暴露處。第二導體層設置於第一導體層上，且其上表面部分暴露出第二導體層。第三導體層設置於第二導體層上，且其下表面與第二導體層之上表面完全接觸無暴露處。

為讓本發明之上述內容能更明顯易懂，下文特舉較佳之實施例，並配合所附圖式，作詳細說明如下：

請參照第2圖，其繪示依照本發明較佳實施例之液晶顯示面板之部分示意圖。液晶顯示面板200包括一基板110、多條掃瞄線130、多條資料線150以及陣列式排列之多個薄膜電晶體100。此些掃瞄線130及此些資料線150均設置於基板110上，且此些資料線150實質上正交於此些掃瞄線130。請同時參照第3圖，其繪示第2圖中一薄膜電晶體之剖面圖。每一薄膜電晶體100包括一閘極17、一閘極絕緣層19、一半導體層20及一源極及汲極金屬化層(source/drain metallization layer)30。閘極17設置於基板110上且電性連接於一條掃瞄線130(如第2圖所繪示)。閘極絕緣層19設置於基板110上且覆蓋閘極17。半導體層20設置於閘極絕緣層19上，並且具有一通道區C實質上對應於閘極17上方。半導體層20包括一矽層22(silicon layer)及一摻雜層24。矽層22於閘極絕緣層19上，摻雜層24位於矽層22上之兩側，摻雜層24之下表面與矽層22接觸，且位於矽層22兩側之摻雜層24之側面係兩兩相對。源極及汲極金屬化層30位於半導體層20之兩側，一側之源極及汲極金屬化層30a係電性連接於一條資料線150(如第2圖所繪示)。源極及汲極金屬化層30包括一第一導體層32、一第二導體層34及一第三導體層36。第一導體層32設置於摻雜層24上，第一導體層32之下表面與摻雜層24之上表面完全接觸無暴露處。第二導體層34設置於第一導體層32上，第一導體層32之上表面係部分暴露出第二導體層34。第三導體層36設置於第二導體層34上，第三導體層36之下表面與第二導體層34之上表面完全接觸無暴露處。

更進一步來說，每兩相鄰之掃瞄線130及每兩相鄰之資料線150間係形成一畫素區域P，而每一薄膜電晶體100係位於對應之畫素區域P中。另外，液晶顯示面板更包括多個畫素電極170，每一畫素電極170亦位於對應之畫素區域P中。且每一薄膜電晶體100中另一側之源極及汲極金屬化層30b係電性連接於同一畫素區域P內之畫素電極170。於液晶顯示面板200中，此些掃瞄線130依序致能位於同一橫列之薄膜電晶體100，並且由此些資料線150輸入資料電壓予薄膜電晶體100來進行畫面之顯示。

此些薄膜電晶體100係依照本發明較佳實施例之薄膜電晶體之製造方法形成。以下係以形成一個薄膜電晶體100之製造方法為例，輔以第4圖及第5A至5F圖進行說明。第4圖繪示依照本發明較佳實施例之薄膜電晶體之製造方法之流程圖；第5A圖繪示閘極及閘極絕緣層形成於基板上之示意圖；第5B圖繪示半導體層形成於第5A圖之閘極絕緣層上之示意圖；第5C圖繪示源極及汲極金屬化層形成於第5B圖之半導體層上之示意圖；第5D圖繪示光阻層形成於第5C圖之源極及汲極金屬化層上之示意圖；第5E圖繪示濕式蝕刻第5D圖之源極及汲極金屬化層後之示意圖；第5F圖繪示乾式蝕刻第5E圖之源極及汲極金屬化層以及半導體層後之示意圖。

本實施例之製造方法首先進行形成閘極17及閘極絕緣層19之步驟。如步驟410以及第5A圖所示，依序形成閘極17及閘極絕緣層19於基板110上，閘極17僅覆蓋部分之基板110，而閘極絕緣層19係覆蓋於閘極17上。閘極17常見之材質例如是鋁或銅等單一導電金屬結構，然而本實施例中閘極17亦可採用多層結構，例如鈦/鋁/鈦之多層金屬結構。其次，閘極絕緣層19常見之材質例如是氮化矽(silicon nitride)，其他習用之高介電常數材料均可應用於此。

其次，如步驟430所示，形成半導體層20於閘極絕緣層19上。本實施例中，半導體層20包括一矽層22及一摻雜層(doping layer)24，如第5B圖所示。矽層22例如是一非晶矽層(amorphous silicon layer)，且覆蓋於閘極絕緣層19上，摻雜層24例如是一n＋摻雜矽層，其係係覆蓋於矽層22上。

接著進行步驟450，形成源極及汲極金屬化層30覆蓋於半導體層20上。本實施例中，形成源極及汲極金屬化層30之步驟更包括下述步驟。首先，形成第一導體層32覆蓋於半導體層20上。於本實施例中，此第一導體層32係沈積於摻雜層24上，且沈積之厚度例如為大約250(angstrom)，其材質例如包括鈦、氮化鈦或鎢。其係用以提供源極及汲極金屬化層30於半導體層20上良好的黏附性。其次，形成第二導體層34於第一導體層32上。本實施例中第二導體層34之厚度例如為大約1500~5000，其材質例如包括銅或鋁，利用材質之良好導電性來降低薄膜電晶體100之RC時間延遲。然後，形成第三導體層36於第二導體層34上。本實施例中第三導體層36之厚度例如為大約350，其材質例如包括鉬，使得源極及汲極金屬化層30與後方製程之半導體材質間形成良好的歐姆接觸面(ohmic contact)。

實際應用上，形成前述之源極及汲極金屬化層30之後，接著於源極及汲極金屬化層30上形成具有一圖案(pattern)之一光阻層PR。如第5D圖所示，此光阻層具有一開口W實質上對應於閘極17上方。

依照本實施例之薄膜電晶體之製造方法接著進行步驟470，依照光阻層PR之圖案濕式蝕刻(wet etching)部分源極及汲極金屬化層30。如第5E圖所示，於本實施例之濕式蝕刻步驟中，係將第一導體層32作為蝕刻終點進行蝕刻，移去位於開口W下方之第三導體層36及第二導體層34。進行濕式蝕刻之後，第三導體層36之下表面與第二導體層34之上表面完全接觸無暴露處。

完成濕式蝕刻之步驟後，接著執行步驟490，依照此圖案乾式蝕刻(dry etching)剩餘之源極及汲極金屬化層30，並且接著乾式蝕刻部分半導體層20。如第5F圖所示，本實施例之乾式蝕刻步驟中，係將對應於開口W處之第一導體層32移除，同時移除對應於開口W處之摻雜層24以及部分之矽層22，如此一來係可確保對應於開口W兩側之摻雜層24相互隔開。經過乾式蝕刻之後，第一導體層32之上表面部分暴露出第二導體層34外，且第一導體層32之下表面與摻雜層24之上表面完全接觸無暴露處。本實施例中，步驟490係可利用傳統乾式蝕刻半導體層20之機台進行，不需新增蝕刻機台。再者，由於第一導體層32具有此些導體層32、34及36中之最小厚度，係可降低第一導體層32對於半導體層20蝕刻率之影響。

進行前述兩蝕刻步驟之後，對應於開口W兩側之摻雜層24a及24b係形成薄膜電晶體100之源極區以及汲極區，而對應於開口W兩側之源極及汲極金屬化層30a及30b則分別形成源極電極層以及汲極電極層。再者，對應兩側摻雜層24a及24b之間的矽層22係形成通道區C。由於第一導體層32未進行濕式蝕刻，且其覆蓋於摻雜層24上，係可避免通道區C長度受到濕式蝕刻第三及第二導體層36及34時，因底切現象(undercutting)導致蝕刻精確度降低的影響，使得半導體層20蝕刻之寬度實質上相等於開口W之寬度，確保了薄膜電晶體100具有預定之通道區C長度。

另外，於本實施例中，第三導體層36及第二導體層34係利用濕式蝕刻之方式移除，第一導體層32係利用乾式蝕刻之方式移除。然於另一實施例中，第三導體層36係利用濕式蝕刻之方式移除，第二導體層34及第一導體層32係利用乾式蝕刻之方式移除。凡利用不同蝕刻方式蝕刻源極及汲極金屬化層30中之多個材料層的方式，均為本發明所包含之範圍。

於上述步驟490之後，本實施例之製造方法更包括移除光阻層PR之步驟，以便進行後方之製程步驟。移除光阻層PR後即完成如第3圖所繪示，依照本發明較佳實施例之薄膜電晶體100。

上述依照本發明較佳實施例所揭露之薄膜電晶體及其製造方法與應用其之液晶顯示面板，利用濕式蝕刻之方式蝕刻第三及第二導體層，並且利用第一導體層覆蓋於半導體層上之方式，依照光阻層之圖案進行乾式蝕刻。如此一來，即便濕式蝕刻第三及第二導體層時因側向蝕刻發生底切之現象，仍可確保蝕刻半導體層形成通道區時的精確度，提升了製程的品質。其次，藉由在製程中良好地控制通道區的寬度，可避免因通道長度增加導致各種電晶體品質下降的問題。再者，由於本實施例中之濕式蝕刻及乾式蝕刻步驟係可利用原有製程中的濕式及乾式蝕刻機台進行，不需另行添購額外之蝕刻機台，除了不會增加製程成本外，更不需大幅改變製程步驟，且亦可相容於原有之薄膜電晶體結構以及製程技術。

綜上所述，雖然本發明已以一較佳實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。

10、100．．．薄膜電晶體

11．．．玻璃基板

12、17．．．閘極

13、19．．．閘極絕緣層

14．．．矽半導體層

15．．．n＋摻雜矽層

16．．．金屬層

20．．．半導體層

22．．．矽層

24．．．摻雜層

24a．．．一側之摻雜層

24b．．．另一側之摻雜層

30．．．源極及汲極金屬化層

30a．．．一側之源極及汲極金屬化層

30b．．．另一側之源極及汲極金屬化層

32．．．第一導體層

34．．．第二導體層

36．．．第三導體層

100．．．薄膜電晶體

110．．．基板

130．．．掃瞄線

150．．．資料線

170．．．畫素電極

200．．．液晶顯示面板

C．．．通道區

D0、D1．．．寬度

P．．．畫素區域

PR．．．光阻層

W．．．開口

第1圖繪示傳統製程中依照光阻層之圖案蝕刻出通道區後之薄膜電晶體之剖面圖；第2圖繪示依照本發明較佳實施例之液晶顯示面板之部分示意圖；第3圖繪示第2圖中一薄膜電晶體之剖面圖；第4圖繪示依照本發明較佳實施例之薄膜電晶體之製造方法之流程圖；第5A圖繪示閘極及閘極絕緣層形成於基板上之示意圖；第5B圖繪示半導體層形成於第5A圖之間極絕緣層上之示意圖；第5C圖繪示源極及汲極金屬化層形成於第5B圖之半導體層上之示意圖；第5D圖繪示光阻層形成於第5C圖之源極及汲極金屬化層上之示意圖；第5E圖繪示濕式蝕刻第5D圖之源極及汲極金屬化層後之示意圖；以及第5F圖繪示乾式蝕刻第5E圖之源極及汲極金屬化層以及半導體層後之示意圖。

Claims (19)

1. 一種薄膜電晶體，包括：一閘極，設置於一基板上；一閘極絕緣層，設置於該基板上且覆蓋該閘極；一半導體層，設置於該閘極絕緣層上，該半導體層包括：一矽層(silicon layer)於該閘極絕緣層上；及一摻雜層，位於該矽層上之兩側，其中該摻雜層之下表面與該矽層接觸，位於該矽層兩側之該摻雜層之側面係兩兩相對；以及一源極及汲極金屬化層，位於該半導體層之兩側，並且包括：一第一導體層，設置於該摻雜層上，該第一導體層之下表面與該摻雜層上表面完全接觸無暴露處；一第二導體層，設置於該第一導體層上，該第一導體層之上表面部分暴露出該第二導體層；及一第三導體層，設置於該第二導體層上，該第三導體層之下表面與該第二導體層之上表面完全接觸無暴露處；其中該第二導體層之厚度及該第三導體層之厚度均大於該第一導體層之厚度，該第一導體層之材質包括一可乾蝕刻之導電材料，該第二導體層及該第三導體層之材質包括一可濕蝕刻之導電材料。
2. 如申請專利範圍第1項所述之薄膜電晶體，其中該 第一導體層之厚度大約為250 Å(angstrom)。
3. 如申請專利範圍第1項所述之薄膜電晶體，其中該第二導體層之厚度大約為1500~5000 Å。
4. 如申請專利範圍第1項所述之薄膜電晶體，其中該第三導體層之厚度大約為350 Å。
5. 如申請專利範圍第1項所述之薄膜電晶體，其中該第一導體層之材質包括鈦(titanium)、氮化鈦(titanium nitride)或鎢(tungsten)，該第二導體層之材質包括鋁(aluminum)或銅(copper)，該第三導體層之材質包括鉬(molybdenum)。
6. 一種薄膜電晶體之製造方法，包括：依序形成一閘極及一閘極絕緣層於一基板上，該閘極絕緣層覆蓋該閘極；形成一半導體層覆蓋於該閘極絕緣層上；形成一源極及汲極金屬化層覆蓋於該半導體層上，該源極及汲極金屬化層具三層結構，包括一第一導體層位於該半導體層上、一第二導體層位於該第一導體層上、及一第三導體層位於該第二導體層上；依照一圖案濕式蝕刻部分該源極及汲極金屬化層；以及依照該圖案乾式蝕刻剩餘之該源極及汲極金屬化層及部分之該半導體層；其中該第二導體層之厚度及該第三導體層之厚度均大於該第一導體層之厚度，該第一導體層之材質包括一可 乾蝕刻之導電材料，該第二導體層及該第三導體層之材質包括一可濕蝕刻之導電材料。
7. 如申請專利範圍第6項所述之製造方法，其中形成該源極及汲極金屬化層之步驟更包括：形成該第一導體層於該半導體層上，該第一導體層之材質包括鈦、氮化鈦或鎢；形成該第二導體層於該第一導體層上，該第二導體層之材質包括銅或鋁；及形成該第三導體層於該第二導體層上，該第三導體層之材質包括鉬。
8. 如申請專利範圍第7項所述之製造方法，其中形成該半導體層之步驟更包括：形成一矽層覆蓋於該閘極絕緣層上；及形成一摻雜層覆蓋於該矽層上。
9. 如申請專利範圍第8項所述之製造方法，其中於濕式蝕刻之步驟中係依照該圖案蝕刻該第三導體層及該第二導體層。
10. 如申請專利範圍第9項所述之製造方法，其中於乾式蝕刻之步驟中係依照該圖案蝕刻該第一導體層、該摻雜層及部分之該矽層。
11. 如申請專利範圍第8項所述之製造方法，其中於濕式蝕刻之步驟中係依照該圖案蝕刻該第三導體層。
12. 如申請專利範圍第11項所述之製造方法，其中於乾式蝕刻之步驟中係依照該圖案蝕刻該第二導體層、該第 一導體層、該摻雜層及部分之該矽層。
13. 如申請專利範圍第6項所述之製造方法，其中於形成該源極及汲極金屬化層之步驟後，該方法更包括：形成一光阻層於該源極及汲極金屬化層上，該光阻層具有該圖案。
14. 如申請專利範圍第13項所述之製造方法，其中於乾式蝕刻之步驟後，該方法更包括：移除該光阻層。
15. 一種液晶顯示面板，包括：一基板；複數條掃瞄線，設置於該基板上；複數條資料線，設置於該基板上且實質上正交於該些掃瞄線；以及陣列式排列之複數個薄膜電晶體，各該薄膜電晶體包括：一閘極，設置於該基板上且電性連接於該些掃瞄線中之一條；一閘極絕緣層，設置於該基板上且覆蓋該閘極；一半導體層，設置於該閘極絕緣層上，該半導體層包括：一矽層於該閘極絕緣層上；及一摻雜層，位於該矽層上之兩側，該摻雜層之下表面與該矽層接觸，位於該矽層兩側之該摻雜層之側面係兩兩相對；及 一源極及汲極金屬化層，位於該半導體層之兩側，一側之該源極及汲極金屬化層係電性連接於該些資料線中之一條，該源極及汲極金屬化層包括：一第一導體層，設置於該摻雜層上，該第一導體層之下表面與該摻雜層之上表面完全接觸無暴露處；一第二導體層，設置於該第一導體層上，該第一導體層之上表面部分暴露出該第二導體層；及一第三導體層，設置於該第二導體層上，該第三導體層之下表面與該第二導體層之上表面完全接觸無暴露處；其中該第二導體層之厚度及該第三導體層之厚度均大於該第一導體層之厚度，該第一導體層之材質包括一可乾蝕刻之導電材料，該第二導體層及該第三導體層之材質包括一可濕蝕刻之導電材料。
16. 如申請專利範圍第15項所述之液晶顯示面板，其中該第一導體層之厚度大約為250 Å。
17. 如申請專利範圍第15項所述之液晶顯示面板，其中該第二導體層之厚度大約為1500~5000 Å。
18. 如申請專利範圍第15項所述之液晶顯示面板，其中該第三導體層之厚度大約為350 Å。
19. 如申請專利範圍第15項所述之液晶顯示面板，其中該第一導體層之材質包括鈦、氮化鈦或鎢，該第二導體層之材質包括鋁或銅，該第三導體層之材質包括鉬。