JPH07306233A - 周波数−電圧変換回路 - Google Patents

Abstract

(57)【要約】 【目的】 正負２方向の入力パルスを共通処理し、その
積分出力を正側、負側に切換えて出力するＦ／Ｖ回路
で、常に安定した連続波形の電圧を出力させる。 【構成】 時計方向（ＣＷ）と反時計方向（ＣＣＷ）の
モータ回転速度に相当する正負両側の入力パルスを共通
のワンショット発振器１０で同一幅のパルスに変換した
後、該パルスを積分器１２で積分した後、その積分出力
を切換器１６で正側及び負側にそれぞれ切換えて出力す
るＦ／Ｖ回路において、切換器１６に対して正負切換え
を指令するためのＣＷ／ＣＣＷ（Ｎ）信号の中から、立
上がり、立下がりに当る信号のエッジ時点で積分器１２
の出力をサンプリングし、且つ、その積分値を保持する
サンプル・ホールド回路２０と、保持した切換え時の積
分出力を、積分器１２のサンプリング時以降の出力から
減算する減算器２２とを設けた。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、周波数−電圧変換回
路、特に、モータ等の速度検出等に適用して好適な周波
数−電圧変換回路に関する。

【０００２】

【従来の技術】周波数−電圧変換回路（以下、Ｆ／Ｖ回
路とも言う）は、例えばモータ制御を行う際にモータの
回転速度を電圧に変換するために用いられている。

【０００３】先ず、このＦ／Ｖ変換の原理を図４に示す
ようなアナログでの代表的なＦ／Ｖ回路について説明す
る。モータの回転に伴なってエンコーダ等から出力され
るパルス信号がワンショット発振器１０に入力される
と、このワンショット発振器１０で入力パルス信号を一
定幅のパルス信号に変換する。その理由は、モータのエ
ンコーダ等より入力される入力パルス信号は速度によっ
て時間幅が異なるが、速度電圧出力は入力パルスの時間
幅に関係なく入力パルスの周波数によって決定されるよ
うにすることにある。

【０００４】上記ワンショット発振器１０で一定幅にさ
れたパルス信号は、積分器１２に入力される。この積分
器１２の働きは、ワンショット発振器１０で一定幅に変
換されたパルス信号を積分してアナログ電圧に変換し、
それを出力することにある。

【０００５】図５は、この積分器１２の機能を概念的に
示したタイムチャートであり、パルス信号がＯＮになっ
ている間に積分器１２に電荷が充電され、充電された電
荷はパルス信号がＯＦＦの間に放電される。パルスの時
間幅は一定であるから充電時間は一定であり、変化する
のは放電時間だけであるため、充電時間に対する放電時
間の比率、即ち入力パルスの周波数によって出力電圧が
決定されることになる。従って、パルスの周波数が高け
れば出力電圧も高くなり、低ければ出力電圧も低くなる
ため、入力周波数に応じた出力電圧を得ることができ
る。

【０００６】この入力周波数に対する出力電圧値の関係
（Ｆ／Ｖ特性）は、積分器１２の積分定数、パルスの時
間幅、パルスの振幅電圧値等の条件によって決定され
る。なお、積分定数は積分の時定数（充放電カーブ）
を、パルスの時間幅は充電時間の幅を、パルスの振幅電
圧値は充電する電荷の量をそれぞれ決定する。

【０００７】図６は、正負両方向の回転速度を電圧に変
換する従来のＦ／Ｖ回路の代表的な具体例である。この
Ｆ／Ｖ回路は、前記図４に示した回路を、ＣＷ（時計方
向）と、ＣＣＷ（反時計方向）のそれぞれについて併設
したものに相当する。以下、このＦ／Ｖ回路について、
モータの速度制御に該回路を用いた場合を例に説明す
る。

【０００８】モータのＣＷ回転時及びＣＣＷ回転時のエ
ンコーダからのパルス信号はそれぞれワンショット発振
器１０Ａ、１０Ｂに入力される。２つのワンショット発
振器１０Ａ、１０Ｂからはどちらも等しい時間幅のパル
スが出力され、この２つの出力パルスはそれぞれ積分器
１２の正負入力部に入力される。

【０００９】積分器１２の積分時定数は正側、負側共等
しいので、ＣＷ時とＣＣＷ時で入力周波数が等しけれ
ば、ＣＷ時には負、ＣＣＷ時には正と極性は異なるが振
幅は等しい出力電圧を得ることができる。

【００１０】しかし、実際の回路においては、抵抗やコ
ンデンサ等の値のばらつき等があることにより、ワンシ
ョット発振器１０Ａと同１０Ｂからのパルス出力の時間
幅や積分器１２の時定数等が正負でそれぞれ異なってい
ることがあるため、ＣＷ方向とＣＣＷ方向についての入
力周波数が同一であっても、正側と負側の出力が違って
しまうことが起こる。

【００１１】このように回転方向によって電圧出力が異
なってしまうことを防止するために用いられるのが図７
のＦ／Ｖ回路である。この従来の改良型Ｆ／Ｖ回路で
は、ＣＷ及びＣＣＷの両方の入力パルスをＯＲゲート１
４を通して共通のワンショット発振器１０、積分器１２
で処理して、一方向の積分値を得るＦ／Ｖ変換を行い、
その積分器１２の出力を、実際の入力パルスの方向にあ
たるＣＷ、ＣＣＷの切換信号（以下、ＣＷ／ＣＣＷ
（Ｎ）信号とも記す）で正負に切換えることにより、処
理回路が異なることに起因する誤差の発生を防止してい
る。

【００１２】

【発明が解決しようとする課題】しかしながら、上記従
来の改良型Ｆ／Ｖ回路（図７）には、次の問題が生じる
ことが明らかになった。

【００１３】モータを速度０を中心として正負方向に正
弦波状の加減速を行った場合を例に説明する。図８
（Ａ）に示すように、積分器１２の出力にオフセット電
圧がない（ＣＷとＣＣＷの切換えの点における出力電圧
が実質上０）場合には、正負切換器１６で、同図（Ｅ）
の切換信号に従ってＣＷ時は−１を、ＣＣＷ時には＋１
を、それぞれ乗じることにより、正負切換えを行った後
の出力は、同図（Ｂ）に示すようなきれいな連続波形に
することができる。

【００１４】ところが、使用するオペアンプ自体が原因
となったり、又、モータ制御時にＣＷ、ＣＣＷの回転切
換えが頻繁に起きたために、完全に放電されない電荷の
蓄積等が原因で積分器１２の出力にオフセット電圧が生
じることがある。

【００１５】図８（Ｃ）には、同図（Ａ）の出力電圧に
オフセット電圧Ｖosが生じている積分器１２の出力電圧
波形を示してあり、このようにオフセット電圧Ｖosがあ
る場合には、正負切換器１６で切換えを行うと、同図
（Ｄ）に示すように、上記（Ｂ）の出力波形を正負それ
ぞれの方向にオフセット電圧Ｖos分だけ飛躍させた不連
続な波形が出力されることになる。

【００１６】モータ制御では、このようなＣＷ、ＣＣＷ
の正負切換えは速度が０付近で起きるので、制御系に入
力される電圧が上記のような不連続な波形になっている
と、モータ停止時の振動や騒音の原因となる。この場合
の対策としては、モータの制御ゲインを下げることが考
えられる。このようにゲインを下げることにより振動や
騒音の発生はある程度防ぐことができるが、同時に電圧
波形の振幅も小さくすることになるため、その分制御特
性が低下してしまうことになる。

【００１７】本発明は、前記従来の問題点を解決するべ
くなされたもので、正側、負側の２つの入力パルスを共
通処理して積分し、その積分出力を正側、負側に切換え
て出力してＦ／Ｖ変換する際、常に安定した連続波形の
出力電圧を発生することができる周波数−電圧変換回路
を提供することを課題とする。

【００１８】

【課題を解決するための手段】本発明は、正負両側の入
力パルスを共通処理して積分した後、積分出力を正側及
び負側にそれぞれ切換えて出力する周波数−電圧変換回
路において、正負切換時点の積分出力をサンプリング
し、且つ保持するサンプル・ホールド手段と、正負切換
後の積分出力から、正負切換時点の保持した積分出力を
減算する減算手段と、を備えた構成とすることにより、
前記課題を解決したものである。

【００１９】本発明は、又、上記周波数−電圧変換回路
において、サンプル・ホールド手段が、正負切換信号の
エッジ時点で積分出力をサンプリングするようにしたも
のである。

【００２０】

【作用】本発明においては、周波数−電圧変換回路（Ｆ
／Ｖ回路）を、正負切換時点の積分出力をサンプリング
し、且つ保持するサンプル・ホールド手段と、正負切換
後の積分出力から、正負切換時点の保持した積分出力を
減算する減算手段と、を備えた構成とした。

【００２１】図１は、本発明の上記Ｆ／Ｖ回路の一例を
概念的に表わしたブロック図である。この図１で符号１
８は一方向Ｆ／Ｖ回路であり、この回路は前記図７に示
したＯＲゲート１４、ワンショット発振器１０及び積分
器１２を一つにまとめたものに相当し、該一方向Ｆ／Ｖ
回路１８からは前記図８（Ａ）又は（Ｃ）に相当する、
全て同方向に積分された電圧波形が出力される。

【００２２】図１の回路は、上記一方向Ｆ／Ｖ回路１８
と、正負切換器１６の間に、正負切換え時の積分出力を
サンプリングし、且つ保持するサンプル・ホールド回路
２０と、保持した切換え時の積分出力を、実際の積分出
力から減算する減算器２２を設けた、即ち図７に示した
従来のＦ／Ｖ回路にこれらサンプル・ホールド回路２０
と減算器２２を設けたものに相当する。

【００２３】上記図１に示したＦ／Ｖ回路においては、
ＣＷ／ＣＣＷ（Ｎ）信号を用いて一方向Ｆ／Ｖ回路１８
の出力（積分出力）をサンプル・ホールド回路２０によ
りサンプリングすると共に、その電圧値を保持する。Ｃ
Ｗ、ＣＣＷ切換えを行う時点は、速度が最低（≒０）で
あり、このときのＦ／Ｖ回路の出力はほぼオフセット電
圧Ｖosに等しい。そこで、このとき（ＣＷ／ＣＣＷ
（Ｎ）信号のエッジ部分に当る時点）の電圧をサンプリ
ングし、次のＣＷ／ＣＣＷ（Ｎ）信号の切替わりがくる
までその電圧値をホールドする。そして、このホールド
電圧を、経時的にＦ／Ｖ回路から出力される実際の電圧
値から減算器２２で減算することにより、オフセット電
圧分を取除くことができる。

【００２４】従って、上記Ｆ／Ｖ回路によれば、一方向
Ｆ／Ｖ回路１８、即ち積分器１２から出力される電圧に
オフセット電圧があったとしても、正負切換器１６で正
負反転して得られる出力電圧としては、前記図８（Ｂ）
に示したような滑らかな連続波形を得ることができる。
又、当然に前記図６の回路で生じていた正側、負側での
出力特性のばらつきを問題にする必要もない。

【００２５】

【実施例】以下、図面を参照して、本発明の実施例を詳
細に説明する。

【００２６】図２は、本発明に係る一実施例の周波数−
電圧変換回路の概略を示す回路図である。

【００２７】本実施例のＦ／Ｖ回路は、積分器１２と正
負切換器１６の間に、ＣＷ／ＣＣＷ（Ｎ）信号により制
御され、正負切換え時の積分出力をサンプリングし、且
つ保持するサンプル・ホールド回路２０と、保持した切
換え時の積分出力を、サンプリング時以降の実際の積分
出力から減算する減算器２２とが介設されている。

【００２８】又、上記サンプル・ホールド回路２０に
は、ＣＷ／ＣＣＷ（Ｎ）信号の中から、パルス信号の立
上がりと立下がりを検出し、それぞれを一定幅のパルス
に変換するためのワンショット発振器１０Ｃ、１０Ｄが
設けられている。これら両発振器１０Ｃ、１０Ｄは、図
３に拡大して示したように、前記図８（Ｅ）に示したＣ
Ｗ、ＣＣＷの切換信号の立上がりと立下がりのエッジを
検出し、それぞれ同一の微小幅のパルス信号として出力
するようになっている。

【００２９】上記両発振器１０Ｃ、１０Ｄからの出力パ
ルスはＯＲゲート１４Ａで処理され、図示するような立
上がりと立下がり時点に対応するパルス信号がサンプリ
ングスイッチ２４に入力され、ＣＷ／ＣＣＷ（Ｎ）信号
のエッジ立上がり又は立下がりの検出信号のＨレベルの
ときにのみ該スイッチ２４がＯＮになり、瞬時にＬレベ
ルになってＯＦＦになるようになっているため、ＣＷ／
ＣＣＷ切換え時における積分器１２の出力をホールド回
路２６にホールドすることが可能となっている。

【００３０】従って、本実施例においては、ＣＷ→ＣＣ
Ｗ及びＣＣＷ→ＣＷに切替わる時点の積分器１２の出力
電圧（オフセット電圧Ｖosに相当する）のみをホールド
回路２６で保持しておき、減算器２２でその保持電圧を
経時的に出力される積分電圧から減算することにより、
該減算器２２からの出力を、前記図８（Ａ）に示した波
形にすることができる。その結果、上記減算器２２の出
力を正負切換器１６で切換えることにより、前記図８
（Ｂ）のような連続した波形の出力電圧を得ることがで
きる。

【００３１】以上詳述した本実施例によれば、前記図６
に示したＣＷとＣＣＷのパルスを別処理するＦ／Ｖ回路
のように、正側、負側での出力のばらつきがない上に、
前記図７の改良型Ｆ／Ｖ回路のように、オフセット電圧
による出力の不連続が生じることがないため、滑らかな
出力波形が得られる。従って振動・騒音対策としてモー
タの制御ゲインを抑える必要がなく、そのため制御特性
が制限されることも防止できる。

【００３２】又、本実施例によれば、オフセット電圧を
自動的に除去できるため、オフセット電圧調整の自動化
が可能となる。

【００３３】以上、本発明について具体的に説明した
が、本発明は、前記実施例に示したものに限られるもの
でなく、その要旨を逸脱しない範囲で種々変更可能であ
る。

【００３４】例えば、本発明のＦ／Ｖ回路は、モータ制
御に適用するものに限定されない。

【００３５】又、前記実施例では、ＣＷとＣＣＷへの回
転の切換を等間隔で行っている場合を示したが、これに
限定されないことはいうまでもない。

【００３６】

【発明の効果】以上説明した通り、本発明によれば、正
負２方向の入力パルスを共通処理して積分し、その積分
出力を正側、負側に切換えて出力する周波数−電圧変換
回路において、常に安定した連続波形の電圧を出力させ
ることができる。

【図面の簡単な説明】

【図１】本発明の原理を説明するためのブロック図

【図２】本発明に係る一実施例のＦ／Ｖ回路を示す回路
図

【図３】図２のＦ／Ｖ回路の要部を拡大して示す説明図

【図４】Ｆ／Ｖ変換の原理を説明するためのブロック図

【図５】積分器における充放電を説明するための線図

【図６】従来のＦ／Ｖ回路の一例を示す回路図

【図７】従来のＦ／Ｖ回路の他の一例を示す回路図

【図８】図７に示したＦ／Ｖ回路の問題点を説明するた
めの線図

【符号の説明】

１０…ワンショット発振器 １２…積分器 １４…ＯＲゲート １６…正負切換器 １８…一方向Ｆ／Ｖ回路 ２０…サンプル・ホールド回路 ２２…減算器 ２４…サンプリングスイッチ ２６…ホールド回路

Claims (2)

【特許請求の範囲】
1. 【請求項１】正負両側の入力パルスを共通処理して積分
   した後、積分出力を正側及び負側にそれぞれ切換えて出
   力する周波数−電圧変換回路において、 正負切換時点の積分出力をサンプリングし、且つ保持す
   るサンプル・ホールド手段と、 正負切換後の積分出力から、正負切換時点の保持した積
   分出力を減算する減算手段と、を備えていることを特徴
   とする周波数−電圧変換回路。
2. 【請求項２】請求項１において、 サンプル・ホールド手段が、正負切換信号のエッジ時点
   で積分出力をサンプリングするようになされていること
   を特徴とする周波数−電圧変換回路。