JPH10282239A - 波形成形回路 - Google Patents
波形成形回路Info
- Publication number
- JPH10282239A JPH10282239A JP9054597A JP9054597A JPH10282239A JP H10282239 A JPH10282239 A JP H10282239A JP 9054597 A JP9054597 A JP 9054597A JP 9054597 A JP9054597 A JP 9054597A JP H10282239 A JPH10282239 A JP H10282239A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- inclination
- pulse
- wave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Measurement Of Radiation (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】
【課題】 階段波の波高に傾斜がある場合でも波高部分
と、ベースラインが傾きをもたず、ピークシフトを生じ
ることがないようにする。 【解決手段】 階段状に変化する信号から、階段波の波
高に相当するパルスを生成する回路において、階段波の
傾斜に比例した信号を生成する第１の回路と、階段波の
波高に比例した信号を生成する第２の回路と、第１の回
路と第２の回路の出力が入力され、両者の差信号を出力
する差動増幅回路とを備えたことを特徴とする。
と、ベースラインが傾きをもたず、ピークシフトを生じ
ることがないようにする。 【解決手段】 階段状に変化する信号から、階段波の波
高に相当するパルスを生成する回路において、階段波の
傾斜に比例した信号を生成する第１の回路と、階段波の
波高に比例した信号を生成する第２の回路と、第１の回
路と第２の回路の出力が入力され、両者の差信号を出力
する差動増幅回路とを備えたことを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は放射線等の測定にお
いて、入力信号を所定の時間幅のパルス信号に成形する
ための波形成形方法に関するものである。
いて、入力信号を所定の時間幅のパルス信号に成形する
ための波形成形方法に関するものである。
【０００２】
【従来の技術】図３に示すように、シリコンあるいはゲ
ルマニウム半導体検出器２１を用いた高分解能の放射線
測定装置においては、光子のエネルギに比例した高さの
階段波を出力する前置増幅器２２が使用される。前置増
幅器２２の概要は、図示したようにオペアンプの入出力
間にコンデンサが接続された積分器で、放射線が検出さ
れるたびにコンデンサは電荷を蓄積するため出力は階段
波となる。この階段波出力は回路が飽和する前にスイッ
チで短期間コンデンサを短絡して電荷を放電することで
リセットされる。
ルマニウム半導体検出器２１を用いた高分解能の放射線
測定装置においては、光子のエネルギに比例した高さの
階段波を出力する前置増幅器２２が使用される。前置増
幅器２２の概要は、図示したようにオペアンプの入出力
間にコンデンサが接続された積分器で、放射線が検出さ
れるたびにコンデンサは電荷を蓄積するため出力は階段
波となる。この階段波出力は回路が飽和する前にスイッ
チで短期間コンデンサを短絡して電荷を放電することで
リセットされる。
【０００３】前置増幅器２２の階段波出力は、図４に示
す主増幅器２３で個々の階段波の高さに比例した孤立し
たパルスに変換されて計測される。主増幅器において孤
立したパルスに変換することを波形成形と言い、図５に
示すように、ガウス波成形（図５（ａ））、三角波成形
（図５（ｂ））、台形波成形（図５（ｃ））等様々な成
形が行われている。
す主増幅器２３で個々の階段波の高さに比例した孤立し
たパルスに変換されて計測される。主増幅器において孤
立したパルスに変換することを波形成形と言い、図５に
示すように、ガウス波成形（図５（ａ））、三角波成形
（図５（ｂ））、台形波成形（図５（ｃ））等様々な成
形が行われている。
【０００４】図６に示すように、一般的な波形成形回路
は、微分回路２４と数段の低域通過フィルタ回路（図示
の例では低域通過フィルタ回路２５〜２７の３段）で構
成される。図６に示したようにガウス波以外はフィルタ
段の出力を加算器２８で適当に加算することにより目的
とする成形波を得ることができる。
は、微分回路２４と数段の低域通過フィルタ回路（図示
の例では低域通過フィルタ回路２５〜２７の３段）で構
成される。図６に示したようにガウス波以外はフィルタ
段の出力を加算器２８で適当に加算することにより目的
とする成形波を得ることができる。
【０００５】ところで、階段波を出力する前置増幅器の
主増幅器として、ディレー・クリッピングを使用したパ
ルス信号の生成方式がある（特公平４−７９５５５号公
報）が、この方式を図７のブロック図、図８の波形図に
より概略説明する。図示しない前置増幅器からの階段波
（ａ）は、差動増幅器３２の一方の入力端子に加えられ
る。一方、差動増幅器３２の出力は信号検出回路３３で
検出され、検出信号（ｂ）は、シングルショット回路３
４、３５のシングルショットパルス幅分だけ遅延を受け
てパルス信号（ｄ）が生成される。階段波（ａ）が入力
される演算増幅器３０は、スイッチ３８を介して演算増
幅器３１に接続され、これらでサンプル・ホールド回路
を構成している。サンプル・ホールド回路の出力は差動
増幅器３２の他方の入力端子に加えられるようになって
いる。そこで、スイッチ３８を遅延パルス信号（ｄ）で
オンして階段波の波高をサンプル・ホールドし、遅延し
た階段波（ｅ）を差動増幅器３２の他方の入力端子に加
えると、階段波（ａ）と遅延した階段波（ｅ）との差信
号（ｆ）が得られ、この信号は個々の階段波の高さに比
例した孤立したパルスとなる。
主増幅器として、ディレー・クリッピングを使用したパ
ルス信号の生成方式がある（特公平４−７９５５５号公
報）が、この方式を図７のブロック図、図８の波形図に
より概略説明する。図示しない前置増幅器からの階段波
（ａ）は、差動増幅器３２の一方の入力端子に加えられ
る。一方、差動増幅器３２の出力は信号検出回路３３で
検出され、検出信号（ｂ）は、シングルショット回路３
４、３５のシングルショットパルス幅分だけ遅延を受け
てパルス信号（ｄ）が生成される。階段波（ａ）が入力
される演算増幅器３０は、スイッチ３８を介して演算増
幅器３１に接続され、これらでサンプル・ホールド回路
を構成している。サンプル・ホールド回路の出力は差動
増幅器３２の他方の入力端子に加えられるようになって
いる。そこで、スイッチ３８を遅延パルス信号（ｄ）で
オンして階段波の波高をサンプル・ホールドし、遅延し
た階段波（ｅ）を差動増幅器３２の他方の入力端子に加
えると、階段波（ａ）と遅延した階段波（ｅ）との差信
号（ｆ）が得られ、この信号は個々の階段波の高さに比
例した孤立したパルスとなる。
【０００６】
【発明が解決しようとする課題】図７に示した方式は、
階段波の各段のレベルが安定していることを前提として
いるが、前置増幅器からの実際の出力は放射線の発生頻
度により異なる傾きを生じるため、差動増幅回路の出力
は、生成されたパルスはもちろん、ベースラインとなる
他の部分もこの傾きを生じてしまう。すなわち、図９に
示すように、実際の階段波（ａ）は、各段の波高は傾き
をもち、一方サンプリングパルス（ｄ）でサンプル・ホ
ールドされる階段波（ｅ）は、サンプリングしたときの
値が保持されるため各段が一定波高となり、階段波
（ａ）と階段波（ｅ）との差信号（ｆ）は、矩形パルス
とならず、ベースラインと、波高が傾きをもつパルスと
なってしまう。特公平４−７９５５５号では、演算誤差
検出回路３６でベースライン補正電圧を発生してチャー
ジ・コンデンサ３７のベース側に加えているが、ここで
の演算誤差検出回路３６は、一般的なベースライン安定
化回路と考えられ、直流誤差の補正がなされるだけであ
り、ベースラインの傾斜は補正されない。また、これら
の不具合は、遅延信号の生成が、パルス生成後の非常に
短時間でサンプルされ、その他の期間はホールドされる
ために生じるものである。このようにして生成されたパ
ルス信号を放射線ＡＤＣ（アナログ・ディジタル・コン
バータ）で計測すると、放射線ＡＤＣはパルス信号のピ
ーク値をＡＤ変換するため、実際の階段波の波高とは異
なる値となることは明らかである。
階段波の各段のレベルが安定していることを前提として
いるが、前置増幅器からの実際の出力は放射線の発生頻
度により異なる傾きを生じるため、差動増幅回路の出力
は、生成されたパルスはもちろん、ベースラインとなる
他の部分もこの傾きを生じてしまう。すなわち、図９に
示すように、実際の階段波（ａ）は、各段の波高は傾き
をもち、一方サンプリングパルス（ｄ）でサンプル・ホ
ールドされる階段波（ｅ）は、サンプリングしたときの
値が保持されるため各段が一定波高となり、階段波
（ａ）と階段波（ｅ）との差信号（ｆ）は、矩形パルス
とならず、ベースラインと、波高が傾きをもつパルスと
なってしまう。特公平４−７９５５５号では、演算誤差
検出回路３６でベースライン補正電圧を発生してチャー
ジ・コンデンサ３７のベース側に加えているが、ここで
の演算誤差検出回路３６は、一般的なベースライン安定
化回路と考えられ、直流誤差の補正がなされるだけであ
り、ベースラインの傾斜は補正されない。また、これら
の不具合は、遅延信号の生成が、パルス生成後の非常に
短時間でサンプルされ、その他の期間はホールドされる
ために生じるものである。このようにして生成されたパ
ルス信号を放射線ＡＤＣ（アナログ・ディジタル・コン
バータ）で計測すると、放射線ＡＤＣはパルス信号のピ
ーク値をＡＤ変換するため、実際の階段波の波高とは異
なる値となることは明らかである。
【０００７】また、前述したように、階段波の傾きは放
射線の発生頻度によって異なるため、同じ放射線でも発
生頻度によって計測値が変化してしまうことになり、ピ
ークシフトと呼ばれる現象を生じることになる。すなわ
ち、図１０（横軸がエネルギー、縦軸がカウント数）に
示すように、階段波の波高（横軸方向に表示）がフラッ
トな場合の計測値が実線Ｊ１、Ｊ２であったとき、階段
波の波高が傾斜していると、傾斜による最大波高値が計
測値となるため、破線Ｊ１′、Ｊ２′のようにピークシ
フトしてしまうことになる。
射線の発生頻度によって異なるため、同じ放射線でも発
生頻度によって計測値が変化してしまうことになり、ピ
ークシフトと呼ばれる現象を生じることになる。すなわ
ち、図１０（横軸がエネルギー、縦軸がカウント数）に
示すように、階段波の波高（横軸方向に表示）がフラッ
トな場合の計測値が実線Ｊ１、Ｊ２であったとき、階段
波の波高が傾斜していると、傾斜による最大波高値が計
測値となるため、破線Ｊ１′、Ｊ２′のようにピークシ
フトしてしまうことになる。
【０００８】本発明は上記課題を解決するためのもの
で、階段波の波高に傾斜がある場合でも波高部分が、ベ
ースラインが傾きをもたず、ピークシフトを生じること
がない波形成形回路を提供することを目的とする。
で、階段波の波高に傾斜がある場合でも波高部分が、ベ
ースラインが傾きをもたず、ピークシフトを生じること
がない波形成形回路を提供することを目的とする。
【０００９】
【課題を解決するための手段】本発明は、階段状に変化
する信号から、階段波の波高に相当するパルスを生成す
る回路において、階段波の傾斜に比例した信号を生成す
る第１の回路と、階段波の波高に比例した信号を生成す
る第２の回路と、第１の回路と第２の回路の出力が入力
され、両者の差信号を出力する差動増幅回路とを備えた
ことを特徴とする。また本発明は、第１の回路、第２の
回路はサンプル・ホールド回路を有し、パルス信号が生
成されないベースライン期間は、サンプル・ホールド回
路をそれぞれサンプル・モードとし、第１の回路と第２
の回路の出力が同一の信号になるようにして差動増幅回
路出力をゼロレベルになるようにしたことを特徴とす
る。
する信号から、階段波の波高に相当するパルスを生成す
る回路において、階段波の傾斜に比例した信号を生成す
る第１の回路と、階段波の波高に比例した信号を生成す
る第２の回路と、第１の回路と第２の回路の出力が入力
され、両者の差信号を出力する差動増幅回路とを備えた
ことを特徴とする。また本発明は、第１の回路、第２の
回路はサンプル・ホールド回路を有し、パルス信号が生
成されないベースライン期間は、サンプル・ホールド回
路をそれぞれサンプル・モードとし、第１の回路と第２
の回路の出力が同一の信号になるようにして差動増幅回
路出力をゼロレベルになるようにしたことを特徴とす
る。
【００１０】
【発明の実施の形態】以下、本発明の実施の形態を説明
する。図１は本発明の波形成形回路の例を示す図、図２
は波形図である。図１において、ブロック１０と１１と
は全く同一の回路であり、１、３、４、１′、３′はオ
ペアンプ、２、２′はサンプル・ホールド回路、５は遅
延線である。図１において、（Ａ）には階段波を出力す
る前置増幅器からの階段波信号が入力され、（Ｂ）には
遅延線５の遅延量だけ遅れた階段波信号が生じる。イベ
ント検出回路（図示せず）で、放射線の発生が検出され
ない状態では、サンプル・ホールド回路２、２′はサン
プル・モードにあり、スイッチＳＷ１、スイッチＳＷ
１′は閉の状態にある。
する。図１は本発明の波形成形回路の例を示す図、図２
は波形図である。図１において、ブロック１０と１１と
は全く同一の回路であり、１、３、４、１′、３′はオ
ペアンプ、２、２′はサンプル・ホールド回路、５は遅
延線である。図１において、（Ａ）には階段波を出力す
る前置増幅器からの階段波信号が入力され、（Ｂ）には
遅延線５の遅延量だけ遅れた階段波信号が生じる。イベ
ント検出回路（図示せず）で、放射線の発生が検出され
ない状態では、サンプル・ホールド回路２、２′はサン
プル・モードにあり、スイッチＳＷ１、スイッチＳＷ
１′は閉の状態にある。
【００１１】放射線の発生がイベント検出回路で検出さ
れると、サンプル・ホールド回路のモード切り換え信号
（Ｈ）により、サンプル・ホールド回路２、２′は、遅
延線５の遅延量の約１／２の点からパルス生成の期間ホ
ールド・モードにされ、この時点から今まで閉となって
いたスイッチＳＷ１、ＳＷ１′は開となって、その時点
での（Ａ）、（Ｂ）の信号レベルがコンデンサーＣ′お
よびＣに保持される。このとき、コンデンサーＣは階段
波が変化する直前のレベルを保持し、また、コンデンサ
ーＣ′は階段波が変化した直後のレベルを保持する。オ
ペアンプ３および３′は差動アンプとなっているので、
（Ｄ）にはサンプル・ホールド回路の出力端（Ｃ）の信
号レベルから（Ｂ）の信号レベルが差し引かれた信号が
生じ、（Ｆ）にはサンプル・ホールド回路の出力端
（Ｅ）の信号レベルから（Ａ）の信号レベルが差し引か
れた信号が生じる。すなわち、（Ａ）の入力信号（階段
波）が傾きをもっていなければ（Ｆ）はゼロとなり、
（Ｄ）には波高一定のパルスが現れる。また、（Ａ）の
入力信号が傾きを持っていると、（Ｆ）にはその傾きに
比例する傾斜信号が現れ、また、（Ｄ）には階段波の波
高に比例する傾斜のあるパルスが現れる。
れると、サンプル・ホールド回路のモード切り換え信号
（Ｈ）により、サンプル・ホールド回路２、２′は、遅
延線５の遅延量の約１／２の点からパルス生成の期間ホ
ールド・モードにされ、この時点から今まで閉となって
いたスイッチＳＷ１、ＳＷ１′は開となって、その時点
での（Ａ）、（Ｂ）の信号レベルがコンデンサーＣ′お
よびＣに保持される。このとき、コンデンサーＣは階段
波が変化する直前のレベルを保持し、また、コンデンサ
ーＣ′は階段波が変化した直後のレベルを保持する。オ
ペアンプ３および３′は差動アンプとなっているので、
（Ｄ）にはサンプル・ホールド回路の出力端（Ｃ）の信
号レベルから（Ｂ）の信号レベルが差し引かれた信号が
生じ、（Ｆ）にはサンプル・ホールド回路の出力端
（Ｅ）の信号レベルから（Ａ）の信号レベルが差し引か
れた信号が生じる。すなわち、（Ａ）の入力信号（階段
波）が傾きをもっていなければ（Ｆ）はゼロとなり、
（Ｄ）には波高一定のパルスが現れる。また、（Ａ）の
入力信号が傾きを持っていると、（Ｆ）にはその傾きに
比例する傾斜信号が現れ、また、（Ｄ）には階段波の波
高に比例する傾斜のあるパルスが現れる。
【００１２】（Ｄ）と（Ｆ）の信号の傾斜は同一である
ため、差動アンプ４で（Ｆ）の信号から（Ｄ）の信号を
差し引けば、傾斜部分がキャンセルされた波高部分がフ
ラットなパルス信号が得られる。このパルス信号の波高
は階段波の波高を忠実に反映したものとなる。
ため、差動アンプ４で（Ｆ）の信号から（Ｄ）の信号を
差し引けば、傾斜部分がキャンセルされた波高部分がフ
ラットなパルス信号が得られる。このパルス信号の波高
は階段波の波高を忠実に反映したものとなる。
【００１３】また、前述したように、パルス信号が生成
されない期間は、サンプル・ホールド回路はサンプル・
モードとしているため、（Ｃ）には（Ｂ）と同一信号が
生じることになり、差動アンプ出力（Ｄ）はゼロとな
る。同様に（Ｅ）には（Ａ）と同一信号が生じるため
（Ｆ）もゼロとなる。その結果（Ｇ）もゼロとなる。こ
のように、パルス信号が生成されないベースラインの期
間はゼロとなり、ベースラインが傾きをもつことはな
い。
されない期間は、サンプル・ホールド回路はサンプル・
モードとしているため、（Ｃ）には（Ｂ）と同一信号が
生じることになり、差動アンプ出力（Ｄ）はゼロとな
る。同様に（Ｅ）には（Ａ）と同一信号が生じるため
（Ｆ）もゼロとなる。その結果（Ｇ）もゼロとなる。こ
のように、パルス信号が生成されないベースラインの期
間はゼロとなり、ベースラインが傾きをもつことはな
い。
【００１４】
【発明の効果】以上のように本発明によれば、階段波の
傾斜に比例した信号を生成する回路と、階段波の波高に
比例したパルスを生成する回路を設け、その出力の差を
求めることで、階段波に傾斜がある場合でも、波高部
分、ベースラインとも傾きをもたず、その結果、計測値
にピークシフトを生じることがないフラットなパルス信
号を得ることが可能となる。
傾斜に比例した信号を生成する回路と、階段波の波高に
比例したパルスを生成する回路を設け、その出力の差を
求めることで、階段波に傾斜がある場合でも、波高部
分、ベースラインとも傾きをもたず、その結果、計測値
にピークシフトを生じることがないフラットなパルス信
号を得ることが可能となる。
【図１】 本発明の波形成形回路の例を示す図である。
【図２】 図１の波形成形回路の波形図である。
【図３】 前置増幅器を説明する図である。
【図４】 主増幅器を説明する図である。
【図５】 主増幅器の出力波形の例を示す図である。
【図６】 波形成形回路を示す図である。
【図７】 ディレー・クリッピングを使用したパルス信
号の生成方式を説明する図である。
号の生成方式を説明する図である。
【図８】 タイミング波形図である。
【図９】 階段波の波高が傾斜した場合に得られるパル
ス波形を説明する図である。
ス波形を説明する図である。
【図１０】 ピークシフトを説明する図である。
１、１′、３、３′、４…アンプ、２、２′…サンプル
・ホールド回路、５…遅延線。
・ホールド回路、５…遅延線。
Claims (2)
- 【請求項１】 階段状に変化する信号から、階段波の波
高に相当するパルスを生成する回路において、階段波の
傾斜に比例した信号を生成する第１の回路と、階段波の
波高に比例した信号を生成する第２の回路と、第１の回
路と第２の回路の出力が入力され、両者の差信号を出力
する差動増幅回路とを備えた波形成形回路。 - 【請求項２】 請求項１記載の回路において、第１の回
路、第２の回路はサンプル・ホールド回路を有し、パル
ス信号が生成されないベースライン期間は、サンプル・
ホールド回路をそれぞれサンプル・モードとし、第１の
回路と第２の回路の出力が同一の信号になるようにして
差動増幅回路出力をゼロレベルになるようにしたことを
特徴とする波形成形回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9054597A JPH10282239A (ja) | 1997-04-09 | 1997-04-09 | 波形成形回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9054597A JPH10282239A (ja) | 1997-04-09 | 1997-04-09 | 波形成形回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10282239A true JPH10282239A (ja) | 1998-10-23 |
Family
ID=14001394
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9054597A Withdrawn JPH10282239A (ja) | 1997-04-09 | 1997-04-09 | 波形成形回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10282239A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011511927A (ja) * | 2007-08-03 | 2011-04-14 | パルセータ，エルエルシー | デジタルパルスプロセッサの傾き補正 |
-
1997
- 1997-04-09 JP JP9054597A patent/JPH10282239A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011511927A (ja) * | 2007-08-03 | 2011-04-14 | パルセータ，エルエルシー | デジタルパルスプロセッサの傾き補正 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10282239A (ja) | 波形成形回路 | |
| JP3164476B2 (ja) | 矩形フィルタ及びこの矩形フィルタを用いたフィルタアンプ | |
| US5442575A (en) | Scanning analog-to-digital converter operating under the subranging principle | |
| JPH10282240A (ja) | 波形成形回路 | |
| US6697002B2 (en) | Low-pass filter | |
| US4289975A (en) | Dissipating electrical charge | |
| JPS60197016A (ja) | アナログ・デジタル変換回路装置 | |
| JPH07106964A (ja) | パルス増幅器およびｄ／ａ変換装置 | |
| JPH09181604A (ja) | 半導体集積回路装置およびその雑音低減方法 | |
| JPS6149561A (ja) | Ａ／ｄ変換器装置 | |
| JP2703469B2 (ja) | ディジタル式放射線計測装置 | |
| JP3031121B2 (ja) | サンプリング増幅回路 | |
| JPH02236485A (ja) | 放射線検出器用波高検出回路 | |
| JPH0646287A (ja) | 映像信号フィードバッククランプ回路 | |
| JP2615717B2 (ja) | デジタル・アナログ変換装置 | |
| US20030052698A1 (en) | Signal reproduction block | |
| JP3207952B2 (ja) | デジタルオシロスコープ | |
| JPH0560806A (ja) | 周波数／周期測定装置 | |
| JPH0664097B2 (ja) | デイジタル位相検出器 | |
| JPH0528832Y2 (ja) | ||
| Geary | A Floating Gate Preamplifier Design For Reticontm Diode Arrays | |
| JP2785074B2 (ja) | 信号取込み回路 | |
| JPH0666603B2 (ja) | 飛行時間型質量分析装置用スペクトル信号増幅器 | |
| JPH05219410A (ja) | 直流再生回路 | |
| JPH0726871B2 (ja) | 赤外線センサ信号処理回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20040706 |